CN101409221B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN101409221B
CN101409221B CN200810169390XA CN200810169390A CN101409221B CN 101409221 B CN101409221 B CN 101409221B CN 200810169390X A CN200810169390X A CN 200810169390XA CN 200810169390 A CN200810169390 A CN 200810169390A CN 101409221 B CN101409221 B CN 101409221B
Authority
CN
China
Prior art keywords
crystal semiconductor
semiconductor layer
substrate
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810169390XA
Other languages
English (en)
Other versions
CN101409221A (zh
Inventor
山崎舜平
桃纯平
井坂史人
比嘉荣二
古山将树
下村明久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101409221A publication Critical patent/CN101409221A/zh
Application granted granted Critical
Publication of CN101409221B publication Critical patent/CN101409221B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B23K26/127—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure in an enclosure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/14—Working by laser beam, e.g. welding, cutting or boring using a fluid stream, e.g. a jet of gas, in conjunction with the laser beam; Nozzles therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

用通过激励氢气而产生并用离子掺杂设备加速的离子来照射单晶半导体衬底，从而形成包含大量氢的损伤区。在接合单晶半导体衬底和支承衬底之后，加热单晶半导体衬底，以沿损伤区分离。在加热与单晶半导体衬底分离的单晶半导体层的同时，采用激光束来照射该单晶半导体层。通过经由激光束照射熔融，单晶半导体层经过再单晶化，从而复原其结晶度，并对单晶半导体层的表面进行平面化。

Description

制造半导体器件的方法
技术领域
本发明涉及用于制造半导体衬底的方法和制造半导体器件的方法，其中所述半导体衬底上隔着缓冲层固定有单晶半导体层。
背景技术
近年来，已经开发了使用绝缘体上硅(SOI)衬底取代体硅晶圆的集成电路。可利用绝缘层上形成的薄单晶硅层的特征，来形成集成电路中的晶体管的完全电绝缘半导体层以及形成全耗尽晶体管。因此，可实现具有例如高集成度、高速运行和低功耗等高附加值的半导体集成电路。
SOI衬底的已知示例是SIMOX衬底和接合衬底(bondedsubstrate)。例如，将氧离子注入单晶硅衬底并在1300℃或更高温度进行热处理以形成内埋氧化(BOX)层，由此在表面形成单晶硅薄膜，从而得到SIMOX衬底的SOI结构。
通过使两个单晶硅衬底(基板和接合衬底)相互接合，将氧化膜夹在在它们之间，并且通过在背面(与接合面相对的面)使单晶硅衬底其中之一(该接合衬底)变薄，由此形成单晶硅薄膜，来得到接合衬底的SOI结构。由于难以通过磨削或抛光来形成既薄且均匀的单晶硅薄膜，提出了一种使用氢离子注入的技术，它称作Smart-Cut(注册商标)(参见例如参考文献1：日本已公布专利申请No.H5-211128)。
描述制造这种SOI衬底的方法的概要。通过将氢离子注入硅晶圆，在距离表面的预定深度来形成离子注入层。然后，通过氧化充当基板的另一个硅晶圆来形成氧化硅膜。此后，将被注入氢离子的硅晶圆和另一个硅晶圆上的氧化硅膜接合在一起，以接合这两个硅晶圆。然后，通过热处理以离子注入层用作分裂面在硅晶圆中产生分裂，由此形成其中将薄单晶硅层接合到基板的衬底。
此外，用于形成其中将单晶硅层接合到玻璃衬底的SOI衬底的方法是已知的(参见例如参考文献2：日本已公布专利申请No.H11-097379)。在参考文献2中，机械抛光分离平面，以去除分离平面上通过氢离子注入而形成的缺陷层或数纳米至数十纳米的台阶。
另外，本申请公开了一种使用Smart Cut(注册商标)来制造半导体器件的方法，其中，具有高耐热性的衬底用作支承衬底(参考文献3和4)，并且公开了一种使用Smart Cut(注册商标)来制造半导体器件的方法，其中透光衬底用作支承衬底(参考文献5)(参考文献3：日本已公布专利申请No.H11-163363，参考文献4：日本已公布专利申请No.2000-012864，以及参考文献5：日本已公布专利申请No.2000-150905)。
发明内容
由于玻璃衬底具有比硅晶圆更大的面积且更便宜，因此，玻璃衬底用作支承衬底，由此可制造低成本大面积SOI衬底。但是，玻璃衬底具有700℃或更低的应变点，因而具有低耐热性。因此，无法在超过其温度上限的温度加热玻璃衬底，并且工艺温度被限制到700℃或更低。也就是说，对于去除在分离平面的晶体缺陷的步骤以及对表面进行平面化的步骤的工艺温度也存在限制。
已经实现了按照常规方式通过在1000℃或更高的温度进行加热来去除接合到硅晶圆的半导体层中的晶体缺陷；但是，这样的高温工艺无法用于去除与应变点为700℃或更低的玻璃衬底接合的半导体层中的晶体缺陷。也就是说，尚未建立一种再单晶化方法，通过该方法将接合到应变点为700℃或更低的玻璃衬底的单晶半导体层复原到具有与处理之前的单晶半导体衬底相同或实质上相同结晶度的单晶半导体层。
玻璃衬底比硅晶圆更易于弯曲，并且具有起伏表面。具体来说，难以通过机械抛光对于一侧比30厘米更长的大面积玻璃衬底进行处理。因此，从处理精度、产量等观点来看，不推荐将对分离平面进行机械抛光的处理用于对与支承衬底接合的半导体层的平面化处理。同时，要求抑制分离平面的表面的不平整性，以便制造高性能半导体元件。这是因为，在使用SOI衬底来制造晶体管时，在半导体层上隔着栅绝缘层形成栅电极。因此，如果存在半导体层的大的不平整性，则难以制造具有高介电强度的栅绝缘层。因此，为了较高介电强度，需要厚栅绝缘层。因此，半导体层的表面的大的不平整性导致半导体元件性能的降低，例如场效应迁移率的降低、阈值电压的提高等。
这样，在具有低耐热性且易于弯曲的衬底、如玻璃衬底用作支承衬底时出现问题，因为难以改进与硅晶圆分离并且固定到支承衬底的半导体层的表面不平整性。
鉴于这类问题，本发明的一个目的是提供一种用于制造半导体衬底的方法，通过该方法，即使在具有低耐热性的衬底用作支承衬底时，也可形成高性能半导体元件。
一种用于制造本发明的一个方面的半导体器件的方法包括以下步骤：制备单晶半导体衬底和支承衬底；采用通过离子掺杂设备加速的离子来照射单晶半导体衬底，从而在距离单晶半导体衬底表面的预定深度的区域中形成损伤区；在支承衬底和单晶半导体衬底的至少一个之上形成缓冲层；将支承衬底和单晶半导体衬底设置成相互接触，其中缓冲层夹在它们之间以使支承衬底和单晶半导体衬底相互接合；通过加热单晶半导体衬底，在损伤区中产生裂纹，以便使单晶半导体衬底与支承衬底分离，由此形成与单晶半导体衬底分离的单晶半导体层所固定到的支承衬底；以及在加热单晶半导体层的同时采用激光束来照射固定到支承衬底的单晶半导体层，以熔融单晶半导体层并进行单晶半导体层的再单晶化。
在此，术语“单晶”表示一种晶体，其中当聚焦某个晶体轴时，在样本的任何部分该晶轴的方向朝向相同方向，并且没有晶粒边界。注意，在本说明书中，单晶包括一种晶体，其中如上所述晶轴的方向是一致的，并且即使在它包括晶体缺陷或者悬空键时也没有晶粒边界。
此外，单晶半导体层的再单晶化意味着，具有单晶结构的半导体层在处于与单晶结构不同的状态(例如液相状态)之后，返回到单晶结构。此外，可以说单晶半导体层的再单晶化表示使单晶半导体层再结晶以形成单晶半导体层。
通过激光束照射，单晶半导体层中采用激光束照射的区域从表面在深度方向部分熔融照射。例如，表面以及表面附近被熔融。备选的方式是，单晶半导体层中用激光束照射的区域在深度方向被完全熔融。
在等于或高于400℃以及等于或低于支承衬底的应变点的温度加热单晶半导体层所固定到的支承衬底的同时，可进行激光束照射。加热温度的范围可从400℃至670℃。加热温度范围优选在450℃至650℃，更优选在500℃或更高。
优选的是，具有650℃至690℃的应变点的衬底用作支承衬底。玻璃衬底可用作支承衬底。例如，可使用无碱玻璃。
优选的是，与单晶半导体衬底分离的单晶半导体层的厚度大于或等于20纳米并且小于或等于200纳米。
可采用包括单层或者两层以上层的薄膜来形成缓冲层。优选的是，缓冲层包括阻挡层，它可防止钠从支承衬底侧扩散。在采用激光束进行照射时加热支承衬底以及单晶半导体层，以及还通过来自被熔融的单晶半导体层的热传导来加热支承衬底。在杂质(通常为钠)、如碱金属或碱土金属包含在支承衬底的情况下，这类杂质可能由于支承衬底温度的增加而从支承衬底扩散到单晶半导体层。在提供阻挡层时，可防止杂质扩散到单晶半导体层。
优选的是，缓冲层包括绝缘膜，它与单晶半导体层接触，并且包含卤素、如氯或氟。
在加热单晶半导体层在其上固定的支承衬底的同时，用激光束来照射单晶半导体层，由此可增加熔融单晶半导体层的时间长度。在室温采用激光束来照射单晶半导体层时，将单晶半导体层熔融大约100纳秒以下时间；但是，当对其吹加热气体时，可增加熔融单晶半导体层的时间长度。优选的是，将单晶半导体层熔融200纳秒至1000纳秒。这是因为，当熔融时间长度超过1000纳秒时，热传导可能发生，并且可能对衬底产生例如作为支承衬底的玻璃衬底的熔融等损坏。
在用于制造本发明的半导体器件的方法中，优选的是，可在惰性气体气氛中采用激光束来照射半导体层。同样优选的是，采用激光束来照射单晶半导体层，同时将惰性气体吹到单晶半导体层的上表面上采用激光束进行照射的区域照射。作为惰性气体，可使用氮气或稀有气体。惰性气体指的是分子或原子在激光束照射步骤中不照射与单晶半导体层的表面发生反应而形成氧化膜的气体。惰性气体的示例包括氮气(N2气体)、例如氩和氙等稀有气体等。
在用于制造本发明的半导体器件的方法中，用以照射单晶半导体层的激光束的截面形状可以是线形、正方形或矩形。通过采用具有这样的截面形状的激光束进行扫描，可移动发生熔融和再结晶的位置。
通过在加热的同时采用激光束进行照射，来熔融固定到支承衬底的单晶半导体层，由此可得到下面给出的许多效果。注意，只要用于制造本发明的半导体器件的方法可提供以下效果中的至少一个，则可接受。
在加热单晶半导体层时，可使熔融单晶半导体层的时间长度比未加热时更长。因此，通过表面张力的作用，极大地改进了照射表面的平面性。
在加热单晶半导体层时，可去除单晶半导体层中的悬空接合或者例如单晶半导体层与底膜之间的界面缺陷等微缺陷，由此可得到更好的单晶半导体层。单晶半导体层中在加热的同时采用激光束进行照射的区域被加热到等于或高于其熔点的温度，因而被熔融。然后，通过凝固来使熔融的部分再结晶。由于这种方式的再单晶化，可得到具有优良性质的单晶半导体层。
通过熔融时间长度的增加，可在单晶半导体层通过用前一激光束照射而熔融之后被凝固之前用激光束来照射单晶半导体层。因此，可减少发射次数。发射次数的减少有助于生产率的提高。在激光束扫描中，一次发射与下一次发射的重叠的百分比又称作重叠百分比。通过延长熔融时间，重叠百分比可降低到未进行加热时的大约1/10，并且可降低到0％。
在激光束照射期间加热其上固定有单晶半导体层的支承衬底，可减少熔融单晶半导体层所需的激光束的能量。如果可减少激光束的所需能量，则可延长激光器的使用寿命并降低功耗。通过延长激光器的使用寿命，可延长部件更换的时间间隔，因此可提高生产率。
通过在激光束照射期间加热单晶半导体层，可减少用于单晶半导体层的表面的平面化的激光束的发射次数。发射次数的减少有助于生产率的提高。
除了熔融单晶半导体层的时间长度的增加之外，还可将熔融单晶半导体层的冷却速率降低到低于自然冷却。如果熔融单晶半导体层的冷却速率降低到低于自然冷却，则由于熔融时间的延长，再单晶化平滑地进行，并且可得到没有晶粒边界的单晶半导体层。
通过采用具有线形、正方形或矩形照射面积的激光束进行扫描，可移动发生熔融和再结晶的位置，并且延长熔融时间。因此，在单晶半导体层中进行单晶的精化，并且可得到包含更少数量的杂质的单晶半导体层。
与单晶半导体层接触的绝缘膜中包含卤素时，卤素可从绝缘膜扩散，并且由于绝缘膜也被激光束照射加热，所以卤素可从该绝缘膜扩散并在单晶半导体层与绝缘膜之间的界面析出。通过在单晶半导体层与绝缘膜之间的界面上析出卤素，卤素可捕捉界面上存在的如钠等的移动离子。因此，在玻璃衬底用作支承衬底的情况下，包含卤素的绝缘膜的形成以及伴随加热的激光束照射工序对于防止例如钠等杂质的污染极为有效。
在上述参考文献1至5中，用于单晶半导体层的平面化的主要工艺是机械抛光；因此，完全没有采取本发明使用的具有700℃或更低应变点的玻璃衬底、延长熔融时间的模式的目的以及效果。因此，上述参考文献1至5与本发明差别很大。
本发明提供一种新颖创新技术，涉及通过用激光束照射单晶半导体层并熔融单晶半导体层的部分或全部来进行再结晶而获得更好的单晶的方法。此外，使用激光束的这样的方法在常规技术中根本没有采用，是完全新颖的概念。
通过本发明的一种用于制造半导体衬底的方法，可通过在700℃或更低的工艺温度进行加热，使与单晶半导体衬底分离而得到的单晶半导体层再结晶，并且可复原其结晶度。此外，可在700℃或更低的工艺温度对于通过与单晶半导体衬底分离所得到的单晶半导体层进行平面化。因此，即使将具有低耐热性的衬底用作支承衬底，也可通过使用半导体衬底而形成高性能半导体元件。例如，通过使用具有大面积的透光玻璃衬底，可形成高性能显示装置。
附图说明
图1是示出一例半导体衬底的结构的外部视图。
图2是示出一例半导体衬底的结构的外部视图。
图3是示出用于制造半导体衬底的单晶半导体衬底的外部视图。
图4A至图4E示出剖视图，说明一种制造半导体衬底的方法。
图5A至图5B示出剖视图，说明一种制造半导体衬底的方法。
图6是示出一例半导体衬底的结构的外部视图。
图7是示出一例半导体衬底的结构的外部视图。
图8示出剖视图，说明一种制造半导体衬底的方法。
图9A至图9E示出剖视图，说明一种制造半导体衬底的方法。
图10A和图10B示出剖视图，说明一种制造半导体衬底的方法。
图11是示出一例激光照射设备的结构。
图12A是示出一例激光照射设备的结构的剖视图，而图12B示出俯视图，说明大面积衬底与激光束照射区域之间的位置关系。
图13是示出一例激光照射设备的结构的透视图。
图14A至图14D示出剖视图，说明一种制造半导体器件的方法。
图15A至图15C示出剖视图，说明图14D之后的步骤。
图16是示出说明图15C之后的步骤的俯视图以及沿俯视图的截线A-B截取的剖视图。
图17A至图17E示出剖视图，说明一种制造半导体器件的方法。
图18A至图18C示出剖视图，说明图17E之后的步骤。
图19A和图19B示出剖视图，说明图18C之后的步骤。
图20A至图20E示出剖视图，说明一种制造半导体器件的方法。
图21是示出一例微处理器的结构的框图。
图22是示出一例RFCPU的结构的框图。
图23是示出一例有源矩阵显示装置的结构的框图。
图24是示出一例液晶显示装置的像素的结构的电路图。
图25是示出一例电致发光装置的像素的结构的电路图。
图26是示出一例半导体衬底中的电路布置的透视图。
图27A是示出液晶显示装置的像素的平面图，而图27B是沿截线J-K截取的图27A的剖视图。
图28A是示出电致发光显示装置的像素的平面图，而图28B是示出该像素的剖视图。
图29A至图29C是分别示出移动电话、数字播放器和电子书阅读器的外部视图。
图30A至图30C是分别示出移动电话的正视图、后视图和展开视图。
图31是示出半导体衬底的剖视图。
图32是示出用于测量反射探测光的强度变化的激光照射设备的结构的简图。
图33A是示出说明激光束照射区域与探测光照射区域之间的关系的平面图，而图33B示出沿截线Y-Z截取的图33A的剖视图并示出探测光的束分布。
图34A和图34B是输入到示波器的信号波形的照片。
图35是与探测光的强度对应的信号波形的示意曲线图。
图36A至36D是从EBSP得到的单晶硅层的IPF图，而图36E是示出IPF图的着色与晶体取向之间的关系的彩色编码图。
图37A至图37C是半导体衬底的截面的STEM图像，它们采用扫描透射电子显微镜来获得。
图38是示出单晶硅层的拉曼位移的峰值波数相对于激光束的能量强度的变化的曲线图。
图39是曲线图，示出单晶硅层的拉曼光谱相对于激光束的能量强度的半最大值处的全宽度。
图40是示出单晶硅层表面的观测图像和表面粗糙度，它们采用原子力显微镜来测量的表格。
图41是示出采用离子掺杂设备从H2气体所产生的离子种类的质谱测定的结果的简图。
图42是示出采用离子注入设备从PH3气体所产生的离子种类的质谱测定的结果的简图。
图43是氢分子和氢离子(H+、H2 +和H3 +)的能量图。
图44是加速电压为80千伏时的深度方向上的氢的分布(计算值和测量值)的曲线图。
图45是加速电压为80千伏时的深度方向上的氢的分布(计算值、测量值和拟合函数)的曲线图。
图46是加速电压为60千伏时的深度方向上的氢的分布(计算值、测量值和拟合函数)的曲线图。
图47是加速电压为40千伏时的深度方向上的氢的分布(计算值、测量值和拟合函数)的曲线图。
图48是图45至图47所示的拟合函数的拟合参数(氢元素比和氢离子种类比)的表格。
具体实施方式
下面描述本发明。本发明可通过许多不同的模式来体现，并且本领域的技术人员易于理解，本发明的模式和细节可通过各种方式来修改，而没有背离本发明的精神和范围。本发明不是要解释为局限于实施方案和实施方案中的描述。此外，在不同的简图中由相同附图标记所表示的部件表示相同部件，并省略材料、形状、制造方法等的相应描述。
(实施方案1)
在本实施方案中，将描述一种半导体衬底及其制造方法，其中单晶半导体层隔着缓冲层固定在支承衬底上。
图1示出半导体衬底的结构的一个示例的透视图。在半导体衬底10中，单晶半导体层112隔着缓冲层111固定在支承衬底100上，。通过使单晶半导体衬底变薄，来形成单晶半导体层112。通过将缓冲层111的表面与支承衬底100的表面相互接合，从而将单晶半导体层112固定到支承衬底100。半导体衬底10是具有所谓的SOI结构的衬底，其中在绝缘层之上形成单晶半导体层。
缓冲层111可具有单层结构或者两个以上薄膜堆叠的多层结构。通过膜形成工艺在单晶半导体衬底之上形成缓冲层111中包含的薄膜。在本实施方案中，缓冲层111具有三层结构，其中从支承衬底100侧堆叠第二绝缘层114、第一绝缘层113b和第一绝缘层113a。
在图1的半导体衬底10中，第二绝缘层114是充当接合层的薄膜。也就是说，将第二绝缘层114的表面和支承衬底100的表面相互接合，由此将单晶半导体层112固定到支承衬底100。
第一绝缘层113a是充当阻挡层的绝缘膜。阻挡层是在制造半导体衬底期间以及在通过使用这个半导体衬底来制造半导体器件期间防止可能降低半导体器件的可靠性的杂质、如碱金属或碱土金属(通常为钠)从支承衬底100侧进入单晶半导体层112的薄膜。通过形成阻挡层，可防止半导体衬底和半导体器件受到杂质污染；因此，可提高其可靠性。
单晶半导体层112是通过使单晶半导体衬底变薄所形成的层。作为单晶半导体衬底，可使用市场销售的半导体衬底。例如，可使用由14族元素形成的单晶半导体衬底，例如单晶硅衬底、单晶锗衬底或者单晶硅锗衬底等。此外，可使用砷化镓、磷化铟等的化合物半导体衬底。
作为支承衬底100，使用具有绝缘表面的衬底。具体示例包括：用于电子产业的各种玻璃衬底，例如使用铝硅酸盐玻璃、铝硼硅酸盐玻璃和钡硼硅酸盐玻璃的衬底；石英衬底；陶瓷衬底；以及蓝宝石衬底。优选的是，玻璃衬底可用作支承衬底100。优选的是，玻璃衬底的热膨胀系数为25×10-7/℃至50×10-7/℃(更优选地为30×10-7/℃至40×10-7/℃)，应变点为580℃至700℃(更优选地为650℃至690℃)。同样优选的是，玻璃衬底是无碱玻璃衬底，以便抑制半导体器件的污染。无碱玻璃衬底的材料的示例包括例如铝硅酸盐玻璃、铝硼硅酸盐玻璃和钡硼硅酸盐玻璃等玻璃材料。例如，优选的是，无碱玻璃衬底(产品名称：AN100)、无碱玻璃衬底(产品名称：EAGLE2000(注册商标))或者无碱玻璃衬底(产品名称：EAGLE XG(注册商标))用作支承衬底100。
无碱玻璃衬底(AN100)具有下列物理性质：比重为2.51g/cm3；泊松比为0.22；杨氏模量为77GPa；以及热膨胀系数为38×10-7/℃。
无碱玻璃衬底(EAGLE2000(注册商标))具有下列物理性质：比重为2.37g/cm3；泊松比为0.23；杨氏模量为70.9GPa；以及热膨胀系数为31.8×10-7/℃。
与玻璃衬底不同的、可用作支承衬底100的衬底的示例如下所述：由绝缘体制成的绝缘衬底，例如陶瓷衬底、石英衬底和蓝宝石衬底；由导体制成的导电衬底，例如金属衬底和不锈钢衬底；以及由半导体制成的半导体衬底，例如硅衬底和砷化镓衬底等。此外，优选的是，支承衬底100是透光衬底，例如玻璃衬底或石英衬底。通过使用透光衬底，可形成适合于制造显示装置的半导体衬底10。
下面将参照图3、图4A至图4E、图5A和图5B来描述一种用于制造图1所示半导体衬底10的方法。
首先，制备单晶半导体衬底110。将单晶半导体衬底110加工成预期大小和形状。图3示出单晶半导体衬底110的外部视图。考虑到单晶半导体衬底110与具有矩形的支承衬底100接合以及例如分步曝光机(stepper)等曝光设备的曝光区域为矩形等情况，优选的是，单晶半导体衬底110的形状为矩形，如图3所示。注意，矩形也包括正方形和长方形，除非另加说明。
无需赘言，单晶半导体衬底110的形状并不局限于图3所示。例如，可使用圆形衬底、例如五边形衬底或六边形衬底等多边形衬底。自然，市售的圆形单晶半导体晶圆也可用作单晶半导体衬底110。
圆形单晶半导体晶圆的示例包括硅、锗等的半导体晶圆以及砷化镓、磷化铟等的化合物半导体晶圆。单晶半导体晶圆的已知典型示例是圆形单晶硅晶圆，它们的直径为5英寸(125毫米)、6英寸(150毫米)、8英寸(200毫米)、12英寸(300毫米)、400毫米和450毫米。
可通过切割圆形单晶半导体晶圆来形成具有矩形的单晶半导体层110。为了切割衬底，可使用例如切片机或线锯等切割设备、例如激光切割机、等离子体切割机或电子束切割机等切割装置。或者，具有矩形的单晶半导体衬底110也可按以下方式形成：将用于制造半导体衬底的晶锭加工成长方体，使得它在被切割成衬底之前具有矩形截面，然后切割长方体的晶锭。
虽然对于单晶半导体衬底110的厚度没有具体限制，但优选的是，鉴于单晶半导体衬底110的再使用，单晶半导体衬底110为厚的，使得可从单件材料晶圆来形成更多数量的单晶半导体层112。市场销售的单晶硅晶圆符合SEMI标准，例如规定，直径6英寸的晶圆为625微米厚，直径8英寸的晶圆为725微米厚，以及直径12英寸的晶圆为775微米厚。注意，符合SEMI标准的晶圆的厚度具有±25微米的公差。无需赘言，充当材料的单晶半导体衬底的厚度并不局限于SEMI标准中的厚度，而是可在切割晶锭时适当地调整厚度。无需赘言，当使用再加工单晶半导体衬底110时，其厚度比SEMI标准规定的更薄。
注意，在由14族元素形成的、具有作为晶体结构的金刚石形结构的衬底、如单晶硅衬底用作单晶半导体衬底110的情况下，它的主表面的平面取向可以是(100)、(110)或(111)。通过使用具有(100)取向的单晶半导体衬底110，可减小单晶半导体层112与其表面上形成的绝缘层之间的界面状态密度，这对于制造场效应晶体管是优选的。
通过使用具有(110)主表面的单晶半导体衬底110，形成第二绝缘层114的元素与形成单晶半导体层112的14族元素(例如硅)在第二绝缘层114与单晶半导体层112之间的接合表面紧密耦合，由此提高第二绝缘层114与单晶半导体层112之间的接合强度。
通过使用具有(110)主表面的单晶半导体衬底110，原子在主表面上比在具有不同平面取向的表面上更密集地排列；因此改进了单晶半导体层112的平面性。因此，使用具有(110)主表面的单晶半导体层112来形成的晶体管具有优良的电特性，例如小亚阈值摆幅(smallsubthreshold swing)和高场效应迁移率。注意，具有(110)主表面的单晶半导体衬底优于具有(100)主表面的单晶半导体衬底，因为它具有高杨氏模量并且可能分裂。
首先，冲洗和清洁单晶半导体衬底110。然后，如图4A所示，在单晶半导体衬底110之上形成第一绝缘层113。第一绝缘层113可具有单层结构或者包括两层以上层的多层结构。可在5纳米至400纳米的范围内设置第一绝缘层113的厚度。作为第一绝缘层113中包含的薄膜，可使用包含硅或锗作为其成分的绝缘膜，例如氧化硅膜、氮化硅膜、氧氮化硅膜、氧化氮化硅膜、氧化锗膜、氮化锗膜、氧氮化锗膜或者氧化氮化锗膜。另外，还可使用包括例如氧化铝、氧化钽或氧化铪等金属氧化物的绝缘膜、包括例如氮化铝等金属氮化物的绝缘膜、包括例如氧氮化铝膜的金属氧氮化物的绝缘膜、或者包括例如氧化氮化铝膜等金属氧化氮化物的绝缘膜。
可通过化学汽相淀积(CVD)方法、溅射方法、原子层外延(ALE)方法或者例如氧化或氮化单晶半导体衬底110的方法来形成第一绝缘层113中包含的绝缘膜。CVD方法包括低压CVD方法、热CVD方法、等离子体增强CVD方法(以下称作PECVD方法)等。PECVD方法是优选的，因为它是在350℃或更低温度的低温处理，并且具有比其它CVD方法更高的淀积率。
注意，在本说明书中，氧氮化物指的是包含的氧原子多于氮原子的物质，而氧化氮化物指的是包含的氮原子多于氧原子的物质。例如，氧氮化硅的示例是包含浓度范围分别从50原子百分比至70原子百分比、0.5原子百分比至20原子百分比、25原子百分比至35原子百分比以及0.1原子百分比至10原子百分比的氧、氮、硅和氢的物质。另外，氧化氮化硅的示例是包含比氧更多的氮并且包含浓度范围分别从5原子百分比至30原子百分比、20原子百分比至55原子百分比、25原子百分比至35原子百分比以及10原子百分比至30原子百分比的氧、氮、硅和氢的物质。
第一绝缘层113优选地包括至少一个绝缘膜，它充当阻挡层，用于防止钠进入单晶半导体层112。第一绝缘层113可包括一个阻挡层或者两个以上阻挡层。例如，在包含可能降低半导体器件的可靠性的例如碱金属、碱土金属等杂质的衬底(通常为玻璃衬底)用作支承衬底100的情况下，当加热支承衬底100时，这类杂质可能从支承衬底100扩散到单晶半导体层112中。因此，通过形成阻挡层，可防止可能降低半导体器件的可靠性的例如碱金属、碱土金属等的这类杂质移动到单晶半导体层112。充当阻挡层的薄膜的示例如下所述：氮化硅膜、氧化氮化硅膜、氮化铝膜、氧化氮化铝膜等。在包含这样的薄膜时，第一绝缘层113可充当阻挡层。
例如，在第一绝缘层113具有单层结构的情况下，第一绝缘层113优选地由充当阻挡层的薄膜来形成。在这种情况下，具有单层结构的第一绝缘层113可由厚度为5纳米至200纳米的氧化氮化铝膜、氮化硅膜、氧化氮化硅膜或者氮化铝膜来形成。
当第一绝缘层113是具有包括一个阻挡层的两层结构的薄膜时，上层由用于阻挡例如钠等杂质的阻挡层来形成。上层可由厚度为5纳米至200纳米的氮化硅膜、氧化氮化硅膜、氮化铝膜或氧化氮化铝膜来形成。充当阻挡层的这些薄膜具有用于防止杂质扩散的高阻挡作用，但是它们的内应力很高。因此，作为与单晶半导体衬底110接触的下绝缘膜，具有释放上绝缘膜的应力的作用的薄膜是优选的。作为具有这样的作用的绝缘膜，给出氧化硅膜、氧氮化硅膜、通过热氧化单晶半导体衬底110而形成的热氧化膜等。下绝缘膜可形成为从5纳米至300纳米的厚度。
在本实施方案中，第一绝缘层113具有包括第一绝缘层113a和第二绝缘层113b的两层结构。使第一绝缘层113能够充当阻挡膜的第一绝缘层113a和第一绝缘层113b的组合示例如下：氧化硅膜和氮化硅膜；氧氮化硅膜和氮化硅膜；氧化硅膜和氧化氮化硅膜；氧氮化硅膜和氧化氮化硅膜等。
例如，作为属于下层的第一绝缘层113a，可使用SiH4和N2O作为工艺气体、通过PECVD方法来形成氧氮化硅膜。备选的方式是，作为第一绝缘层113a，可使用有机硅烷气体和氧作为工艺气体、通过PECVD方法来形成氧化硅膜。备选的方式是，作为第一绝缘层113a，可通过氧化单晶半导体衬底110来形成氧化膜。
有机硅烷指的是如下化合物：例如四乙氧基甲硅烷(TEOS)(化学式：Si(OC2H5)4)、四甲基硅烷(化学式：Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅烷基胺(HMDS)、三乙氧基甲硅烷(化学式：SiH(OC2H5)3)和三(二甲基氨基)硅烷(化学式：SiH(N(CH3)2)3)。
作为属于上层的第一绝缘层113b，氧化氮化硅膜可使用SiH4、N2O、NH3和H2作为工艺气体、通过PECVD方法来形成，或者氮化硅膜可使用SiH4、N2、NH3和H2作为工艺气体、通过PECVD方法来形成。
例如，在通过PECVD方法来形成使用氧氮化硅的第一绝缘层113a和使用氧化氮化硅的第一绝缘层113b的情况下，将单晶半导体衬底110放入PECVD设备的腔室。然后，将SiH4和N2O提供到腔室中作为用于形成第一绝缘层113a的工艺气体，以及产生这个工艺气体的等离子体，由此在单晶半导体衬底110之上形成氧氮化硅膜。随后，将引入腔室的气体改变为用于形成第一绝缘层113b的工艺气体。在此使用SiH4、NH3、H2和N2O。产生这些混合气体的等离子体，并且在氧氮化硅膜之上连续形成氧化氮化硅膜。在使用具有多个腔室的PECVD设备的情况下，可在不同腔室中形成氧氮化硅膜和氧化氮化硅膜。无需赘言，通过改变引入腔室的气体，可形成氧化硅膜作为下层，并且可形成氮化硅膜作为上层。
在如上所述形成第一绝缘层113a和第一绝缘层113b时，能够以高通过量在单晶半导体衬底110上形成第一绝缘层113。此外，由于可形成第一绝缘层113a和第一绝缘层113b而没有暴露于空气，所以可防止第一绝缘层113a与第一绝缘层113b之间的界面受到空气污染。
备选的方式是，作为第一绝缘层113a，可通过单晶半导体衬底110的热氧化处理来形成氧化膜。形成该氧化膜的热氧化处理可以是干式氧化，并且优选的是将包含卤素的气体加入氧化气氛。通过在包含卤素的气氛中氧化单晶半导体衬底110，可形成包含卤素的氧化膜作为第一绝缘层113a。作为包含卤素的气体，可使用从HCl、HF、NF3、HBr、Cl2、ClF、BCl3、F2、Br2等中选取的一种或多种气体。
例如，在包含相对于氧的0.5体积百分比至10体积百分比(优选地为3体积百分比)的HCl的气氛中、在700℃或更高的温度进行单晶半导体衬底110的热处理。优选地在950℃至1100℃的加热温度进行热氧化。处理时间可以是0.1至6小时，优选地为0.5至1小时。单晶半导体衬底110上所形成的氧化膜的厚度可设置成10纳米至1000纳米(优选地为50纳米至200纳米)，例如100纳米。
通过在这样的温度范围中的氧化处理，可得到卤族元素的吸收作用。吸收具体具有去除金属杂质的作用。也就是说，通过氯的作用，例如金属等杂质变成挥发性氯化物，并且被释放到气相中，由此从单晶半导体衬底110中被去除。此外，由于单晶半导体衬底110的表面的悬空接合端接于氧化处理中使用的卤族元素，因此，可减小氧化膜与单晶半导体衬底110之间的界面上的定域能级密度。
通过包含卤素的气氛中的这种热氧化处理，可使氧化膜包含卤素。在以1×1017原子/立方厘米至5×1020原子/立方厘米的浓度包含卤族元素时，氧化膜可充当保护膜，它通过捕捉半导体衬底10中的例如金属等杂质，来防止单晶半导体层112受到污染。
还可通过在包含氟化物气体或氟气的PECVD设备的腔室中形成，使第一绝缘层113a包含卤素。将用于形成第一绝缘层113a的工艺气体引入这样的腔室；激励该工艺气体受激励而产生等离子体；以及通过等离子体中包含的活性种类(active species)的化学反应，在单晶半导体衬底110之上形成第一绝缘层113a。
通过使用氟化物气体的等离子体气体浸蚀来清洁腔室，可使PECVD设备的腔室包含氟化合物气体。当采用PECVD设备来形成薄膜时，材料的反应产物不仅淀积到衬底表面，而且还淀积到腔室的内壁、电极、衬底支座等。这种淀积是颗粒或灰尘的起因。因此，定期进行清洁步骤，以去除这样的淀积。典型腔室清洁方法之一是等离子体气体浸蚀方法。在这种方法中，将例如NF3等氟化物气体引入腔室，激励氟化物气体以产生等离子体，使得产生氟基，以及通过浸蚀去除淀积。由于排气系统的高蒸汽压而通过它从腔室中去除与氟基进行反应所产生的氟化物。
通过经由等离子体气体浸蚀进行清洁，用作清洁气体的氟化物气体被吸收到腔室的内壁以及腔室中设置的电极和各种夹具。也就是说，可使腔室包含氟化物气体。注意，用于使腔室包含氟化物气体的方法包括在将设置于托盘上的单晶半导体衬底110放入腔室之后将氟化物气体引入腔室的方法，以及采用氟化物气体来清洁腔室的方法，使得氟化物气体保留在腔室中。
在通过PECVD方法从例如SiH4和N2O来形成氧氮化硅膜作为第一绝缘层113a的情况下，将SiH4和N2O提供到腔室并激励以产生等离子体，由此，保留在腔室中的氟化物气体也被激励，使得产生氟基。因此，可使氧氮化硅膜包含氟。此外，由于保留在腔室中的氟化物的量极小，并且在形成氧氮化硅膜期间没有提供氟化物气体，因此，在其形成的早期阶段将氟带入氧氮化硅膜。因此，可使第一绝缘层113a在单晶半导体衬底110与第一绝缘层113a之间的界面或其周围具有高氟浓度。也就是说，可使图1的半导体衬底10的第一绝缘层113在第一绝缘层113与单晶半导体层112之间的界面或其周围具有高的氟浓度。
当氟包含在这样的区域时，在与单晶半导体层112的界面处的半导体的悬空接合可端接于氟。因此，可减小单晶半导体层112与第一绝缘层113之间的界面状态密度。此外，即使在例如钠等杂质从支承衬底100扩散到第一绝缘层113时，通过氟的存在，可由氟来捕捉金属。因此，可防止单晶半导体层112的污染。
代替氟化物气体，氟(F2)气体可包含在腔室中。氟化物是在其成分中包含氟(F)的化合物。作为氟化物气体，可使用从OF2、ClF3、NF3、FNO、F3NO、SF6、SF5NO、SOF2等中选择的气体。
也可通过除了在700℃或更高的温度的热氧化处理之外的方法在单晶半导体衬底110上形成氧化膜。例如，可以通过采用包括氧基(O基)或羟基(OH基)的等离子体的等离子体处理、通过高密度等离子体处理、通过采用含臭氧水(O3水)的氧化处理，在单晶半导体衬底110上形成氧化膜。
注意，由于热氧化处理是高温工艺，可能会产生热应力；因此，在单晶半导体衬底110中可能产生例如位错滑移等晶体缺陷。因此，在通过单晶半导体衬底110的氧化处理来形成第一绝缘层113时，在700℃或更低温度的低温处理、例如采用含臭氧水的氧化处理等比热氧化处理更为优选。
随后，通过采用具有动能的离子来照射单晶半导体衬底110，在单晶半导体衬底110中的预定深度形成其中晶体结构被损坏的损伤区115。图4B示出剖视图，说明形成损伤区115的步骤。如图4B所示，通过采用被加速的离子121、透过第一绝缘层113照射单晶半导体衬底110，这些离子被加到距离单晶半导体衬底110表面的预定深度的区域，由此可形成损伤区115。离子121按照如下方式获得：激励源气体以产生源气体的等离子体，以及包含在等离子体中的离子通过电场的作用从等离子体中抽取，然后被加速。因此，在采用离子121来照射单晶半导体衬底110时，由于被加速的离子121的影响，在单晶半导体衬底110中的预定深度形成其中晶体结构是脆性的脆化层。此层即是损伤区115。
可通过离子121的加速能量以及离子121的入射角来调整形成损伤区115的区域深度。可通过加速电压、剂量等来调整加速能量。在与离子121的平均穿透深度相同或基本相同的深度的区域中形成损伤区115。因此，与单晶半导体衬底110分离的单晶半导体层117的厚度由离子121所添加的深度来确定。损伤区115形成的深度被调整为使得该单晶半导体层的厚度成为20纳米至200纳米，最好为50纳米至200纳米。
可通过离子掺杂处理来形成损伤区115。可使用离子掺杂设备来进行离子掺杂处理。一种典型的离子掺杂设备是非质量分离设备，用以采用通过激励工艺气体所产生的等离子体中的所有离子种类来照射设置在腔室中的对象。非质量分离设备是用以采用所有离子种类来照射对象而没有分离等离子体中的离子种类的设备。相反，离子注入设备是质量分离设备。离子注入设备是用以通过质量分离等离子体中的离子种类、以特定质量的离子种类来照射对象的设备。
离子掺杂设备的主要部件包括：设置对象的腔室；用于产生预期的离子的离子源；以及用于加速离子以及用于采用离子进行照射的加速机构。离子源包括：气体提供装置，用于提供源气体以产生预期的离子种类；以及电极，用于激励源气体以产生等离子体，等等。作为产生等离子体的电极，使用丝电极、电容耦合高频放电电极等。加速机构包括例如引出电极、加速电极、减速电极和地电极等电极；电源，用于向这些电极供电；等等。包含在加速机构中的这些电极配备了多个开口或缝隙，通过其中加速从离子源所产生的离子。注意，离子掺杂设备的部件并不局限于上述部件，而是可根据需要进行设置。
在本实施方案中，采用离子掺杂设备将氢加入半导体晶圆。提供含氢气体作为等离子体源气体。例如提供H2。通过激励氢气来产生等离子体；等离子体中包含的离子不作质量分离地被加速；并用加速离子来照射单晶半导体衬底110。
在离子掺杂设备中，H3 +对产生于氢气的离子种类(H+、H2 +和H3 +)的总量的百分比设置为50％或更高。优选地，H3 +的百分比设置为80％或更高。由于在离子掺杂设备中未进行质量分离，因此一种离子种类对于产生的等离子体中的多种离子种类的百分比优选地为50％或者更高，更优选地为80％或更高。通过采用具有相同质量的离子种类进行照射，可集中地将离子添加到单晶半导体衬底110中的相同深度。
为了在浅区中形成损伤区115，离子121的加速电压须很低。通过增加等离子体中H3 +的百分比，可高效地将原子氢(H)加入单晶半导体衬底110。由于H3 +离子的质量是H+的三倍，因此，在将一个氢原子添加到相同深度时，H3 +离子的加速电压可以是H+离子的三倍。离子的加速电压增加时，离子照射步骤的循环时间可被缩短，并且可提高生产率和通过量。
也可采用离子注入设备来进行采用被加速的离子121来照射单晶半导体衬底110的步骤。离子注入设备是质量分离设备，用以采用通过对等离子体激励源气体所产生的多个离子种类质量分离、采用特定离子种类来照射设置在腔室中的对象。因此，在使用离子注入设备时，通过激励氢气所产生的H+离子和H2 +离子经过质量分离，并且加速H+离子或H2 +离子，用以照射单晶半导体衬底110。
优选的是，损伤区115包含5×1020原子/立方厘米或更高的氢(H)。在单晶半导体衬底110中局部形成高浓度氢添加区域时，损害晶体结构并形成微孔。因此，损伤区115具有多孔结构。因此，通过较低温度(600℃或更低)的热处理，在损伤区115中形成的微孔的体积发生变化，它允许单晶半导体衬底110沿损伤区115分裂。注意，损伤区115中包含的氢的浓度由离子121的剂量、加速电压等控制。
在采用离子掺杂设备、使用氢气将离子加入单晶半导体衬底110的情况下，可在10千伏至200千伏的范围内设置加速电压，并且在1×1016离子/平方厘米至6×1016离子/平方厘米的范围中设置剂量。通过在这些条件下加入氢离子，可在单晶半导体衬底110的区域中的50纳米至500纳米的深度来形成损伤区115，但这取决于离子121中包含的离子种类及其百分比。
例如，在单晶半导体衬底110是单晶硅衬底、第一绝缘层113a是50纳米厚的氧氮化硅膜以及第一绝缘层113b是50纳米厚的氧化氮化硅膜的情况下，在下列条件下可将厚度为100纳米的单晶半导体层与单晶半导体衬底110分离：源气体为氢，加速电压为40千伏，以及剂量为2.2×1016离子/平方厘米。在除了第一绝缘层113a是100纳米厚的氧氮化硅膜之外的上述条件下进行采用氢离子的掺杂时，可将厚度约为70纳米的单晶半导体层与单晶半导体衬底110分离。
备选的方式是，氦(He)可用作离子121的源气体。通过激励氦所产生的离子种类的大部分是He+；因此，甚至可以通过不涉及质量分离的离子掺杂方法、主要采用He+作为离子121来照射单晶半导体衬底110。因此，可通过离子掺杂方法在损伤区115中有效地形成微孔。在通过使用氦的掺杂方法、采用离子来照射单晶半导体衬底110的情况下，加速电压可设置成10千伏至200千伏，并且剂量可设置成在1×1016离子/平方厘米至6×1016离子/平方厘米。
卤素气体、如氯气(Cl2气体)或氟气(F2气体)也可用作源气体。
从氢气所产生的氢离子种类H+、H2 +、H3 +的比率在离子注入设备与离子掺杂设备之间是不相同的。图41示出采用离子掺杂设备从100％氢气(其中离子源的压强为4.7×10-2Pa)所产生的离子种类的质谱测定的结果的曲线图。垂直轴表示谱强度，它与离子的数量相对应。水平轴表示离子种类的质量。在光谱中，质量1峰值、质量2峰值和质量3峰值分别对应于H+、H2 +和H3 +。在图41中，具有不同质量的离子的数量表示为相对比例，其中质量为3的离子的数量定义为100。从图41中可以看到，在等离子体中产生的氢离子种类之间的比率、即H+、H2 +和H3 +之间的比率大约为1:1:8。对用离子掺杂设备注入了氢离子的单晶硅晶圆中的氢浓度分布的二次离子质谱分析的结果还确认，H3 +占用以照射单晶硅晶圆的氢离子种类的大约80％。
图42是示出在离子源的压强大约为3×10-3Pa时采用离子注入设备从PH3所产生的离子种类的质谱测定的结果的曲线图。如图41中那样，垂直轴表示谱强度，它与离子的数量相对应。水平轴表示离子种类的质量，并且质量1峰值、质量2峰值和质量3峰值分别对应于H+、H2 +和H3 +。从图42中可以看到，等离子体中的氢离子种类之间的比率、即H+、H2 +和H3 +之间的比率大约为37:56:7。注意，虽然图42示出当源气体为PH3时所获得的数据，氢离子种类之间的比率也与100％氢气用作源气体时相同或基本相同。也就是说，从氢气所产生的离子种类之间的比率、即H+、H2 +和H3 +之间的比率大约为37:56:7。
因此，离子注入设备以仅为大约7％的比例产生氢离子种类H+、H2 +和H3 +中的H3 +。另一方面，离子掺杂设备可以以50％或者更高、大约为80％的比例产生H3 +。下面研究所产生的H3 +的比例在离子掺杂设备与离子注入设备之间显著不同的原因。
[氢等离子体中的离子]
氢等离子体包括氢离子种类，例如H+、H2 +和H3 +。下面列示表示这些氢离子种类的反应过程(形成过程、破坏过程)的反应方程式。此外，图43是示意示出这些反应的一部分的能量图。注意，图43所示的能量图只是示意图，而没有精确地说明反应的能量关系。
e+H→e+H++e                           (1)
e+H2→e+H2 ++e                         (2)
e+H2→e+(H2)*→e+H+H                  (3)
e+H2 +→e+(H2 +)*→e+H++H               (4)
H2 ++H2→H3 ++H                         (5)
H2 ++H2→H++H+H2                       (6)
e+H3 +→e+H++H+H                       (7)
e+H3 +→H2+H                           (8)
e+H3 +→H+H+H                          (9)
[H3 +离子形成过程]
如上所述，主要通过由反应方程式(5)所表示的反应过程来产生H3 +。另一方面，作为与反应方程式(5)竞争的反应，存在由反应方程式(6)所表示的反应过程。为了使H3 +增加，至少需要反应方程式(5)的反应比反应方程式(6)的反应更频繁地发生(注意，由于还存在其它反应(7)、(8)和(9)，H3 +通过这些反应减少，因此，H3 +不一定增加，即使反应方程式(5)的反应比反应方程式(6)的反应更频繁地发生)。相反，当反应方程式(5)的反应比反应方程式(6)的反应更少发生，则等离子体中的H3 +的比例减小。在各反应方程式中，右侧(最右侧)的产物的增加量取决于左侧(最左侧)的源材料的浓度、反应的速率系数(ratecoefficient)等。实验上确认，当H2 +的动能低于11eV时，反应方程式(5)的反应是主要反应(也就是说，反应方程式(5)的速率系数足够高于反应方程式(6)的速率系数)，以及当H2 +的动能高于大约11eV时，反应方程式(6)的反应是主要反应。
通过电场对带电粒子施加力，并且带电粒子获得动能。动能由于电场而对应于势能的减少量。例如，给定带电粒子在与另一个粒子碰撞之前得到的动能量等于带电粒子通过移动而失去的势能量。也就是说，在带电粒子可在电场中行进长距离而没有与另一粒子碰撞的情况下，带电粒子的动能(或者其平均值)趋向于高于该带电粒子未能这样做的情况。在粒子的平均自由程长的情况下，即，在压强低的情况下，可见到带电粒子的动能增加的趋势。甚至在平均自由程短的情况下，如果带电粒子可在碰撞之前获得大量动能，则带电粒子的动能也高。即，可以说，甚至在平均自由程短的情况下，如果势能差大，则带电粒子的动能也高。
这适用于H2 +。假定如同等离子体生成室中那样存在电场，H2 +的动能在室内压强低的情况下高，而H2 +离子的动能在室内压强高的情况下低。也就是说，由于反应方程式(6)的反应在室内压强低的情况下是主要反应，所以H3 +趋向于减少，而由于反应方程式(5)的反应在室内压强高的情况下是主要反应，所以H3 +趋向于增加。此外，在等离子体生成区域中的电场高的情况下，即，在给定两点之间的势能差大的情况下，H2 +的动能高。在相反情况下，H2 +的动能低。也就是说，由于反应方程式(6)的反应在电场高的情况下是主要反应，所以H3 +趋向于减少，而由于反应方程式(5)的反应在电场低的情况下是主要反应，所以H3 +趋向于增加。
例如，在从其中得到图42所示数据的离子源的情况下，以仅为大约7％的比例产生H+、H2 +和H3 +中的H3 +。另一方面，在从其中得到图41所示数据的离子源的情况下，H3 +的比例可高达50％或更高(根据图41的数据大约为80％)。这可被认为是如上所述室内压强和电场的结果。
[H3 +照射机制]
当产生包含如图41所示的多个离子种类的等离子体并且采用所产生的多种离子种类来照射半导体衬底而没有进行任何质量分离时，采用H+离子、H2 +离子和H3 +离子的每一种来照射半导体衬底的表面。为了从采用离子进行的照射到形成离子注入层来研究该机制，考虑下列五种类型的模型(模型1至5)。
模型1，其中用于照射的离子种类是H+，它在照射之后仍然是H+(H)。
模型2，其中用于照射的离子种类是H2 +，它在照射之后仍然是H2 +(H2)。
模型3，其中用于照射的离子种类是H2 +，它在照射之后分为两个H原子(H+)。
模型4，其中用于照射的离子种类是H3 +，它在照射之后仍然是H3 +(H3)。
模型5，其中用于照射的离子种类是H3 +，它在照射之后每个分为三个H原子(H+)。
[模拟结果与测量值的比较]
根据上述模型1至5，模拟采用氢离子种类对硅衬底的照射。作为模拟软件，使用SRIM即离子在物质内的阻止及范程(Stopping andRange of Ions in Matter)。SRIM是用于通过蒙特卡洛方法的离子引入过程的模拟软件，并且是TRIM、即离子在物质内的输运(Transport ofIons in Matter)的改进版本。注意，SRIM是用于非晶结构的软件，但是，SRIM可适用于采用具有高能量的氢离子种类以高剂量照射硅衬底的情况。这是因为硅衬底的晶体结构由于氢离子种类与Si原子的碰撞而转变成非单晶结构。
下面描述模拟结果。注意，在本实施方案的模拟中，进行基于模型2的计算，其中由具有两倍质量的H+代替H2 +。另外，进行基于模型3的计算，其中由具有一半动能的H+代替H2 +；基于模型4的计算，其中由具有三倍质量的H+代替H3 +；以及基于模型5的计算，其中采用具有三分之一动能的H+代替H3 +。
使用上述模型1至5，计算各采用氢离子种类、以80千伏加速电压所照射(对于H采用100000个原子进行照射)的硅衬底中氢元素(H)在深度方向的分布。图44示出计算结果。图44还示出硅衬底中的氢元素(H)在深度方向的分布的测量值。测量值是由二次离子质谱(SIMS)所测量的数据(该数据在下文中称作SIMS数据)。SIMS所测量的样本是采用在获得图41的数据的条件下所产生的氢离子种类(H+、H2 +和H3 +)进行照射的Si衬底。
在图44中，基于模型1至5的计算值的曲线图的垂直轴的每个是右垂直轴，它表示氢原子的数量。SIMS数据的曲线图的垂直轴是左垂直轴，它表示氢原子的浓度。计算值和SIMS数据的曲线图的水平轴的每个表示距离各Si衬底的表面的深度。在将作为测量值的SIMS数据与计算值进行比较时，模型2和4明显不匹配SIMS数据的曲线图，并且在SIMS数据中无法观察到对应于模型3的峰值。这说明，模型2至4的每个的贡献比模型1和5的每个相对更小。考虑离子的动能的单位是keV，而H-H接合能仅为大约若干电子伏特，认为模型2和4的每个的贡献小，因为H2 +和H3 +通过与Si原子进行碰撞而主要分为H+或H。因此，在以下研究中将不考虑模型2至4。然后，使用模型1和5，描述以80千伏、60千伏和40千伏的加速电压、采用氢离子种类(对于H为100000个原子)对Si衬底的照射的模拟结果。
图45至图47各示出Si衬底中深度方向的氢(H)的分布的计算结果。图45、图46和图47分别示出加速电压为80千伏、60千伏和40千伏时的计算结果。此外，图45至图47各示出作为测量值的SIMS数据以及与SIMS数据拟合的曲线(下文中称作拟合函数)。SIMS所测量的样本是采用在获得图41的数据的条件下所产生并且以80千伏、60千伏或40千伏的加速电压进行加速的氢离子种类(H+、H2 +和H3 +)进行照射的Si衬底。注意，基于模型1和5的计算值的曲线图的垂直轴的每个在右垂直轴上表示氢原子的数量，而SIMS数据和拟合函数的曲线图的垂直轴的每个在左垂直轴上表示氢原子的浓度。曲线图的水平轴的每个表示距离各Si衬底的表面的深度。
在这里，考虑模型1和5，使用下面给出的计算公式(fl)来得到拟合函数。在计算公式(fl)中，X和Y表示拟合参数，以及V表示体积。
(拟合函数)＝X/V×(模型1的数据)+Y/V×(模型5的数据)(fl)
考虑到用于实际照射的离子种类之间的比率(H+:H2 +:H3 +大约为1:1:8，参见图41)，在确定拟合函数时还应当考虑H2 +(即模型3)的贡献；但是由于下列原因而排除H2 +的贡献：
-由于通过模型3表示的照射过程所引入的氢量与通过模型5的照射过程所引入的氢量相比小，因此，即使排除H2 +的贡献，也不存在显著影响(在SIMS数据中没有出现与模型3对应的峰值，参见图44)。
-由于基于模型3、深度方向的Si衬底中的氢元素的分布的峰值位置接近基于模型5、深度方向的分布的峰值位置(参见图44)，因此，在模型5的照射过程中发生的隧穿(原子由于晶格结构的运动)可能使模型3的贡献不明显。也就是说，难以估计模型3的拟合参数。其原因在于，这种模拟假定了非晶硅，并且没有考虑结晶度的影响。
图48示出计算公式(fl)的拟合参数。以加速电压的任一个，按照模型1引入Si衬底的H的量与按照模型5引入的H的量的比率大约为1:42至1:45(当模型1中的H的量定义为1时，模型5中的H的量大约为42至45)，以及用于照射的离子量H+(模型1)与H3 +(模型5)的离子量的比率大约为1:14至1:15(当模型1中的H+的量定义为1时，模型5中的H3 +的量大约为14至15)。考虑到不考虑模型3并且计算假定非晶硅，可以说，得到与用于实际照射的氢离子种类之间的比率(H+:H2 +:H3 +大约为1:1:8，参见图41)接近的值。
[使用H3 +的效果]
通过如图41所示采用具有较高比例的H3 +的氢离子种类对衬底的照射，可获得产生于H3 +的多个有益效果。例如，由于H3 +分裂为待引入衬底的H+、H等，因此，与主要采用H+或H2 +的照射的情况相比，离子引入效率得到提高。这产生SOI衬底生产效率的提高。此外，由于H+或H的动能在H3 +分裂之后往往变低，所以H3 +适合于制造薄半导体层。注意，这里描述了使用能够采用如图41所示氢离子种类进行照射的离子掺杂设备以便有效进行采用H3 +的照射的方法。由于离子掺杂设备在大面积处理中的使用成本低并且优良，因此，通过经由使用这样一种离子掺杂设备、采用H3 +进行照射，可获得例如半导体特性的改进、SOI衬底的面积的增加、成本降低以及生产效率的提高等显著效果。
从上述考虑因素可以看到，对于用来将更多H3 +注入单晶半导体衬底110，离子掺杂设备比离子注入设备更为优选。此外，离子掺杂设备没有涉及所产生离子种类的质量分离，因此它具有高的源气体使用效率。另外，它实现采用加速离子的平面或线形照射，因此可易于缩短循环时间。相反，离子注入设备的特征在于，可根据质量来分离所产生离子，并且仅可将特定离子种类注入衬底。但是，通过质量分离，离子注入设备对于从源气体所产生的离子比离子掺杂设备具有更低的使用效率。另外，在离子注入设备中，通过采用具有点状光束形状的离子束进行扫描来注入离子，因此在大面积处理的通过量方面存在问题。因此，鉴于源气体使用效率和大面积处理，优选的是，离子掺杂设备可用于通过采用离子121进行照射在单晶半导体衬底110中形成损伤区115。
在形成损伤区115之后，在第一绝缘层113的上表面形成第二绝缘层114，如图4C所示。在形成第二绝缘层114的步骤中，在加入损伤区115的元素或分子没有沉淀的温度、优选地在350℃或更低的温度加热单晶半导体衬底110。换言之，在没有对损伤区115脱气的温度加热单晶半导体衬底110。注意，可在形成损伤区115之前形成第二绝缘层114。在这种情况下，形成第二绝缘层114时的工艺温度可设置为350℃或更高。
第二绝缘层114是用于在单晶半导体衬底110上形成平滑亲水接合表面的层。因此，第二绝缘层114优选地具有0.7纳米或更小、更优选为0.4纳米或更小的平均表面粗糙度Ra。第二绝缘层114可具有范围从10纳米至200纳米的厚度。第二绝缘层114优选地具有范围从5纳米至500纳米、更优选为10纳米至200纳米的厚度。
第二绝缘层114优选地是通过化学汽相反应形成的绝缘膜。例如，可形成氧化硅膜、氧氮化硅膜、氧化氮化硅膜、氮化硅膜等作为第二绝缘层114。在通过PECVD方法来形成氧化硅膜作为第二绝缘层114的情况下，优选地使用有机硅烷气体和氧气(O2)作为源气体。通过将有机硅烷用作源气体，能够在350℃或更低的工艺温度形成具有平滑表面的氧化硅膜。备选的方式是，可使用在从200℃至500℃的加热温度通过热CVD方法所形成的低温氧化物(LTO)来形成第二绝缘层114。可通过使用甲硅烷(SiH4)、乙硅烷(Si2H6)等作为硅源气体，并使用N2O等作为氧源气体来形成LTO。
用于通过使用TEOS和O2作为源气体来形成氧化硅膜的第二绝缘层114的条件的示例是：以15sccm的流速将TEOS引入腔室并以750sccm的流速将O2引入腔室，以及膜形成压力为100Pa，膜形成温度为300℃，RF输出为300W，电源频率为13.56MHz。
图4B的步骤和图4C的步骤的顺序可以倒转。也就是说，在单晶半导体衬底110之上形成第一绝缘层113和第二绝缘层114之后，可形成损伤区115。在这种情况下，优选的是，在可采用相同的膜形成设备来形成第一绝缘层113和第二绝缘层114时，连续形成第一绝缘层113和第二绝缘层114。
备选的方式是，在进行图4B的步骤之后，可进行图4A的步骤和图4C的步骤。也就是说，在采用离子121来照射单晶半导体衬底110以形成损伤区115之后，可形成第一绝缘层113和第二绝缘层114。在这种情况下，在可采用相同的膜形成设备来形成第一绝缘层113和第二绝缘层114时，优选的是连续形成第一绝缘层113和第二绝缘层114。此外，为了在形成损伤区115之前保护单晶半导体衬底110的表面，单晶半导体衬底110可经过氧化处理以便在表面形成氧化膜，然后可用离子穿过氧化膜来照射单晶半导体衬底110。在形成损伤区115之后，去除该氧化膜。备选的方式是，可在保留氧化膜的状态下形成第一绝缘层113。
随后，清洁设有第一绝缘层113、损伤区115和第二绝缘层114的支承衬底100和单晶半导体衬底110。可在纯水中通过超声清洁来进行这个清洁步骤。超声清洁优选地是兆赫超声清洁(兆声清洁)。在超声清洁之后，优选的是采用包含臭氧的水来清洁单晶半导体衬底110和支承衬底100的一个或两个。通过采用包含臭氧的水进行清洁，可进行有机物质的去除和表面活化处理以改进第二绝缘层114和支承衬底100的表面的亲水性。除了包含臭氧的水之外，还可采用含氧的水、含氢的水、纯水等来进行清洁处理。通过这种清洁处理，可使接合表面亲水，并且可增加接合表面的OH基团的数量。因此，可得到通过氢键结合的更强的接合。
可通过采用原子束或离子束进行照射、等离子体处理或自由基处理以及采用包含臭氧的水进行清洁，来进行第二绝缘层114和支承衬底100的表面的活化处理。当使用原子束或离子束时，可使用氩等的惰性气体中性原子束或惰性气体离子束。这种表面处理有助于甚至在400℃或更低的温度的不同种类的材料之间的接合。
图4D示出说明接合步骤的剖视图。支承衬底100和单晶半导体衬底110设置成相互接触，且第二绝缘层114夹在它们之间。在本实施方案中，支承衬底100的表面和第二绝缘层114的表面设置成相互接触，并且使相互接触的部分彼此接合。作为支承衬底100的表面与第二绝缘层114的表面之间接合的接合力，可以考虑范德瓦尔斯力在初始阶段起作用。在将压力施加到第二绝缘层114的表面和支承衬底100的表面时，在相互接触的部分形成氢键结合，并且可使第二绝缘层114的表面和支承衬底100的表面更坚固地相互接合。
将大约300N/cm2至15000N/cm2的压力施加到单晶半导体衬底110的边缘的一个部分。这个压力优选为1000N/cm2至5000N/cm2。第二绝缘层114和支承衬底100从受压部分开始相互接合，并且相互接合的部分遍布第二绝缘层114的整个表面。因此，将单晶半导体衬底110固定到支承衬底100。可在室温下没有进行加热处理来进行这个接合步骤；因此，具有低耐热性并且具有700℃或更低的可容许温度极限的衬底、如玻璃衬底可用作支承衬底100。
在将单晶半导体衬底110接合到支承衬底100之后，优选地进行热处理或加压处理，以便增加支承衬底100与第二绝缘层114之间的接合力。这种处理在损伤区115中没有产生裂纹的温度进行，并且可在范围从室温至400℃的范围内的温度进行。此外，通过在这个温度范围之内进行加热的同时将单晶半导体衬底110接合到支承衬底100，可增加支承衬底100与第二绝缘层114之间的接合界面的接合力。优选地进行加压处理，使得与接合表面垂直地施压。对于这种热处理，可使用扩散炉、例如电阻加热炉等加热炉、快速热退火(RTA)设备、微波加热设备等。
随后，进行热处理以便在损伤区115产生分离，由此将单晶半导体层117与单晶半导体衬底110分离。图4E是简图，示出分离步骤，其中将单晶半导体层117与单晶半导体衬底110分离。附图标记118表示单晶半导体层117已经与其分离的单晶半导体衬底110。
当进行热处理时，通过离子掺杂所添加的元素由于温度的增加而在损伤区115中所形成的微孔中脱溶，由此增加内部压力。由于压力的增加，损伤区115中的微孔的体积发生变化，从而在损伤区115中产生裂纹。因此，沿损伤区115单晶半导体衬底110分裂。由于将第二绝缘层114接合到支承衬底100，因此，与单晶半导体衬底110分离的单晶半导体层117固定在支承衬底100之上。在不超过支承衬底100的应变点的温度，进行用于将单晶半导体层117与单晶半导体衬底110分离的热处理。
对于这种热处理，可使用扩散炉、例如电阻加热炉等加热炉、快速热退火(RTA)设备、微波加热设备等。
加热炉是用于主要通过来自采用电阻加热器等所加热的炉的辐射来加热对象的设备。
RTA设备是使用灯光的加热设备。RTA设备的示例包括灯快速热退火(LRTA)设备和气体快速热退火(GRTA)设备。LRTA设备是用于通过从例如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压水银灯等的灯所发出的光线的辐射来加热对象的设备。GRTA设备是用于通过采用从上述灯的任一个所发出的光的热辐射以及通过来自采用从上述灯的任一个所发出的光(电磁波)所加热的气体的热传导来加热对象的设备。作为气体，使用例如氮等惰性气体或者例如氩等稀有气体，它们没有通过热处理与对象发生反应。LRTA设备或GRTA设备不仅具有灯，而且还具有用于通过来自例如电阻加热器等加热器的热传导或热照射来加热对象的装置。
微波加热设备是用于通过微波的辐射来加热对象的设备。微波加热设备可具有用于通过来自例如电阻加热器等加热器的热传导或热辐射来加热对象的装置。
当使用GRTA设备时，加热温度可设置成550℃或更高以及650℃或更低，并且处理时间可设置为0.5分钟以上且60分钟以下。当使用电阻加热装置时，加热温度可设置成550℃或更高以及650℃或更低，并且处理时间可设置为两小时以上且四小时以下。在使用微波加热设备的情况下，可采用例如频率为2.45千兆赫的微波进行辐射10分钟以上且20分钟以下的处理时间。
描述了通过使用采用电阻加热的竖炉进行热处理的具体处理方法。将单晶半导体衬底110接合到的支承衬底100装载到竖炉的小舟中。将小舟带入竖炉的腔室。为了抑制单晶半导体衬底110的氧化，首先将腔室抽气到真空状态。真空度大约为5×10-3Pa。在获得真空状态之后，将氮提供到腔室，使得腔室具有大气压下的氮气氛。同时，将温度增加到200℃。
在使腔室具有大气压下的氮气氛之后，在200℃的温度进行加热两小时。然后，将温度增加到400℃，为时一小时。在加热温度为400℃的状态变为稳定之后，将温度增加到600℃，为时一小时。在加热温度为600℃的状态变为稳定之后，在600℃的温度进行热处理两小时。然后，将加热温度减少到400℃，为时一小时，并且在10分钟至30分钟之后，从腔室中带出小舟。在空气气氛中，在小舟上冷却单晶半导体衬底118以及单晶半导体层117在其上接合的支承衬底100。
在使用电阻加热炉的上述热处理中，连续进行增加第二绝缘层114与支承衬底100之间的接合力的热处理以及在损伤区115产生分离的热处理。在不同设备中进行这两种热处理的情况下，例如，在电阻加热炉中在200℃的温度进行热处理两小时，然后从炉中带出相互接合的支承衬底100和单晶半导体衬底110。随后，在从600℃至700℃的范围内的温度采用RTA设备进行热处理1分钟至30分钟，使得在损伤区115分开单晶半导体衬底110。
为了通过700℃或更低的低温处理来使第二绝缘层114和支承衬底100坚固地相互接合，优选的是，在第二绝缘层114的表面和支承衬底的表面存在OH基团或水分子(H2O)。这是因为第二绝缘层114与支承衬底100之间的接合从形成共价键(氧分子和氢分子的共价键)或者OH基团或水分子的氢键开始。
因此，优选的是，可将第二绝缘层114的表面和支承衬底100的表面活化为亲水。还优选的是，通过一种方法来形成第二绝缘层114，使得包含氧或氢。例如，在400℃或更低的工艺温度通过PECVD方法来形成氧化硅膜、氧氮化硅膜、氧化氮化硅膜、氮化硅膜等，由此可在薄膜中包含氢。为了形成氧化硅膜或氧氮化硅膜，例如SiH4和N2O用作工艺气体。为了形成氧化氮化硅膜，例如SiH4、NH3和N2O用作工艺气体。为了形成氮化硅膜，例如SiH4和NH3用作工艺气体。此外，优选的是，例如TEOS(化学式：Si(OC2H5)4)等具有OH基团的化合物用作通过PECVD方法进行形成的材料。
注意，低温处理指的是在700℃或更低的工艺温度的处理。这是因为工艺温度低于或等于玻璃衬底的应变点。相反，对于通过SmartCut(注册商标)来形成的SOI衬底，进行在800℃或更高温度的热处理，以便将单晶硅层和单晶硅晶圆相互接合，并且需要在超过玻璃衬底的应变点的温度的热处理。
注意，如图4E所示，通常的情况是，单晶半导体衬底110的周边部分没有接合到支承衬底100。原因包括：在支承衬底100和第二绝缘层114没有设置成相互紧密接触的单晶半导体衬底110的周边部分不易分离损伤区115，因为在移动单晶半导体衬底110时，单晶半导体衬底110的周边部分被倒角或者第二绝缘层114的周边部分被损伤或污染。因此，在一些情况下，具有比单晶半导体衬底110更小的尺寸的单晶半导体层117接合到支承衬底100，在单晶半导体衬底118的周边形成凸出部分，并且没有接合到支承衬底100的第一绝缘层113b、第一绝缘层113a和第二绝缘层114的部分保留在凸出部分之上。
通过形成损伤区115、沿损伤区115的分裂等，破坏与支承衬底100紧密接触的单晶半导体层117的结晶度。换言之，在单晶半导体层117中产生了在处理之前单晶半导体衬底110中尚未看到的例如位错等晶体微缺陷或者例如悬空键等晶体微缺陷。此外，单晶半导体层117的表面是与单晶半导体衬底110的分离面，因而它的平面性被破坏。为了复原单晶半导体层117的结晶度，通过采用激光束进行照射，使单晶半导体层117熔融和再结晶。此外，为了使其表面平面化，采用激光束来照射单晶半导体层117。图5A示出激光照射工艺步骤。
如图5A所示，采用激光束122来扫描单晶半导体层117，使得采用激光束122来照射单晶半导体层117的整个分离面。例如通过移动单晶半导体层117在其上固定的支承衬底100而不是移动激光束122，来进行采用激光束122的扫描。箭头123表示支承衬底100的运动方向。
当采用激光束122进行照射时，单晶半导体层117吸收激光束122，并且采用激光束122所照射的部分的温度增加。当这个部分的温度变为等于或高于单晶半导体衬底110的熔点时，该部分被熔化熔融。在停止采用激光束122的照射之后，单晶半导体层117的熔融部分的温度减小，并且熔融部分随时间而凝固和再结晶。通过采用激光束122进行扫描，采用激光束122来照射单晶半导体层117的整个表面。备选的方式是，可以采用激光束122选择性地照射单晶半导体层117中需要再单晶化的区域。
图5B示出激光照射步骤之后的半导体衬底10的剖视图。单晶半导体层112是经过了再单晶化的单晶半导体层117。图5B的外部视图如图1所示。
经过了激光照射工序的单晶半导体层112具有比单晶半导体层117更高的结晶度。此外，可通过激光照射工序来改进平面性。可通过测量电子反向散射衍射图(电子反向散射图(EBSP))、测量X射线衍射图、使用光学显微镜或电子显微镜进行观察、测量拉曼分光型光谱等，来评估单晶半导体层的结晶度。例如可通过使用原子力显微镜进行观察来评估单晶半导体层的表面的平面性。
通过采用激光束122进行照射，部分或完全熔融单晶半导体层117中采用激光束122进行照射的区域。注意，单晶半导体层117的完全熔融状态表示熔融从上表面到下表面的整个层。在图5A的堆叠结构中，完全熔融状态表示将单晶半导体层117从其上表面到与第一绝缘层113的界面熔融成液态。同时，部分熔融单晶半导体层117表示熔融单晶半导体层117使得熔融部分的深度比与第一绝缘层113的界面的深度(单晶半导体层117的厚度)更浅。换言之，单晶半导体层117的部分熔融状态表示一种状态，其中将上部熔融成液相而下部未被熔融并保持为固相单晶半导体。
当通过采用激光束122进行照射来部分熔融单晶半导体层117时，由于改变成液相的半导体的表面张力而进行平面化。同时，由于向支承衬底100的热扩散而进行单晶半导体层117的冷却。在单晶半导体层117中，在深度方向产生温度梯度。使固-液界面从支承衬底100侧向单晶半导体层117的表面移动，并且发生再结晶。发生所谓的纵向生长。使用未被熔融下部区域作为籽晶来进行再结晶。
下部的固相部分是单晶，并且具有一致的晶体取向；因此，在其中没有晶粒边界，并且激光照射工序之后的单晶半导体层112可以是没有任何晶粒边界的单晶半导体层。通过凝固将上部的熔融部分再结晶，并且形成具有与保持为固相的下部中的单晶半导体相同的晶体取向的单晶半导体。因此，在其主表面沿(100)面取向的单晶硅晶圆用作单晶半导体衬底110的情况下，单晶半导体层117的主表面沿(100)面来取向，并且通过激光照射工序被部分熔融并且被再结晶的单晶半导体层112的主表面沿(100)面来取向。
另外，当通过采用激光束122进行照射来完全熔融单晶半导体层117时，由于改变成液相的半导体的表面张力而进行平面化。在完全熔融区中，在凝固过程中从与熔融区相邻的单晶半导体发生晶体生长，以及发生横向生长。未被熔融的部分是单晶，并且具有一致的晶体取向；因此，在其中没有晶粒边界，并且激光照射工序之后的单晶半导体层112可以是没有任何晶粒边界的单晶半导体层。也就是说，通过凝固将完全熔融区再结晶，并且形成具有与相邻的且未被熔融的部分中的单晶半导体相同的晶体取向的单晶半导体。因此，在其主表面沿(100)面取向的单晶硅晶圆用作单晶半导体衬底110的情况下，单晶半导体层117的主表面沿(100)面来取向，并且通过激光照射工序被完全熔融并且被再结晶的单晶半导体层112的主表面沿(100)面来取向。
通过经由采用激光束122进行照射来完全熔融或部分熔融单晶半导体层117，可形成具有平坦表面的单晶半导体层112。原因如下。单晶半导体层117的熔融部分是液体，因而通过表面张力的作用而改变其形状，以便使它的表面积为最小。也就是说，液体部分改变其形状以便没有凹陷和凸出部分，然后使这个液体部分凝固和再结晶。因此，可形成具有平面化表面的单晶半导体层112。
通过使单晶半导体层112的表面平面化，在单晶半导体层112之上的栅绝缘膜的厚度可以形成得小，大约5纳米至50纳米。因此，可形成具有高导通电流的晶体管，同时使栅电压保持为很低。
如上所述，本实施方案公开一种用于通过采用激光束来照射单晶半导体层并且熔融单晶半导体层的一部分或全部以进行再结晶、来获得更好的单晶半导体层的方法的新颖创新技术。使用激光束的这样一种方法在常规技术中没有被采用，并且是完全新颖的概念。
作为平面化工序，化学机械抛光(缩写为CMP)是已知的。但是，当玻璃衬底用作支承衬底100时，难以将CMP用于单晶半导体层117的平面化工序，因为玻璃衬底易于弯曲并且具有起伏。在本实施方案中，通过采用激光束122的照射过程来进行此平面化工序。因此，可使单晶半导体层117平面化，而无需施加可能损伤支承衬底100的任何力，并且无需在超过其应变点的温度加热支承衬底100。因此，在本实施方案中，玻璃衬底可用作支承衬底100。也就是说，本实施方案公开一种在用于制造半导体衬底的方法中使用激光束照射工序的创新方法。
当进行采用激光束122的照射时，加热固定到支承衬底100的单晶半导体层117，由此增加单晶半导体层117的温度。加热温度可高于或等于200℃并且低于或等于支承衬底100的应变点。加热温度优选为400℃或更高，更优选为450℃或更高。具体来说，加热温度优选为400℃或更高以及670℃或更低，更优选为450℃或更高以及650℃或更低。通过加热单晶半导体层117，可减少用于复原单晶半导体层117的结晶度和平面化所需的能量。因此，可增加激光束122的光束形状的宽度(扫描方向的长度)，或者可减小激光束122的重叠百分比。因此，可增加扫描速率。因此，缩短了用于处理一个衬底的循环时间，因而提高激光照射工序的通过量。
通过在激光照射工序期间加热单晶半导体层117，可去除单晶半导体层117中的悬空键或者例如单晶半导体层117与底膜(这里为第一绝缘层113)之间的界面上的缺陷等微缺陷，由此可得到具有更好特性的单晶半导体层112。通过使用其中固定的具有少量的例如位错等晶体缺陷或者例如悬空键等晶体微缺陷的单晶半导体层112在其上固定的半导体衬底10，可形成具有高导通电流和高场效应迁移率的晶体管。为了获得这类效果，优选地将单晶半导体层117加热到400℃或更高，更优选为500℃或更高。
在玻璃衬底用作支承衬底100的情况下，将单晶半导体层117在其上固定的支承衬底100加热到500℃或更高、优选为550℃或更高，由此可使支承衬底100收缩。因此，在使用单晶半导体层112在其上固定的玻璃衬底来形成晶体管的情况下，如果在制造半导体衬底的过程中预先使玻璃衬底收缩，则可抑制制造晶体管的过程中的收缩量。因此，可抑制曝光步骤中的掩模未对准。
通过激光照射工序，不仅单晶半导体层117、而且与单晶半导体层117接触的第一绝缘层113a均被加热。在使第一绝缘层113a包含卤素时，卤素从第一绝缘层113a扩散，并且可在通过再单晶化所得到的单晶半导体层112与第一绝缘层113a之间的界面上析出。通过在单晶半导体层112与第一绝缘层113a之间的界面上析出卤素，卤素可捕捉界面上存在的钠等的迁移的离子。因此，在玻璃衬底用作支承衬底100的情况下，对于在进行加热的同时进行的激光照射工序，包含卤素的第一绝缘层113a作为阻挡层对于防止例如钠等杂质对单晶半导体层112的污染极为有效。
形成与单晶半导体层117接触并且包含卤素的第一绝缘层113a以及形成与第一绝缘层113a接触并且充当具有高杂质阻挡作用的阻挡层的第一绝缘层113b，对于增加单晶半导体层112与第一绝缘层113a之间的界面上析出的卤素的浓度是有效的。原因在于，使更大量的卤素扩散到单晶半导体层112侧，因为卤素不易扩散而进入充当阻挡层的第一绝缘层113b。上述第一绝缘层113b的示例包括氮化硅膜和氧化氮化硅膜。
上述第一绝缘层113a和第一绝缘层113b可通过一种方法来形成，其中在采用例如NF3进行等离子体清洁之后的PECVD设备的腔室中，第一绝缘层113a和第一绝缘层113b分别由氧氮化硅或氧化硅以及氧化氮化硅或氮化硅连续形成。可通过改变提供到腔室的用于膜形成的工艺气体，来实现第一绝缘层113a和第一绝缘层113b的连续形成。
激光器按照其发射模式可分类为脉冲激光器、连续波激光器和准连续波激光器。推荐使用脉冲激光器来进行单晶半导体层117的熔融部分的再单晶化。当使用脉冲激光器时，采用激光束的一个脉冲(一次发射)进行照射的区域到采用下一个脉冲来照射时被熔融、凝固和再结晶。换言之，通过采用一个脉冲进行照射而被熔融的区域被再结晶，并且到采用下一个脉冲进行照射时返回到固相状态。因此，在采用从脉冲激光器所发出的激光束进行熔融的区域被凝固时的最稳定状态是通过从未被熔融的单晶的晶体生长所得到的单晶结构。
另一方面，在连续波激光器的情况下，激光束照射不是间断而是持续的。因此，通过采用激光束进行扫描，在那个方向移动熔融区(液相区域)与固相区域之间的界面。因此，当熔融区凝固时，一致的晶体生长不太可能发生；晶轴的取向没有变为一致；以及晶粒边界可能产生。同样的情况适用于准连续波激光器。
因此，在激光照射步骤中，当使用脉冲激光器时，可以以更高复制性来进行单晶半导体层117的再单晶化。作为脉冲激光器，可使用小于10兆赫兹、优选为10千赫兹或以下的重复频率的激光器。当重复频率小于10兆赫兹时，区域可在采用下一次发射进行照射之前随激光束的每一次发射而被熔融和凝固。此外，从脉冲激光器发出的激光束的脉冲宽度范围可从10纳秒(nsec)至500纳秒。
用于图5A的激光照射步骤的脉冲激光器的示例包括例如XeCl激光器和KrF激光器等准分子激光器以及例如Ar激光器和Kr激光器等气体激光器。可使用的其它示例是固态激光器，例如YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、KGW激光器、KYW激光器和Y2O3激光器。作为激光束，可使用基波、这些激光器中任一谐波(例如二次谐波、三次谐波或四次谐波)。甚至在使用相同的激光介质时，这些固态激光器的一部分也可以是连续波激光器或者准连续波激光器。
作为发出激光束122的激光器，选择其发射波长的范围从紫外线区至可见光区的激光器。激光束122的波长是由单晶半导体层117吸收的波长。可考虑激光的趋肤深度等来确定波长。例如，波长的范围可以是250纳米至700纳米。
可考虑激光束122的波长、激光束122的趋肤深度、单晶半导体层117的厚度等来确定激光束122的能量。当使用脉冲激光器时，激光束122的能量密度可设置在例如300mJ/cm2至700mJ/cm2的范围。
可以在空气气氛中没有任何控制地或者在惰性气体气氛中进行采用激光束122的照射。已经证实，空气气氛和惰性气体气氛各自对于复原单晶半导体层117的结晶度和平面化是有效的。还证实，惰性气体气氛比空气气氛更为优选。在改进单晶半导体层117的平面性方面，例如氮等惰性气体气氛比空气气氛更为有效。此外，在惰性气体气氛中比在空气气氛中更不可能产生例如裂纹等畸变，并且在惰性气体气氛中比在空气气氛中可从更大的范围来选择减少晶体缺陷和实现平面化的激光束122的能量。
为了在惰性气体气氛中采用激光束122来进行照射，可在气密室中进行采用激光束122的照射。通过将惰性气体提供到这个腔室中，可在惰性气体气氛中进行采用激光束122的照射。在没有使用腔室时，在将惰性气体吹到被照射表面的同时，采用激光束122来照射单晶半导体层117的表面。因此，可实现在惰性气体气氛中采用激光束122的照射。
惰性气体指的是分子或原子没有通过在激光束照射步骤中与单晶半导体层的表面发生反应而形成氧化膜的气体。惰性气体的示例包括氮气(N2气体)、例如氩和氙等稀有气体等。惰性气体中的氧的浓度优选为30ppm或更小，更优选为10ppm或更小。
在气密室中进行激光照射工序时，室内的压力减少到真空。因此，可得到与通过在惰性气体气氛中进行激光照射工序所产生的相似效果。优选的是，室内的压力为12Pa或更小。更优选的是，腔室内的压力为4Pa或更小。
优选的是，使激光束122经过光学系统，使得激光束122具有线形或矩形光束形状。因此，能够以高通过量进行采用激光束122的照射。
在用激光束122照射单晶半导体层117之前，去除在单晶半导体层117的表面形成的氧化膜、如自然氧化膜。这是因为存在这样的情况：在单晶半导体层117的表面存在氧化膜、采用激光束122来照射单晶半导体层117时，得不到足够的平面化效果。可用氢氟酸处理单晶半导体层117来去除氧化膜。按照需要进行采用氢氟酸的处理，直到单晶半导体层117的表面成为疏水。当单晶半导体层117具有疏水性时，可以确认氧化膜已从单晶半导体层117去除。
可按照如下方式来进行采用图5A的激光束122的照射步骤。首先，采用100倍稀释氢氟酸将单晶半导体层117处理110秒，以去除表面的氧化膜。随后，将单晶半导体层117在其上接合的支承衬底100放置于激光照射设备的工件台上。采用在工件台中提供的如电阻加热装置的加热单元，将单晶半导体117加热到200℃至650℃的温度。例如，将单晶半导体层117加热到500℃。
作为发出激光束122的激光器，使用XeCl准分子激光器(波长为308纳米、脉冲宽度为25纳秒以及重复频率为60赫兹)。通过光学系统，将激光束122的截面形成为300毫米×0.34毫米的线形。在采用激光束122来扫描单晶半导体层117的同时，采用激光束122来照射单晶半导体层117。可通过移动激光照射设备的工件台来进行采用激光束122的扫描，并且工件台的运动速率对应于激光束的扫描速率。激光束122的扫描速率经过调整，使得采用激光束122的1至20次发射来照射单晶半导体层117的同一个照射区域。激光束122的发射次数优选地大于或等于1且小于或等于11。通过采用激光束122的一次发射进行照射，可熔融单晶半导体层117，由此可将它再结晶并且将其表面平面化。
在采用激光束122来照射单晶半导体层117之前，可蚀刻单晶半导体层117。优选的是，通过蚀刻去除保留在单晶半导体层117的分离面上的损伤区115。通过去除损伤区115，用激光束122照射所产生的表面平面化效果和结晶度复原效果可得到增强。
可通过使用干式蚀刻方法或湿式蚀刻方法来进行这种蚀刻。在干式蚀刻方法中可使用的蚀刻气体的示例包括：氯化物气体，例如氯化硼、氯化硅、四氯化碳；氯气；氟化物气体，例如氟化硫、氟化氮；氧气；等等。在湿式蚀刻方法中可使用的蚀刻溶液的一个示例是氢氧化四甲铵(缩写为TMAH)溶液。
在进行这种蚀刻的情况下，还优选的是，采用激光束122来照射单晶半导体层117之前，去除蚀刻之后在单晶半导体层117的表面所形成的氧化膜、如自然氧化膜。可用氢氟酸处理单晶半导体层117来去除氧化膜。
在用激光束122照射单晶半导体层117之后，可通过蚀刻使单晶半导体层112变薄。可按照采用单晶半导体层112形成的元件的特性来确定单晶半导体层112的厚度。为了在接合到支承衬底100的单晶半导体层112的表面上形成具有优良台阶覆盖(step coverage)的薄栅绝缘层，单晶半导体层116的厚度优选为50纳米或更小，并且可以是5纳米以上和50纳米以下。
可通过使用干式蚀刻方法或湿式蚀刻方法来进行使单晶半导体层112变薄的蚀刻。在干式蚀刻方法中可使用的蚀刻气体例如包括：氯化物气体，例如氯化硼、氯化硅、四氯化碳；氯气；氟化物气体，例如氟化硫、氟化氮；氧气；等等。在湿式蚀刻方法中可使用的蚀刻溶液例如是TMAH溶液。
由于可在700℃或更低的温度进行从图4A至图5B的步骤，因此，具有700℃或更低的允许温度极限的玻璃衬底可用作支承衬底100。因此，可使用便宜的玻璃衬底，由此可降低半导体衬底10的材料成本。
注意，通过使用本实施方案的方法，还可将多个单晶半导体层112接合到一片支承衬底100上。通过图4A至图4C的步骤来形成各具有图4C的结构的多个单晶半导体衬底110。然后，多次重复进行图4D的步骤，将多个单晶半导体衬底110接合到一片支承衬底100。此后，通过图4E至图5B的步骤，能够制造半导体衬底20，其中包括有多个单晶半导体层112在其上接合的支承衬底100，如图2所示。
为了制造半导体衬底20，优选的是，将300毫米×300毫米或更大的玻璃衬底用作支承衬底100。作为大面积玻璃衬底，优选为生产液晶面板而开发的母玻璃衬底。已知母玻璃衬底的大小的示例如下：第3代(550毫米×650毫米)；第3.5代(600毫米×720毫米)；第4代(680毫米×880毫米或730毫米×920毫米)；第5代(1100毫米×1300毫米)；第6代(1500毫米×1850毫米)；第7代(1870毫米×2200毫米)；第8代(2200毫米×2400毫米)；等等。
通过使用大面积衬底、如母玻璃衬底作为支承衬底100，可得到具有更大面积的SOI衬底。如果可得到具有较大面积的SOI衬底，可从一片SOI衬底制造许多如IC或LSI等的芯片，并且可从一片衬底制造较大数量的芯片。因此，可显著提高生产率。
在图2的半导体衬底20的支承衬底100是易弯曲并且易碎的衬底、如玻璃衬底的情况下，很难将抛光工艺用于接合到一个支承衬底的多个单晶半导体层117的平面化。在本实施方案中，通过采用激光束122的照射过程来进行此平面化工序。因此，可使固定到支承衬底100的多个单晶半导体层117平面化，而无需施加可能损坏支承衬底100的任何力，并且无需在超过其应变点的温度加热支承衬底100。也就是说，在如图2所示、多个单晶半导体层112在其上固定的半导体衬底20的制造工序中，激光束照射工序是极为重要的工序。也就是说，本实施方案公开一种使用激光束照射的创新方法。
(实施方案2)
在本实施方案中，将描述一种半导体衬底及其制造方法，其中单晶半导体层隔着缓冲层固定在支承衬底上。在本实施方案中，将描述一种用于制造半导体衬底的方法，其中在支承衬底之上形成缓冲层。
图6示出一例半导体衬底的结构的透视图。在半导体衬底30中，将单晶半导体层112接合到支承衬底100。单晶半导体层112通过使单晶半导体衬底变薄来形成，并且隔着缓冲层111和缓冲层101固定到支承衬底100上。半导体衬底30是具有所谓的SOI结构的衬底，其中在绝缘层之上形成单晶半导体层。通过将支承衬底100之上所形成的缓冲层101的表面与单晶半导体层112之上形成的缓冲层111的表面相互接合，将单晶半导体层112固定到支承衬底100上。
缓冲层101是具有单层结构的膜或者具有堆叠了两层以上层的多层结构的膜。通过膜形成工艺在支承衬底100的表面形成缓冲层101中包含的膜。在本实施方案中，缓冲层101是具有两层结构的膜，其中从支承衬底100侧堆叠绝缘层103和绝缘层104。在本实施方案中，与支承衬底100接触形成的绝缘层103充当阻挡层。缓冲层111是具有单层结构的膜或者具有堆叠了两层以上层的多层结构的膜。通过膜形成工艺在单晶半导体衬底的表面形成缓冲层111中包含的膜。在本实施方案中，缓冲层111具有单层结构，并且由绝缘层119来形成。
下面参照图8、图9A至图9E、图10A和图10B来描述一种用于制造图6所示半导体衬底30的方法。
首先描述在支承衬底100之上形成缓冲层101的步骤。图8示出剖视图，说明形成缓冲层101的步骤。作为缓冲层101中包含的膜，可使用包含硅或锗作为其成分的绝缘膜，例如氧化硅膜、氮化硅膜、氧氮化硅膜、氧化氮化硅膜、氧化锗膜、氮化锗膜、氧氮化锗膜或者氧化氮化锗膜。另外，还可使用包括例如氧化铝、氧化钽或氧化铪等金属氧化物的绝缘膜、包括例如氮化铝等金属氮化物的绝缘膜、包括例如氧氮化铝膜的金属氧氮化物的绝缘膜、或者包括例如氧化氮化铝膜等金属氧化氮化物的绝缘膜。可通过CVD方法、溅射方法、氧化或氮化单晶半导体衬底110的方法等，来形成缓冲层101中包含的绝缘膜。
缓冲层101优选地包括用于防止钠进入单晶半导体层112的阻挡层。阻挡层可以是单层或两层以上层。例如，在包含可能降低半导体器件的可靠性的例如碱金属、碱土金属等杂质的衬底用作支承衬底100的情况下，例如当加热支承衬底100时，这类杂质可能从支承衬底100扩散到单晶半导体层112中。因此，通过在缓冲层101中形成阻挡层，可防止会降低半导体器件的可靠性的例如碱金属、碱土金属等的这类杂质被迁移到单晶半导体层112。充当阻挡层的膜的示例如下所述：氮化硅膜、氧化氮化硅膜、氮化铝膜、氧化氮化铝膜等。在包含这种膜时，缓冲层101可充当阻挡层。
例如，在缓冲层101具有单层结构的情况下，缓冲层101优选地由充当阻挡层的薄膜来形成。在这种情况下，具有单层结构的缓冲层101可由厚度为5纳米至200纳米的氧化氮化铝膜、氮化硅膜、氧化氮化硅膜或者氮化铝膜来形成。
当缓冲层101是具有包括阻挡层的两层结构的膜时，与支承衬底100接触的膜由用于阻挡例如钠等杂质的阻挡层来形成。在本实施方案中，绝缘层103由作为阻挡层形成的绝缘膜来形成。绝缘层103可由厚度为5纳米至200纳米的氧化氮化铝膜、氮化硅膜、氧化氮化硅膜或者氮化铝膜来形成。
充当阻挡层的这些膜具有用于防止杂质扩散的高阻挡作用，但是它们的内应力也高。因此，作为与绝缘层103接触的绝缘层104，优选具有释放缓冲层101的应力的作用的膜。作为具有这种作用的绝缘膜，给出氧化硅膜、氧氮化硅膜等。绝缘层104可形成为从5纳米至300纳米的厚度。由于绝缘层104的上表面充当接合表面，所以绝缘层104优选具有0.7纳米或更小、更优选为0.4纳米或更小的平均表面粗糙度Ra。绝缘层104可具有从10纳米至200纳米的厚度。绝缘层104优选具有从5纳米至500纳米、更优选为10纳米至200纳米的厚度。
例如，可用SiH4和N2O作为工艺气体、通过PECVD方法、由氧氮化硅膜来形成绝缘层103。另外，可使用有机硅烷气体和氧作为工艺气体、通过PECVD方法、由氧化硅膜来形成绝缘层104。
例如，在通过PECVD方法来形成使用氧化氮化硅的绝缘层113和使用氧氮化硅的绝缘层104的情况下，将支承衬底100放入PECVD设备的腔室。然后，将SiH4、N2O、NH3、H2和N2O提供到腔室中作为用于形成绝缘层103的工艺气体，然后产生该工艺气体的等离子体，由此在单晶半导体衬底110之上形成氧化氮化硅膜。随后，将引入腔室的气体改变为用于形成绝缘层104的工艺气体。这里使用SiH4和N2O。产生这些混合气体的等离子体，并在氧氮化硅膜之上连续形成氧化氮化硅膜。在使用具有多个腔室的PECVD设备的情况下，可在不同腔室中形成氧氮化硅膜和氧化氮化硅膜。无需赘言，通过改变引入腔室的气体，可形成氧化硅膜作为下层，并形成氮化硅膜作为上层。
在如上所述连续形成绝缘层103和绝缘层104时，能够以高的通过量在多个支承衬底100之上形成缓冲层101。此外，由于可形成绝缘层103和绝缘层104而没有暴露于大气，所以可防止绝缘层103与绝缘层104之间的界面受到大气污染。
接着，参照图9A至图9E来描述一种用于处理单晶半导体衬底110的方法。首先，与实施方案1相似，冲洗和清洁单晶半导体衬底110。然后，在单晶半导体衬底110的表面上形成保护膜131。为了防止单晶半导体衬底110受到例如金属等杂质污染、防止单晶半导体衬底110的表面受到照射该表面的离子的撞击损伤等，形成保护膜131。可通过CVD方法等来淀积例如氧化硅膜、氮化硅膜、氧化氮化硅膜、氧氮化硅膜等绝缘材料，来形成这个保护膜131。备选的方式是，通过氧化或氮化单晶半导体衬底110来形成保护膜131。例如，为了通过氧化单晶半导体衬底110来形成氧化膜的保护膜131，可进行热氧化处理(干式氧化处理、流氧化处理)或者用含臭氧水的氧化处理。在干式氧化处理的情况下，优选的是将含卤素气体加入氧化气氛。作为含卤素气体，可使用从HCl、HF、NF3、HBr、Cl2、ClF、BCl3、F2、Br2等中选取的一种或多种气体。
随后，如图9B所示，透过保护膜131，采用通过电场加速的离子121来照射单晶半导体衬底110，由此在距离单晶半导体衬底110表面的预定深度的区域形成损伤区115。可与实施方案1中的损伤区115的形成步骤相似地进行此步骤。
在形成损伤区115之后，去除保护膜131。然后，如图9C所示，在单晶半导体衬底110的表面之上形成绝缘层119，绝缘层119形成缓冲层111。可与图4C的第二绝缘层114相似地形成绝缘层119。还可通过单晶半导体衬底110的氧化处理来形成绝缘层119。注意，在加入损伤区115的元素或分子没有沉淀的工艺温度进行氧化处理、优选为在350℃或更低的温度进行。作为这种低温氧化处理，可使用采用含臭氧水的氧化处理、采用等离子体处理或高密度等离子体处理的氧化处理等。
绝缘层119是用于在单晶半导体衬底110上形成平滑亲水接合表面的层。因此，绝缘层119优选0.7纳米或更小、更优选为0.4纳米或更小的平均粗糙度Ra。绝缘层119可具有从10纳米至200纳米的厚度。绝缘层119优选从5纳米至500纳米、更优选为10纳米至200纳米的厚度。
可通过化学汽相反应由绝缘膜形成绝缘层119。例如，可形成氧化硅膜、氧氮化硅膜、氧化氮化硅膜、氮化硅膜等作为绝缘层119。在通过PECVD方法来形成氧化硅膜作为绝缘层119的情况下，优选使用有机硅烷气体和氧气(O2)作为源气体。通过将有机硅烷用作源气体，能够在350℃或更低的工艺温度形成具有平滑表面的氧化硅膜。备选的方式是，可使用在从200℃至500℃的加热温度通过热CVD方法所形成的低温氧化物(LTO)来形成绝缘层119。可通过使用甲硅烷(SiH4)、乙硅烷(Si2H6)等作为硅源气体，并使用N2O等作为氧源气体，来形成LTO。
用于通过使用TEOS和O2作为源气体来形成氧化硅膜的绝缘层119的条件例如是：以15sccm的流速将TEOS引入腔室并以750sccm的流速将O2引入腔室，并且膜形成压力为100Pa，膜形成温度为300℃，RF输出为300W，电源频率为13.56MHz。
随后，清洁设有损伤区115和缓冲层111的单晶半导体衬底110以及设有缓冲层101的支承衬底100。可通过用纯水的超声清洁来进行此清洁步骤。超声清洁优选地是兆赫超声清洁(兆声清洁)。在超声清洁之后，最好用含臭氧水来清洁单晶半导体衬底110和支承衬底100这二者或其一。通过采用含臭氧水进行清洁，可进行有机物质的去除和表面活化处理以改进缓冲层101和111的亲水性。
可通过采用原子束或离子束进行照射、等离子体处理或自由基处理以及采用含臭氧水进行清洁，进行缓冲层101和111的表面活化处理。当进行采用原子束或离子束的照射时，可使用氩等的稀有气体中性原子束或稀有气体离子束。
图9D示出说明接合步骤的剖视图。可与图4D的接合步骤相似地进行这个接合步骤。支承衬底100和单晶半导体衬底110设置成隔着缓冲层101和111相互接触。因此，将缓冲层101的表面和缓冲层111的表面相互接合，并且将单晶半导体衬底110固定到支承衬底100。
在将单晶半导体衬底110接合到支承衬底100之后，最好进行热处理以增加缓冲层101与111之间的接合界面上的接合力。这种处理在损伤区115中不产生裂纹的温度进行，并且可在从200℃至450℃的温度进行。
随后，进行热处理以在损伤区115产生分离，由此将单晶半导体层117与单晶半导体衬底110分离。图9E是示出分离步骤的简图，其中将单晶半导体层117与单晶半导体衬底110分离。可与图4D的分离步骤相似地进行此步骤。
当进行热处理时，损伤区115中的微孔的体积发生变化，从而在损伤区115中产生裂纹。因此，单晶半导体衬底110沿损伤区115分裂，并且如图9E所示，与单晶半导体衬底110分离的单晶半导体层117固定在支承衬底100上。
随后，如图10A所示，用激光束122照射与支承衬底100紧密接触的单晶半导体层117。可与图5A的激光照射步骤相似地进行此激光照射步骤。当加热并采用激光束122来扫描单晶半导体层117时，用激光束122照射单晶半导体层117的整个分离面。
用激光束122进行照射时，单晶半导体层117吸收激光束122，用激光束122照射的部分的温度增加，并且该部分被熔融。在支承衬底100移动时，用激光束122照射的区域被移动。因此，单晶半导体层117的熔融部分的温度减小，熔融部分凝固，并进行其再单晶化。因此，形成通过再单晶化得到的单晶半导体层112。
当进行采用激光束122的照射时，加热固定到支承衬底100的单晶半导体层117，由此增加单晶半导体层117的温度。加热温度可高于或等于250℃并且低于或等于支承衬底100的应变点。加热温度优选为400℃或更高，更优选为450℃或更高。具体来说，加热温度优选为400℃或更高以及670℃或更低，更优选为450℃或更高以及650℃或更低。
通过加热单晶半导体层，可去除单晶半导体层中的悬空键或者例如单晶半导体层与底膜之间的界面上的缺陷等微缺陷，并且可得到更好的单晶半导体层。通过使用具有少量的例如位错等晶体缺陷或者例如悬空键等晶体微缺陷的单晶半导体层112在其上固定的半导体衬底30，可形成具有高导通电流和高场效应迁移率的晶体管。
在使与单晶半导体层117接触的绝缘层119包含卤素时，由于绝缘膜也被激光束照射所加热因此卤素可从绝缘膜扩散，并且可在通过再单晶化所得到的单晶半导体层112与绝缘层119之间的界面上析出卤素。通过在单晶半导体层112与绝缘层119之间的界面上析出卤素，卤素可捕捉界面上存在的钠等的迁移离子。因此，在玻璃衬底用作支承衬底100的情况下，在防止例如钠等杂质对单晶半导体层112的污染方面，包含卤素的绝缘层119的形成以及在进行加热时的激光照射工序极为有效。
在将缓冲层111形成为具有两层结构时，在增加单晶半导体层112与缓冲层111之间的界面上析出的卤素的浓度方面，形成包含卤素、与单晶半导体层117接触的绝缘层以及形成充当具有高杂质阻挡作用、与包含卤素的绝缘层接触的阻挡层是有效的。原因在于，使更大量的卤素扩散到单晶半导体层112侧，因为卤素不易扩散入阻挡层。充当阻挡层的上述绝缘层的示例包括氮化硅膜和氧化氮化硅膜。
具有两层结构的上述缓冲层111可通过这样一种方法来形成，其中在采用例如NF3进行等离子体清洁之后的PECVD设备的腔室中，在单晶半导体衬底110之上形成氧氮化硅层或氧化硅层之后，连续形成氧化氮化硅层或氮化硅层。两种绝缘层的连续形成，可通过改变提供到腔室的用于膜形成的工艺气体来实现。
注意，在用激光束122来照射单晶半导体层117之前，可蚀刻单晶半导体层117。优选的是，通过蚀刻去除保留在单晶半导体层117的分离面上的损伤区115。通过去除损伤区115，用激光束122进行照射所产生的表面平面化效果和结晶度复原效果可得到增强。
可用干式蚀刻方法或湿式蚀刻方法来进行这种蚀刻。在干式蚀刻方法中可使用的蚀刻气体例如包括：氯化物气体，例如氯化硼、氯化硅、四氯化碳；氯气；氟化物气体，如氟化硫、氟化氮；氧气；等等。在湿式蚀刻方法中可使用的蚀刻溶液例如是TMAH溶液。
在采用激光束122来照射单晶半导体层117之后，可通过蚀刻来使单晶半导体层112变薄。可按照用单晶半导体层112形成的元件的特性来确定单晶半导体层112的厚度。为了在接合到支承衬底100的单晶半导体层112的表面之上形成具有优良台阶覆盖的薄栅绝缘层，单晶半导体层112的厚度优选为50纳米或更小，并且可以是5纳米以上和50纳米以下。
可用干式蚀刻方法或湿式蚀刻方法来进行使单晶半导体层112变薄的蚀刻。在干式蚀刻方法中可使用的蚀刻气体例如包括：氯化物气体，例如氯化硼、氯化硅、四氯化碳；氯气；氟化物气体，如氟化硫、氟化氮；氧气；等等。在湿式蚀刻方法中可使用的蚀刻溶液例如是TMAH溶液。
由于可在700℃或更低的温度进行从图9A至图10B的步骤，因此，可将具有700℃或更低的允许温度极限的玻璃衬底用作支承衬底100。因此，可使用便宜的玻璃衬底，由此可降低半导体衬底30的材料成本。
与实施方案1的半导体衬底10(参见图1)不同，在本实施方案的半导体衬底30中，采用缓冲层101来覆盖支承衬底100的表面。因此，当半导体衬底30的缓冲层101设有阻挡层时，可比半导体衬底10中更有效地防止单晶半导体层112的污染。
注意，通过使用本实施方案的方法，还可将多个单晶半导体层112接合到一片支承衬底100。如图8所示，制备设有缓冲层101的支承衬底100。缓冲层101优选地包括充当阻挡层的层。此外，重复进行图9A至图9C的步骤，由此制备各设有缓冲层111和损伤区115的多个单晶半导体衬底110。然后，将各具有图9C的结构的多个单晶半导体衬底110接合到支承衬底100。此后，通过图9E至图10B的步骤，能够制造半导体衬底40，半导体衬底40包括有多个单晶半导体层112在其上接合的支承衬底100，如图7所示。
为了制造半导体衬底40，优选将300毫米×300毫米或更大的玻璃衬底用作支承衬底100。作为大面积玻璃衬底，优选为了制造液晶面板而开发的母玻璃衬底。已知母玻璃衬底的大小的示例如下所述：第3代(550毫米×650毫米)；第3.5代(600毫米×720毫米)；第4代(680毫米×880毫米或730毫米×920毫米)；第5代(1100毫米×1300毫米)；第6代(1500毫米×1850毫米)；第7代(1870毫米×2200毫米)；第8代(2200毫米×2400毫米)；等等。
通过使用大面积衬底、如母玻璃衬底作为支承衬底100，可得到具有更大面积的SOI衬底。如果可得到具有较大面积的SOI衬底，可从一片SOI衬底制造许多如IC或LSI等的芯片，并且可从一片衬底制造较大数量的芯片。因此，可显著提高生产率。
在图7的半导体衬底40的支承衬底100是易弯曲且易碎的支承衬底如玻璃衬底的情况下，很难将抛光工艺用于接合到支承衬底上的多个单晶半导体层117的平面化。在本实施方案中，通过采用激光束122的照射过程来进行此平面化工序。因此，可使固定到支承衬底100的单晶半导体层117平面化，而无需施加可能损伤支承衬底100的任何力，并且无需在超过其应变点的温度加热支承衬底100。也就是说，在如图7所示、多个单晶半导体层112在其上固定的半导体衬底40的制造工序中，激光束照射工序是极为重要的工序。
(实施方案3)
在本实施方案中，描述在加热的同时用以采用激光束来照射单晶半导体层的激光照射设备。图11示出一例激光照射设备的结构。
如图11所示，激光照射设备包括发出激光束300的激光器301以及放置对象302的工件台303。激光器301与控制器304连接。通过控制器304的控制，可改变从激光器301发出的激光束300的能量、重复频率等。工件台303设有用以加热对象302的加热装置如电阻加热装置等。
工件台303设置成可在腔室306内部移动。箭头307指示工件台303的运动方向。
在腔室306的壁上设有窗口308，通过它将激光束300导入腔室306。使用对于激光束300具有高透射率的材料如石英来形成窗口308。为了控制腔室306内的气氛，腔室306设有与气体供应装置连接的供气端口309以及与排气系统联接的排气端口310。
包括透镜、反射镜等的光学系统311设置在激光器301与工件台303之间。光学系统311设置在腔室306的外部。通过光学系统311，使从激光器301所发出的激光束300的能量分布均匀化，并且使激光束300的截面形成为线形或矩形。从离开光学系统311的激光束300通过窗口308进入腔室306，并传送到工件台303之上的对象302。当采用工件台303的加热器来加热对象302并移动工件台303时，将激光束300传送到对象302。此外，通过从供气端口309提供惰性气体如氮气，可在惰性气体气氛中用激光束300进行照射。
在大尺寸衬底用作支承衬底100的情况下，为了缩短激光束照射的处理时间，优选的是，将用激光束的一次发射所照射区域的长度L设置得长，通过在一个方向移动大尺寸衬底来完成激光束照射。图12A示出一例用于以上述方式来处理大尺寸衬底的激光照射设备的结构。图12A示出激光照射设备的主要部分的剖视图。该激光照射设备在腔室中具有多个工件台以及用以通过从设置在工件台中的气体吹送孔吹送已加热氮气来使衬底浮起并被传送的装置。注意，图12A中未示出腔室。图13示出图12A的激光照射设备的主要部分的透视图。
通过调整光学系统311等，还可采用一次发射来照射较大面积。如果可采用一次发射来照射较大面积，则可缩短进行各衬底的激光照射工序所需的时间。这里使用的激光器301的最大输出能量，使得用激光束进行照射的区域的长度L可设置得长。
图12B示出俯视图，说明在激光照射期间大尺寸衬底1405、激光束照射区域1411和单晶半导体层1406之间的位置关系。如图12B所示，用激光束300照射的区域的长度L大于排列成行的六个单晶半导体层1406的边的总长。大尺寸衬底1405的宽度由W来表示。激光束照射的区域沿垂直于大尺寸衬底的宽度W的方向的边称作激光束的宽度。这里给出一例，其中，大尺寸衬底1405的大小为600毫米×720毫米，并且24个单晶半导体层1406排列在一个衬底上。各单晶半导体层1406从硅晶圆分离而获得。
氧气的浓度以及水气的浓度各为30ppm或更小，优选为30ppb或更小。因此，为了使腔室(反应容器)中的残留气体、如氧气和H2O为最少，在最终压力下降到1×10-7Torr至1×10-10Torr(大约1×10-5Pa至1×10-8Pa)的超高真空(UHV)区域后，用极低氧气分压的N2气体生成设备来提供高纯度氮气，由此在腔室中获得氮气氛。此外，激光照射设备可具有用以从腔室中抽取高纯度氮气、然后再次循环到腔室中的装置。
在进行超高抽真空以在腔室中获得低于10-5Pa的真空的情况下，优选地使用涡轮式分子泵和低温泵。采用涡轮式分子泵来进行抽气，并用低温泵来进行抽真空。
腔室的内壁可具有镜面光洁度，并且可提供用于烘烤的加热器以减少气体从内壁排放。优选的是，(在200℃至300℃)烘烤腔室，以去除腔室内部存在的主要含水分的残留气体。
通过设置在管1429中的阀门将气体存储设备1430中存储的氮气提供到极低氧气分压的N2气体生成设备1428。然后，通过管子1427、气体加热设备1426和管子1425将氮气从极低氧气分压的N2气体生成设备1428提供给工件台1401中的多个吹气孔1412。极低氧气分压的N2气体生成设备1428控制氮气的流速和压力，并且提供氮气，以使大尺寸衬底1405浮起。
两个工件台1401和1402彼此分开放置以不与激光照射区域重叠，并且经过设置以不被激光束照射而加热。工件台1402也类似地设有多个吹气孔1412。通过设置在管子1419中的阀门将气体存储设备1420中存储的氮气提供到极低氧气分压的N2气体生成设备1418。然后，由极低氧气分压的N2气体生成设备1418来降低氮气中的氧气的浓度。通过管子1417、气体加热设备1416和管子1415将极低氧气分压的N2气体生成设备1418所处理的氮气提供给工件台1402中的多个吹气孔1412。
为了使腔室中的氧气的浓度和水气的浓度各为30ppm以下、优选为30ppb以下，最好将高纯度气体用作从多个吹气孔1412吹送的氮气。注意，虽然气体加热设备、气体存储设备等在图12A中表示为在工件台之下，但是，该结构只是用于进行说明的一个示例，并不构成对本发明的特定限制。无需赘言，通过增加各管的长度，可将这些设备等设在其它位置。
通过在工件台1401和1402中设置多个吹气孔1412，可使大尺寸衬底1405浮起并向着箭头307所示方向传送。
注意，激光照射设备的其它部件与图11的其他部件相似，因而在此省略对它们的描述。
如图13所示，工件台1402设有抽气孔1404，并且提供流速控制器(未示出)来控制通过抽气孔1404抽气的气体的流速。在工件台的端部比在中心部分设置了更多的吹气孔，从而防止衬底弯曲。
图13所示的激光照射装置具有激光器301、带均化器的光学装置1407、反射镜1408、双合透镜1409a和双合透镜1409b。注意，使激光束的能量分布均匀一般称作“均匀化”，而均匀化光学系统称作均化器。从激光器301发出的激光束由球面透镜扩大。注意，当从激光器301发出的光束的光束形状充分大时，就不需要球面透镜。然后，由柱面透镜阵列在线形斑的长边(长轴)方向分离激光束。此后，由设置在柱面透镜阵列后面的柱面透镜将激光束合成为大尺寸衬底145上的单射束。因此，采用具有线形光束形状的激光束来照射大尺寸衬底1405。此外，在大尺寸衬底1405的表面使沿光束形状的长边方向的能量分布均匀化(长轴均匀化)，并且确定沿长边方向的长度。
通过使用图12A和图13所示的制造设备，可在更短时间内进行激光照射工序。
(实施方案4)
从中分离出了单晶半导体层的单晶半导体衬底可经再处理，然后作为单晶半导体衬底110重复使用。在本实施方案中，描述再处理方法。在本实施方案中，使用实施方案1中所用的单晶半导体衬底118作为示例来描述再处理方法。
如图4E所示，留下没有接合到支承衬底100的部分保留在单晶半导体118的周边。第一绝缘层113b、第一绝缘层113a和第二绝缘层114中没有接合到支承衬底100的部分保留在该部分中。
首先，进行蚀刻处理，以去除第一绝缘层113a、第一绝缘层113a和第二绝缘层114。例如，当这些膜由氧化硅、氧氮化硅或氧化氮化硅来形成时，可通过使用氟化氢水溶液(氢氟酸)的湿式蚀刻处理去除第一绝缘层113b、第一绝缘层113a和第二绝缘层114。
随后蚀刻单晶半导体衬底118，由此去除这个外围凸出部分以及单晶半导体层117与其分离的表面。单晶半导体衬底118的蚀刻处理优选地为湿式蚀刻处理，并且可将氢氧化四甲基铵(缩写为TMAH)用作蚀刻剂。
在单晶半导体衬底118经过蚀刻处理之后，其表面被抛光并平面化。对于抛光处理，可使用机械抛光、化学机械抛光(缩写为CMP)等。为了使单晶半导体衬底的表面平滑，最好将表面抛光约1微米至10微米。在抛光之后，进行氢氟酸清洁或RCA清洁，因为在单晶半导体衬底上会留下磨粒等。
通过上述工序，单晶半导体衬底118可作为图3所示的单晶半导体衬底110再用。通过再用单晶半导体衬底118，可降低半导体衬底10的材料成本。
还可通过相同方式再处理用于制造半导体衬底30和半导体衬底40的单晶半导体衬底118。
(实施方案5)
在本实施方案中，将描述使用根据本发明的半导体衬底的半导体器件及其制造方法。作为使用根据本发明的半导体衬底的半导体器件的一个示例，在本实施方案中将描述晶体管。通过组合多个晶体管，形成各种类型的半导体器件。将参照图14A至图14D、图15A至图15C和图16的剖视图来描述一种用于制造晶体管的方法。注意，在本实施方案中，将描述一种用于同时制造n沟道和p沟道晶体管的方法。
制备半导体衬底。在本实施方案中，使用图1的半导体衬底10。也就是说，使用一种半导体衬底，其中将单晶半导体层112隔着缓冲层111固定在具有绝缘表面的支承衬底100。注意，形成晶体管的半导体衬底并不局限于图1的结构，而是可使用根据本发明的半导体衬底。
如图14A所示，通过蚀刻将支承衬底100之上的单晶半导体层112加工(形成图案)成预期形状，使得形成单晶半导体层603和单晶半导体层604。使用单晶半导体层603来形成p沟道晶体管，而使用单晶半导体层604来形成n沟道晶体管。
为了控制阈值电压，可将例如硼、铝或镓等p型杂质元素或者例如磷或砷等n型杂质元素加入单晶半导体层603和单晶半导体层604。例如，在添加硼作为赋予p型导电的杂质元素的情况下，可按照5×1016cm-3至1×1017cm-3的浓度来添加硼。可对单晶半导体层112或者对单晶半导体层603和单晶半导体层604来进行用于控制阈值电压的杂质的添加。备选的方式是，可对单晶半导体衬底110添加用于控制阈值电压的杂质元素的。另一备选的方式是，可对单晶半导体衬底110添加杂质元素，然后还可对单晶半导体层112添加杂质元素，以微调阈值电压。又一备选的方式是，可在从单晶半导体层112形成单晶半导体层603和单晶半导体层604之后，对单晶半导体层603和单晶半导体层604添加杂质元素。
例如，以使用弱p型单晶硅衬底作为单晶半导体衬底110的情况为例，描述用于添加这样的杂质元素的方法的一个示例。首先，在蚀刻单晶半导体层112之前，将硼加入整个单晶半导体层112。硼的这种添加的目的在于调整p沟道晶体管的阈值电压。使用B2H6作为掺杂剂气体，以1×1016/cm3至1×1017/cm3的浓度来添加硼。考虑激活速率等来确定硼的浓度。硼的浓度可以是6×1016/cm3。随后，蚀刻单晶半导体层112，以形成单晶半导体层603和604。然后，仅将硼加入单晶半导体层604。硼的第二次添加的目的在于调整n沟道晶体管的阈值电压。使用B2H6作为掺杂剂气体，以1×1016/cm3至1×1017/cm3的浓度来添加硼。例如，硼的浓度可以是6×1016/cm3。
注意，在具有适合于p沟道晶体管或n沟道晶体管的阈值电压的导电类型和电阻的衬底可用作单晶半导体衬底110的情况下，添加用于控制阈值电压的杂质元素的步骤的所需数量可以为一；可将用于控制阈值电压的杂质元素加入单晶半导体层603和单晶半导体层604这二者之一。
如图14B所示，形成栅绝缘层606，以覆盖单晶半导体层603和604。可在350℃或更低的工艺温度、通过PECVD、采用氧化硅膜、氧氮化硅膜、氧化氮化硅膜和/或氮化硅膜的单层或者两层以上层的堆叠层来形成栅绝缘层606。此外，可用通过高密度等离子体处理氧化或氮化单晶半导体层603、604的表面得到的氧化膜或氮化膜来形成栅绝缘层606。使用例如He、Ar、Kr或Xe等稀有气体与氧、氧化氮、氨、氮、氢等的混合气体来进行高密度等离子体处理。在这种情况下，当通过引入微波来进行等离子体激发时，可产生具有低电子温度的高密度等离子体。通过由这类高密度等离子体所产生的氧基(它可包括OH基)或氮基(它可包括NH基)来氧化或氮化单晶半导体层的表面，由此使绝缘膜形成为厚度1纳米至20纳米、优选地为5纳米至10纳米，以便与单晶半导体层接触。因此，厚度为5纳米至10纳米的薄绝缘膜可用作栅绝缘层606。
然后，在栅绝缘层606之上形成导电膜之后，将导电膜加工(形成图案)成预定形状，由此在单晶半导体层603和604中每个之上形成电极607，如图14C所示。通过CVD方法、溅射方法等来形成导电膜。导电膜可由钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等来形成。备选的方式是，导电膜可使用包含上述金属作为其主要成分的合金或者包含上述金属的化合物来形成。还备选的方式是，导电膜可由采用赋予导电类型的杂质元素、如磷进行掺杂的多晶硅等的半导体膜来形成。
虽然在本实施方案中，电极607的每个由单层导电膜来形成，但是本实施方案并不局限于这种结构。可通过堆叠多个导电膜来形成电极607。在将电极607形成为具有两层结构时，作为两个导电膜的组合的一个示例，氮化钽膜或钽(Ta)膜可用于第一层，而钨(W)膜可用于第二层。其它实例如下：氮化钨膜和钨膜；氮化钼膜和钼膜；铝膜和钽膜；铝膜和钛膜；包含赋予n型导电的杂质的硅膜和硅化镍膜；包含赋予n型导电的杂质的硅膜和硅化钨膜；等等。由于钨膜和氮化钽膜具有高耐热性，因此，可在形成两个导电膜之后进行热活化的热处理。
在将电极607形成为具有三层结构时，可采用钼膜、铝膜和钼膜的叠层膜。
注意，在通过蚀刻导电膜来形成电极607时，氧化硅膜、氧化氮化硅膜等可用作用于蚀刻的掩模来代替抗蚀剂。在这种情况下，需要蚀刻氧化硅膜、氧化氮化硅膜等的一个附加步骤；但是，蚀刻时掩模的膜厚度的减小比使用抗蚀剂掩模的情况要小。因此，易于形成各具有预期宽度的电极607。备选的方式是，可通过微滴排放(dropletdischarge)法有选择地形成电极607，而无需使用掩模。
注意，微滴排放法表示一种方法，其中，从小孔隙中排放或喷出包含预定成分的微滴以形成预定图案，并且包括喷墨法等。
作为导电膜的蚀刻方法，优选的是使用电感耦合等离子体(ICP)蚀刻方法。这是因为通过控制蚀刻条件(例如，施加到线圈电极层的电功率、施加到衬底侧的电极层的电功率或者衬底侧的电极温度)，可将导电膜蚀刻成预期锥形之外，还可根据掩模的形状来控制锥形的角度等。注意，作为蚀刻气体，可适当地使用例如氯、氯化硼、氯化硅或四氯化碳等氯基气体、例如四氟化碳、氟化硫或氟化氮等氟基气体或者氧。
随后，如图14D所示，通过使用电极607作为掩模，将赋予一种导电类型的杂质元素加入单晶半导体层603、604。在本实施方案中，将赋予p导电型的杂质元素(如硼)加入单晶半导体层603，并将赋予n导电型的杂质元素(如磷或砷)加入单晶半导体层604。这个步骤是用于在单晶半导体层603中形成充当源区和漏区的杂质区、以及在单晶半导体层604中形成充当高阻区的杂质区的步骤。
注意，在将赋予p导电型的杂质元素加入单晶半导体层603时，采用掩模等覆盖单晶半导体层604，使得没有将赋予p型导电的杂质元素加入单晶半导体层604。另一方面，在将赋予n导电型的杂质元素加入单晶半导体层604时，采用掩模等覆盖单晶半导体层603，使得没有将赋予n型导电的杂质元素加入单晶半导体层603。备选的方式是，在将赋予p型和n导电型其中之一的杂质元素加入单晶半导体层603、604之后，可按照比先前添加的杂质元素更高的浓度有选择地将赋予其它导电的杂质元素加入单晶半导体层603和604其中之一。通过添加杂质元素的此步骤，在单晶半导体层603中形成p型高浓度杂质区608，并在单晶半导体层604中形成n型低浓度杂质区609。在单晶半导体层603和单晶半导体层604中与电极607重叠的区域分别是沟道形成区610和沟道形成区611。
随后，如图15A所示，在电极607的侧面形成侧壁612。例如，可通过以下方式来形成侧壁612：重新形成绝缘膜，以覆盖栅绝缘层606和电极607，并且通过各向异性蚀刻部分蚀刻新形成的绝缘膜，其中蚀刻主要在垂直方向进行。通过上述各向异性蚀刻部分蚀刻新形成的绝缘膜，由此在电极607的侧面形成侧壁612。注意，还通过这种各向异性蚀刻部分蚀刻栅绝缘层606。采用通过PECVD方法、溅射方法等的氧化硅膜、氧氮化硅膜、氧化氮化硅膜或者包括例如有机树脂等有机材料的膜的单层或者两层以上层的堆叠来形成用于形成侧壁612的绝缘膜。在本实施方案中，通过PECVD方法将氧化硅膜形成到100纳米的厚度。作为氧化硅膜的蚀刻气体，可使用CHF3和氦的混合气体。要注意，用于形成侧壁612的步骤并不局限于这里给出的步骤。
然后，如图15B所示，通过使用电极607和侧壁612作为掩模，将赋予n导电型的杂质元素加入单晶半导体层604。这个步骤是用于形成在单晶半导体层604中充当源区和漏区的杂质区的步骤。在这个步骤中，在采用掩模等覆盖单晶半导体层603的同时，将赋予n导电型的杂质元素加入单晶半导体层604。
在杂质元素的上述添加中，电极607和侧壁612充当掩模；因此，以自对准方式在单晶半导体层604中形成成对的n型高浓度杂质区614。随后，去除覆盖单晶半导体层603的掩模，然后进行加热处理以便活化已经加入单晶半导体层603、赋予p导电型的杂质元素以及激活已经加入单晶半导体层604、赋予n导电型的杂质元素。通过图14A至图14D、图15A和图15B所示的一系列步骤，形成p沟道晶体管617和n沟道晶体管618。
为了减小源区和漏区的电阻，可通过硅化单晶半导体层603中的高浓度杂质区608以及单晶半导体层604中的高浓度杂质区614，来形成硅化物层。可通过将金属放置成接触单晶半导体层603、604，并通过热处理引起金属与单晶半导体层中的硅之间的反应，来进行硅化；这样，产生硅化化合物。作为金属，钴或镍是优选的，或者可使用下列的项：钛(Ti)、钨(W)、钼(Mo)、锆(Zr)、铪(Ht)、钽(Ta)、钒(V)、钕(Nd)、铬(Cr)、铂(Pt)、钯(Pd)等。在单晶半导体层603和604薄的情况下，硅化反应可在这些区域中进行到单晶半导体层603、604的底部。作为硅化的热处理，可使用电阻加热炉、RTA设备、微波加热设备或者激光照射设备。
然后，如图15C所示，形成绝缘层619以便覆盖p沟道晶体管617和n沟道晶体管618。作为绝缘层619，形成包含氢的绝缘膜。在本实施方案中，通过PECVD方法、使用包括甲硅烷、氨和N2O的源气体来形成厚度大约为600纳米的氧化氮化硅膜。使绝缘层619包含氢的原因在于，氢可从绝缘层619扩散，使得可端接单晶半导体层603和604中的悬空键。形成绝缘层619可防止例如碱金属和碱土金属等杂质进入p沟道晶体管617和n沟道晶体管618。具体而言，优选地将氮化硅、氧化氮化硅、氮化铝、氧化铝、氧化硅等用于绝缘层619。
然后，在绝缘层619之上形成绝缘层620，以便覆盖p沟道晶体管617和n沟道晶体管618。可使用例如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂等具有耐热性的有机材料来形成绝缘层620。除了这类有机材料之外，还能够使用低介电常数材料(低k材料)、硅氧烷树脂、氧化硅、氮化硅、氧化氮化硅、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)、氧化铝等。硅氧烷树脂可包括氟、烷基团和芳基团以及氢的至少一个作为取代基。注意，可通过堆叠由这些材料所形成的多个绝缘膜，来形成绝缘层620。绝缘层620可通过CMP方法等使其表面平面化。
注意，硅氧烷树脂对应于包括使用硅氧烷基材料作为起始材料所形成的Si-O-Si键的树脂。硅氧烷树脂可包括氟、烷基团和芳基团以及氢的至少一个作为取代基。
可根据绝缘层620的材料、通过下列方法和部件的任一个来形成绝缘层620：CVD方法、溅射方法、SOG方法、旋涂方法、浸涂方法、喷涂方法、微滴排放法(例如喷墨法、丝网印刷或胶印)、刮刀、辊涂机、幕涂机、刮刀式涂层机等。
随后，在氮气氛中进行大约400℃至450℃(例如410℃)的热处理大约一小时，使得氢从绝缘层619扩散，并且单晶半导体层603、604中的悬空键与氢端接。注意，由于单晶半导体层112具有比通过将非晶硅膜晶化形成的多晶硅膜更低的缺陷密度，可在更短时间进行这种与氢的端接处理。
随后，如图16所示，在绝缘层619和绝缘层620中形成接触孔，使得单晶半导体层603和604的每个部分外露。可通过干式蚀刻方法、使用CHF3和He的混合气体来形成接触孔；但是，本发明不限于此。然后，将导电层621和622形成为通过接触孔与单晶半导体层603和604接触。导电层621与p沟道晶体管617的高浓度杂质区608连接。导电层622与n沟道晶体管618的高浓度杂质区614连接。
可通过CVD方法、溅射方法等，形成导电层621和622。具体而言，可使用铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)等来形成导电层621和622。备选的方式是，可使用包含上述金属作为其主要成分的合金或者包含上述金属的化合物。可采用由上述金属所形成的膜的单层或多层来形成导电层621和622。
包含铝作为其主要成分的合金的一个示例是包含铝作为其主要成分并且还包含镍的合金。另一个示例是包含铝作为其主要成分、并且包含镍以及碳和硅之一或两者的合金。作为用于形成导电层621和622的材料，铝和铝硅是适当的，因为铝和铝硅具有低电阻且便宜。具体而言，在通过蚀刻来加工铝硅(Al-Si)的形状时，可比在铝膜中更多地防止在形成蚀刻掩模中的抗蚀剂烘烤期间在铝硅(Al-Si)膜中产生小丘。代替硅(Si)，可按照大约0.5％将Cu混合到铝膜中。
例如，包括阻挡膜、铝硅(Al-Si)膜和阻挡膜的堆叠结构或者包括阻挡膜、铝硅(Al-Si)膜、氮化钛膜和阻挡膜的堆叠结构可用于导电层621和622。注意，阻挡膜指的是使用钛、钛的氮化物、钼或钼的氮化物所形成的膜。在将阻挡膜形成为在其之间夹入铝硅(Al-Si)膜时，可更有效地防止产生铝或铝硅的小丘。另外，在使用作为高还原性的元素钛来形成阻挡膜时，即使在单晶半导体层603和604之上形成薄氧化膜，氧化膜也被阻挡膜中包含的钛还原，由此可获得导电层621、622和单晶半导体层603、604之间合乎需要的接触。另外，还能够堆叠多个阻挡膜。在那种情况下，例如，导电层621和622均可具有五层结构，其中钛、氮化钛、铝硅、钛和氮化钛从最低层起按照该顺序堆叠。
对于导电层621和622，可使用通过化学汽相沉积方法、使用WF6气体和SiH4气体所形成的硅化钨膜。备选的方式是，通过WF6的氢还原而形成的钨膜可用于导电层621和622。
图16示出p沟道晶体管617和n沟道晶体管618的俯视图以及沿俯视图的线条A-B所截取的剖视图。注意，在图16的俯视图中省略了导电层621和622、绝缘层619以及绝缘层620。
虽然在本实施方案中描述了p沟道晶体管617和n沟道晶体管618的每个具有充当栅极的电极607的情况，但是，本发明并不局限于这个结构。按照本发明所制造的晶体管具有多栅结构，其中提供了多个充当栅极的电极并且相互电连接。另外，晶体管可具有栅平面结构。
注意，通过切割单晶半导体衬底来获得本发明的半导体衬底中包含的半导体层；因此它的取向没有改变。因此，可以使采用本发明的半导体衬底制造的多个晶体管之间的例如阈值电压和迁移率等电气特性的变化小。另外，在本发明的半导体衬底所包含的半导体层中几乎没有晶粒边界，可抑制因晶粒边界引起的晶体管的泄漏电流，并且可实现半导体器件的功率节省。因此可制造极可靠的半导体器件。
在从通过激光结晶所得到的多晶硅半导体膜制造晶体管的情况下，需要考虑激光束扫描方向来确定晶体管的半导体膜的布局，以便获得高迁移率。但是，在使用本发明的半导体衬底的情况下，无需这种布局确定，并且在设计半导体器件时存在更少限制。
(实施方案6)
在本实施方案中，将描述使用根据本发明的半导体衬底的半导体器件及其制造方法。作为使用根据本发明的半导体衬底的半导体器件的一个示例，在本实施方案中将描述晶体管。通过组合多个晶体管，形成各种类型的半导体器件。将参照图17A至图17E、图18A至图18C、图19A和图19B的剖视图来描述一种用于制造晶体管的方法。注意，在本实施方案中，将描述一种用于同时制造n沟道和p沟道晶体管。
首先，如图17A所示，制备半导体衬底。在本实施方案中，使用图1的半导体衬底10。也就是说，使用一种半导体衬底，其中，将单晶半导体层112隔着缓冲层111固定到具有绝缘表面的支承衬底100。注意，形成晶体管的半导体衬底并不局限于图1的结构，而是可使用根据本发明的半导体衬底。
注意，优选地，根据n沟道场效应晶体管或p沟道场效应晶体管的形成区域，将例如硼、铝或镓等p型杂质元素或者例如磷或砷等n型杂质元素加入单晶半导体层112。换言之，将p型杂质元素加入n沟道场效应晶体管的形成区域，并将n型杂质元素加入p沟道场效应晶体管的形成区域，由此形成所谓的阱区。杂质离子的剂量可以是大约1×1012离子/平方厘米至1×1014离子/平方厘米。另外，为了控制场效应晶体管的阈值电压，将p型杂质元素或n型杂质元素加入这些阱区。
然后，如图17B所示，蚀刻单晶半导体层112以形成单晶半导体层651和652，它们以岛状相互分离，以便对应于半导体元件的布置。在本实施方案中，采用单晶半导体层651来形成n沟道晶体管，而采用单晶半导体层652来形成p沟道晶体管。
随后，如图17C所示，在单晶半导体层651、652之上依次形成栅绝缘层653、导电层654和导电层655，它们形成栅电极。
通过CVD方法、溅射方法、ALE方法等用例如氧化硅层、氧氮化硅层、氮化硅层或氧化氮化硅层等绝缘层，形成作为单层结构或叠层结构的栅绝缘层653。
备选的方式是，可按照以下方式来形成栅绝缘层653：对单晶半导体层651和652进行等离子体处理，以便氧化或氮化其表面。这种情况下的等离子体处理还包括使用微波(典型频率为2.45GHz)所激发的等离子体的处理。例如，等离子体处理包括采用通过微波来激发并且电子密度为1×1011/cm3至1×1013/cm3、电子温度为0.5eV至1.5eV的等离子体进行的处理。采用这种等离子体处理对单晶半导体层651和652的表面进行氧化处理或氮化处理使得能够形成既薄且密的膜。此外，直接氧化单晶半导体层651和652的表面；因此可获得具有良好界面特性的薄膜。还备选的方式是，可通过对于通过CVD方法、溅射方法或ALE方法所形成的薄膜使用微波进行等离子体处理，来形成栅绝缘层653。
注意，栅绝缘层653形成与单晶半导体层651和652的界面；因此，优选地形成栅绝缘层653，使得氧化硅层或氧氮化硅层位于界面上。这是因为，如果形成其中氮量高于氧量的薄膜、如氮化硅层或氧化氮化硅层，则由于陷阱能级(trap level)的产生而会在界面特性上出问题。
通过CVD方法或溅射方法、采用从下列各项中选取的元素的膜的单层膜或叠层膜，来形成构成栅电极的导电层：钽、钨、钛、钼、铝、铜、铬、铌等、包含该元素作为其主要成分的合金材料或化合物材料或者由采用例如磷等杂质元素进行掺杂的多晶硅所代表的半导体材料。在作为叠层膜来形成导电层时，可使用不同的导电材料或者使用相同的导电材料来形成。在本实施方案中，描述一个示例，其中采用包括导电层654和导电层655的两层结构来形成构成栅电极的导电层。
如果用于构成栅电极的导电层具有导电层654和导电层655的两层结构，则可采用例如氮化钽层和钨层、氮化钨层和钨层或者氮化钼层和钼层的叠层膜来形成导电层。注意，氮化钽层和钨层的叠层膜是优选的，因为可获得两层之间的蚀刻的高选择性。注意，优选的是，在栅绝缘层653之上形成举例说明的两层膜的第一所述膜。在本实施方案中，形成厚度从20纳米至100纳米的导电层654。形成厚度为100纳米至400纳米的导电层655。栅电极还可具有三层以上层的堆叠结构；在那种情况下，优选地采用钼层、铝层和钼层的堆叠结构。
随后，在导电层655之上有选择地形成抗蚀剂掩模656和657。然后，使用抗蚀剂掩模565和657来进行第一蚀刻处理和第二蚀刻处理。
首先，通过使用抗蚀剂掩模656和657的第一蚀刻处理，有选择地蚀刻导电层654和655，因此，在单晶半导体层651之上形成导电层658和导电层659，并且在单晶半导体层652之上形成导电层660和导电层661(参见图17D)。
随后，通过使用抗蚀剂掩模656和657的第二蚀刻处理，蚀刻导电层659和661的尾部，因此形成导电层662和导电层663(参见图17E)。注意，形成导电层662和663，以便具有比导电层658和660更小的宽度(沿与载流子在沟道形成区中沿其流动的方向(连接源区和漏区的方向)平行的方向的长度)。这样，形成具有导电层658和662的两层结构的栅电极665以及具有导电层660和663的两层结构的栅电极666。
用于第一蚀刻处理和第二蚀刻处理的蚀刻方法可适当地选择。为了增加蚀刻速率，可使用采用例如电子回旋共振(ECR)源或电感耦合等离子体(ICP)源等高密度等离子体源的干式蚀刻设备。通过适当控制第一蚀刻处理和第二蚀刻处理的蚀刻条件，可将导电层658、660和导电层662、663的侧面各形成为预期锥形形状。在根据需要构成栅电极665和666之后，可去除抗蚀剂掩模656和657。
随后，通过使用电极665和666作为掩模，将杂质元素668加入单晶半导体层651和652。导电层658和662充当掩模；因此，以自对准方式在单晶半导体层651中形成成对的杂质区669。导电层660和663也充当掩模；因此，以自对准方式在单晶半导体层652中形成成对的杂质区670(参见图18A)。
作为杂质元素668，添加例如硼、铝或镓等p型杂质元素或者例如磷或砷等n型杂质元素。在这里，为了形成n沟道晶体管的高阻区，添加属于n型杂质元素的磷作为杂质元素668。此外，添加磷，使得它以大约为1×1017原子/立方厘米至5×1018原子/立方厘米的浓度包含在杂质区669中。
然后，为了形成充当n沟道晶体管的源区和漏区的杂质区，形成抗蚀剂掩模671以便部分覆盖单晶半导体层651，并且形成抗蚀剂掩模672以覆盖单晶半导体层652。然后，通过使用抗蚀剂掩模671作为掩模，将杂质元素673加入单晶半导体层651，由此在单晶半导体层651中形成成对的杂质区675(参见图18B)。
作为杂质元素673，将作为n型杂质元素的磷加入单晶半导体层651，使得以5×1019原子/立方厘米至5×1020原子/立方厘米的浓度来添加磷。杂质区675各充当源区或漏区。在没有与导电层658和662重叠的区域中形成杂质区675。
杂质区676是杂质区669中没有添加杂质元素673的区域。杂质区676具有比杂质区675更低的杂质浓度，并且充当高阻区或LDD区。在单晶半导体层651的与导电层658和662重叠的区域中，形成沟道形成区677。
注意，LDD区表示以低浓度加入了杂质元素并且在沟道形成区与通过以高浓度加入杂质元素所形成的源区或漏区之间形成的区域。在提供LDD区时，存在的有利效果在于，减小漏区附近的电场以防止由于热载流子注入引起的劣化。另外，也可使用LDD区与栅电极重叠、它们之间隔着栅绝缘层的结构(又称作“栅极-漏极重叠LDD(GOLD)结构”)，以防止由于热载流子引起的导通电流值的减小。
随后，在去除抗蚀剂掩模671和672之后，形成抗蚀剂掩模679以覆盖单晶半导体层651，以形成p沟道晶体管的源区和漏区。然后，通过使用抗蚀剂掩模679和导电层660、663作为掩模来添加杂质元素680，由此在单晶半导体层652中形成成对的杂质区681、成对的杂质区682和沟道形成区683(参见图18C)。
作为杂质元素680，使用例如硼、铝或镓等p型杂质元素。这里，添加作为p型杂质元素的硼，以包含大约1×1020原子/立方厘米至5×1021原子/立方厘米的浓度的硼。
在单晶半导体层652中，杂质区681各在没有与导电层660和663重叠的区域中形成，并且各充当源区或漏区。杂质区670具有n导电型，因此，将杂质元素673加入单晶半导体层652，使得杂质区681具有p导电型。在这里，将作为p型杂质元素的硼加入杂质区681，以包含大约1×1020原子/立方厘米至5×1021原子/立方厘米的浓度的硼。
在与导电层660重叠但没有与导电层663重叠的区域中形成杂质区682，并且通过经由导电层660将杂质元素680加入单晶半导体层652来形成杂质区682。另外，通过控制杂质区682中包含的杂质元素673的浓度，可使各杂质区682充当源区或漏区或者充当LDD区。
在单晶半导体层652的与导电层660和663重叠的区域中，形成沟道形成区683。
随后形成层间绝缘层。层间绝缘层可作为单层结构或叠层结构来形成；在本实施方案中，层间绝缘层由绝缘层684和绝缘层685的两层堆叠膜来形成(参见图19A)。
作为层间绝缘层，可通过CVD方法或溅射方法来形成氧化硅膜、氧氮化硅膜、氮化硅层、氧化氮化硅膜等。另外，还可通过例如旋涂方法等应用方法，使用例如聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸树脂或环氧树脂等有机材料、例如硅氧烷树脂、噁唑树脂等硅氧烷材料等，来形成层间绝缘膜。大家要注意，硅氧烷材料是包括Si-O-Si键的材料。硅氧烷具有通过接合硅(Si)和氧(O)所形成的骨架结构。作为取代基，使用至少包括氢的有机基团(例如烷基或芳基)。此外，氟基可包含在有机基中。至少包含氢的有机基和氟基也可用作取代基。噁唑树脂例如是光敏聚苯并噁唑等。光敏聚苯并噁唑是一种材料，它具有低介电常数(室温下在1MHz处介电常数为2.9)、高耐热性(按照热重差热分析(TG-DTA)，以5℃/分钟的温度增加速率，热分解温度为550℃)以及低吸水百分比(室温下，24小时为0.3％)。噁唑树脂具有比聚酰亚胺等(大约为3.2至3.4)更低的比介电常数(大约为2.9)；因此，在使用噁唑树脂时，可抑制寄生电容的产生，并且半导体器件的高速运行是可行的。
例如，将氧化氮化硅层形成到100纳米的厚度作为绝缘层684，并将氧氮化硅层形成到900纳米的厚度作为绝缘层685。通过等离子体CVD方法连续形成绝缘层684和685。注意，层间绝缘层还可具有包括三层以上层的堆叠结构。备选的方式是，层间绝缘层可具有氧化硅层、氧氮化硅层或氮化硅层以及使用例如聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸树脂或环氧树脂等有机材料、例如硅氧烷树脂、噁唑树脂等硅氧烷材料所形成的绝缘层的堆叠结构。
随后，在层间绝缘层(在本实施方案中为绝缘层684和685)中形成接触孔，并且在接触孔中形成各充当源电极或漏电极的导电层686(参见图19B)。
在绝缘层684和685中有选择地形成接触孔，以便延伸到在单晶半导体层651中形成的杂质区675以及在单晶半导体层652中形成的杂质区681。
可使用从铝、钨、钛、钽、钼、镍和钕中选取的一个元素或者包含多个上述元素的合金的单层膜或叠层膜，来形成导电层686。例如，可使用包含钛的铝合金、包含钕的铝合金等，来形成使用包含多个上述元素的合金所形成的导电层。如果导电层686各使用叠层膜来形成，则可采用例如将上述铝层或铝合金层夹入钛层之间的结构。
如图19B所示，可使用半导体衬底10来制造n沟道晶体管和p沟道晶体管。
(实施方案7)
在本实施方案中，将描述使用根据本发明的半导体衬底的半导体器件及其制造方法。通过组合多个晶体管，形成各种类型的半导体器件。作为使用半导体衬底10来制造半导体器件的方法的一个示例，在本实施方案中，将参照图20A至20E来描述一种用于制造晶体管的方法。注意，在本实施方案中，将描述一种用于同时制造n沟道和p沟道晶体管。
如图20A所示，制备在支承衬底100之上形成缓冲层111和单晶半导体层112的半导体衬底。虽然在本实施方案中描述了具有图1所示结构的半导体衬底10用作半导体衬底的一个示例，但是，也可使用具有本说明书中所述的另一种结构的半导体衬底。缓冲层111可具有单层结构或多层结构，并且可具有例如包括充当阻挡层的第一绝缘层113b的三层结构。
单晶半导体层112具有杂质区(沟道掺杂区域)，按照n沟道场效应晶体管(以下称作nFET)和p沟道场效应晶体管(以下称作pFET)的形成区域，对该杂质区域添加将例如硼、铝或镓等p型杂质元素或者例如磷或砷等n型杂质。在这里，在待形成pFET的区域中形成n型杂质区域801，而在待形成nFET的区域中形成p型杂质区域802。然后，在单晶半导体衬底112之上形成具有开口的保护层804。
使用保护层804作为掩模来进行蚀刻，以便去除单晶半导体层112的外露部分以及在其下方的、缓冲层111的一部分。然后，使用有机硅烷作为源气体、通过PECVD方法来沉积氧化硅膜。将氧化硅膜沉积到足够厚，以便填充去除了单晶半导体层112和缓冲层111的部分。随后，在通过抛光去除了叠加在单晶半导体层112之上的氧化硅膜的一部分之后，去除保护层804，由此留下元件隔离绝缘层803。元件隔离绝缘层803将单晶半导体层112分为元件区805和元件区806(参见图20B)。
随后，在单晶半导体层112之上形成第一绝缘膜，并且在第一绝缘膜之上构成栅电极层808a和808b。然后，使用栅电极层808a和808b作为掩模来蚀刻第一绝缘膜，以便形成栅绝缘层807a和807b。
可采用氧化硅膜或者氧化硅膜和氮化硅膜的堆叠结构来形成栅绝缘层807a和807b。氧氮化硅膜、氧化氮化硅膜等可用作栅绝缘层。栅绝缘层807a和807b可通过采用PECVD方法或低压CVD方法沉积绝缘膜来形成，或者可通过采用等离子体处理进行固相氧化或固相氮化来形成。这是因为通过采用等离子体处理来氧化或氮化半导体层所形成的栅绝缘层是密集的，具有高介电强度，并且具有优良的可靠性。例如，将一氧化二氮(N2O)与Ar以一比三(流量)进行稀释，并引入反应室。通过10Pa至30Pa的压力，将3kW至5kW的微波(2.45GHz)电力施加到N2O和Ar的混合气体，因而将其激发。因此，单晶半导体层112的表面(元件区805和806)被氧化或氮化。通过这种处理，形成厚度为1纳米至10纳米(优选地为2纳米至6纳米)的绝缘膜。另外，将一氧化二氮(N2O)和硅烷(SiH4)引入反应室，在10Pa至30Pa的压力下对其施加3kW至5kW的微波(2.45GHz)电力。因此，通过PECVD方法来形成作为栅绝缘层的氧氮化硅膜。通过组合固相反应和汽相沉积的反应，可形成具有低界面状态密度和优良的介电强度的栅绝缘层。
对于栅绝缘层807a和807b，可使用例如二氧化锆、氧化铪、二氧化钛或五氧化二钽等高介电常数材料。通过将高介电常数材料用于栅绝缘层807a和807b，可减小栅泄漏电流。
可通过溅射方法、汽化方法、CVD方法等，来构成栅电极层808a和808b。可使用从钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)和钕(Nd)中选取的金属或者包含该金属作为其主要成分的合金材料或化合材料的薄膜来构成栅电极层808a和808b。另外，可使用由采用例如磷等杂质元素进行掺杂的多晶硅膜所代表的半导体膜或者使用AgPdCu合金来构成栅电极层808a和808b。在这里，使用包含杂质元素的多晶硅膜来构成栅电极层808a和808b。
随后，形成第二绝缘膜810以覆盖栅电极层808a和808b。然后，构成栅电极层808a的侧壁的侧壁绝缘层816a、816b以及构成栅电极层808b的侧壁的侧壁绝缘层817a、817b被形成。pFET中包含的侧壁绝缘层816a和816b的宽度大于nFET中包含的侧壁绝缘层817a和817b。然后，将砷(As)等加入待形成nFET的区域，由此形成各具有浅结深度的第一杂质区820a和820b。另一方面，将硼(B)等加入待形成pFET的区域，由此形成各具有浅结深度的第二杂质区815a和815b(参见图20C)。
随后，部分蚀刻第二绝缘膜810，以便露出第一杂质区820a和820b、第二杂质区815a和815b、栅电极层808a和808b的顶面。此后，采用As等来掺杂待形成nFET的区域，以便形成各具有深结深度的第三杂质区819a和819b，并且采用B等来掺杂待形成pFET的区域，以便形成各具有深结深度的第四杂质区域824a和824b。随后，进行用于活化的热处理。然后，形成钴膜作为用于形成硅化物的金属膜。然后，对于与钴膜接触的部分中的硅化物硅(silicide silicon)来进行例如RTA等热处理(500℃，1分钟)，由此形成硅化物822a、822b、823a和823b。此外，通过钴膜和形成这些层的多晶硅膜的反应，在栅电极层808a和808b之上形成硅化物818a和818b。此后，有选择地去除钴膜。随后，在比用于硅化的热处理更高的温度进行热处理，以便减小硅化物部分的电阻(参见图20D)。在元件区805和806，分别形成沟道形成区826和821。
随后形成层间绝缘层827，并且通过使用抗蚀剂掩模，在层间绝缘层827中形成延伸到具有深结深度的第三杂质区819a、819b以及具有深结深度的第四杂质区824a、824b的接触孔(开口)。根据待使用材料之间的蚀刻的选择性，可一次或多个进行蚀刻。
可根据层间绝缘层827的材料，适当地设置蚀刻方法及其条件。可适当地使用湿式蚀刻或干式蚀刻或者它们两者。在本实施方案中，使用干式蚀刻。可从Cl2、BCl3、SiCl4或CCl4所代表的氯基气体、由CF4、SF6或NF3所代表的氟基气体以及O2中适当地选择蚀刻气体。此外，可将稀有气体加入待使用的蚀刻气体。作为待添加的稀有气体元素，可使用从H3、Ne、Ar、Kr和Xe中选取的一个或多个元素。氢氟酸基溶液、例如氟化氢铵和氟化铵的混合溶液可用作湿式蚀刻的蚀刻剂。
形成导电膜以覆盖接触孔，并且蚀刻导电膜，以便形成与源区和漏区的部分连接的布线层840a、840b、840c和840d。这些布线层840a、840b、840c和840d的每个还充当源电极层或漏电极层。可按照以下方式来形成布线层840a、840b、840c和840d：导电膜通过PVD方法、CVD方法、汽化方法等来形成，然后通过使用掩模被蚀刻成预期形状。备选的方式是，可通过使用微滴排放法、印刷法、电镀方法等，在预定位置中将导电层选择性地形成预期形状来形成它们。还可使用回流法或镶嵌法。可使用例如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr或Ba等金属或者其合金或氮化物来形成布线层。布线层均可具有单层结构或叠层结构。
在本实施方案中，布线层840a、840b、840c和840d作为嵌入布线层来形成，以便填充层间绝缘层827中形成的接触孔。通过形成具有足够厚度以填充接触孔的导电膜，并且通过去除导电膜的不必要部分，使得留下导电膜仅保留在接触孔部分，来形成作为嵌入布线层的布线层840a、840b、840c和840d。
在嵌入的布线层840a、840b、840c、840d之上形成绝缘层828以及充当导线布线层的布线层841a、841b、841c。
通过上述步骤，可使用接合到支承衬底100的单晶半导体层112的元件区806来形成n沟道场效应晶体管832，并且可类似地使用元件区805来形成p沟道场效应晶体管831(参见图20E)。注意，在本实施方案中，n沟道场效应晶体管832和p沟道场效应晶体管831通过布线层841b相互电连接。
虽然在实施方案5至7中描述了p沟道晶体管和n沟道晶体管的每个具有充当栅极的单个电极的情况，但是，本发明并不局限于这些结构。按照本发明所制造的晶体管具有多栅结构，其中提供了充当栅极的多个电极并且相互电连接。例如，晶体管可具有其中形成两个沟道形成区的双栅结构或者其中形成三个沟道形成区的三栅结构。另外，晶体管可具有栅平面结构。
注意，通过切割单晶半导体衬底来获得本发明的半导体衬底中包含的半导体层；因此它的取向没有改变。因此，如实施方案5至7中所述，可以使采用本发明的半导体衬底所制造的多个之间的例如阈值电压和迁移率等电气特性的变化很小。另外，几乎不存在晶粒边界，可抑制因晶粒边界引起的晶体管的泄漏电流，并且可实现半导体器件的功率节省。因此可制造极可靠的半导体器件。
在从通过激光晶化所得到的多晶硅半导体膜制造晶体管的情况下，需要考虑激光束扫描方向来确定晶体管的半导体膜的布局，以便获得高迁移率。但是，在使用本发明的半导体衬底的情况下，无需这种布局确定，并且在设计实施方案5至7等半导体器件时存在更少限制。
如实施方案5至7中所述，可在半导体衬底中同时形成n沟道和p沟道晶体管。因此，可使用这些晶体管来形成各种电路。例如，可通过n沟道晶体管和p沟道晶体管的补充组合，来形成具有CMOS结构的电路。
在具有CMOS结构的这个电路之上进一步堆叠布线、元件时，可制造各种半导体器件、如微处理器。注意，微处理器具有算术逻辑单元(又称作ALU)、ALU控制器、指令解码器、中断控制器、时序控制器、寄存器、寄存器控制器、总线接口(总线I/F)、只读存储器和存储器接口(ROM I/F)。
当采用包括CMOS结构的集成电路来形成微处理器时，不仅可实现处理速度的提高，而且可实现功耗的降低。
通过组合使用根据本发明的半导体衬底来制造的多个晶体管，可制造各种半导体器件。下面在实施方案8至11中，将描述具有包括晶体管、电容器等的电路的半导体器件。
(实施方案8)
在本实施方案中，将微处理器作为半导体器件的一个示例来描述。图21是示出微处理器2000的结构的一个示例的框图。
微处理器2000具有算术逻辑单元(又称作ALU)2001、ALU控制器2002、指令解码器2003、中断控制器2004、时序控制器2005、寄存器2006、寄存器控制器2007、总线接口(总线I/F)2008、只读存储器2009和ROM接口2010。
通过总线接口2008输入到微处理器2000的指令被输入到指令解码器2003，在其中被解码，然后被输入到ALU控制器2002、中断控制器2004、寄存器控制器2007和时序控制器2005。ALU控制器2002、中断控制器2004、寄存器控制器2007和时序控制器2005根据解码指令来进行各种控制。
ALU控制器2002产生用于控制ALU2001的操作的信号。中断控制器2004是在微处理器2000正执行程序时处理来自外部输入/输出装置或外围电路的中断请求的电路，并且中断控制器2004根据其优先级或屏蔽状态来处理中断请求。寄存器控制器2007产生寄存器2006的地址，以及按照微处理器2000的状态从寄存器2006中读取数据并向寄存器2006写入数据。时序控制器2005产生用于控制ALU2001、ALU控制器2002、指令解码器2003、中断控制器2004和寄存器控制器2007的操作的时序的信号。例如，时序控制器2005配备了用于根据参考时钟信号CLK1来产生内部时钟信号(CLK2)的内部时钟发生器。如图21所示，将内部时钟信号CLK2输入到其它电路。
(实施方案9)
在本实施方案中，描述具有计算功能以及用于无接触数据传输和接收的功能的半导体器件的一个示例。图22是示出这样一种半导体器件的结构的一个示例的框图。图22所示的半导体器件2020充当算术处理单元，它进行运行以便通过无线通信向外部装置发送信号并从外部装置接收信号。
如图22所示，半导体器件2020具有模拟电路部分2021、数字电路部分2022、天线2023和电容器部分2024。模拟电路部分2021具有带谐振电容器的谐振电路2031、恒压电路2032、整流器电路2033、解调器电路2034、调制器电路2035、复位电路2036、振荡器电路2037和电源控制电路2038。数字电路部分2022具有RF接口2041、控制寄存器2042、时钟控制器2043、CPU接口2044、中央处理单元(CPU)2045、随机存取存储器(RAM)2046和只读存储器(ROM)2047。
半导体器件2020的运行大致如下所述。谐振电路2031根据天线2023所接收的信号来产生感应电动势。感应电动势通过整流器电路2033存储在电容器部分2024。优选地使用例如陶瓷电容器或双电层电容器来形成这个电容器部分2024。电容器部分2024不需要与半导体器件2020中包含的衬底集成，并且还可作为独立组件结合在半导体器件2020中。
复位电路2036产生用于重置和初始化数字电路部分2022的信号。例如，复位电路2036产生在电源电压上升之后以延迟上升的信号，作为复位信号。振荡器电路2037响应恒压电路2032所产生的控制信号而改变时钟信号的频率和占空比。解调器电路2034是对接收信号进行解调的电路，而调制器电路2035是调制待发送数据的电路。
例如，解调器电路2034使用低通滤波器来形成，并根据其幅度使所接收的幅度调制(ASK)信号二进制化。为了改变幅度调制(ASK)传输信号的幅度并发送该信号，调制器电路2035通过改变谐振电路2031的谐振点来改变通信信号的幅度。
时钟控制器2043按照电源电压或者中央处理器2045的消耗电流来产生用于改变时钟信号的频率和占空比的控制信号。电源电压由电源控制电路2038进行管理。
从天线2023到半导体器件2020的信号输入由解调器电路2034进行解调，然后由RF接口2041分解为控制命令、数据等。控制命令存储在控制寄存器2042中。控制命令包括读取只读存储器2047中存储的数据、将数据写入随机存取存储器2046、将算术指令写入中央处理器2045等。
中央处理器2045经由CPU接口204来访问只读存储器2047、随机存取存储器2046和控制寄存器2042。CPU接口2044具有根据中央处理器2045请求的地址来生成只读存储器2047、随机存取存储器2046和控制寄存器2042的任一个的访问信号的功能。
作为中央处理器2045的算术方法，可使用一种方法，其中只读存储器2047存储操作系统(OS)，并且程序在开始操作时被读取和执行。备选的方式是，可使用一种方法，其中提供了专用算术电路，并使用硬件来进行算术处理。在既使用硬件又使用软件的方法中，处理的部分由专用算术电路来进行，而算术处理的其它部分由中央处理器2045使用程序来进行。
(实施方案10)
在本实施方案中，将显示装置作为半导体器件的结构的一个示例来描述。
首先，参照图23至图25来描述本实施方案的显示装置的结构。在本实施方案中，将有源矩阵显示装置描述为显示装置。
图23是示出本实施方案的有源矩阵显示装置的结构的一个示例的框图。本实施方案的有源矩阵显示装置具有像素部分2100、信号线驱动器电路2101、扫描线驱动器电路2102、与信号线驱动器电路2101连接的多个信号线2103以及与扫描线驱动器电路2102连接的多个扫描线2104。
多个信号线2103以列方向来设置，而多个扫描线2104以行方向来设置，以与信号线2103相交叉。在像素部分2100中，多个像素2105以与信号线2103和扫描线2104所形成的网格对应的网格来设置。像素2105与信号线2103和扫描线2104连接。像素2105各包括开关元件和显示元件。开关元件根据输入到扫描线2104的信号来控制是否选择该像素。根据从信号线2103输入的视频信号来控制显示元件的灰度级。
参照图24和图25来描述像素2105的结构的示例。图24示出当本发明应用于有源矩阵液晶显示装置时的像素2105的结构的一个示例。像素2105具有作为开关元件的开关晶体管2111，并且具有作为显示元件的液晶元件2112。开关晶体管2111的栅极与扫描线2104连接；晶体管的源极和漏极之一与信号线2103连接；而其中的另一个与液晶元件2112连接。
液晶元件2112包括像素电极、对电极和液晶。采用施加在像素电极与对电极之间的电场来控制液晶的取向。液晶封装在有源矩阵液晶显示装置的两个衬底之间。存储电容器2113是用于保持液晶元件2112的像素电极的电势的元件，并且与液晶元件2112的像素电极连接。
图25示出当本发明应用于有源矩阵电致发光显示装置时的像素2105的结构的一个示例。像素2105具有作为开关元件的选择晶体管2121，并且具有作为显示元件的发光元件2122。此外，像素2105具有显示控制晶体管2123，它的栅极与选择晶体管2121连接。发光元件2122具有电极对以及插在该电极对之间的发光材料。
随后，描述使用本发明的半导体衬底来制造显示装置的电路布局方法。图26是简图，示出通过实施方案1(参见图2)的制造方法来制造的半导体衬底20的主要部分。各包含在显示装置吉的多个衬底可由半导体衬底20来制造。图26示出用于由一个单晶半导体层112来制造一个显示装置的电路布局示例。在每个单晶半导体层112中，形成一个显示面板形成区域2129。显示装置具有像素部分2100、信号线驱动器电路2101和扫描线驱动器电路2102。因此，各显示面板形成区域2129具有形成它们(像素形成区域2130、信号线驱动器电路形成区域2131和扫描线驱动器电路形成区域2132)的区域。
注意，一个单晶半导体层112可提供有多个显示面板形成区域2129。此外，用于制造显示装置的半导体衬底并不局限于半导体衬底20，而是还可使用本发明的另外的半导体衬底。
图27A和图27B是示出液晶显示装置的结构的一个示例的简图。图27A示出液晶显示装置的像素的平面图，而图27B示出沿截线J-K的图27A的简图的截面视图。如图27A所示，像素包括：半导体层2201；穿过半导体层2201的扫描线2202；穿过扫描线2202的信号线2203；像素电极2204；以及电连接像素电极2204和半导体层2201的电极2205。半导体层2201是由接合到SOI衬底的半导体层2201所形成的层，并且形成像素的晶体管2206。
如图27B所示，第二绝缘层114、包括第一绝缘层113b和第一绝缘层113a的第一绝缘层113以及半导体层2201堆叠在衬底2200之上。通过划分支承衬底100来获得衬底2200。半导体层2201是通过经由蚀刻的单晶半导体层112的元件隔离所形成的层。在半导体层2201中，形成沟道形成区域2210和n型高浓度杂质区2211。晶体管2206的栅电极2212包含在扫描线2202中。晶体管2206的源电极和漏电极其中之一包含在信号线2203中，而另一个由电极2205来形成。在半导体层2201与栅电极2212之间，形成栅绝缘层2213。
形成层间绝缘膜2214以覆盖半导体层2201、栅绝缘层2213和扫描线2202。在层间绝缘膜2214之上，提供信号线2203、像素电极2204和电极2205。此外，在层间绝缘膜2214之上，形成柱形隔离件2215。形成取向膜2216以覆盖信号线2203、像素电极2204、电极2205和柱形隔离件2215。在对置衬底2220之上，形成对电极2221以及覆盖对电极2221的取向膜2222。形成柱形隔离件2215，以保持衬底2200与对置衬底2220之间的空间。在柱形隔离件2215所形成的空间中，形成液晶层2223。在信号线2203和电极2205与高浓度杂质区2211的连接部分，由于因形成接触孔而在层间绝缘膜2214中形成的台阶，这些连接部分的液晶层2223中的液晶的取向容易变得无序。因此，在这些连接部分形成的柱形隔离件2215可防止液晶取向的无序。
接着，描述电致发光显示装置(以下称作“EL显示装置”)。图28A和图28B是用于说明通过实施方案3的方法来制造的EL显示装置的简图。图28A示出EL显示装置的像素的平面图，而图28B示出该像素的截面视图。如图28A所示，像素包括在衬底2400之上形成的选择晶体管2401、显示控制晶体管2402、扫描线2403、信号线2404、电流馈给线2405和像素电极2406。各像素提供有发光元件，它具有在电极对之间插入了包含电致发光材料的层(EL层)的结构。发光元件的电极之一是像素电极2406。
选择晶体管2401包括从单晶半导体层112所形成的半导体层2408。在选择晶体管2401中，栅电极包含在扫描线2403中，两个电极中充当源电极和漏电极的电极包含在信号线2404中，而另一电极则作为电极2409来形成。在显示控制晶体管2402中，栅电极2410与电极2409电连接，以及充当源电极和漏电极的两个电极之一作为与像素电极2406电连接的电极2411来形成，而另一个包含在电流馈给线2405中。
显示控制晶体管2402是p沟道晶体管，并且包括从单晶半导体层112所形成的半导体层2412。如图28B所示，在半导体层2412中，形成沟道形成区域2413和p型高浓度杂质区2414。半导体层2412与栅电极2410之间的绝缘层2415形成选择晶体管2401和显示控制晶体管2402的栅绝缘层。
形成层间绝缘膜2417，以便覆盖半导体层2408和2411、扫描线2403以及显示控制晶体管2402的栅电极2410。在层间绝缘膜2417之上，形成信号线2404、电流馈给线2405、电极2409和2411等。此外，在层间绝缘膜2417之上，形成与电极2411电连接的像素电极2406。像素电极2406的周围部分由绝缘分割层2418围绕。在像素电极2406之上形成EL层2419，并且在EL层2419之上形成对电极2420。对置衬底2421作为加固板来提供，并用树脂层2422将对置衬底2421固定于衬底2400。衬底2400对应于支承衬底100。
像素电极2406、EL层2419和对电极2420构成发光元件2122的一部分(参见图25)。像素电极2406和对电极2420其中之一充当阳极，而另一个则充当阴极。按照如何提取发光元件的发光，将EL显示装置分为三种结构：(1)通过衬底2400来提取来自发光元件的光线的结构(又称作底部发射结构)，(2)从与支承衬底100侧相对的一侧发出光的结构(又称作顶部发射结构)，以及(3)通过衬底2400发出光以及从与衬底2400相对的一侧发出光(又称作双发射结构)。本实施方案的EL显示装置可具有这三种结构的任一种。
在底部发射结构的情况下，优选的是，像素电极2406是透光电极，而对电极2420是反射电极。另一方面，在顶部发射结构的情况下，优选的是，像素电极2406是反射电极，而对电极2420是透光电极。在双发射结构的情况下，优选的是，像素电极2406和对电极2420的每个是透光电极。
可通过使用例如钽、钨、钛、钼、铝、铬或银等金属元素或者包含上述金属元素的合金材料或化合物材料等的反光导电材料，来形成作为反射电极的像素电极2406和对电极2420的每个。
可通过使用例如氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)或者添加了镓的氧化锌(GZO)等透光导电材料，来形成作为透光电极的像素电极2406和对电极2420的每个。还可通过将上述反光导电材料的薄膜形成为数纳米至数十纳米的厚度，来形成透光电极。在将上述反光导电材料的薄膜形成为具有这样一种小厚度时，该薄膜可透射可见光。
可使用包含导电高分子化合物(又称作导电聚合物)的导电合成物来形成透光电极。优选的是，使用导电合成物所形成的电极具有10000欧姆/平方或更小的薄层电阻以及在波长550纳米处具有70％的透光率。此外，优选的是，导电合成物中包含的导电高分子化合物具有0.1欧姆·厘米或更小的电阻。
作为导电高分子化合物，可使用所谓的π电子共轭导电高分子化合物。实例包括：聚苯胺及其衍生物；聚吡咯及其衍生物；聚噻吩及其衍生物；两种以上种那些材料的共聚物；等等。
共轭导电高分子化合物的具体示例如下所示：共轭导电高分子化合物的具体示例如下所示：聚吡咯；聚(3-甲基吡咯)；聚(3-丁基吡咯)；聚(3-辛基吡咯)；聚(3-癸基吡咯)；聚(3-二甲基吡咯)(poly(3-dimethylpyrrole))；聚(3，4-二丁基吡咯)；聚(3-羟基吡咯)；聚(3-甲基-4-羟基吡咯)；聚(3-甲氧基吡咯)；聚(3-乙氧基吡咯)；聚(3-辛氧基吡咯)；聚(3-羧基吡咯)；聚(3-甲基-4-羧基吡咯)；聚(N-甲基吡咯)；聚噻吩；聚(3-甲基噻吩)；聚(3-丁基噻吩)；聚(3-辛基噻吩)；聚(3-癸基噻吩)；聚(3-十二烷基噻吩)；聚(3-甲氧基噻吩)；聚(3-乙氧基噻吩)；聚(3-辛氧基噻吩)；聚(3-羧基噻吩)；聚(3-甲基-4-羧基噻吩)；聚(3，4-亚乙二氧基噻吩)；聚苯胺；聚(2-甲基苯胺)；聚(2-辛基苯胺)；聚(2-异丁基苯胺)；聚(3-异丁基苯胺)；聚(2-苯胺磺酸)；聚(3-苯胺磺酸)；等等。
可以单独使用上述导电高分子化合物中的任一种作为导电合成物来形成透光电极。另外，可将有机树脂加入上述导电高分子化合物的任一个，以调整由导电合成物所形成的透光电极的膜特性、如膜品质或膜强度。
可使用的有机树脂的示例包括热固性树脂、热塑性树脂、可光致固化树脂等，它们的每个与导电高分子化合物可兼容或者可混合或分散到其中。这类树脂的示例包括：聚酯基树脂，例如聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯和聚萘二甲酸乙二醇酯；聚酰亚胺基树脂，例如聚酰亚胺和聚酰胺酰亚胺；聚酰胺树脂，例如聚酰胺6、聚酰胺6，6、聚酰胺12和聚酰胺11；氟树脂，例如聚偏二氟乙烯、聚氟乙烯、聚四氟乙烯、乙烯四氟乙烯共聚物和聚氯三氟乙烯；乙烯树脂，例如聚乙烯醇、聚乙烯基醚、聚乙烯基缩丁醛、聚醋酸乙烯酯和聚乙烯醇；环氧树脂；二甲苯树脂；芳族聚酰胺树脂；聚氨酯基树脂；聚脲基树脂；三聚氰胺树脂；酚醛树脂；聚醚；丙烯酸基树脂；那些树脂的任一种的共聚物；等等。
另外，可采用受体掺杂剂或施体掺杂剂来掺杂导电合成物，使得可改变共轭导电高分子化合物中的共轭电子的氧化还原电势，以便调整导电合成物的电导率。
可使用的受体掺杂剂的示例包括：卤素化合物；路易斯酸；质子酸；有机氰基化合物；有机金属化合物；等等。卤素化合物的示例包括氯、溴、碘、氯化碘、溴化碘、氟化碘等。路易斯酸的示例包括五氟化磷、五氟化砷、五氟化锑、三氟化硼、三氯化硼、三溴化硼等。质子酸的示例包括：无机酸，例如盐酸、硫酸、硝酸、磷酸、氟硼酸、氢氟酸和高氯酸；以及有机酸，例如有机羧酸和有机磺酸。作为有机羧酸和有机磺酸，可使用上述羧酸化合物和磺酸化合物。有机氰基化合物的示例是共轭键中包含两个以上个氰基的化合物。示例包括：四氰基乙烯；四氰基环氧乙烷；四氰基苯；四氰带二甲基苯醌；四氰基萘；等等。
施体掺杂剂的示例包括：碱金属、碱土金属、四胺化合物等。
备选的方式是，可通过湿式方法、使用溶解于水或有机溶剂(例如乙醇基溶剂、酮基溶剂、酯基溶剂、烃基溶剂或者芳基溶剂)的导电合成物来形成充当透光电极的薄膜。
对于导电合成物在其中溶解的溶剂没有具体限制。可使用允许上述导电高分子化合物和高分子树脂化合物、如有机树脂在其中溶解的任何溶剂。例如，导电合成物可溶解于水、甲醇、乙醇、碳酸丙二醇酯、N-甲基吡咯烷酮、二甲基甲酰胺、二甲基乙酰胺、环己酮、丙酮、丁酮、甲基异丁酮、甲苯等的单一或混合溶剂。
导电合成物溶解于以上所述的溶剂，然后通过例如涂敷法、涂层法、微滴排放法(又称作喷墨法)或印刷法等湿式方法在层间绝缘膜2417之上形成其薄膜，由此可得到像素电极2406。溶剂可通过热处理进行干燥，或者可通过降压进行干燥。另外，当有机树脂是热固树脂时，可执行热处理，而当有机树脂是可光致固化树脂，则可执行光辐射处理。
可按照以下方式来形成分割层2418：通过CVD方法、溅射方法、涂敷法等，在衬底的整个表面之上形成绝缘层，然后有选择地蚀刻该绝缘层。备选的方式是，可通过微滴排放法、印刷法等，有选择地形成分割膜2418。还备选的方式是，可按照以下方式将分割层2418形成为预期形状：绝缘层使用正光敏树脂在整个表面上形成，然后被曝光和显影。
作为EL层2419，至少形成发光层，并且除了发光层之外，还可适当地形成空穴注入层、空穴传输层、电子传输层或电子注入层。可通过例如喷墨法等涂敷法或者汽化方法来形成EL层。
然后，将对置衬底2421设置成面对置衬底2400(参见图28B)。对置衬底2421与对电极2420之间的空间可提供有树脂层2422或者可采用惰性气体来填充。注意，可形成保护层以覆盖对电极2420。
通过上述步骤，完成本实施方案的EL显示装置。
通过使用本发明的半导体衬底来制造包括晶体管的显示装置，可采用单晶半导体层112来形成沟道形成区域。因此，与包括其沟道形成区域由多晶硅所形成的晶体管的显示装置相比，可减小像素之间的晶体管的电气特性(例如阈值电压值)的变化。因此，可抑制显示装置的显示不匀性。
注意，对于本实施方案的显示装置中使用的晶体管的结构不存在具体限制。例如，可使用具有实施方案5至7所述结构的晶体管的任一个。
本实施方案可与本说明书中所述的其它实施方案的任一个适当地组合。
(实施方案11)
可使用半导体衬底10来制造大量电子装置。电子装置的示例包括：相机，例如摄像机和数码相机；导航系统；声音再现系统(汽车音响系统、音频组件等)；计算机；游戏机；移动信息终端(移动计算机、移动电话、移动游戏机、电子书籍阅读器等)；显示图像数据的显示装置，例如配备了记录介质的图像再现装置(具体来说是数字多功能光盘(DVD))；等等。
在本实施方案中，参照图29A至图29C和图30A至图30C来描述电子装置的具体模式。图29A示出移动电话1901的一个示例的外部视图。移动电话1901具有包括显示部分1902、操作开关1903等的结构。通过将采用图27A和图27B所述的液晶显示装置或者采用图28A和图28B所述的EL显示装置应用于显示部分1902，显示部分1902可以以极小的显示不匀性来显示高质量图像。
图29B示出数字播放器1911的结构的一个示例的外部视图。数字播放器1911包括显示部分1912、操作部分1913、耳塞1914等。取代耳塞，也可使用耳机或无线耳塞。通过将采用图27A和图27B所述的液晶显示装置或者采用图28A和图28B所述的EL显示装置应用于显示部分1912，甚至在屏幕尺寸大约为0.3英寸至2英寸的情况下，也可显示高清晰图像和大量文本信息。
图29C示出电子书籍阅读器1921的外部视图。电子书籍阅读器1921包括显示部分1922和操作开关1923。可将调制解调器结合在电子书籍阅读器1921中，或者可结合图21中的半导体器件，使得电子书籍阅读器1921具有可无线发送和接收信息的结构。通过将采用图27A和图27B所述的液晶显示装置或者图28A和图28B中所述的EL显示装置应用于显示部分1922，可显示高质量图像。
图30A至图30C示出应用了本发明的移动电话1800的结构的一个示例。图30A示出正视图；图30B示出后视图；以及图30C示出展开视图。移动电话1800是所谓的智能电话，它具有作为移动电话的功能以及作为便携信息终端的功能，并且结合被提供以便进行除语音呼叫之外的各种数据处理的计算机。移动电话1800具有内置相机，用以拍摄静止图像和运动图像。
移动电话1800具有两个壳体1801和1802。壳体1801包括显示部分1805、喇叭1806、话筒1807、操作按键1808、指针装置1809、相机镜头1810、外部连接端子1811、耳机端子1812等。通过将采用图27A和图27B所述的液晶显示装置或者图28A和图28B中所述的EL显示装置应用于显示部分1922，可显示高质量图像。
壳体1802包括键盘1815、外部存储器插槽1816、相机镜头1817、灯1818等。此外，天线结合在壳体1801中。
另外，除了上述结构之外，移动电话1800可结合非接触IC芯片、小尺寸存储器装置等。
显示部分1805根据使用模式适当地改变显示的方向。由于相机镜头1810设置在与显示部分1805相同的平面，所述移动电话可用作可视电话。可采用相机镜头1817和灯1818、通过使用显示部分1805作为取景器来拍摄静止图像和运动图像。喇叭1806和话筒1807可用于使用视频呼叫、记录、回放等，而并不局限于语音呼叫。通过使用操作按键1808，入局和出局呼叫的操作、电子邮件等的简单信息输入、屏幕的卷动、光标运动等是可能的。另外，通过滑动使装配成相互重叠的壳体1801和1802(图30A)展开，如图30C所示。在展开状态中，移动电话1800可用作便携信息终端。在这种状态中，可通过使用键盘1815或指针装置1809来进行平滑操作。外部连接端子1811可与AC适配器以及例如USB缆线等各种类型的缆线连接，并且充电以及与个人计算机的数据通信等是可能的。另外，可将存储介质插入外部存储器插槽1816，使得大量数据可被存储并且可被移动。
另外，除了上述功能之外，移动电话还可具有红外通信功能、电视接收功能等。
[实施例1]
本发明人已经证实，通过采用激光束122进行照射，来熔融单晶半导体层117。本发明人还证实，通过采用激光束进行照射，可将单晶半导体层的结晶度复原到与该工艺之前的单晶半导体衬底相同的程度。另外，本发明人已经证实，单晶半导体层117的表面的平面化可以是可能的。
在此实施例中，描述了一种用于制造包括单晶半导体硅层所固定到的玻璃衬底的半导体衬底的方法。
首先描述一种用于制造本实施方案的半导体衬底的方法。图31示出在此实施例中制造的半导体衬底11的叠层结构的截面视图。通过图4A至图4E的步骤来制造半导体衬底11。将单晶硅层201隔着包括薄膜202至204的缓冲层111固定到玻璃衬底200。
为了制造半导体衬底11，单晶硅晶圆用作单晶半导体衬底110。单晶硅晶圆是在各边具有5英寸大小的正方形衬底。导电类型是p型，并且电阻率大约为10欧姆·厘米。此外，其主表面上的晶体取向为(100)，而其侧表面上的晶体取向为<110>。作为支撑衬底100的玻璃衬底200是厚度为0.7毫米的无碱玻璃衬底(产品名称：AN100)。
作为第一绝缘层113，通过PECVD方法来形成具有包括厚度为50纳米的氧氮化硅膜202以及厚度为50纳米的氧化氮化硅膜203的两层结构的绝缘膜。用于氧氮化硅膜202的工艺气体是SiH4和N2O，并且流量比是SiH4\N2O＝4\800。薄膜形成步骤中的衬底温度为400℃。用于氧化氮化硅膜203的工艺气体是SiH4、NH3、N2O和H2，并且流量比是SiH4\NH3\N2O\H2＝10\100\20\400。薄膜形成步骤中的衬底温度为350℃。
为了在单晶硅晶圆中形成损伤区，通过使用离子掺杂设备，将氢离子加入单晶硅晶圆。100％氢气用作源气体，并且采用通过激发氢气所产生并通过电场被加速的且没有任何质量分离的等离子体中的离子来照射单晶硅晶圆。因此，形成损伤区115。在下列条件下进行这种掺杂：电源输出为100瓦；加速电压为40千伏；以及剂量为2.0×1016离子/平方厘米或者2.2×1016离子/平方厘米。
在离子掺杂设备中，当激发氢气时，产生三种离子种类H+、H2 +和H3 +，并且所有离子种类被加速，用以照射单晶硅晶圆。从氢气中产生的离子种类的大约80％是H3 +。在这些掺杂条件下，从单晶硅晶圆分离出厚度大约为100纳米至120纳米的单晶硅层。
在玻璃衬底200以及提供有薄膜202至204的单晶硅晶圆经过在纯水中超声清洁、然后采用包含臭氧的纯水进行清洁之后，进行接合步骤。为了在损伤区115中产生分裂，在扩散炉中进行加热到600℃。因此，单晶硅晶圆被分裂，并且单晶硅层201与单晶硅晶圆分离。
在形成损伤区115之后，通过PECVD方法在单晶硅晶圆之上形成氧化硅膜204作为第二绝缘层114。用于形成氧化硅膜204的工艺气体是TEOS和O2，并且流量比是TEOS\O2＝15\750。薄膜形成步骤中的衬底温度为300℃。
半导体衬底11的缓冲层的厚度如下所述。
-氧氮化硅膜202：50纳米
-氧化氮化硅膜203：50纳米
-氧化硅膜204：50纳米
在玻璃衬底200以及提供有薄膜202至204的单晶硅晶圆经过在纯水中超声清洁、然后采用包含臭氧的纯水进行清洁之后，使玻璃衬底200的表面以及在单晶硅晶圆的表面之上形成的氧化硅膜204设置成相互接触并且相互接合(参见图4D)。随后，为了沿损伤区115产生分裂，热处理在加热炉中以200℃进行2个小时，以便增加玻璃衬底200与氧化硅膜204之间的接合强度。在加热炉中以600℃连续进行加热4个小时。因此，单晶硅晶圆被分裂，并且单晶硅层201与单晶硅晶圆分离。
随后，在为进行激光照射工序而用纯水清洁了单晶硅层201在其上固定的玻璃衬底200之后，采用100倍稀释氢氟酸来处理单晶硅层201，以便去除表面上所形成的自然氧化膜。然后，采用激光束来照射单晶硅层201。作为激光器，使用以308纳米的波长发出射束的XeCl准分子激光器。激光束的脉冲宽度为25纳秒，并且重复率为30赫兹。
通过光学系统，采集激光束，使得它在照射表面上具有线形光束形状，并且在宽度方向(光束形状的短轴方向)进行采用激光束的扫描。半导体衬底11设置在激光照射设备的工件台上，并通过移动工件台、采用射束来扫描。例如，束宽为350微米，并且扫描速率为1.0毫米/秒。
在激光扫描步骤中，加热单晶硅层201。通过采用设置在工件台中的加热器加热激光照射设备的工件台，来进行这种加热。工件台温度为250℃和500℃。此外，还进行激光照射工序而没有采用工件台进行加热。注意，当工件台温度为250℃时，单晶硅层201的温度增加到230℃，而在500℃时，单晶硅层201的温度增加到420℃。此外，工件台温度和单晶硅层201的温度在没有进行采用工件台进行加热时各称作室温。
[实施例2]
在此实施例中，描述了通过采用激光束进行照射来熔融固定到支撑衬底的单晶半导体层。
采用激光束来照射半导体衬底11的单晶硅层201，并且通过光谱法来测量单晶硅层201的熔融时间。具体来说，采用探测光来照射单晶硅层201中采用激光束所照射的区域，并且测量其反射光的强度的变化。从反射光的强度可以确定单晶硅层201是处于固相状态还是处于液相状态。在硅从固相状态变成液相状态时，它的折射率急剧增加，并且它对于可见光的反射率急剧增加。因此，具有可见光范围的波长的激光束用作探测光，并且测量探测光的反射光的强度的变化。因此，可检测单晶硅层从固相到液相的相变以及从液相到固相的相变。
首先，参照图32来描述用于测量的激光照射设备的结构。图32是说明用于测量的激光照射设备的结构的附图。激光照射设备包括：激光器321，发出用于半导体衬底319的激光照射工序的激光束320；激光器351，发出探测光350；以及腔室324，配备了放置半导体衬底319的工件台323。
提供工件台323，使得工件台323可在腔室324内部移动。箭头325是示出工件台323的运动方向的箭头。工件台323配备了加热器。通过加热工件台，来加热放置在工件台上的半导体衬底319。
由石英形成的窗口326至328设置在腔室324的壁上。窗口326是通过其中将激光束320导入腔室324的窗口。窗口327是通过其中将探测光350导入腔室324的窗口，而窗口328是通过其中将半导体衬底319所反射的探测光350导向腔室324的外部的窗口。在图32中，半导体衬底319所反射的探测光350由附图标记360表示。
为了控制腔室324内部的气氛，腔室324配备了与气体供应装置连接的气体供应端口329以及与排气系统耦合的排气端口330。
从激光器321所发出的激光束320由半反射镜332反射，并由包括透镜等的光学系统333会聚成线形形状。离开光学系统333的激光束320通过窗口326，并被传送到工件台323之上的半导体衬底319。光电检测器334设置在半反射镜332的传输侧。从激光器所发出的激光束320的强度的变化由光电检测器334来检测。
从激光器351所发出的探测光350由反射镜352反射，并且通过窗口327传送到半导体衬底319。采用探测光350来照射用激光束320照射的区域。由半导体衬底319所反射的探测光360通过窗口328和光纤353，并由包括准直仪透镜的准直仪354转换成准直光束，然后进入光电检测器355。探测光360的强度的变化由光电检测器355来检测。换言之，可检测单晶硅层201中采用激光束320来照射的区域所反射的探测光360的强度；因此，可检测用激光束320照射的区域对于探测光350的反射随时间的变化。
光电检测器334和355的输出与示波器356连接。输入到示波器356的光电检测器334的输出信号的电压值(信号的强度)对应于激光束320的强度，而输入到示波器356的光电检测器355的输出信号的电压值(信号的强度)对应于探测光360的强度。
图33A示出平面图，说明在单晶硅层201的表面上、用激光束320照射的区域与采用探测光350所照射的区域之间的关系。图33B示出沿图33A的线条Y-Z所截取的截面视图。
在图33B中，附图标记210表示用激光束320照射的面积，它是在激光束320的宽度方向(短轴方向)的照射面积。下文中，这个面积称作激光束照射面积210。附图标记211表示采用探测光350所照射的面积。下文中，这个面积称作探测光照射面积211。附图标记212表示激光束320沿宽度方向(短轴方向)的光束分布。下文中，这个分布称作光束分布212。
图34A和图34B是示波器356的信号波形的照片，它们示出测量结果。在图34A和图34B中，下信号波形是光电检测器334的输出信号波形，并且示出激光束320的强度的变化。图34A示出工件台温度为500℃时的波形，而图34B示出工件台温度为室温时的波形。
在图34A和图34B中，上信号波形是光电检测器355的输出信号波形，并且示出单晶硅层所反射的探测光360的强度的变化。垂直轴表示信号强度，而水平轴表示时间，水平轴上的每个标记间隔为100纳秒。
在此实施例中，为了确保激光照射工序所产生的效果，在激光照射工序之前，对单晶硅层201测量以获得图34A和图34B的数据，并且单晶硅层201厚度为100纳米。
用于测量的激光器是以308纳米的波长发出射束的XeCl准分子激光器。脉冲宽度为25纳秒，并且重复率为30赫兹。通过光学系统333来采集激光束320，使得它在照射表面上具有350微米宽以及126毫米长的线形光束形状。
当工件台温度为室温或者在500℃时，激光束320的能量密度为539mJ/cm2，并且采用激光束320的一次发射来照射单晶硅层201。注意，在图34A和图34B中，可在所检测输出信号中观察到两个与激光束320对应的峰值。这取决于用于测量的激光器321的规格。
作为用于发出探测光的激光器351，使用Nd:YVO4激光器，并且作为激光器的二次谐波的532纳米的光束用作探测光350。
此外，从气体供应端口329提供氮气，以便将腔室324的气氛改变为氮气氛。
如图34A和图34B所示，当进行采用激光束320的照射时，探测光360的强度上升，并且迅速增加。换言之，可以观察到，通过采用激光束320进行照射，来熔融单晶硅层201。探测光360的强度上升，直到使单晶硅层201的熔融区域的深度为最大，以及使高强度状态保持一段时间。当激光束320的强度减小时，探测光360的强度在一段时间以后开始急剧减小。
换言之，图34A和图34B中与探测光360的反射的强度对应的信号强度说明以下情况：通过采用激光束320来照射单晶硅层201，用激光束320照射的区域的温度增加到其熔点或更高，并且该区域被熔融。此外，在采用激光束320进行照射之后使这个区域保持在熔融状态(液相状态)一段时间，这个区域的温度随时间减小，以及这个区域开始凝固并且完全返回到其固态。
参照图35来描述探测光360的强度的变化以及单晶硅层的相的变化。图35是曲线图，示意示出图34A和图34B的照片所示的光电检测器355的输出信号波形。垂直轴表示信号强度，水平轴表示时间。
信号强度在时间t1迅速增加，并且可以认为，在时间t1，单晶硅层201开始熔融。从时间t2到时间t3的时间段是保持熔融状态的时间段，因为信号强度保持为高。此外，从时间t1到时间t2的时间段是单晶硅层的熔融部分的深度增加的时间段，并且可看作是熔融时间段。
在时间t3之后，信号强度迅速减小，并且在时间t4以及之后，信号强度低。因此，可以认为，熔融区域完全凝固，并且在时间t4以及之后处于固相状态。注意，在时间t4以及以后的信号强度Ib高于在时间t1以及之前的信号强度Ia，这意味着，在时间t4以及以后的温度高于进行采用激光束320的照射之前的温度。因此，可以认为，例如位错等晶体缺陷复原甚至在时间t4后、在用激光束1320照射的区域中也继续进行，因为该区域逐渐冷却。
作为比较图34A和图34B的信号波形的结果，可以看到，保持熔融状态的熔融时间可通过加热来延长。当工件台温度为500℃时，熔融时间大约为250纳秒，在室温时，大约为100纳秒。
如上所述，通过检测激光束照射部分的反射光的强度的变化，证实了通过采用激光照射工序来熔融固定到支撑衬底的单晶半导体层。
注意，虽然在从时间t2到时间t3的时间段中，信号强度保持为高，但是，显示图34A和图34B的信号波形各在该时间段内以两个阶段衰减。原因不是很清楚；但是，可以认为，一种可能的原因在于，检测到经过不同相变的多个区域所反射的探测光360，因为用探测光350来照射比用激光束320照射的面积更宽的面积，如图33A所示。以下，参照图33B来描述这种情况。
如图33B所示，探测光照射面积211包括三个区域，采用具有不同量的能量的激光束320来对它们进行照射。
首先是激光束照射面积210外部的并且没有采用激光束来照射的区域。这个区域以下称作区域211a。其次是激光束照射面积210内部的并且采用激光束320在光束分布212的尾部的部分来照射的区域。这个区域以下称作区域211b。第三是采用激光束320在光束分布212的平坦顶部的部分来照射的区域。这个区域以下称作区域211c。因此，光电检测器355接收探测光360，其中由区域211a、区域211b和区域211c反射的光线相互重叠。
可以认为，区域211a没有经过相变并不改变它对探测光350的反射，因为没有采用激光束320对它进行照射。因此，区域211a充当光电检测器355的检测信号的背景；因而区域211a对于检测信号的强度的变化几乎不具有作用。
另一方面，区域211b被激光束320的具有比区域211c更低的能量密度的部分照射，并且具有能量密度的不均匀分布。因此，可认为区域211b的温度的增加小于区域211c，并且区域211b的熔融时间比区域211c更短。也就是说，被熔融的区域211b开始凝固的时刻是在区域211c开始凝固的时刻之前。
从以上描述中可以假定，对探测光350的反射在区域211c处于液相状态时的时间段(图35中从时间t1到t3的时间段)中减小，因为区域211b在这个时间段中开始凝固，并且作为光电检测器355的检测信号的强度的变化来检测反射的这种减小。
[实施例3]
在实施例2中，描述了通过采用激光照射工序来熔融单晶硅层201。在此实施例中，描述了熔融的单晶半导体层经过再单晶化。
在此实施例中，测量没有经过激光照射工序的单晶硅层201以及经过激光照射工序的单晶硅层201的表面的电子反散射衍射图(EBSP)。图36A至图36D是从测量数据得到的反极图(IPF)。
图36A示出激光照射工序之前的单晶硅层的数据。图36B和图36C分别示出激光照射工序之后的单晶硅层的数据，它们是分别在500℃和250℃的工件台温度下进行加热的同时、在氮气氛中采用激光束进行照射之后的单晶硅层201的数据。图36D示出在室温下没有被加热地在氮气氛中采用激光束进行照射之后的单晶硅层201的数据。
图36E是彩色编码图，示出IPF图的颜色与晶体取向之间的关系，其中各晶体平面的取向经过彩色编码。
根据图36A至图36D的IPF图，单晶硅层201的晶体取向在激光束照射之前或者之后均未无序，并且单晶硅层201的表面的面取向为(100)，它与单晶硅晶圆的面取向相同。此外，可以看到，在激光束照射之前或者之后，在单晶硅层201中都不存在晶粒边界。这可以根据以下事实得到证实：图36A至图36D的IPF图是表示图36E的彩色编码图中的(100)平面的颜色(彩色图像中为红色)的单色方图像(monochromatic square images)。
因此，通过EBSP测量得到证实，从其主表面沿(100)面取向的单晶硅晶圆来形成其主表面沿(100)面取向的单晶硅层，并且通过经由激光束照射来熔融上述单晶硅层所得到的单晶硅层也具有沿(100)面取向的主表面。
注意，图36A至图36D的IPF图中存在的点示出具有低CI值的部分。CI值是指数值，表明用以确定晶体取向的数据的可靠性和精度。当存在晶粒边界、晶体缺陷等时，CI值减小。换言之，当具有低CI值的部分的数量变得较小时，可将晶体结构评估为具有较高完整性，并且可将结晶度评估为较高。具有低CI值的部分的数量在已经采用激光束所照射的单晶硅层201的IPF图中比在没有采用激光束所照射的单晶硅层201的IPF图中更小。因此，从EBSP测量可以看到，单晶硅层201中的晶体缺陷以及例如悬空键等微缺陷通过激光束照射来复原。
注意，图36B至图36D的单晶硅层201的激光照射工序的条件如下所述：激光束在照射表面上具有350微米宽以及126毫米长的线形光束形状，并且激光束的扫描速率为1.0毫米/秒。通过根据射束宽度和扫描速率的计算，用以照射单晶硅层201的相同区域的激光束的发射次数为10.5。当工件台温度为500℃时，激光束的能量密度为513mJ/cm2；在250℃时为567mJ/cm2；以及在室温时为648mJ/cm2。
在此实施例中，采用扫描透射电子显微镜(STEM)来观察激光照射工序之后的半导体衬底11以及激光照射工序之后的半导体衬底11的横截面。
图37A至图37C是各半导体衬底11的横截面照片，它们是采用扫描透射电子显微镜(STEM)所拍摄的STEM图像。图37A示出激光照射工序之前的图像，而图37B和图37C示出激光照射工序之后的图像。图37B示出激光工艺中工件台温度为500℃时的图像，而图37C是为室温时的图像。在图37A至图37C的每个中，单晶硅层201的厚度为120纳米。
激光照射工序的条件如下所述：通过光学系统来采集激光束，使得它在照射表面上具有350微米宽以及126毫米长的线形光束形状。激光束的扫描速率为1.0毫米/秒。当工件台温度为500℃时，激光束的能量密度为513mJ/cm2；在250℃时为567mJ/cm2；以及在室温时为647mJ/cm2。
在氮气氛中进行激光照射。在工件台温度为500℃和250℃的情况下，通过将氮气提供到激光照射设备的腔室中，来实现氮气氛。在室温的情况下，在该气氛中进行激光照射工序，并且通过将氮吹送到采用激光束所照射的区域，来实现氮气氛。
如图37A所示，在激光束照射之前，在单晶硅层201中没有观察到晶粒边界。此外，如图37B和图37C所示，在激光束照射之后，在单晶硅层201中也不存在晶粒边界。因此，可以证实，由激光束通过激光照射工序所熔融的部分凝固成单晶结构。
如上所述，通过测量电子反散射衍射图以及采用扫描透射电子显微镜来观察截面结构，证实了通过激光照射工序所熔融的单晶硅层经过再单晶化。
[实施例4]
在实施例2中，描述了通过采用激光照射工序来熔融单晶硅层201。在此实施例中，描述了改进熔融的单晶半导体层的结晶度。在本实施方案中，进行拉曼光谱法以评估激光照射工序之后的单晶硅层的结晶度。
图38是示出相对于能量密度的激光束的拉曼位移的变化。图39是曲线图，示出拉曼光谱的半最大值处的全宽度(FWHM)相对于激光束的能量强度的变化。示出当激光照射期间工件台温度为500℃、250℃和室温时得到的数据。进行激光照射工序，使得光束的扫描速率为1.0毫米/秒，并且采用10次光束发射来照射相同区域。重叠百分比大约为90％。条件如下所述。注意，单晶硅层201的厚度为100纳米。
图38所示的拉曼位移的峰值波数(又称作峰值)是通过晶格中发生的振动模式所确定的值，并且是取决于晶体种类的特定值。没有任何内应力的单晶硅的拉曼位移为520.6cm-1。如果拉曼位移更接近这个波数，则可以确定，晶体结构更接近单晶，并且结晶度较高。注意，在将压应力施加到单晶时，晶格间距缩短；因此，峰值波数与压应力量成比例地移动到较高波数侧。同时，在施加拉应力时，峰值波数与拉应力量成比例地移动到较低波数侧。
因此，只根据拉曼位移的峰值波数为520.6cm-1的事实并不足以确定硅层是否为单晶。单晶表示一种晶体，在其中在聚焦某个晶轴时，在样本的任何部分该晶轴取向为相同方向，并且在晶体之间没有晶粒边界。因此，需要晶轴取向和晶粒边界的存在的测量，以便确定它是否具有单晶结构。但是，晶体取向的识别和晶粒边界的检测无法通过拉曼光谱法来进行。例如，电子反散射衍射方法可用于识别晶体取向和检测晶粒边界。通过如图36A至图36D所示从EBSP获得IPF图，可以证实，晶轴(晶体取向)是一致的，并且不存在晶粒边界。
图39所示的较小FWHM指明，晶体状态更一致，其中具有较小变化。市场销售的单晶硅晶圆的FWHM大约为2.5cm-1至3.0cm-1，它可用作结晶度的指示。FWHM越接近这个值，则结晶度像单晶硅晶圆那样越均匀。
在图38和图39中，从通过拉曼光谱法进行测量的结果可以看到，可通过激光照射工序将结晶度复原到与处理之前的单晶硅晶圆相同或实质上相同的程度。
从图38和图39的数据还可以看到，在进行加热的同时采用激光束122来照射单晶半导体层117时，复原单晶半导体层117的结晶度所需的激光束的能量密度可减小。换言之，在进行加热的同时采用激光束来照射单晶硅层201时，使拉曼位移的波数为大约520.6cm-1以及使FWHM为大约2.5cm-1至3.0cm-1所需的照射能量可减小。
通过减小照射能量密度，可扩大激光束的光束形状。因此，可增加激光束的宽度(扫描方向的长度或者短轴方向的长度)，并且因而可增加激光束的扫描速率。此外，可减小激光束的重叠百分比，并且因而可增加激光束的扫描速率。因此，可增加扫描速率，并且因而可缩短激光照射工序所需的循环时间。因此，通过在加热单晶硅层的同时激光加工单晶硅层，来提高激光照射工序的产量。当进行采用激光束的扫描时，移动采用激光束所照射的区域。术语“重叠百分比”指的是采用激光束所照射的区域的重叠的百分比。
通过加热单晶硅层来减小复原单晶半导体层的结晶度所需的激光束的能量密度的一个原因在于，通过加热来增加单晶硅层的熔融时间，如图34A和图34B中的测量结果所示。另一个原因在于，使具有熔融部分(液相部分)的单晶硅层被冷却并且完全返回到固相状态需要更长的时间。
因此，优选的是，加热单晶硅层，使得熔融时间的范围从200纳秒至1000纳秒。因此，优选的是，在范围从400℃至支撑衬底的应变点的温度下加热单晶硅层。注意，在使熔融状态保持多于1000纳秒的时间段时，支撑衬底100的温度可能增加到其应变点或更高，并且可能熔融支撑衬底100。因此，优选的是，熔融时间为1000纳秒或更短。
为了复原已经与单晶半导体衬底分离的单晶半导体层的结晶度，重要的是熔融单晶硅层。
由于通过以与实施例2相似的方式使用图32的激光照射设备、在工件台温度为室温并且激光束的能量密度为498mJ/cm2的条件下，观察探测光360的反射的强度，在探测光360的反射的强度中没有看到急剧增加。也就是说，可以认为，通过在498mJ/cm2、室温下的激光照射工序，单晶硅层没有被熔融。另一方面，根据图38和图39的拉曼光谱法的数据，可以认为，通过498mJ/cm2、室温的条件下的激光照射工序，单晶硅层201的结晶度没有来复原。
根据以上描述，重要的是通过激光照射工序来熔融单晶硅层，以便复原单晶硅层的结晶度。同样重要的是通过激光照射工序来熔融单晶硅层，以便增加平面性。
[实施例5]
在实施例2中，描述了通过采用激光照射工序来熔融单晶硅层201。在此实施例中，描述了使熔融的单晶半导体层的表面平面化。
在此实施例中，采用表示表面粗糙度并且通过在动力模式(DFM)中分析采用原子力显微镜(AFM)观察的图像(这类图像以下称作AFM图像)所得到的测量值，来评估表面平面性。图40示出采用AFM的测量的结果。图40示出采用原子力显微镜观察的单晶硅层201的表面的图像(这类图像以下称作“AFM图像”)以及根据AFM图像所计算的单晶硅层的表面粗糙度。计算表面粗糙度、平均表面粗糙度Ra、均方根表面粗糙度RMS和最大峰谷高度(P-V)。通过采用随AFM提供的软件进行AFM图像的表面粗糙度分析，来计算这些值。
AFM进行测量的条件如下所述。
-原子力显微镜(AFM)：Seiko Instruments Inc.制造的扫描探测显微镜SPI3800N/SPA500
-测量模式：动力模式(DFM)
-悬臂：SI-DF40(由硅制成，弹簧常数为42N/m，共振频率为250kHz至390kHz，以及探针为R≤10nm)
-测量面积：30μm×30μm
-测量点数：256点×256点
注意，DFM指的是一种测量模式，其中，在控制探头与样本之间的距离的同时以给定频率(悬臂特定的频率)共振、使得悬臂的振动幅度保持恒定的状态中，测量样本的表面形状。在DFM中，样本和悬臂的表面没有相互接触；因此，测量是可能的，而无需改变样本表面的原始形状，并且无需损伤表面。
图40是示出采用AFM的测量的结果的表格。采用AFM来测量没有经过激光照射工序的单晶硅层的表面以及经过激光照射工序的单晶硅层的表面。图40示出单晶硅层的AFM图像以及从AFM图像所得到的表面粗糙度。
在图40所示的、工件台温度和激光束扫描速率是不同的总共四个条件下，进行激光照射工序。工件台温度为500℃和室温，并且扫描速率为1.0毫米/秒和8.0毫米/秒。当扫描速率为1.0毫米/秒时，激光束的脉冲的重叠百分比为89％；在8.0毫米/秒时，为11％。
图40的测量结果表明以下情况。使通过激光束照射被熔融和再晶化的单晶硅层201的表面平面化。可使具有不均匀形状的表面的平均表面粗糙度Ra为3纳米或更小，并且可使均方根平均表面粗糙度RMS为1纳米至5纳米。此外，可使不均匀形状的最大高度差P-V为130纳米或更小。换言之，激光照射工序的一个有利效果是使单晶半导体层平面化。
另外，可以看到，在进行加热的同时采用激光束来照射单晶半导体层时，平面化所需的能量密度可减小。此外，激光束发射的次数(重叠百分比)以及能量密度可减小。发射次数的减小引起采用激光束的扫描速率(衬底的移动速度)的增加；因而缩短了处理各衬底的循环时间。因此，提高了激光照射步骤的生产量。通过延长熔融单晶半导体层的时间，百分比可减小到大约1/10，并且进一步减小到0％。优选的是，在采用激光束进行照射时加热单晶半导体层。加热温度的范围优选地为250℃至650℃。
此实施例清楚表明，可使单晶硅层平面化，而无需施加可能损伤玻璃衬底的任何力，并且无需在超过其应变点的温度下加热玻璃衬底。因此，此实施例公开一种在用于制造半导体衬底的方法中使用激光照射工序的创新方法。
下面描述在本说明书中用作表面平面性的指数的平均表面粗糙度Ra、均方根表面粗糙度RMS和最大峰谷高度(P-V)。
通过扩大为JIS B 0601:2001(ISO4287:1997)所定义的三维中心线平均粗糙度Ra以能够将Ra应用于测量表面，来得到平均表面粗糙度(Ra)。Ra可表示为从参考表面到比表面的偏差的绝对值的平均值，并且可由公式(a1)给出。
R a = 1 S 0 &Integral; Y 1 Y 2 &Integral; X 1 X 2 | F ( X , Y ) - Z 0 | dXdY &CenterDot; &CenterDot; &CenterDot; ( a 1 )
注意，测量表面是由所有测量数据表示的表面，并且由公式(a2)表示。
Z＝F(X，Y)     …(a2)
比表面是作为粗糙度测量的对象的表面，并且是通过坐标(X1，Y1)，(X1，Y2)，(X2，Y1)和(X2，Y2)表示的四个点所定义的矩形区域。比表面的面积在比表面是理论上平坦时由S0表示。S0则根据公式(a3)获得。
S0＝(X2-X1)·(Y2-Y1)     …(a3)
参考表面是由Z＝Z0所表示的平面表面，其中Z0是比表面的高度的平均值。参考平面与XY平面平行。注意，Z0根据公式(a4)获得。
Z 0 = 1 S 0 &Integral; Y 1 Y 2 &Integral; X 1 X 2 F ( X , Y ) dXdY &CenterDot; &CenterDot; &CenterDot; ( a 4 )
均方根表面粗糙度(RMS)通过将截面曲线扩大到三维RMS而得到，以能够以与Ra相似的方式将截面曲线的RMS用于测量表面。RMS可表示为从参考表面到比表面的偏差的平方的平均值的平方根，并且可由公式(a5)给出。
RMS = 1 S 0 &Integral; Y 1 Y 2 &Integral; X 1 X 2 { F ( X , Y ) - Z 0 } 2 dXdY &CenterDot; &CenterDot; &CenterDot; ( a 5 )
最大峰谷高度(P-V)可表示为比表面中的最高峰值Zmax的高度与最低谷值Zmin的高度之间的差，并且可由公式(a6)给出。
P-V＝Zmax-Zmin     …(a6)
这里的峰值和谷值通过将JIS B 0601:2001(ISO4287:1997)所定义的“峰值”和“谷值”扩大到三维而获得。该峰值可表示为比表面中的最高点，而该谷值可表示为比表面中的最低点。
本申请基于分别于2007年10月10日、2007年10月12日和2007年11月1日向日本专利局提交的日本专利申请序号2007-264912、2007-267265和2007-285598，通过引用将它们的全部内容结合于此。

Claims (46)

1.一种制造半导体器件的方法，包括以下步骤：
用由离子掺杂设备加速的离子照射单晶半导体衬底，以在距离所述单晶半导体衬底的表面的预定深度的区域中形成损伤区；
在支承衬底和所述单晶半导体衬底这二者的至少其一之上形成缓冲层；
将所述支承衬底和所述单晶半导体衬底设置成所述缓冲层夹在所述支承衬底与所述单晶半导体衬底之间而相互接触，以使所述支承衬底和所述单晶半导体衬底相互接合；
通过加热所述单晶半导体衬底在所述损伤区中产生裂纹，以使所述单晶半导体衬底与所述支承衬底分离，从而形成与所述单晶半导体衬底分离的单晶半导体层在其上固定的支承衬底；以及
在加热所述单晶半导体层的同时用激光束来照射固定在所述支承衬底上的所述单晶半导体层，以熔融所述单晶半导体层，从而进行所述单晶半导体层的再单晶化。
2.如权利要求1所述的制造半导体器件的方法，其中，通过在加热所述单晶半导体层的同时用所述激光束照射所述单晶半导体层，使所述单晶半导体层中由所述激光束照射的区域的表面及所述表面附近熔融。
3.如权利要求1所述的制造半导体器件的方法，其中，通过在加热所述单晶半导体层的同时用所述激光束照射所述单晶半导体层，所述单晶半导体层中由所述激光束照射的区域在深度方向部分被熔融。
4.如权利要求1所述的制造半导体器件的方法，其中，通过在加热所述单晶半导体层的同时用所述激光束照射所述单晶半导体层，所述单晶半导体层中由所述激光束照射的区域在深度方向全部被熔融。
5.如权利要求1所述的制造半导体器件的方法，其中，当用所述激光束照射所述单晶半导体层时，在400℃以上和所述支承衬底的应变点以下的温度加热所述单晶半导体层。
6.如权利要求1所述的制造半导体器件的方法，其中，当用所述激光束照射所述单晶半导体层时，在400℃以上和650℃以下的温度加热所述单晶半导体层。
7.如权利要求1所述的制造半导体器件的方法，其中，通过用所述激光束进行照射，将所述单晶半导体层熔融200纳秒至1000纳秒。
8.如权利要求1所述的制造半导体器件的方法，其中，在400℃以上和所述支承衬底的应变点以下的温度加热所述单晶半导体层在其上固定的所述支承衬底，同时用所述激光束照射固定在所述支承衬底上的所述单晶半导体层。
9.如权利要求1所述的制造半导体器件的方法，其中，在450℃以上和650℃以下的温度加热所述单晶半导体层在其上固定的所述支承衬底，同时用所述激光束照射固定在所述支承衬底上的所述单晶半导体层。
10.如权利要求1所述的制造半导体器件的方法，其中，在惰性气体气氛中用所述激光束照射所述单晶半导体层。
11.如权利要求10所述的制造半导体器件的方法，其中，所述惰性气体是氮气或稀有气体。
12.如权利要求10所述的制造半导体器件的方法，其中，所述惰性气体具有30ppm以下的氧气浓度。
13.如权利要求1所述的制造半导体器件的方法，其中，通过激励氢气而产生含H3 +的等离子体，并用包含于等离子体中并被加速的离子照射所述单晶半导体衬底，从而形成所述损伤区。
14.如权利要求1所述的制造半导体器件的方法，其中，所述支承衬底的应变点为650℃至690℃。
15.如权利要求1所述的制造半导体器件的方法，其中，所述支承衬底是玻璃衬底。
16.如权利要求1所述的制造半导体器件的方法，其中，所述支承衬底是下列衬底之一：产品名为AN100的无碱玻璃衬底、产品名及注册商标为EAGLE2000的无碱玻璃衬底和产品名及注册商标为EAGLE XG的无碱玻璃衬底。
17.如权利要求1所述的制造半导体器件的方法，其中，所述激光束在照射表面上具有线形、正方形和矩形这三者之一的截面形状。
18.如权利要求1所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包含与所述单晶半导体层接触的绝缘膜，且所述绝缘膜包含卤素。
19.一种制造半导体器件的方法，包括以下步骤：
将单晶半导体层隔着缓冲层固定在玻璃衬底上；以及
在所述玻璃衬底的应变点以下的温度加热固定在所述玻璃衬底上的所述单晶半导体层，同时用激光束照射所述单晶半导体层的一部分，以熔融上部而保留下部的单晶区域，从而进行将所述上部再单晶化成具有与所述下部的单晶区域相同的晶体取向的单晶态。
20.如权利要求19所述的制造半导体器件的方法，其中，
所述激光束具有正方形、矩形和线形这三者之一的截面形状，以及
移动所述单晶半导体层在其上固定的所述玻璃衬底，同时用所述激光束照射所述单晶半导体层的所述部分。
21.如权利要求19所述的制造半导体器件的方法，其中，通过用所述激光束照射所述单晶半导体层，进行所述熔融部分的再单晶化并复原所述熔融部分中的缺陷。
22.如权利要求19所述的制造半导体器件的方法，其中，所述玻璃衬底是下列衬底之一：产品名为AN100的无碱玻璃衬底、产品名及注册商标为EAGLE2000的无碱玻璃衬底和产品名及注册商标为EAGLE XG的无碱玻璃衬底。
23.如权利要求19所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包括能够防止钠进入所述单晶半导体层的阻挡层。
24.如权利要求19所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包括氮化硅膜或氧化氮化硅膜。
25.如权利要求19所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包括接合于所述玻璃衬底或所述单晶半导体层的接合层。
26.如权利要求19所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包括通过氧化所述单晶半导体层而得到的氧化膜。
27.如权利要求19所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包括接合于所述玻璃衬底或所述单晶半导体层的接合层以及能够防止钠进入所述单晶半导体层的阻挡层。
28.如权利要求19所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包括接合于所述玻璃衬底的接合层、与所述单晶半导体层接触的绝缘膜以及能够防止钠进入所述单晶半导体层的阻挡层，所述阻挡层形成在所述接合层与所述绝缘膜之间。
29.如权利要求28所述的制造半导体器件的方法，其中，与所述单晶半导体层接触的所述绝缘膜是氧化硅膜或氧氮化硅膜。
30.如权利要求28所述的制造半导体器件的方法，其中，与所述单晶半导体层接触的所述绝缘膜是通过氧化所述单晶半导体层而得到的氧化膜。
31.如权利要求28所述的制造半导体器件的方法，其中，所述阻挡层是氮化硅膜或氧化氮化硅膜。
32.如权利要求19所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包括与所述单晶半导体层接触的绝缘膜，所述绝缘膜包含卤素。
33.一种制造半导体器件的方法，包括以下步骤：
将单晶半导体层隔着缓冲层固定在玻璃衬底上；以及
在所述玻璃衬底的应变点以下的温度加热固定在所述玻璃衬底上的所述单晶半导体层，同时用激光束照射所述单晶半导体层的一部分，以熔融所述单晶半导体层中用所述激光束照射的区域，从而进行使之成为具有与由所述激光束照射的所述区域相邻的区域中的单晶态相同的晶体取向的单晶态的再单晶化。
34.如权利要求33所述的制造半导体器件的方法，其中，
所述激光束在照射表面上具有正方形、矩形和线形这三者之一的截面形状，以及
移动所述单晶半导体层在其上固定的所述玻璃衬底，同时用所述激光束照射所述单晶半导体层的所述部分。
35.如权利要求33所述的制造半导体器件的方法，其中，通过用所述激光束照射所述单晶半导体层，进行所述熔融部分的再单晶化并复原所述熔融部分中的缺陷。
36.如权利要求33所述的制造半导体器件的方法，其中，所述玻璃衬底是下列衬底之一：产品名为AN100的无碱玻璃衬底、产品名及注册商标为EAGLE2000的无碱玻璃衬底和产品名及注册商标为EAGLE XG的无碱玻璃衬底。
37.如权利要求33所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包括能够防止钠进入所述单晶半导体层的阻挡层。
38.如权利要求33所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包括氮化硅膜或氧化氮化硅膜。
39.如权利要求33所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包括接合于所述玻璃衬底或所述单晶半导体层的接合层。
40.如权利要求33所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包括通过氧化所述单晶半导体层而得到的氧化膜。
41.如权利要求33所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包括接合于所述玻璃衬底或所述单晶半导体层的接合层以及能够防止钠进入所述单晶半导体层的阻挡层。
42.如权利要求33所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包括接合于所述玻璃衬底的接合层、与所述单晶半导体层接触的绝缘膜以及能够防止钠进入所述单晶半导体层的阻挡层，所述阻挡层形成在所述接合层与所述绝缘膜之间。
43.如权利要求42所述的制造半导体器件的方法，其中，与所述单晶半导体层接触的所述绝缘膜是氧化硅膜或氧氮化硅膜。
44.如权利要求42所述的制造半导体器件的方法，其中，与所述单晶半导体层接触的所述绝缘膜是通过氧化所述单晶半导体层而得到的氧化膜。
45.如权利要求42所述的制造半导体器件的方法，其中，所述阻挡层是氮化硅膜或氧化氮化硅膜。
46.如权利要求33所述的制造半导体器件的方法，其中，所述缓冲层具有多层结构，并包括与所述单晶半导体层接触的绝缘膜，所述绝缘膜包含卤素。
CN200810169390XA 2007-10-10 2008-10-10 制造半导体器件的方法 Expired - Fee Related CN101409221B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2007264912 2007-10-10
JP2007264912 2007-10-10
JP2007-264912 2007-10-10
JP2007267265 2007-10-12
JP2007-267265 2007-10-12
JP2007267265 2007-10-12
JP2007285598 2007-11-01
JP2007-285598 2007-11-01
JP2007285598 2007-11-01

Publications (2)

Publication Number Publication Date
CN101409221A CN101409221A (zh) 2009-04-15
CN101409221B true CN101409221B (zh) 2012-10-10

Family

ID=40583366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810169390XA Expired - Fee Related CN101409221B (zh) 2007-10-10 2008-10-10 制造半导体器件的方法

Country Status (5)

Country Link
US (1) US8772128B2 (zh)
JP (1) JP2009135430A (zh)
KR (1) KR20090037332A (zh)
CN (1) CN101409221B (zh)
TW (1) TWI450337B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8669556B2 (en) 2010-12-03 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5548356B2 (ja) * 2007-11-05 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
FR2931585B1 (fr) * 2008-05-26 2010-09-03 Commissariat Energie Atomique Traitement de surface par plasma d'azote dans un procede de collage direct
JP5580010B2 (ja) * 2008-09-05 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010067930A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 半導体装置およびその製造方法
JP2010114431A (ja) * 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
JP2011077065A (ja) * 2009-09-29 2011-04-14 Tokyo Electron Ltd 熱処理装置
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI513301B (zh) * 2010-06-02 2015-12-11 Sony Corp 半導體裝置，固態成像裝置及相機系統
CN102315266B (zh) * 2010-06-30 2013-08-28 中国科学院微电子研究所 半导体结构及其制造方法
US20120006395A1 (en) * 2010-07-08 2012-01-12 E. I. Du Pont De Nemours And Company Coated stainless steel substrate
US8883555B2 (en) * 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
FR2964111B1 (fr) * 2010-08-31 2013-01-25 Commissariat Energie Atomique Procede de collage direct entre deux plaques, comprenant une etape de formation d'une couche de protection temporaire a base d'azote
DE102011083041B4 (de) * 2010-10-20 2018-06-07 Siltronic Ag Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings
TWI500118B (zh) * 2010-11-12 2015-09-11 Semiconductor Energy Lab 半導體基底之製造方法
JP5985156B2 (ja) * 2011-04-04 2016-09-06 東京エレクトロン株式会社 半導体基板の超臨界乾燥方法及び装置
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
JP5729280B2 (ja) * 2011-11-30 2015-06-03 ヤマハ株式会社 静電型スピーカ
CN205159286U (zh) * 2012-12-31 2016-04-13 菲力尔系统公司 用于微辐射热计真空封装组件的晶片级封装的装置
US9583364B2 (en) 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial compression
FR3002687B1 (fr) * 2013-02-26 2015-03-06 Soitec Silicon On Insulator Procede de traitement d une structure
JP5880508B2 (ja) * 2013-09-24 2016-03-09 日本電気株式会社 配線基板およびその製造方法
US9202837B2 (en) 2014-01-22 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Image-sensor device and method of manufacturing the same
JP6018659B2 (ja) 2015-02-27 2016-11-02 株式会社日本製鋼所 雰囲気形成装置および浮上搬送方法
US10069564B2 (en) * 2015-02-27 2018-09-04 The United States Of America As Represented By The Secretary Of The Navy Laser-induced plasma filaments for communication
DE102015006971A1 (de) 2015-04-09 2016-10-13 Siltectra Gmbh Verfahren zum verlustarmen Herstellen von Mehrkomponentenwafern
CN104822219B (zh) * 2015-05-18 2017-09-19 京东方科技集团股份有限公司 等离子发生器、退火设备、镀膜结晶化设备及退火工艺
JP6594699B2 (ja) * 2015-08-18 2019-10-23 浜松ホトニクス株式会社 加工対象物切断方法及び加工対象物切断装置
US11297258B2 (en) * 2015-10-01 2022-04-05 Qualcomm Incorporated High dynamic range solid state image sensor and camera system
JP6215281B2 (ja) * 2015-10-27 2017-10-18 株式会社日本製鋼所 被処理体搬送装置、半導体製造装置および被処理体搬送方法
CN106895707A (zh) * 2015-12-17 2017-06-27 宁波英飞迈材料科技有限公司 一种热处理用衬底、衬底的制备方法和应用有该衬底的热处理装置
US11255606B2 (en) * 2015-12-30 2022-02-22 Mattson Technology, Inc. Gas flow control for millisecond anneal system
JP6803177B2 (ja) * 2016-08-29 2020-12-23 株式会社日本製鋼所 レーザ照射装置
JP6764305B2 (ja) * 2016-10-04 2020-09-30 株式会社日本製鋼所 レーザ照射装置、半導体装置の製造方法、及び、レーザ照射装置の動作方法
JP6917691B2 (ja) * 2016-10-04 2021-08-11 株式会社日本製鋼所 レーザ照射装置、レーザ照射方法、及び半導体装置の製造方法
CN107326435A (zh) * 2017-07-28 2017-11-07 西安交通大学 一种生长GaN的SiC衬底的剥离方法
KR20190096731A (ko) 2018-02-09 2019-08-20 현대자동차주식회사 반도체 장치용 소결 접합 방법
WO2019198512A1 (ja) * 2018-04-09 2019-10-17 東京エレクトロン株式会社 レーザー加工装置、レーザー加工システム、およびレーザー加工方法
CN110734050A (zh) * 2018-07-21 2020-01-31 天津大学 一种通过酚醛树脂前驱体一步法制备高比能量氟化碳的方法
EP3608728B1 (fr) * 2018-08-08 2022-02-16 Nivarox-FAR S.A. Spiral thermocompensé coloré et son procédé de fabrication
KR102667308B1 (ko) * 2018-12-20 2024-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막 트랜지스터 기판의 제조 방법
JP7306860B2 (ja) * 2019-04-11 2023-07-11 Ｊｓｗアクティナシステム株式会社 レーザ処理装置
US11189565B2 (en) 2020-02-19 2021-11-30 Nanya Technology Corporation Semiconductor device with programmable anti-fuse feature and method for fabricating the same
CN111906440A (zh) * 2020-07-28 2020-11-10 东莞市中麒光电技术有限公司 显示屏模块的制备方法
CN114079159B (zh) * 2020-08-13 2022-11-11 上海天马微电子有限公司 液晶天线
FR3120738B1 (fr) * 2021-03-15 2023-11-24 Commissariat Energie Atomique Procede de modification d’un etat de contrainte d’au moins une couche semi-conductrice
WO2023079648A1 (ja) * 2021-11-04 2023-05-11 Ｊｓｗアクティナシステム株式会社 レーザ照射装置、レーザ照射方法、及びディスプレイの製造方法
JP7461988B2 (ja) 2022-06-22 2024-04-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359158A (zh) * 2001-12-29 2002-07-17 中国科学院上海微系统与信息技术研究所 一种类似绝缘层上硅结构的材料及制备方法
JP2006086447A (ja) * 2004-09-17 2006-03-30 Sharp Corp 半導体薄膜の製造方法および半導体薄膜の製造装置

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
JP2766324B2 (ja) * 1989-07-24 1998-06-18 株式会社リコー 光機能素子
US5383993A (en) 1989-09-01 1995-01-24 Nippon Soken Inc. Method of bonding semiconductor substrates
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH10284431A (ja) * 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JP3349931B2 (ja) 1997-10-30 2002-11-25 松下電器産業株式会社 半導体レーザ装置の製造方法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3794876B2 (ja) 1998-09-09 2006-07-12 松下電器産業株式会社 半導体装置の製造方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2894990B1 (fr) 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4439789B2 (ja) * 2001-04-20 2010-03-24 株式会社半導体エネルギー研究所 レーザ照射装置、並びに半導体装置の作製方法
US7087504B2 (en) 2001-05-18 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by irradiating with a laser beam
JP4522642B2 (ja) 2001-05-18 2010-08-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4050503B2 (ja) 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
DE10224160A1 (de) 2002-05-31 2003-12-18 Advanced Micro Devices Inc Eine Diffusionsbarrierenschicht in Halbleitersubstraten zur Reduzierung der Kupferkontamination von der Rückseite her
US7018910B2 (en) 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
JP4289837B2 (ja) 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
JP4328067B2 (ja) 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2004139944A (ja) 2002-10-21 2004-05-13 Applied Materials Inc イオン注入装置及び方法
US7232715B2 (en) 2002-11-15 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor film and semiconductor device and laser processing apparatus
JP4610178B2 (ja) * 2002-11-15 2011-01-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4509488B2 (ja) 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP4759919B2 (ja) 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) * 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP4407384B2 (ja) 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
US7504663B2 (en) * 2004-05-28 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a floating gate electrode that includes a plurality of particles
US7410882B2 (en) 2004-09-28 2008-08-12 Palo Alto Research Center Incorporated Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates
KR101123094B1 (ko) * 2004-10-13 2012-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 에칭 방법 및 반도체장치의 제조방법
US7148124B1 (en) 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US7193294B2 (en) 2004-12-03 2007-03-20 Toshiba Ceramics Co., Ltd. Semiconductor substrate comprising a support substrate which comprises a gettering site
JP2006264804A (ja) * 2005-03-22 2006-10-05 Daiichi Shisetsu Kogyo Kk 大型フラットパネルの浮上ユニット及びこれを用いた非接触搬送装置
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US20070281440A1 (en) 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
JP2008112847A (ja) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
KR101440930B1 (ko) 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
KR101457656B1 (ko) 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
EP1993127B1 (en) 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
JP5459899B2 (ja) 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7781306B2 (en) 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
JP2009094488A (ja) 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
US7799658B2 (en) 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7883990B2 (en) 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
JP5688203B2 (ja) 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5404064B2 (ja) * 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359158A (zh) * 2001-12-29 2002-07-17 中国科学院上海微系统与信息技术研究所 一种类似绝缘层上硅结构的材料及制备方法
JP2006086447A (ja) * 2004-09-17 2006-03-30 Sharp Corp 半導体薄膜の製造方法および半導体薄膜の製造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8669556B2 (en) 2010-12-03 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8680522B2 (en) 2010-12-03 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8994021B2 (en) 2010-12-03 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Also Published As

Publication number Publication date
TWI450337B (zh) 2014-08-21
JP2009135430A (ja) 2009-06-18
CN101409221A (zh) 2009-04-15
US20090111244A1 (en) 2009-04-30
US8772128B2 (en) 2014-07-08
KR20090037332A (ko) 2009-04-15
TW200931536A (en) 2009-07-16

Similar Documents

Publication Publication Date Title
CN101409221B (zh) 制造半导体器件的方法
CN101937861B (zh) 半导体衬底的制造方法、以及半导体装置的制造方法
CN101425449B (zh) 半导体衬底的制造方法、半导体装置、及电子设备
CN101471248B (zh) 半导体衬底的制造方法及半导体器件的制造方法
CN101303967B (zh) 半导体装置的制造方法
CN101409214B (zh) 制造半导体器件的方法
US8324086B2 (en) Method for manufacturing a semiconductor substrate by laser irradiation
CN101393859B (zh) 设置有半导体膜的衬底及其制造方法
KR101484492B1 (ko) 반도체 기판의 제작 방법 및 반도체 장치의 제작 방법
KR101641368B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN101308782B (zh) Soi衬底的制造方法、以及半导体装置的制造方法
KR101651206B1 (ko) Ｓｏｉ 기판의 제작 방법
KR101494627B1 (ko) 반도체 기판 및 반도체 장치의 제작 방법
TWI493609B (zh) 半導體基板、顯示面板及顯示裝置的製造方法
CN102593153A (zh) 半导体衬底、半导体装置、以及其制造方法
CN101409215A (zh) 用于制造soi基板及半导体器件的方法
KR20100065145A (ko) 반도체 장치 및 전자 기기
CN101409222A (zh) Soi衬底的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121010

Termination date: 20171010

CF01 Termination of patent right due to non-payment of annual fee