JP4522642B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4522642B2
JP4522642B2 JP2002142264A JP2002142264A JP4522642B2 JP 4522642 B2 JP4522642 B2 JP 4522642B2 JP 2002142264 A JP2002142264 A JP 2002142264A JP 2002142264 A JP2002142264 A JP 2002142264A JP 4522642 B2 JP4522642 B2 JP 4522642B2
Authority
JP
Japan
Prior art keywords
film
semiconductor film
substrate
oxide film
crystalline semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002142264A
Other languages
English (en)
Other versions
JP2003037064A5 (ja
JP2003037064A (ja
Inventor
節男 中嶋
愛子 志賀
直樹 牧田
拓哉 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002142264A priority Critical patent/JP4522642B2/ja
Publication of JP2003037064A publication Critical patent/JP2003037064A/ja
Publication of JP2003037064A5 publication Critical patent/JP2003037064A5/ja
Application granted granted Critical
Publication of JP4522642B2 publication Critical patent/JP4522642B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は薄膜トランジスタ(以下、TFTと言う)で構成された回路を有する半導体装置及びその作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電気機器の構成に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、上記電気光学装置及び電気機器もその範疇にあるとする。
【0002】
【従来の技術】
近年、ガラス等の絶縁基板上に形成された非晶質半導体膜に対し、加熱、またはレーザアニール、または加熱とレーザアニールの両方を行い、結晶化させたり、結晶性を向上させる技術が広く研究されている。上記半導体膜には珪素膜がよく用いられる。
【0003】
上記技術により得られた結晶性半導体膜は結晶質半導体膜と呼ばれる。結晶質半導体膜は、非晶質半導体膜と比較し、非常に高い移動度を有する。このため、結晶質半導体膜を利用すると、例えば、従来の非晶質半導体膜を使って作製した半導体装置では実現できなかったモノリシック型の液晶電気光学装置(一枚の基板上に、画素駆動用と駆動回路用の薄膜トランジスタ(TFT)を作製した半導体装置)が作製できる。
【0004】
このように、結晶質半導体膜は、非晶質半導体膜と比較し、非常に特性の高い半導体膜である。これが、上記研究の行われる理由である。例えば、加熱による非晶質半導体膜の結晶化を行うには、600℃以上の加熱温度と10時間以上、好ましくは20時間以上の加熱時間が必要であった。この結晶化条件に耐える基板には、例えば、石英基板がある。しかしながら、石英基板は高価で、大面積に加工するのは非常に困難であった。基板の大面積化は特に量産効率を上げるためには必要不可欠な要素である。近年、量産効率の向上のために基板を大面積化する動きが著しい。
【0005】
このような大面積基板に石英基板を加工することは現在の技術では難しく、たとえできたとしても産業として成り立つ価格には今のところならない。大面積基板を容易に作製できる材料に、例えばガラスがある。ガラス基板には、例えばコーニング7059と呼ばれているものがある。コーニング7059は非常に安価で、大面積化も容易である。しかしながら、コーニング7059は歪点温度が593℃であり、600℃以上の加熱には問題があった。
【0006】
ガラス基板の1つに、歪点温度が比較的高いコーニング1737というものがある。これの歪点温度は667℃と高い。これに非晶質半導体膜を成膜し、600℃、20時間の雰囲気に置くと、作製工程に影響するほどの基板の変形はなかった。しかしながら、20時間の加熱時間は量産工程としては長すぎ、加熱温度600℃は、コストの面から考えると、少しでも低い方が好ましかった。
【0007】
このような問題を解決するため、新しい結晶化の方法が考案された。前記方法の詳細は特開平7−183540に記載されている。ここで、前記方法を簡単に説明する。まず、非晶質半導体膜にニッケルまたは、パラジウム、または鉛等の元素を微量に導入する。導入の方法は、プラズマ処理や蒸着、イオン注入、スパッタ法、溶液塗布等を利用すればよい。前記導入の後、例えば550℃の窒素雰囲気に4時間、非晶質半導体膜を置くと、特性の良好な結晶質半導体膜が得られる。結晶化に最適な加熱温度や加熱時間等は、前記元素の導入量や、非晶質半導体膜の状態による。
【0008】
以上、加熱による非晶質半導体膜の結晶化の方法の例を記した。一方、レーザアニールによる結晶化は、基板の温度を余り上昇させずに、非晶質半導体膜にのみ高いエネルギーを与えることが出来るため、歪点の低いガラス基板には勿論、プラスティック基板等にも用いることが出来る。
【0009】
レーザアニールに用いられるレーザの種類はXeClエキシマレーザ、KrFエキシマレーザ等が挙げられる。出力の大きい、エキシマレーザのパルスレーザビームを被照射面において、数cm角の四角いスポットや、長さ10cm以上の線状となるように光学系にて加工し、レーザビームを走査させて(あるいはレーザビームの照射位置を被照射面に対し相対的に移動させて)、レーザアニールを行う方法が量産性が高く工業的に優れているため、好んで使用されている。
【0010】
特に、照射面に於けるレーザビームの形状が線状であるビーム(以下線状ビームと表記する)を用いると、前後左右の走査が必要なスポット状のレーザビームを用いた場合とは異なり、線状ビームの線方向に直角な方向だけの走査で被照射面全体にレーザビームを照射することができるため、量産性が高い。線方向に直角な方向に走査するのは、それが最も効率の良い走査方向であるからである。この高い量産性により、現在レーザアニールにはパルス発振のエキシマレーザを適当な光学系で加工した線状ビームを使用することが主流になりつつある。
【0011】
また、より高い電気的特性を持つ半導体膜を得るために、例えば、非晶質半導体膜に対し、加熱による結晶化を行った後に、更にレーザアニールを行う方法がある。この方法を用いると、加熱またはレーザアニールのどちらか一方だけで結晶化を行う場合より、半導体膜としても特性を向上させることが出来る。
【0012】
レーザアニールの前処理として表面荒れを防ぐ目的で自然酸化膜除去を行うことが多い。この自然酸化膜は組成や膜厚が制御されておらず汚染やばらつきの要因ともなり得る。特に、前記のように非晶質半導体膜に金属元素を導入して熱処理を施した後にレーザアニールを行う場合、レーザアニールの前処理としての自然酸化膜除去は、導入した金属元素の濃度の高い部分を取り除く効果も有し、特性のばらつきの少ない安定性の高い半導体膜を得るために重要である。前記方法の詳細は特開平8−339960に記載されている。
【0013】
また、半導体膜にレーザアニールを施して結晶化を行うと膜表面にリッジと呼ばれる凸部(以下リッジと表記する)ができることが知られている。半導体膜にレーザ光を照射すると、半導体膜が瞬間的に溶融されて局所的に膨張し、この膨張によって生じる内部応力を緩和するために結晶質半導体膜の表面にリッジが形成される。このリッジの高低差は、膜厚の0.5〜2倍程度である。
【0014】
絶縁ゲート型の半導体装置において、結晶質半導体膜の表面のリッジにはダングリングボンドや格子の歪みなどに起因するポテンシャル障壁やトラップ準位が形成されるため、活性層(チャネル形成領域、ソース領域およびドレイン領域を含む半導体層)とゲート絶縁膜との界面準位を高くしてしまう。また、リッジの頂上部は急峻であるために電界が集中しやすくリーク電流の発生源となり、最終的には絶縁破壊を生じショートしてしまう。加えて、結晶質半導体膜表面のリッジは、スパッタ法やCVD法により成膜されるゲート絶縁膜の被膜性を損なうものであり、絶縁不良等により信頼性を低下させる。また、TFTの電界効果移動度を決める要素の一つとして、表面散乱効果があげられ、TFTの活性層とゲート絶縁膜界面の平坦性が電界効果移動度に影響を与え、界面が平坦であるほど散乱の影響を受けず高い電界効果移動度が得られる。
【0015】
以上のことから、リッジは低いことが望ましいといえる。不活性気体雰囲気中でレーザアニールを施すことにより、大気雰囲気中でレーザアニールを施した場合よりもリッジは低減されるが、結晶粒経が小さくなりTFTの電気的特性は悪くなる。
【0016】
これに対し、大気雰囲気中でレーザアニールを行った後にフッ酸処理を施して酸化膜を取り除いてから不活性気体雰囲気中でレーザアニールを行うことにより大きな結晶粒経を保ったままリッジを低減できるという報告がある。
【0017】
【本発明が解決しようとする課題】
半導体デバイスにおいて、金属不純物及び有機物による汚染は電気特性に大きく影響を及ぼす。金属不純物汚染は、酸化膜耐圧不良、キャリアライフタイム低下等の不良を引き起こし、電気的特性を致命的に劣化させる。例えば珪素膜の表面は汚染しやすく特に珪素よりも電気陰性度の大きな金属は珪素から直接電子を奪って珪素と化学的に結合し除去が困難である。珪素より電気陰性度の小さい金属原子はベア珪素膜表面に直接吸着することはないが、珪素より酸化されやすいため珪素膜表面に形成される自然酸化膜中に取り込まれる。
【0018】
有機物汚染は酸化膜の電気特性に影響を及ぼす。そこで硫酸と過酸化水素の混合液(以下、硫酸過水と表記する)を用いた洗浄やオゾン水洗浄といった方法で半導体膜表面の有機物を除去した後に酸化膜を形成することにより絶縁耐圧を低くすることができる。硫酸過水としては、硫酸H2SO4(97%)と過酸化水素を組成比4:1〜6:1で混合した液を用いることが多い。この場合は両液を混合すると同時に発熱し、100〜120℃に達する。また、酸化膜の絶縁耐圧は有機物の汚染度合いに依存しており特性ばらつきの要因となる。クリーンルーム大気中には有機物が大量に存在し、時間とともに有機物吸着量が増す。水分も大量に存在しており、表面に吸着すると自然酸化膜成長を促したり、水分中に溶け込んだ金属や有機物によっても汚染される可能性がある。
【0019】
このように非晶質半導体膜に金属元素を導入して熱処理を施した後にレーザアニールによる結晶化を行う際に、レーザアニールの前処理として半導体膜表面に形成された自然酸化膜の除去が必要とされるが、半導体膜の表面は不純物に汚染されやすく除去も困難であり、半導体膜の汚染は、前記半導体膜を活性層とした薄膜トランジスタ(TFT)の電気的特性に大きく影響を及ぼし電気的特性のばらつきの要因となり得る。
【0020】
そこで、本発明はレーザアニール時において汚染やばらつきの原因となる自然酸化膜を除去し、かつ汚染しやすい半導体膜表面への不純物汚染を低減することにより、この半導体膜を基に作製したTFTの電気的特性のばらつきを抑え、特性を向上することを目的とする。
【0021】
また、大気雰囲気中で1回目のレーザアニールを行った後にフッ酸処理を施して酸化膜を取り除いてから不活性気体雰囲気中で2回目のレーザアニールを行うことにより大きな結晶粒経を保ったままリッジを低減できるという報告があるが、この方法ではレーザアニールの際の雰囲気を1回目と2回目とで変えなければならず、生産性及びスループットに問題がある。
【0022】
そこで、本発明はレーザアニール時の雰囲気を変化させることなく効率的にリッジの低減された半導体膜を作製し、この半導体膜を基に作製したTFTの電気的特性のばらつきを抑え、特性を向上することを目的とする。
【0023】
また、現状の装置ではレーザアニール前処理とレーザアニール処理は別装置で行う必要があり、複数装置を用いて処理を行うことは生産性及びスループットを大きく下げることになるという問題がある。
【0024】
そこで、本発明では生産性及びスループットの低下を最小限に抑えて、不純物汚染の低減された結晶性半導体膜およびリッジの低減された半導体膜を作製し、この半導体膜を基に作製したTFTの電気的特性のばらつきを抑え、特性を向上することを目的とする。
【0025】
【課題を解決するための手段】
上記課題を解決するため、本発明では非晶質半導体膜に金属元素を導入して熱処理を施した後にレーザアニールを行う際に、自然酸化膜を除去した後に酸化処理(好ましくは有機物除去効果を有する酸化処理)を施して半導体膜表面を清浄な酸化膜で被覆してからレーザアニールを行い半導体膜表面への不純物汚染を低減させることを特徴としている。
【0026】
酸化処理として、オゾン水処理または酸素雰囲気中でのUV光の照射または硫酸過水処理等の有機物除去効果を有する酸化処理を用いることによりTFTの電気的特性のばらつきの要因となる半導体膜表面の有機物汚染を低減させることができ、さらなる特性の安定化を図ることができる。
【0027】
具体的には、絶縁基板上に成膜された非晶質半導体膜上に微量な元素(例えば結晶化を促進する金属元素)を導入し、加熱処理を行って前記非晶質半導体膜を一部または全て結晶化させる。そして、適当な濃度に希釈したフッ酸またはバッファフッ酸またはフッ酸を含んだエッチング溶液を用いてフッ酸処理(エッチング処理)を行うことにより、組成や膜厚の制御されていない結晶質半導体膜表面の自然酸化膜および局在化した金属元素を取り除く。さらに、オゾン水処理または酸素雰囲気中でのUV光の照射または硫酸過水処理等の有機物除去効果のある酸化処理を施して半導体膜表面を清浄な酸化膜で被覆した後、レーザアニールを行う。酸化膜除去により現れた半導体膜表面は前述のように汚染しやすいが、これに比べ酸化膜に対しては表面に物理吸着するだけであるため、このように半導体膜表面を酸化膜で被覆することにより不純物汚染を低減することができ、TFTの電気的特性のばらつきを低減し、安定化を図ることができる。
【0028】
また、本発明ではレーザアニール前処理としてのフッ酸処理、酸化処理、加熱処理およびレーザアニール処理を順不同に任意回数行う間、基板を窒素雰囲気に保持したまま連続処理するためのレーザ処理装置を使用することを特徴とする。
【0029】
また、本発明は、基板上に形成された非晶質半導体膜に金属元素を導入する第1の工程と、前記非晶質半導体膜に加熱処理を施し第1の結晶質半導体膜を形成する第2の工程と、前記第1の結晶質半導体膜表面に形成された酸化膜を除去する第3の工程と、前記第1の結晶質半導体膜に有機物除去効果のある酸化処理を施し清浄な酸化膜を形成する第4の工程と、前記第1の結晶質半導体膜に不活性雰囲気中にてレーザビームを照射して第2の結晶質半導体膜を形成する第5の工程と、を有することを特徴とする。
【0030】
また本発明は、基板上に形成された非晶質半導体膜に金属元素を導入する第1の工程と、前記非晶質半導体膜に加熱処理を施し第1の結晶質半導体膜を形成する第2の工程と、前記第1の結晶質半導体膜表面に形成された酸化膜を除去する第3の工程と、前記第1の結晶質半導体膜に有機物除去効果のある酸化処理を施し清浄な酸化膜を形成する第4の工程と、前記第1の結晶質半導体膜に酸素濃度20ppm以下の不活性気体雰囲気中にてレーザビームを照射して第2の結晶質半導体膜を形成する第5の工程と、を有することを特徴とする。
【0031】
また本発明は、基板上に形成された非晶質半導体膜に金属元素を導入する第1の工程と、前記非晶質半導体膜に加熱処理を施し第1の結晶質半導体膜を形成する第2の工程と、前記第1の結晶質半導体膜表面に形成された酸化膜を除去する第3の工程と、前記第1の結晶質半導体膜に有機物除去効果のある酸化処理を施し清浄な酸化膜を形成する第4の工程と、前記第1の結晶質半導体膜に酸素濃度20ppm以下の不活性気体雰囲気中にてレーザビームを照射して第2の結晶質半導体膜を形成する第5の工程と、前記第2の結晶質半導体膜表面に形成された酸化膜を除去する第6の工程と、前記第2の結晶質半導体膜に酸素濃度20ppm以下の不活性気体雰囲気中にてレーザビームを照射する第7の工程と、を有することを特徴とする。
【0032】
また上記発明において、前記第3の工程は、フッ酸により酸化膜を除去する工程であり、前記第4の工程は、オゾン水を塗布することにより酸化膜を形成する工程であることを特徴とする。
【0033】
また上記発明において、前記第3の工程は、フッ酸により酸化膜を除去する工程であり、前記第4の工程は、UV光を照射することにより酸化膜を形成する工程であることを特徴とする。
【0034】
また上記発明において、前記第3の工程は、フッ酸により酸化膜を除去する工程であり、前記第4の工程は、硫酸過水を塗布することにより酸化膜を形成する工程であることを特徴とする。
【0035】
また上記発明において、前記不活性気体雰囲気は、窒素、水素または希ガスのいずれかであることを特徴とする。
【0036】
また、上記発明において、前記非晶質半導体膜とは、非晶質珪素膜であることを特徴とする。
【0037】
また上記発明において、前記第1の結晶質半導体膜とは、結晶質珪素膜であることを特徴とする。
【0038】
また上記発明において、前記第2の結晶質半導体膜とは、結晶質珪素膜であることを特徴とする。
【0039】
また本発明は、基板上に形成された第1の結晶質半導体膜表面に形成された酸化膜の除去を行う酸化膜除去室と、前記第1の結晶質半導体膜表面の有機物を除去し酸化処理を施す酸化処理室と、前記第1の結晶質半導体膜にレーザビームの照射を行って第2の結晶質半導体膜を形成するレーザ処理室と、を有することを特徴とする。
【0040】
また本発明は、基板上に形成された第1の結晶質半導体膜表面に形成された酸化膜の除去を行う酸化膜除去室と、前記第1の結晶質半導体膜表面の有機物を除去し酸化させる手段として薬液ノズルを有する酸化処理室と、前記第1の結晶質半導体膜にレーザビームの照射を行って第2の結晶質半導体膜を形成するレーザ処理室と、を有することを特徴とする。
【0041】
また本発明は、基板上に形成された第1の結晶質珪素膜表面に形成された酸化膜の除去を行う酸化膜除去室と、前記第1の結晶質半導体膜表面の有機物を除去し酸化させる手段としてUV光を照射する手段を有する酸化処理室と、前記第1の結晶質半導体膜にレーザビームの照射を行って第2の結晶質半導体膜を形成するレーザ処理室と、を有することを特徴とする。
【0042】
また本発明は、基板上に形成された第1の結晶質半導体膜表面に形成された酸化膜の除去を行う酸化膜除去室と、前記第1の結晶質半導体膜表面の有機物を除去し酸化させる手段として薬液ノズルを有する酸化処理室と、前記第1の結晶質半導体膜に酸素濃度20ppm以下の不活性気体雰囲気中にてレーザビームの照射を行って第2の結晶質半導体膜を形成するレーザ処理室と、を有することを特徴とする。
【0043】
また本発明は、基板上に形成された第1の結晶質半導体膜表面に形成された酸化膜の除去を行う酸化膜除去室と、前記第1の結晶質半導体膜表面の有機物を除去し酸化させる手段としてUV光を照射する手段を有する酸化処理室と、前記第1の結晶質半導体膜に酸素濃度20ppm以下の不活性気体雰囲気中にてレーザビームの照射を行って第2の結晶質半導体膜を形成するレーザ処理室と、を有することを特徴とする。
【0044】
また上記発明において、前記半導体製造装置は基板を搬送する機構を有する搬送室を有し、前記酸化膜除去室及び酸化処理室及びレーザ処理室はゲートバルブを介して搬送室に連結されていることを特徴とする。
【0045】
また上記発明において、前記薬液ノズルは、オゾン水または硫酸と過酸化水素の混合液を噴射するためのノズルであることを特徴とする。
【0046】
また、本発明では前記レーザ処理装置を用いることにより、自然酸化膜を除去した後に酸化処理を施してから不活性気体雰囲気中にてレーザアニールを行う工程の間、基板が酸素濃度20ppm以下の不活性気体雰囲気中に保持されることを特徴とする。これにより半導体膜表面が露出している時間を短縮させ、半導体膜表面を汚染された大気にふれさせることなくレーザアニールを終了させることができ、TFTの電気的特性をさらに改善することができる
なお、不活性気体雰囲気は、窒素、水素または希ガスのいずれかである。また、希ガスは、アルゴン、ネオン、ヘリウム、キセノンまたはクリプトンのいずれかである。
【0047】
また、本発明ではレーザアニールを行う際に、自然酸化膜を除去した後に酸化処理を施して酸化膜で被覆してから不活性気体雰囲気中にてレーザアニールを行った後、さらにフッ酸処理を行ってから不活性気体雰囲気中にてレーザアニールを行うことにより、レーザアニール時の雰囲気を変化させることなく効率的にリッジの低減された半導体膜を作製することを特徴とする。
【0048】
また、本発明では前記レーザ処理装置を用いることにより、自然酸化膜を除去した後に酸化処理を施してから不活性気体雰囲気中にてレーザアニールを行った後、さらにフッ酸処理を行ってから不活性気体雰囲気中にてレーザアニールを行う工程の間、基板が酸素濃度20ppm以下の不活性気体雰囲気中に保持されることを特徴とする。これによりリッジが低減され不純物が低減された半導体膜を効率的に作製できる。
【0049】
上記発明において、前記金属元素は、Ni、Pd、Pt、Cu、Ag、Au、Al、In、SnまたはPdから選ばれた一種または複数種類の元素であると結晶成長が良好に行われるのでよい。
【0050】
上記発明において、前記金属元素は、8族、11族、13族、14族または15族元素から選ばれた一種または複数種類の元素であると結晶成長が良好に行われるのでよい。
【0051】
なお、本発明を用いて作成した半導体膜の詳細な物性解析を行い、その特徴は以下に示す。
【0052】
物性解析に用いた技術は、EBSP(Electron Back Scatter Diffraction Pattern)解析である。電子線を走査し、後方散乱で得られる菊池パターンを解析することにより、膜の微小領域における配向を詳細に調べることができる。
【0053】
代表的な解析結果が図16である。また、本発明を用いず、a-Siをエキシマレーザのみで結晶化した一般的なpoly-Si膜を評価した結果が図17である。ユニークグレインマッピングと呼ばれる手法で解析した結果である。具体的には、サンプルに電子ビームをスキャンし各点に於ける配向を求めたのち、各測定点における配向の隣接間のずれが15度未満を同じ色で示した。
【0054】
この結果、本発明に於ける半導体膜と、一般に低温poly-Siと呼ばれる、単にレーザのみで結晶化した半導体膜(以下LPS膜と称する)の両者で明らかな違いが観察された。低温poly-Siでは、各測定点においてほぼランダムな配向がみられるが、本発明の半導体膜では、隣接間で配向のずれが小さい領域が数μm程度の大きさの集合をなしている様子が観察された。
【0055】
LPS膜評価結果は、0.2μmステップの間隔で評価を行った結果であり、これは、0.2μm以下の粒径を持つ結晶粒が、粒界において15度以上の大傾角粒界を有していることを示している。
【0056】
一方、本発明の半導体膜では、数μmサイズの粒径を持つpoly-Siであるか、または、15度未満の小傾角粒界を持つ結晶粒が集まり、数μmのサイズの領域(以下ドメインと称する)を形成していることを示している。本発明の半導体膜のSEM観察(図18)によると数μmの粒径は観察されず、数百nmの間隔で結晶粒界が観察されたことより、本発明の半導体膜は小傾角粒界を有する結晶粒の集合であることが判明した。
【0057】
小傾角粒界は、大傾角粒界と比較し、粒界に含まれる欠陥(珪素の未結合手)の数が少なく、電気的障壁が小さい。つまりドメイン内は近似的に単結晶に近く、ドメインの大きさが大きいほど特性が良好になると考えられる。
【0058】
ドメイン径とそれを用いて作製したTFTの特性の関係を図19及び20に示す。それぞれTFTのS値及び電解効果移動度とドメイン径の相関を示す。ドメイン径は、ドメインの平均面積を算出し、その平均面積を持つ円の直径として定義した。ドメイン径が1μm以上(望ましくは5μm以上)で非常に良好な特性が得られていることがわかる。すなわち横切る大傾角粒界の数が少ない程良好な特性が得られることが明らかとなった。
【0059】
ドメイン径が1μmであれば、直線的な電流経路に対し、1μmあたり、約1個以下の大傾角粒界を横切ることになる。当然、それ以上の数の小傾角粒界を横切るが、電気的障壁が小さい為、影響は少ない。
【0060】
以上の解析の結果をまとめる。多結晶半導体膜を活性層として用い、前記活性層中に大傾角粒界と小傾角粒界を含み、前記活性層中を電流が流れる際に横切る粒界の数が、電流経路長1μmあたり大傾角粒界が1個以下かつ小傾角粒界が1個以上で有り、前記小傾角粒界は粒界に於ける配向ずれが15°未満である。
【0061】
多結晶半導体膜を活性層として用い、前記活性層は、大傾角粒界及び小傾角粒界を含み、小傾角粒界を有する結晶粒の集合の平均径が1μm以上で有り、前記小傾角粒界は粒界に於ける配向ずれが15°未満である。
【0062】
また、特に、前記電流経路長1μmあたりの大傾角粒界が0.2個以下である。
【0063】
また、特に、前記結晶粒の集合の平均直径が5μm以上である。
【0064】
【発明の実施の形態】
[実施形態1]
非晶質半導体膜に金属元素を導入して熱処理を施した後にレーザアニールを行う際に、自然酸化膜を除去した後に酸化処理を施してからレーザアニールを行い、不純物汚染の低減された結晶質半導体膜を作製する方法について図2を用いて説明する。なお、非晶質半導体膜は非晶質珪素膜、結晶質半導体膜は結晶質珪素膜である。
【0065】
まず、基板101に下地絶縁膜102を成膜する。下地膜102としては、酸化珪素膜、窒化珪素膜または窒化酸化珪素膜などの絶縁膜を成膜する。ここでは下地膜102として単層構造を用いた例を示したが、前記絶縁膜の2層以上積層させた構造を用いてもよい。
【0066】
次いで、下地絶縁膜102上に半導体膜103を成膜する。半導体膜103は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜する。この半導体膜103の厚さは25〜80nm(好ましくは30〜60nm)の厚さで成膜する。(図2(a))
続いて、半導体膜103に微量な元素(例えばニッケル等の結晶化を促進する金属元素)を導入し、加熱処理を行う。前記加熱処理により半導体膜の一部または全てが結晶化し、結晶質半導体膜104が得られる。
【0067】
加熱処理によって得られた結晶質半導体膜104に対し、レーザビームによるアニールを行う。まず、適当な濃度(0.2〜1%程度)に希釈したフッ酸を用いて30〜90秒間噴射し、フッ酸処理(エッチング処理)して酸化膜の除去を行う。本実施形態では、0.5%の濃度のフッ酸を用い、処理基板を回転させながら処理基板にフッ酸を70秒間噴射させて、酸化膜105を除去する(図2(b))、(図2(c))。酸化膜除去後の半導体膜表面は純水で濯いで清浄化する。この工程で、組成や膜厚の制御されていない結晶質半導体膜表面の自然酸化膜105および局在化した金属元素が除去される。また、フッ酸処理の前にオゾン水等の酸化力の強い溶剤を用いて半導体膜表面の金属元素等の不純物を酸化させておき、これをフッ酸を含んだエッチャントによってエッチング除去することにより、不純物除去効果をあげることもできる。さらに酸化処理(好ましくは有機物除去効果を有する酸化処理)を施して半導体膜104上に酸化膜106を形成した後(図2(d))、レーザビームを照射してレーザアニールを行う(図2(e))。酸化処理としては、例えばオゾン水処理、酸素雰囲気中でのUV光の照射または硫酸過水処理を行うとよい。また、レーザアニールは、好ましくは酸素濃度20ppm以下の不活性気体雰囲気中(例えば窒素雰囲気中)で行うとよい。窒素以外にも、水素または希ガスのいずれかを用いればよい。また、希ガスは、アルゴン、ネオン、ヘリウム、キセノンまたはクリプトンのいずれかである。
【0068】
レーザアニール法において用いるレーザ発振器について説明する。エキシマレーザは大出力で、現状で300Hz程度の高繰り返しのパルスを発振できるため、良く用いられている。また、パルス発振のエキシマレーザだけでなく、連続発振のエキシマレーザや、Arレーザ、YAGレーザ等も用いることができる。
【0069】
図1(B)は、図1(A)の工程3において、レーザアニールの前処理として(a)の処理:オゾン水による洗浄(ヒドロ洗浄)を行った後、フッ酸処理(HF処理)を行った結晶質半導体膜と、(b)の処理:前記フッ酸処理後にさらにオゾン水処理(ヒドロ洗浄)を行った結晶質半導体膜をそれぞれ活性層に用いたTFTのVg−Id特性である。結晶質半導体膜を活性層に用いたTFT(ヒドロ洗浄+HF処理+ヒドロ処理)((b)の処理)は、結晶質半導体膜を活性層を用いたTFT(ヒドロ洗浄+HF処理)((a)の処理)と比べて閾値電圧のばらつきが明らかに小さくなっていることが分かる。
【0070】
さらに、結晶質半導体膜を活性層に用いたTFT(ヒドロ洗浄+HF処理+ヒドロ処理)は、結晶質半導体膜を活性層に用いたTFT(ヒドロ洗浄+HF処理)と比べて高移動度が得られており、TFTの電気的特性も向上していることが分かる。
【0071】
このように、不純物汚染の低減された結晶質半導体膜を作製し、前記結晶性半導体膜を基にTFTを作製すると、前記TFTの電気的特性のばらつきは少なくなり、特性も向上する。
【0072】
[実施形態2]
実施形態1と同様の方法でレーザアニールを行った後、さらにフッ酸処理を施した後、不活性気体雰囲気にてレーザアニールを行うことにより膜表面のリッジの高さが低減された結晶質珪素膜を作製する方法について図4を用いて説明する。
【0073】
実施形態1と同様の方法で基板111上に下地絶縁膜112、半導体膜113を成膜し、前記半導体膜に微量な元素を導入し、加熱処理を行う(図4(a))。前記加熱処理により結晶質半導体膜114が得られる。レーザアニールの前処理として、フッ酸処理を行い自然酸化膜115を取り除いた後(図4(b))、(図4(c))、酸化処理(好ましくは有機物除去効果を有する酸化処理)を行って半導体膜114上に酸化膜116を形成した後(図4(d))、酸素濃度20ppm以下の不活性気体雰囲気中(例えば窒素雰囲気中)でレーザビームを照射して第1のレーザアニールを行い(図4(e))、結晶質半導体膜117を得る(図4(f))。酸化処理としては、例えばオゾン水処理、酸素雰囲気中でのUV光の照射または硫酸過水処理を行うとよい。
【0074】
次に、再度フッ酸処理を行って酸化膜を除去し、酸素濃度20ppm以下の不活性気体雰囲気中(例えば窒素雰囲気中)でレーザビームを照射して第2のレーザアニールを行う(図4(g))。
【0075】
第2のレーザアニールにより、第1のレーザアニールで得られた結晶粒経を保ったまま膜表面のリッジの高さが低減された結晶質半導体膜を得ることができる。
【0076】
以上のような方法で膜表面のリッジの高さが低減された結晶質半導体膜を作製し、前記結晶性半導体膜を基にTFTを作製すると、前記TFTの電気的特性が向上する。
【0077】
[実施形態3]
実施形態1及び2においてレーザアニール前処理からレーザアニールまでの間、基板を不活性気体雰囲気に保持したまま連続処理するためのレーザ処理装置について図5を用いて説明する。
【0078】
121で示されるのは、基板(試料)を搬入搬出するための搬入搬出室であり、レーザビームを照射する対象の珪素膜や作製工程途中の状態の薄膜トランジスタが形成された基板が多数枚カセット122に収納された状態で納められている。基板の搬入搬出室121に基板を外部から出し入れする際には、基板を収納したカセット122毎移動が行われる。
【0079】
123で示されるのは、基板を装置内において搬送するための搬送室であり、基板を一枚ずつ搬送するためのロボットアーム124を備えている。
【0080】
また、125は基板の位置合わせ用のアライメント手段であり、ロボットアームと基板との位置合わせを正確に行うための機能を有する。
【0081】
126で示される室は、レーザビームを基板に対して照射するための室である。この室では、レーザ照射装置から照射されたレーザビームを合成石英の窓を介して、基板が置かれるステージ127上に配置された基板上に照射することができる。ステージ127は、矢印で示されるように、1次元方向に移動する機能を有している。
【0082】
レーザ照射装置は、例えばXeClエキシマレーザを発振する機能を有し、図3に示すような光学系を内蔵している。この図3に示す光学系を通ることにより、レーザビームは線状ビームに整形される。
【0083】
まず、図3の側面図について説明する。レーザ発振器1001から出たレーザビームは、シリンドリカルアレイレンズ1002aと1002bにより、レーザビームの進行方向に対し直角方向に分割される。前記方向を本明細書中では、縦方向と呼ぶことにする。前記縦方向は、光学系の途中でミラーが入ったとき、前記ミラーが曲げた光の方向に曲がるものとする。この構成では、4分割となっている。これらの分割されたレーザビームは、シリンドリカルアレイレンズ1004により、いったん1つのレーザビームにまとめられる。ミラー1007で反射され、その後、ダブレットシリンドリカルレンズ1008により、照射面1009にて再び1つのレーザビームに集光される。ダブレットシリンドリカルレンズとは、2枚のシリンドリカルレンズで構成されているレンズのことを言う。これにより、線状ビームの幅方向のエネルギー均質化と幅方向の長さが決定される。
【0084】
次に図3の上面図について説明する。レーザ発振器1001から出たレーザビームは、シリンドリカルアレイレンズ1003により、レーザビームの進行方向に対して直角方向で、かつ、縦方向に対して直角方向に分割される。該方向を本明細書中では、横方向と呼ぶことにする。前記横方向は、光学系の途中でミラーが入ったとき、前記ミラーが曲げた光の方向に曲がるものとする。この構成では、7分割となっている。その後、シリンドリカルレンズ1005にて、レーザビームは照射面1009にて1つに合成される。これにより、線状ビームの長さ方向のエネルギーの均質化と長さが決定される。
【0085】
128で示される室は、スピナーにより基板にフッ酸処理を施すための酸化膜除去室である。スピナー131は基板を支持するためのチャック機構を有し、指定された回転数で回転させることができる。また、フッ酸及び純水を吐出し基板に噴射するための複数の薬液ノズル132を有している。
【0086】
129で示される室は、基板に酸化処理を施すための酸化膜形成室(酸化処理室)であり、スピナー139は基板を支持するためのチャック機構を有し、100〜3000rpmの指定された回転数で回転させることができる。また、オゾン水及び純水を吐出し基板に噴射するための複数の薬液ノズル140を有している。有機物を除去し酸化膜を形成する手段としては、薬液ノズルに限定されずUV光を照射する手段でもよい。
【0087】
130で示される室は、基板を加熱するための加熱室であり、ステージ133には抵抗加熱手段が内蔵されており、基板を所定の温度に加熱することができる。
【0088】
各室は密閉された構造を有し、排気系によって減圧状態、あるいは高真空状態とすることができる。各排気系には、独立して真空ポンプが備えられている。また各室には、必要とする気体(例えば不活性気体)を供給するためのガス供給系を備えている。また各室は、ゲートバルブ134〜138を備えており、各室の気密性を独立して高める構成となっている。
【0089】
以上のような装置を用いれば、実施形態1におけるフッ酸処理、酸化処理及びレーザアニールの工程の間、基板を酸素濃度20ppm以下の不活性気体雰囲気中に保つことができ、前記装置を用いて不純物汚染の低減された結晶質半導体膜を作製し、前記結晶性半導体膜を基にTFTを作製すると、前記TFTの電気的特性のばらつきは少なくなり、特性も向上する。
【0090】
また、以上のような装置を用いれば、実施形態2におけるフッ酸処理、酸化処理、レーザアニール、酸化処理及びレーザアニールの工程の間、基板を酸素濃度20ppm以下の不活性気体雰囲気中に保つことができ、前記装置を用いて膜表面のリッジの高さが低減され、不純物汚染の低減された結晶質半導体膜を作製し、前記結晶性半導体膜を基にTFTを作製すると、前記TFTの電気的特性のばらつきは少なくなり、特性も向上する。
【0091】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【0092】
【実施例】
[実施例1]
非晶質半導体膜として非晶質珪素膜を用い、非晶質珪素膜に金属元素を導入して熱処理を施した後にレーザアニールを行う際に、自然酸化膜を除去した後にオゾン水を用いて半導体膜の酸化処理を行ってからレーザアニールを行い、不純物汚染の低減された結晶質珪素膜を作製する方法について図2を用いて説明する。
【0093】
基板として、厚さ0.7mm、5インチ角のコーニング1737基板を用意した。図2(a)に示すように、基板101にプラズマCVD装置を用いて、厚さ200nmの窒化酸化珪素膜102を成膜し、窒化酸化珪素膜102表面に厚さ50nmの非晶質珪素膜103を成膜した。前記非晶質珪素膜上に結晶化を促進する元素を含有させた溶液を塗布する。前記溶液として、例えば酢酸ニッケル溶液を用いる場合、前記酢酸ニッケル溶液(重量換算濃度10ppm、体積5ml)をスピンコートにより膜上全面に塗布する。そして、基板を温度500℃の窒素雰囲気に1時間、更に温度550℃の窒素雰囲気に4時間の加熱を行った。前記加熱処理により図2(b)に示すように、結晶性を有する珪素膜104が得られる。
【0094】
次に、レーザアニールの前処理として、フッ酸処理(エッチング処理)を行う。図2(c)に示すように組成や膜厚の制御されていない結晶質珪素膜の自然酸化膜105および局在化した金属元素を0.5%の濃度のフッ酸を用い、処理基板を回転させながら処理基板にフッ酸を70秒間噴射させることにより取り除き、その後オゾン濃度6〜15mg/lのオゾン水を用いてスピンコートにより500rpmで20〜40秒程度オゾン水を塗布することによる酸化処理をすることにより図2(d)に示すように1〜2nm程度の酸化珪素膜106を形成する。この酸化珪素膜106は珪素膜表面104を被覆し不純物汚染を低減する効果を有する。
【0095】
この後、ラムダ社のXeClエキシマレーザ(波長308nm、パルス幅30ns)L3308を使用して図2(e)に示すように窒素雰囲気中でレーザビームを照射してレーザアニールを行う。このレーザ発振器はパルス発振レーザを発し、500mJ/パルスのエネルギーを出す能力を持っている。レーザビームのサイズは、レーザビームの出口で10×30mm(共にビームプロファイルにおける半値幅)である。前記XeClエキシマレーザを用い、図3のような光学系を経てレーザビームを線状ビームに加工し、レーザアニールを行う。
【0096】
以上のような方法で不純物汚染の低減された結晶質珪素膜を作製し、前記結晶性珪素膜を基にTFTを作製すると、前記TFTの電気的特性のばらつきは少なくなり、特性も向上する。
[実施例2]
非晶質半導体膜として非晶質珪素膜を用い、非晶質珪素膜に金属元素を導入して熱処理を施した後にレーザアニールを行う際に、自然酸化膜を除去した後に酸素雰囲気中でのUV光の照射によって半導体膜の酸化処理を行ってからレーザアニールを行い、不純物汚染の低減された結晶質珪素膜を作製する方法について図2を用いて説明する。
【0097】
実施例1と同様の方法で図2(a)に示すように基板101に窒化酸化珪素膜102、非晶質珪素膜103を成膜し、前記非晶質珪素膜103上に結晶化を促進する元素を含有させた溶液を塗布する。次に、基板を温度500℃の窒素雰囲気に1時間、更に温度550℃の窒素雰囲気に4時間の加熱を行った。前記加熱処理により図2(b)に示すように結晶性を有する珪素膜104が得られる。
【0098】
次に、レーザアニールの前処理として、フッ酸処理を行い図2(c)に示すように自然酸化膜105を取り除き、その後酸素雰囲気中において基板温度200℃でUV光を30〜120秒間程度照射することにより図2(d)に示すように1〜2nm程度の酸化珪素膜106を形成する。この酸化珪素膜106は珪素膜104表面を被覆し不純物汚染を低減する効果を有する。この後、実施例1と同様の方法でXeClエキシマレーザにより、図2(e)に示すように窒素雰囲気中でレーザビームを照射してレーザアニールを行う。
【0099】
以上のような方法で不純物汚染の低減された結晶質珪素膜を作製し、前記結晶性珪素膜を基にTFTを作製すると、前記TFTの電気的特性のばらつきは少なくなり、特性も向上する。
[実施例3]
非晶質半導体膜として非晶質珪素膜を用い、非晶質珪素膜に金属元素を導入して熱処理を施した後にレーザアニールを行う際に、自然酸化膜を除去した後に硫酸過水を用いて半導体膜の酸化処理を行ってからレーザアニールを行い、不純物汚染の低減された結晶質珪素膜を作製する方法について図2を用いて説明する。
【0100】
実施例1と同様の方法で図2(a)に示すように基板101に窒化酸化珪素膜102、非晶質珪素膜103を成膜し、前記非晶質珪素膜103上に結晶化を促進する元素を含有させた溶液を塗布する。次に、基板を温度500℃の窒素雰囲気に1時間、更に温度550℃の窒素雰囲気に4時間の加熱を行った。前記加熱処理により図2(b)に示すように結晶性を有する珪素膜104が得られる。
【0101】
次に、レーザアニールの前処理として、フッ酸処理を行い図2(c)に示すように結晶質珪素膜表面の自然酸化膜105を取り除き、その後硫酸過水を5〜60秒程度塗布することによる酸化処理を行うことによって図2(d)に示すように1〜2nm程度の酸化珪素膜106を形成する。この酸化珪素膜106は珪素膜104表面を被覆し不純物汚染を低減する効果を有する。本実施例では、硫酸過水として容積比H2SO4:H22:H2O=95:31:74の液を用い、液温は60〜80℃程度である。この後、実施例1と同様の方法でXeClエキシマレーザにより、図2(e)に示すように窒素雰囲気中でレーザビームを照射してレーザアニールを行う。
【0102】
以上のような方法で不純物汚染の低減された結晶質珪素膜を作製し、前記結晶性珪素膜を基にTFTを作製すると、前記TFTの電気的特性のばらつきは少なくなり、特性も向上する。
[実施例4]
レーザアニールの前処理として自然酸化膜を除去した後にオゾン水を用いて半導体膜の酸化処理を行ってからレーザアニールを行い、さらにフッ酸処理を施した後、窒素雰囲気にてレーザアニールを行うことにより膜表面のリッジの高さが低減された結晶質珪素膜を作製する方法について図4を用いて説明する。
【0103】
実施例1と同様の方法で図4(a)に示すように基板111に窒素酸化珪素膜112、非晶質珪素膜113を成膜し、前記非晶質珪素膜113上に結晶化を促進する元素を含有させた溶液を塗布する。次に、基板を温度500℃の窒素雰囲気に1時間、更に温度550℃の窒素雰囲気に4時間の加熱を行った。前記加熱処理により図4(b)に示すように結晶性を有する珪素膜114が得られる。
【0104】
実施例1と同様の方法でレーザアニールの前処理として、フッ酸処理を行い図4(c)に示すように自然酸化膜115を取り除き、その後オゾン水処理をすることによって図4(d)に示すように酸化珪素膜116を形成する。
【0105】
この後、実施例1と同様の方法でXeClエキシマレーザにより、図4(e)に示すように窒素雰囲気中でレーザビームを照射してレーザアニールを行う。
【0106】
次に、再度フッ酸処理を行って酸化珪素膜を除去し図4(f)に示すように結晶質珪素膜117を露出させた後、図4(g)に示すように酸素濃度20ppm以下の窒素雰囲気中でレーザビームを照射してレーザアニールを行う。このレーザアニールにより珪素膜117表面のリッジの高さが低減される。
【0107】
以上のような方法で膜表面のリッジの高さが低減された結晶質半導体膜を作製し、前記結晶性半導体膜を基にTFTを作製すると、前記TFTの電気的特性が向上する。
[実施例5]
本実施例では、本明細書で開示する発明を実施する際に利用されるレーザ処理装置を示す。酸化処理としてオゾン水処理を用いる場合について図5を用いて説明する。図5はレーザ処理装置の上面図である。
【0108】
121で示されるのは、基板(試料)を搬入搬出するための搬入搬出室であり、レーザビームを照射する対象の珪素膜や作製工程途中の状態の薄膜トランジスタが形成された基板が多数枚カセット122に収納された状態で納められている。基板の搬入搬出室121に基板を外部から出し入れする際には、基板を収納したカセット122毎移動が行われる。
【0109】
123で示されるのは、基板を装置内において搬送するための搬送室であり、基板を一枚ずつ搬送するためのロボットアーム124を備えている。
【0110】
また、125は基板の位置合わせ用のアライメント手段であり、ロボットアームと基板との位置合わせを正確に行うための機能を有する。
【0111】
126で示される室は、レーザビームを基板に対して照射するための室である。この室では、レーザ照射装置から照射されたレーザビームを合成石英の窓を介して、基板が置かれるステージ127上に配置された基板上に照射することができる。ステージ127は、矢印で示されるように、1次元方向に移動する機能を有している。
【0112】
レーザ照射装置は、例えばXeClエキシマレーザを発振する機能を有し、図3に示すような光学系を内蔵している。この図3に示す光学系を通ることにより、レーザビームは、幅数mm〜数cm、長さ数十cmの線状ビームに整形される。
【0113】
128で示される室は、スピナーにより基板にフッ酸処理を施すための酸化膜除去室である。スピナー131は基板を支持するためのチャック機構を有し、100〜3000rpmの指定された回転数で回転させることができる。また、フッ酸及び純水を吐出し基板に噴射するための複数の薬液ノズル132を有している。
【0114】
129で示される室は、基板にオゾン水による酸化処理を施すための酸化処理室である。スピナー139は基板を支持するためのチャック機構を有し、100〜3000rpmの指定された回転数で回転させることができる。また、オゾン水及び純水を吐出し基板に噴射するための複数の薬液ノズル140を有している。有機物を除去し酸化膜を形成する手段としては、薬液ノズルに限定されずUV光を照射する手段でもよい。
【0115】
130で示される室は、基板を加熱するための加熱室であり、ステージ133には抵抗加熱手段が内蔵されており、基板を所定の温度に加熱することができる。
【0116】
各室は密閉された構造を有し、排気系によって減圧状態、あるいは高真空状態とすることができる。各排気系には、独立して真空ポンプが備えられている。また各室には、必要とする気体(例えば不活性気体)を供給するためのガス供給系を備えている。また各室は、ゲートバルブ134〜138を備えており、各室の気密性を独立して高める構成となっている。
【0117】
また、酸化処理としてオゾン水を用いる場合には酸化膜除去室128に有機物を除去し酸化膜を形成する手段として、例えばオゾン水を吐出し基板に噴射するための薬液ノズルを加えることにより、酸化膜除去室128と酸化処理室129を同一の室で兼ねることができ、室の数を減らしスループットも向上させることができる。
[実施例6]
本実施例は、レーザアニールの前処理としてフッ酸処理により自然酸化膜を除去した後にオゾン水を用いて半導体膜の酸化処理を行ってからレーザアニールを行う際に、実施例5に示したレーザ処理装置を用いて自然酸化膜除去と半導体膜の酸化処理とレーザアニールの工程の間、酸素濃度20ppm以下の窒素雰囲気に基板が保持される場合について図6を用いて説明する。
【0118】
実施例1と同様の方法で図6(a)に示すように基板141に窒化酸化珪素膜142、非晶質珪素膜143を成膜し、前記非晶質珪素膜143上に結晶化を促進する元素を含有させた溶液を塗布する。次に、基板を温度500℃の窒素雰囲気に1時間、更に温度550℃の窒素雰囲気に4時間の加熱を行った。前記加熱処理により図6(b)に示すように結晶性を有する珪素膜144が得られる。
【0119】
次に、実施例5で示したレーザ処理装置を用いてレーザアニール前処理及びレーザアニール処理を行う。図5はレーザ処理装置の上面図である。ゲートバルブは全て閉鎖されている状態とし、各室は酸素濃度20ppm以下の窒素雰囲気に保たれている状態とする。
【0120】
まず、図6(b)の状態を有する基板が多数枚収納されたカセット122を基板の搬入搬出室121に収納する。次に、搬入搬出室121を酸素濃度20ppm以下の窒素雰囲気とする。
【0121】
そして、ゲートバルブ134を開け、ロボットアーム124によって、1枚の基板をカセット122から取り出し、搬送室123に移送し、ゲートバルブ134を閉める。さらにゲートバルブ135を開けロボットアーム124に保持された基板を酸化膜除去室128に移送し、ゲートバルブ135を閉める。
【0122】
酸化膜除去室128では基板を酸素濃度20ppm以下の窒素雰囲気に保持した状態で、スピナーにより600rpmで基板を回転しながらフッ酸を塗布し図6(c)に示すように自然酸化膜145を取り除き、純水洗浄後、回転数を2500rpmにして基板を乾燥させる。その後、ゲートバルブ135を開け、基板をロボットアーム124によって搬送室123に移送し、ゲートバルブ135を閉める。そして、ゲートバルブ137を開け、ロボットアーム124に保持された基板を酸化処理室129に移送し、ゲートバルブ137を閉める。
【0123】
酸化処理室129では基板を酸素濃度20ppm以下の窒素雰囲気に保持した状態で、スピナーにより500rpmで基板を回転しながら、オゾン濃度6〜15mg/lのオゾン水を用いて20〜40秒程度のオゾン水処理をすることによって図6(d)に示すように10〜20Å程度の酸化珪素膜146を形成する。この酸化珪素膜146は珪素膜表面144を被覆し不純物汚染を低減する効果を有する。
【0124】
酸化処理後、ゲートバルブ137を開け、基板をロボットアーム124によって搬送室123に移送し、ゲートバルブ137を閉める。この後、基板を加熱室130に移送し、基板を加熱する手段を有するステージ133により基板を加熱して基板上の残留水分を乾燥させてもよい。そして、ゲートバルブ136を開け、基板をロボットアーム124によってレーザビームを照射するための室126に移送し、ゲートバルブ136を閉める。
【0125】
レーザビームは線状を有するものを用い、その線状のレーザビームの幅方向に基板ステージ127を動かすことにより、所定の面積に対してレーザビームを照射する。ここでは、図6(e)の状態において、図面の基板右端から左端へと、レーザビームがスイープされるように基板ステージ127を移動させレーザビームを照射する。ここでの基板ステージ127の移動速度は1mm/秒とする。
【0126】
レーザビームの照射終了後、ゲートバルブ136を開け、基板をロボットアーム124によって搬送室123に移送し、ゲートバルブ136を閉める。そしてゲートバルブ134を開け、基板を搬入搬出室121内のカセット122に収納し、ゲートバルブ134を閉める。
【0127】
上記の動作を繰り返すことにより、搬入搬出室121内のカセット122に収納された複数の基板全てに対してフッ酸処理、酸化処理及びレーザビームの照射を行うことができる。そして全ての基板に対するフッ酸処理、酸化処理及びレーザビームの照射が終了後、カセット122に収納された基板をカセット毎基板の搬入搬出室121から装置の外部に取り出す。
【0128】
このようにして作製された珪素膜をTFTの活性層とすれば、TFTの電気的特性のばらつきは少なくなり、特性も向上する。
[実施例7]
本実施例は、レーザアニールの前処理として自然酸化膜を除去した後にオゾン水を用いて半導体膜の酸化処理を行ってからレーザアニールを行い、さらにフッ酸処理を施した後、窒素雰囲気にてレーザアニールを行う際に、実施例5に示したレーザ処理装置を用いて自然酸化膜除去と半導体膜の酸化処理とレーザアニールとフッ酸処理とレーザアニールの工程の間、酸素濃度20ppm以下の窒素雰囲気に基板が保持される場合について図7を用いて説明する。
【0129】
実施例1と同様の方法で図7(a)に示すように基板151に窒化酸化珪素膜152、非晶質珪素膜153を成膜し、前記非晶質珪素膜153上に結晶化を促進する元素を含有させた溶液を塗布する。次に、基板を温度500℃の窒素雰囲気に1時間、更に温度550℃の窒素雰囲気に4時間の加熱を行った。前記加熱処理により図7(b)に示すように結晶性を有する珪素膜154が得られる。
【0130】
次に、実施例5で示したレーザ処理装置を用いてレーザアニール前処理及びレーザアニール処理を行う。図5はレーザ処理装置の上面図である。ゲートバルブは全て閉鎖されている状態とし、各室は酸素濃度20ppm以下の窒素雰囲気に保たれている状態とする。
【0131】
まず、図7(b)の状態を有する基板が多数枚収納されたカセット122を基板の搬入搬出室121に収納する。次に、搬入搬出室121を酸素濃度20ppm以下の窒素雰囲気とする。
【0132】
そして、ゲートバルブ134を開け、ロボットアーム124によって、1枚の基板をカセット122から取り出し、搬送室123に移送し、ゲートバルブ134を閉める。さらにゲートバルブ135を開けロボットアーム124に保持された基板を酸化膜除去室128に移送し、ゲートバルブ135を閉める。
【0133】
酸化膜除去室128では基板を酸素濃度20ppm以下の窒素雰囲気に保持した状態で、スピナーにより600rpmで基板を回転しながらフッ酸を塗布し図7(c)に示すように自然酸化膜155を取り除き、純水洗浄後、回転数を2500rpmにして基板を乾燥させる。その後、ゲートバルブ135を開け、基板をロボットアーム124によって搬送室123に移送し、ゲートバルブ135を閉める。そして、ゲートバルブ137を開け、ロボットアーム124に保持された基板を酸化処理室129に移送し、ゲートバルブ137を閉める。
【0134】
酸化処理室129では基板を酸素濃度20ppm以下の窒素雰囲気に保持した状態で、スピナーにより500rpmで基板を回転しながら、オゾン濃度6〜15mg/lのオゾン水を用いて20〜40秒程度のオゾン水処理をすることによって図7(d)に示すように10〜20Å程度の酸化珪素膜156を形成する。この酸化珪素膜156は珪素膜表面154を被覆し不純物汚染を低減する効果を有する。
【0135】
酸化処理後、ゲートバルブ137を開け、基板をロボットアーム124によって搬送室123に移送し、ゲートバルブ137を閉める。この後、基板を加熱室130に移送し、基板を加熱する手段を有するステージ133により基板を加熱して基板上の残留水分を乾燥させてもよい。そして、ゲートバルブ136を開け、基板をロボットアーム124によってレーザビームを照射するための室126に移送し、ゲートバルブ136を閉める。
【0136】
レーザビームは線状を有するものを用い、その線状のレーザビームの幅方向に基板ステージ127を動かすことにより、所定の面積に対してレーザビームを照射する。ここでは、図7(e)の状態において、図面の基板右端から左端へと、レーザビームがスイープされるように基板ステージ127を移動させレーザビームを照射する。ここでの基板ステージ127の移動速度は1mm/秒とする。
【0137】
レーザビームの照射終了後、ゲートバルブ136を開け、基板をロボットアーム124によって搬送室123に移送し、ゲートバルブ136を閉める。そしてゲートバルブ135を開け、ロボットアーム124に保持された基板を酸化膜除去室128に移送し、ゲートバルブ135を閉める。
【0138】
酸化膜除去室128では基板を酸素濃度20ppm以下の窒素雰囲気に保持した状態で、再度フッ酸処理を行って酸化珪素膜を取り除き図7(f)に示すように結晶質珪素膜157を露出させる。その後、ゲートバルブ135を開け、基板をロボットアーム124によって搬送室123に移送し、ゲートバルブ135を閉める。この後、基板を加熱室130に移送し、基板を加熱する手段を有するステージ133により基板を加熱して基板上の残留水分を乾燥させてもよい。そして、ゲートバルブ136を開け、基板をロボットアーム124によってレーザビームを照射するための室126に移送し、ゲートバルブ136を閉める。
【0139】
レーザ室126では図7(g)の状態において、図面の基板右端から左端へと、レーザビームがスイープされるように基板ステージ127を移動させレーザビームを照射する。ここでの基板ステージ127の移動速度は1mm/秒とする。
【0140】
レーザビームの照射終了後、ゲートバルブ136を開け、基板をロボットアーム124によって搬送室123に移送し、ゲートバルブ136を閉める。そしてゲートバルブ134を開け、基板を搬入搬出室121内のカセット122に収納し、ゲートバルブ134を閉める。
【0141】
上記の動作を繰り返すことにより、搬入搬出室121内のカセット122に収納された複数の基板全てに対してフッ酸処理と酸化処理とレーザビームの照射とフッ酸処理とレーザビームの照射を行うことができる。そして全ての基板に対するフッ酸処理と酸化処理とレーザビームの照射とフッ酸処理とレーザビームの照射が終了後、カセット122に収納された基板をカセット毎基板の搬入搬出室121から装置の外部に取り出す。
【0142】
このようにして作製された珪素膜をTFTの活性層とすれば、TFTの電気的特性のばらつきは少なくなり、特性も向上する。
[実施例8]
本実施例ではアクティブマトリクス基板の作製方法について図8〜図11を用いて説明する。本明細書ではCMOS回路、及び駆動回路と、画素TFT、保持容量とを有する画素部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【0143】
図8(A)に示すように本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板350を用いる。なお、基板350としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【0144】
次いで、基板350上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜351を形成する。本実施例では下地膜351として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜351の一層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜351aを10〜200nm(好ましくは50〜100nm)形成する。本実施例では、膜厚50nmの酸化窒化珪素膜351a(組成比Si=32%、O=27%、N=24%、H=17%)を形成した。次いで、下地膜351の2層目としては、プラズマCVD法を用い、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜351bを50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。本実施例では、膜厚100nmの酸化窒化珪素膜351b(組成比Si=32%、O=59%、N=7%、H=2%)を形成する。
【0145】
次いで、下地膜上に半導体膜352を形成する。半導体膜352は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により25〜80nm(好ましくは30〜60nm)の厚さで成膜する。前記半導体膜352としては、非晶質半導体膜や微結晶半導体膜、結晶質半導体膜などがある。本実施例では、プラズマCVD法を用い、55nmの非晶質珪素膜を成膜する。
【0146】
続いて、非晶質半導体膜にニッケル、パラジウム、または鉛等の元素を微量に導入する。導入の方法は、プラズマ処理や蒸着、イオン注入、スパッタ法、溶液塗布等を利用すればよい。前記導入の後、例えば550℃の窒素雰囲気に4時間、非晶質半導体を置くと、特性の良好な結晶質半導体膜が得られる。結晶化に最適な加熱温度や加熱時間等は、前記元素の導入量や、非晶質半導体膜の状態による。本実施例では、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化(500℃、1時間)を行なった後、熱結晶化(550℃、4時間)を行なって結晶質珪素膜を形成する。
【0147】
さらに、本発明のレーザアニール前処理方法およびレーザアニール処理方法を適用したレーザ結晶化法により得られた結晶質半導体膜を所望の形状にパターニングして、半導体層402〜406を形成する。
【0148】
レーザ結晶化法において、パルス発振型または連続発振型のエキシマレーザやYAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、Ti:サファイアレーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数300Hzとし、レーザーエネルギー密度を100〜700mJ/cm2(代表的には200〜300mJ/cm2)とする。また、YAGレーザを用いる場合にはその第2高調波を用いパルス発振周波数1〜300Hzとし、レーザーエネルギー密度を300〜1000mJ/cm2 (代表的には350〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線状に集光したレーザ光を基板全面に渡って照射し、この時の線状ビームの重ね合わせ率(オーバーラップ率)を50〜98%として行なってもよい。
【0149】
本実施例では、実施例1と同様の方法でレーザアニールの前処理として、フッ酸処理(エッチング処理)を行い組成や膜厚の制御されていない自然酸化膜および局在化した金属元素を取り除き、その後オゾン濃度6〜15mg/lのオゾン水を用いてスピンコートにより500rpmで20〜40秒程度のオゾン水による酸化処理をすることにより10〜20Å程度の酸化珪素膜を形成する。
この後、実施例1と同様の方法でラムダ社のXeClエキシマレーザ(波長308nm、パルス幅30ns)L3308を使用して窒素雰囲気中でレーザビームを照射してレーザアニールを行う。このレーザ発振器はパルス発振レーザを発し、500mJ/パルスのエネルギーを出す能力を持っている。レーザビームのサイズは、レーザビームの出口で10×30mm(共にビームプロファイルにおける半値幅)である。前記XeClエキシマレーザを用い、図3のような光学系を経てレーザビームを線状ビームに加工し、レーザアニールを行う。
そして、この結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層402〜406を形成する。
【0150】
また、半導体層402〜406を形成した後、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行なってもよい。
【0151】
次いで、半導体層402〜406を覆うゲート絶縁膜407を形成する。ゲート絶縁膜407はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0152】
また、酸化珪素膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【0153】
次いで、ゲート絶縁膜407上に膜厚20〜100nmの第1の導電膜408と、膜厚100〜400nmの第2の導電膜409とを積層形成する(図8(B))。本実施例では、膜厚30nmのTaN膜からなる第1の導電膜408と、膜厚370nmのW膜からなる第2の導電膜409を積層形成した。TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、W膜は、Wのターゲットを用いたスパッタ法で形成した。その他に6フッ化タングステン(WF6)を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW(純度99.9999%)のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができた。
【0154】
なお、本実施例では、第1の導電膜408をTaN、第2の導電膜409をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。また、第1の導電膜をタンタル(Ta)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化チタン(TiN)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。
【0155】
次に、フォトリソグラフィ法を用いてレジストからなるマスク410〜415を形成し、電極及び配線を形成するための第1のエッチング処理を行なう。第1のエッチング処理では第1及び第2のエッチング条件で行なう。(図8(C))本実施例では第1のエッチング条件として、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業(株)製のICPを用いたドライエッチング装置(Model E645−□ICP)を用いた。基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。
【0156】
この後、レジストからなるマスク410〜415を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
【0157】
上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層417〜422(第1の導電層417a〜422aと第2の導電層417b〜422b)を形成する。416はゲート絶縁膜であり、第1の形状の導電層417〜422で覆われない領域は20〜50nm程度エッチングされ薄くなった領域が形成される。
【0158】
次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行なう。(図8(D))ここでは、エッチングガスにCF4とCl2とO2とを用い、W膜を選択的にエッチングする。この時、第2のエッチング処理により第2の導電層428b〜433bを形成する。一方、第1の導電層417a〜422aは、ほとんどエッチングされず(428a〜433a)、第2の形状の導電層428〜433を形成する。
【0159】
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層にn型を付与する不純物元素を低濃度に添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を1×1013〜5×1014/cm2とし、加速電圧を40〜80keVとして行なう。本実施例ではドーズ量を1.5×1013/cm2とし、加速電圧を60keVとして行なう。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いる。この場合、導電層428〜433がn型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域423〜427が形成される。不純物領域423〜427には1×1018〜1×1020/cm3の濃度範囲でn型を付与する不純物元素を添加する。
レジストからなるマスクを除去した後、新たにレジストからなるマスク434a〜434cを形成して第1のドーピング処理よりも高い加速電圧で第2のドーピング処理を行なう。イオンドープ法の条件はドーズ量を1×1013〜1×1015/cm2とし、加速電圧を60〜120keVとして行なう。ドーピング処理は第2の導電層428b〜432bを不純物元素に対するマスクとして用い、第1の導電層のテーパー部の下方の半導体層に不純物元素が添加されるようにドーピングする。続いて、第2のドーピング処理より加速電圧を下げて第3のドーピング処理を行なって図9(A)の状態を得る。イオンドープ法の条件はドーズ量を1×1015〜1×1017/cm2とし、加速電圧を50〜100keVとして行なう。第2のドーピング処理および第3のドーピング処理により、第1の導電層と重なる低濃度不純物領域436、442、448には1×1018〜5×1019/cm3の濃度範囲でn型を付与する不純物元素を添加され、高濃度不純物領域435、438、441、444、447には1×1019〜5×1021/cm3の濃度範囲でn型を付与する不純物元素を添加される。
【0160】
もちろん、適当な加速電圧を選ぶことで、第2のドーピング処理および第3のドーピング処理で形成される低濃度不純物領域および高濃度不純物領域を、1回のドーピング処理で行なうことも可能である。
【0161】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク450a〜450cを形成して第4のドーピング処理を行なう。この第4のドーピング処理により、pチャネル型TFTの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域451、453〜455、457、459、460を形成する。第2の導電層428a〜432aを不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域451、453〜455、457、459、460はジボラン(B26)を用いたイオンドープ法で形成する。(図9(B))この第4のドーピング処理の際には、nチャネル型TFTを形成する半導体層はレジストからなるマスク450a〜450cで一部覆われている。第1乃至3のドーピング処理によって、不純物領域438、439にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度を1×1019〜5×1021atoms/cm3となるようにドーピング処理することにより、pチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【0162】
以上までの工程で、それぞれの半導体層に不純物領域が形成される。
【0163】
次いで、レジストからなるマスク450a〜450cを除去して第1の層間絶縁膜461を形成する。この第1の層間絶縁膜461としては、プラズマCVD法またはスパッタ法を用い、厚さを100〜200nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化珪素膜を形成した。勿論、第1の層間絶縁膜461は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0164】
次いで、図9(C)に示すように、加熱処理を行なって、半導体層の結晶性の回復、それぞれの半導体層に添加された不純物元素の活性化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜550℃で行えばよく、本実施例では550℃、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。
【0165】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域435、438、441、444、447を結晶化する。そのため、前記不純物領域前記金属元素がゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【0166】
また、第1の層間絶縁膜を形成する前に加熱処理を行なっても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(珪素を主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行なうことが好ましい。
【0167】
そして、加熱処理(300〜550℃で1〜12時間の熱処理)を行なうと水素化を行なうことができる。この工程は第1の層間絶縁膜461に含まれる水素により半導体層のダングリングボンドを終端する工程である。第1の層間絶縁膜の存在に関係なく半導体層を水素化することができる。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)や、3〜100%の水素を含む雰囲気中で300〜450℃で1〜12時間の加熱処理を行っても良い。
【0168】
また、活性化処理としてレーザアニール法を用いる場合には、上記水素化を行った後、エキシマレーザやYAGレーザ等のレーザビームを照射することが望ましい。
【0169】
次いで、第1の層間絶縁膜461上に無機絶縁膜材料または有機絶縁物材料から成る第2の層間絶縁膜462を形成する。本実施例では、膜厚1.6μmのアクリル樹脂膜を形成したが、粘度が10〜1000cp、好ましくは40〜200cpのものを用いる。また、第2の層間絶縁膜462として表面が平坦化する膜を用いてもよい。
【0170】
そして、駆動回路506において、各不純物領域とそれぞれ電気的に接続する配線463〜467を形成する。なお、これらの配線は、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜をパターニングして形成する。(図10)
また、画素部507においては、画素電極470、ゲート配線469、接続電極468を形成する。この接続電極468によりソース配線(443aと443bの積層)は、画素TFT504と電気的な接続が形成される。また、ゲート配線469は、画素TFTのゲート電極と電気的な接続が形成される。また、画素電極470は、画素TFTのドレイン領域と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層406と電気的な接続が形成される。また、画素電極470としては、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。なお、画素電極470としてITOのような透明導電膜を用いることができる。
【0171】
以上の様にして、nチャネル型TFT501とpチャネル型TFT502からなるCMOS回路508、及びnチャネル型TFT503を有する駆動回路506と、画素TFT504、保持容量505とを有する画素部507を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【0172】
駆動回路506のnチャネル型TFT501はチャネル形成領域437、ゲート電極の一部を構成する第1の導電層428aと重なる低濃度不純物領域436(GOLD領域)、ソース領域またはドレイン領域として機能する高濃度不純物領域452と、n型を付与する不純物元素およびp型を付与する不純物元素が導入された不純物領域451を有している。このnチャネル型TFT501と電極466で接続してCMOS回路508を形成するpチャネル型TFT502にはチャネル形成領域440、ソース領域またはドレイン領域として機能する高濃度不純物領域454と、n型を付与する不純物元素およびp型を付与する不純物元素が導入された不純物領域453及び454を有している。また、nチャネル型TFT503にはチャネル形成領域443、ゲート電極の一部を構成する第1の導電層430aと重なる低濃度不純物領域442(GOLD領域)、ソース領域またはドレイン領域として機能する高濃度不純物領域456と、n型を付与する不純物元素およびp型を付与する不純物元素が導入された不純物領域455を有している。
【0173】
画素部の画素TFT504にはチャネル形成領域446、ゲート電極の外側に形成される低濃度不純物領域445(LDD領域)、ソース領域またはドレイン領域として機能する高濃度不純物領域458と、n型を付与する不純物元素およびp型を付与する不純物元素が導入された不純物領域457を有している。また、保持容量505の一方の電極として機能する半導体層には、n型を付与する不純物元素およびp型を付与する不純物元素が添加されている。保持容量505は、絶縁膜416を誘電体として、電極(432aと432bの積層)と、半導体層とで形成している。
本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【0174】
また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図11に示す。なお、図8〜図11に対応する部分には同じ符号を用いている。図10中の鎖線A−A’は図11中の鎖線A―A’で切断した断面図に対応している。また、図10中の鎖線B−B’は図11中の鎖線B―B’で切断した断面図に対応している。
【0175】
なお、本実施例は実施例1〜4及び実施例6〜7のいずれか一と自由に組み合わせることが可能である。
[実施例9]
本実施例では、実施例8で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図12を用いる。
【0176】
まず、実施例8に従い、図10の状態のアクティブマトリクス基板を得た後、図10のアクティブマトリクス基板上、少なくとも画素電極470上に配向膜567を形成しラビング処理を行なう。なお、本実施例では配向膜567を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ572を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【0177】
次いで、対向基板569を用意する。次いで、対向基板569上に着色層570、571、平坦化膜573を形成する。赤色の着色層と青色の着色層とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【0178】
本実施例では、実施例8に示す基板を用いている。従って、実施例8の画素部の上面図を示す図11では、少なくともゲート配線469と画素電極470の間隙と、ゲート配線469と接続電極468の間隙と、接続電極468と画素電極470の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【0179】
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【0180】
次いで、平坦化膜573上に透明導電膜からなる対向電極576を少なくとも画素部に形成し、対向基板の全面に配向膜574を形成し、ラビング処理を施した。
【0181】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材568で貼り合わせる。シール材568にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料575を注入し、封止剤(図示せず)によって完全に封止する。液晶材料575には公知の液晶材料を用いれば良い。このようにして図12に示す反射型液晶表示装置が完成する。なお、画素電極に透明導電膜を用いた場合には、透過型液晶表示装置を作ることも可能である。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板(図示しない)を貼りつけた。そして、公知の技術を用いてFPCを貼りつけた。
【0182】
また、本実施例は実施例1〜4及び実施例6〜8のいずれか一と自由に組み合わせることが可能であり、以上のようにして作製される液晶表示パネルは各種電気器具の表示部として用いることができる。
[実施例10]
本発明を適用して、本願発明を実施して形成されたCMOS回路や画素部は様々な電気光学装置(アクティブマトリクス型液晶ディスプレイともいう)に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電気器具全てに本発明を実施できる。
【0183】
その様な電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図13、図14及び図15に示す。
【0184】
図13(A)はパーソナルコンピュータであり、本体3001、画像入力部3002、表示部3003、キーボード3004等を含む。本発明を表示部3003に適用することができる。
【0185】
図13(B)はビデオカメラであり、本体3101、表示部3102、音声入力部3103、操作スイッチ3104、バッテリー3105、受像部3106等を含む。本発明を表示部3102に適用することができる。
【0186】
図13(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体3201、カメラ部3202、受像部3203、操作スイッチ3204、表示部3205等を含む。本発明は表示部3205に適用できる。
【0187】
図13(D)はゴーグル型ディスプレイであり、本体3301、表示部3302、アーム部3303等を含む。本発明は表示部3302に適用することができる。
【0188】
図13(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体3401、表示部3402、スピーカ部3403、記録媒体3404、操作スイッチ3405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行なうことができる。本発明は表示部3402に適用することができる。
【0189】
図13(F)はデジタルカメラであり、本体3501、表示部3502、接眼部3503、操作スイッチ3504、受像部(図示しない)等を含む。本発明を表示部3502に適用することができる。
【0190】
図14(A)はフロント型プロジェクターであり、投射装置3601、スクリーン3602等を含む。本発明は投射装置3601の一部を構成する液晶表示装置3808やその他の駆動回路に適用することができる。
【0191】
図14(B)はリア型プロジェクターであり、本体3701、投射装置3702、ミラー3703、スクリーン3704等を含む。本発明は投射装置2702の一部を構成する液晶表示装置3808やその他の駆動回路に適用することができる。
【0192】
なお、図14(C)は、図14(A)及び図14(B)中における投射装置3601、3702の構造の一例を示した図である。投射装置3601、3702は、光源光学系3801、ミラー3802、3804〜3806、ダイクロイックミラー3803、プリズム3807、液晶表示装置3808、位相差板3809、投射光学系3810で構成される。投射光学系3810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図14(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
【0193】
また、図14(D)は、図14(C)中における光源光学系3801の構造の一例を示した図である。本実施例では、光源光学系3801は、リフレクター2811、光源3812、レンズアレイ3813、3814、偏光変換素子2815、集光レンズ3816で構成される。なお、図14(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
【0194】
ただし、図14に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。
【0195】
図15(A)は携帯電話であり、本体3901、音声出力部3902、音声入力部3903、表示部3904、操作スイッチ3905、アンテナ3906等を含む。本発明を表示部3904に適用することができる。
【0196】
図15(B)は携帯書籍(電子書籍)であり、本体4001、表示部4002、4003、記憶媒体4004、操作スイッチ4005、アンテナ4006等を含む。本発明は表示部4002、4003に適用することができる。
【0197】
図15(C)はディスプレイであり、本体4101、支持台4102、表示部4103等を含む。本発明は表示部4103に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。
【0198】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は実施例1〜4及び実施例6〜10のどのような組み合わせからなる構成を用いても実現することができる。
【0199】
【本発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
(a)本発明により得られた結晶質半導体膜を基にTFTを作製すると、前記TFTの電気的特性のばらつきは少なくなる。
(b)本発明により得られた結晶質半導体膜を基にTFTを作製すると、前記TFTの電気的特性は向上される。
(c)本発明のレーザ処理装置を用いると、生産性及びスループットの低下を最小限に抑えることができる。
【図面の簡単な説明】
【図1】 (A)本発明の工程表
(B)本発明のTFT特性のレーザアニール前処理依存性を示す図。
【図2】 本実施形態1及び本実施例1〜3の作製工程を示す断面図。
【図3】 本発明のレーザビームを線状ビームに加工する光学系の上面図及び断面図。
【図4】 本実施形態2及び本実施例4の作製工程を示す断面図。
【図5】 本発明のレーザ処理装置の一例。
【図6】 本実施例6の作製工程を示す断面図。
【図7】 本実施例7の作製工程を示す断面図。
【図8】 実施例8の画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図9】 実施例8の画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図10】 実施例8の画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図11】 実施例8の画素部の画素を示す上面図。
【図12】 実施例9のアクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図13】 実施例10の電気機器の一例を示す図。
【図14】 実施例10の電気機器一例を示す図。
【図15】 実施例10の電気機器の一例を示す図。
【図16】 本発明の半導体膜のEBSP評価結果。
【図17】 従来のLPS膜のEBSP評価結果。
【図18】 本発明の半導体膜のSEM観察結果。
【図19】 本発明のS値とドメインサイズの関係。
【図20】 本発明の移動度とドメインサイズの関係。

Claims (12)

  1. 基板上に形成された非晶質半導体膜に金属元素を導入する第1の工程と、
    前記非晶質半導体膜に加熱処理を施し第1の結晶質半導体膜を形成する第2の工程と、
    前記第1の結晶質半導体膜表面に形成された酸化膜を除去する第3の工程と、
    前記第1の結晶質半導体膜に有機物除去効果のある酸化処理を施し酸化膜を形成する第4の工程と、
    前記第1の結晶質半導体膜に不活性雰囲気中にてレーザビームを照射して、大傾角粒界と小傾角粒界を含み、電流が流れる際に横切る粒界の数が、電流経路長1μmあたりに、前記大傾角粒界が1個以下かつ前記小傾角粒界が1個以上で有り、前記小傾角粒界は粒界における配向ずれが15°未満である第2の結晶質半導体膜を形成する第5の工程と、
    を有することを特徴とする半導体装置の作製方法。
  2. 基板上に形成された非晶質半導体膜に金属元素を導入する第1の工程と、
    前記非晶質半導体膜に加熱処理を施し第1の結晶質半導体膜を形成する第2の工程と、
    前記第1の結晶質半導体膜表面に形成された酸化膜を除去する第3の工程と、
    前記第1の結晶質半導体膜に有機物除去効果のある酸化処理を施し酸化膜を形成する第4の工程と、
    前記第1の結晶質半導体膜に酸素濃度20ppm以下の不活性気体雰囲気中にてレーザビームを照射して、大傾角粒界と小傾角粒界を含み、電流が流れる際に横切る粒界の数が、電流経路長1μmあたりに、前記大傾角粒界が1個以下かつ前記小傾角粒界が1個以上で有り、前記小傾角粒界は粒界における配向ずれが15°未満である第2の結晶質半導体膜を形成する第5の工程と、
    を有することを特徴とする半導体装置の作製方法。
  3. 基板上に形成された非晶質半導体膜に金属元素を導入する第1の工程と、
    前記非晶質半導体膜に加熱処理を施し第1の結晶質半導体膜を形成する第2の工程と、
    前記第1の結晶質半導体膜表面に形成された酸化膜を除去する第3の工程と、
    前記第1の結晶質半導体膜に有機物除去効果のある酸化処理を施し酸化膜を形成する第4の工程と、
    前記第1の結晶質半導体膜に酸素濃度20ppm以下の不活性気体雰囲気中にてレーザビームを照射して、大傾角粒界と小傾角粒界を含み、電流が流れる際に横切る粒界の数が、電流経路長1μmあたりに、前記大傾角粒界が1個以下かつ前記小傾角粒界が1個以上で有り、前記小傾角粒界は粒界における配向ずれが15°未満である第2の結晶質半導体膜を形成する第5の工程と、
    前記第2の結晶質半導体膜表面に形成された酸化膜を除去する第6の工程と、
    前記第2の結晶質半導体膜に酸素濃度20ppm以下の不活性気体雰囲気中にてレーザビームを照射する第7の工程と、
    を有することを特徴とする半導体装置の作製方法。
  4. 請求項1乃至請求項3のいずれか一項において、前記第3の工程は、フッ酸により酸化膜を除去する工程であり、前記第4の工程は、オゾン水を塗布することにより酸化膜を形成する工程であることを特徴とする半導体装置の作製方法。
  5. 請求項1乃至請求項3のいずれか一項において、前記第3の工程は、フッ酸により酸化膜を除去する工程であり、前記第4の工程は、UV光を照射することにより酸化膜を形成する工程であることを特徴とする半導体装置の作製方法。
  6. 請求項1乃至請求項3のいずれか一項において、前記第3の工程は、フッ酸により酸化膜を除去する工程であり、前記第4の工程は、硫酸過水を塗布することにより酸化膜を形成する工程であることを特徴とする半導体装置の作製方法。
  7. 請求項1乃至請求項3のいずれか一項において、前記不活性気体雰囲気は、窒素、水素または希ガスのいずれかであることを特徴とする半導体装置の作製方法。
  8. 請求項1乃至請求項3のいずれか一項において、前記金属元素は、Ni、Pd、Pt、Cu、Ag、Au、Al、In、SnまたはPdから選ばれた一種または複数種類の元素であることを特徴とする半導体装置の作製方法。
  9. 請求項1乃至請求項3のいずれか一項において、前記金属元素は、8族、11族、13族、14族または15族元素から選ばれた一種または複数種類の元素であることを特徴とする半導体装置の作製方法。
  10. 請求項1乃至請求項3のいずれか一項において、前記非晶質半導体膜とは、非晶質珪素膜であることを特徴とする半導体装置の作製方法。
  11. 請求項1乃至請求項3のいずれか一項において、前記第1の結晶質半導体膜とは、結晶質珪素膜であることを特徴とする半導体装置の作製方法。
  12. 請求項1乃至請求項3のいずれか一項において、前記第2の結晶質半導体膜とは、結晶質珪素膜であることを特徴とする半導体装置の作製方法。
JP2002142264A 2001-05-18 2002-05-17 半導体装置の作製方法 Expired - Fee Related JP4522642B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002142264A JP4522642B2 (ja) 2001-05-18 2002-05-17 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-148635 2001-05-18
JP2001148635 2001-05-18
JP2002142264A JP4522642B2 (ja) 2001-05-18 2002-05-17 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003037064A JP2003037064A (ja) 2003-02-07
JP2003037064A5 JP2003037064A5 (ja) 2005-09-22
JP4522642B2 true JP4522642B2 (ja) 2010-08-11

Family

ID=26615307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002142264A Expired - Fee Related JP4522642B2 (ja) 2001-05-18 2002-05-17 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4522642B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522904B2 (ja) * 2004-04-19 2010-08-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006066908A (ja) * 2004-07-30 2006-03-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7799658B2 (en) * 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060551A (ja) * 1999-08-19 2001-03-06 Fujitsu Ltd 半導体装置の製造方法
JP2001094110A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 薄膜トランジスタ装置、薄膜トランジスタ装置の製造方法、液晶表示装置及び、液晶表示装置用アクティブマトリクス基板の製造方法
JP2002100568A (ja) * 2000-09-25 2002-04-05 Hitachi Ltd 薄膜半導体素子及びその製造方法
JP2002141510A (ja) * 2000-11-01 2002-05-17 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機el表示装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060551A (ja) * 1999-08-19 2001-03-06 Fujitsu Ltd 半導体装置の製造方法
JP2001094110A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 薄膜トランジスタ装置、薄膜トランジスタ装置の製造方法、液晶表示装置及び、液晶表示装置用アクティブマトリクス基板の製造方法
JP2002100568A (ja) * 2000-09-25 2002-04-05 Hitachi Ltd 薄膜半導体素子及びその製造方法
JP2002141510A (ja) * 2000-11-01 2002-05-17 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機el表示装置およびその製造方法

Also Published As

Publication number Publication date
JP2003037064A (ja) 2003-02-07

Similar Documents

Publication Publication Date Title
KR100817879B1 (ko) 반도체장치 제작방법
US7384828B2 (en) Semiconductor film, semiconductor device and method of their production
US7217952B2 (en) Method of manufacturing a semiconductor device and semiconductor manufacturing apparatus
JP4850858B2 (ja) 半導体装置の作製方法
US7998845B2 (en) Semiconductor device and method of manufacturing the same
JP4439789B2 (ja) レーザ照射装置、並びに半導体装置の作製方法
JP2002324808A (ja) 半導体装置およびその作製方法
US20050151132A1 (en) Semiconductor device and method of manufacturing the same
US7199027B2 (en) Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP4230160B2 (ja) 半導体装置の作製方法
JP4522642B2 (ja) 半導体装置の作製方法
JP4558140B2 (ja) 半導体装置の作製方法
JP5063461B2 (ja) El表示装置
JP2002359191A (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP5063803B2 (ja) El表示装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP4346852B2 (ja) 半導体装置の作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP5078201B2 (ja) 半導体装置の作製方法
JP2002359196A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050415

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100526

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees