JP2002100568A - 薄膜半導体素子及びその製造方法 - Google Patents
薄膜半導体素子及びその製造方法Info
- Publication number
- JP2002100568A JP2002100568A JP2000295425A JP2000295425A JP2002100568A JP 2002100568 A JP2002100568 A JP 2002100568A JP 2000295425 A JP2000295425 A JP 2000295425A JP 2000295425 A JP2000295425 A JP 2000295425A JP 2002100568 A JP2002100568 A JP 2002100568A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- semiconductor thin
- amorphous semiconductor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 105
- 238000000034 method Methods 0.000 title claims description 58
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 239000013078 crystal Substances 0.000 claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000002245 particle Substances 0.000 claims abstract description 12
- 230000001678 irradiating effect Effects 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 192
- 239000007864 aqueous solution Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000012298 atmosphere Substances 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- 238000002441 X-ray diffraction Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 88
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 77
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 67
- 238000002425 crystallisation Methods 0.000 abstract description 30
- 230000008025 crystallization Effects 0.000 abstract description 29
- 238000005224 laser annealing Methods 0.000 abstract description 27
- 238000012545 processing Methods 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000243 solution Substances 0.000 description 66
- 238000007654 immersion Methods 0.000 description 43
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 27
- 230000037230 mobility Effects 0.000 description 21
- 229910052739 hydrogen Inorganic materials 0.000 description 20
- 238000004140 cleaning Methods 0.000 description 14
- 238000000137 annealing Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000010703 silicon Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000004630 atomic force microscopy Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 239000011856 silicon-based particle Substances 0.000 description 5
- LFYJSSARVMHQJB-QIXNEVBVSA-N bakuchiol Chemical compound CC(C)=CCC[C@@](C)(C=C)\C=C\C1=CC=C(O)C=C1 LFYJSSARVMHQJB-QIXNEVBVSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000005871 repellent Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000002940 repellent Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000007619 statistical method Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000026407 Haya Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- JEGUKCSWCFPDGT-UHFFFAOYSA-N h2o hydrate Chemical compound O.O JEGUKCSWCFPDGT-UHFFFAOYSA-N 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000000391 spectroscopic ellipsometry Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
照射して結晶化を行い、基板面に平行な方向に(11
1)優先配向した結晶粒子の集合体であって、結晶粒子
の平均結晶粒径が300nm以下、その粒径の標準偏差
が平均粒径の30%以下、結晶表面の凹凸における標準
偏差が平均粒径の10%以下である多結晶シリコン膜を
形成する。 【解決手段】結晶化処理に先立ち、非晶質シリコン膜の
表面に形成された自然酸化膜をフッ酸溶液を用いて完全
に除去し、しかる後にH2O2溶液中に短時間浸漬させ
て、非晶質シリコン膜の表面に改めて極薄膜の酸化膜を
形成させる。その後、この酸化膜を介してレーザアニー
ル処理を施すことにより、結晶配向性が高く、かつ結晶
粒径のばらつきが少なくて、しかも表面突起の抑制され
た多結晶シリコン膜が実現する。
Description
に低温処理による結晶性シリコンを用いた薄膜トランジ
スタ素子及びその製造方法に関する。
タ素子を用いた液晶ディスプレイパネルがパーソナルコ
ンピュータや情報端末機器等の表示装置として広く活用
されている。
する情報量の迅速な処理に伴って、より高速で駆動可能
な薄膜トランジスタ素子の開発が望まれていた。
えば、(1)‘99最新液晶プロセス技術(日経BP社
刊,1999年)の54頁に記載されているように、ガ
ラス基板上にPE−CVD法(Plasma Enhancement-Che
mical Vapor Deposition Method)を用いて非晶質シリ
コン膜を形成した後、脱水素アニールの処理を行ない、
その後、チャンネル領域に対してボロン原子を添加して
からエキシマレーザアニール処理を施すことによって非
晶質シリコン膜の多結晶化を行い、結晶性シリコンの薄
膜トランジスタ素子を形成していた。
01号公報によれば、オゾン含有の溶液を用いて非晶質
シリコン膜を洗浄することによってその表面に酸化膜を
形成した後、改めてフッ酸水を用いてその酸化膜を除去
してから、レーザアニールを施すことによって非晶質シ
リコン膜の結晶化を行なうことが報告されている。
66号公報によれば、非晶質シリコン膜を湿式のエッチ
ングで自然酸化膜を除去した後、オゾン水あるいは過酸
化水素水で洗浄することによってその表面に酸化膜を形
成した後、レーザアニールを施すことによって非晶質シ
リコン膜の結晶化を行なうことが報告されている。
819号公報に記載された半導体装置及びその作製方法
では、基板上に非晶質シリコン膜を形成する際に、選択
的に結晶化を助長させる金属を添加することによって、
特定の結晶成長方向における成長を促し、その結果とし
て結晶性シリコン膜を形成していた。
ン膜を用いた薄膜トランジスタ素子において、一般にシ
リコン膜は多結晶シリコン膜であって、その結晶粒径と
電子移動度との間には密接な関係があり、結晶粒径が小
さくなるに従って、電子移動度も減少する。この原因の
一つは、多結晶シリコン膜中を移動するキャリア、即ち
電子が多結晶シリコン膜中に存在する粒界において散乱
されるためと考えられている。
ル処理を施すことによって多結晶シリコン膜を形成する
場合、レーザの照射エネルギー密度が小さい場合には十
分な結晶の成長が行なわれず、形成された多結晶シリコ
ンの粒径が100nm以下である場合が多いとされてい
る。
ば、非晶質シリコン膜へ照射するレーザのエネルギー密
度を大きくすることによって、100nm以上の結晶粒
を形成させることは可能であるが、結晶粒径の増大とと
もに結晶粒径のばらつきが大きくなり、その結果として
作製した多結晶シリコン膜の電気特性にばらつきが生じ
てしまうという問題があった。
リコン膜を成長させる場合、結晶粒界から50nm以上
の異常な突起が発生するという、プロセス上の大きな問
題があった。
ッ酸水を用いてその酸化膜を除去してからレーザアニー
ルを施すことによって、このレーザアニール処理に起因
した結晶粒界に関連した結晶の突起を防ぐことは可能で
ある。通常の場合においては、フッ酸水処理を行った後
に引き続き純水等を用いた洗浄処理を行なうことが必要
である。
非晶質シリコン表面は撥水性であるため、上記した洗浄
処理後の表面には数μm以下の細かい水滴が残留する。
そして、この水滴によって表面からシリコン原子が溶出
して、少なくとも50nm以上の突起を形成する。
晶シリコンを形成した後にもそのまま残留するため、次
工程であるフォトリソグラフィー工程において、この突
起が原因となってフォーカスずれを引き起こしたり、多
結晶シリコン膜上に積層させた絶縁膜の絶縁不良等の信
頼性を損ねる結果をもたらす。
ゾン水あるいは過酸化水素水を用いて非晶質シリコン膜
上に1〜3nmなる膜厚の酸化膜を施し、乾燥させた後
にレーザアニールを施すことが示されている。しかしな
がら、表面に形成された酸化膜の膜厚が大きいため、そ
のままレーザアニールを行なって多結晶シリコンを形成
しても、結晶粒界から50nm以上の異常な突起が発生
するという大きな問題があった。
は、結晶化を助長させる金属の添加よって、高い移動度
特性を示す(111)面配向の多結晶シリコン膜の形成
が可能である。しかしながら、上記した方法においては
新たに金属を添加するためのプロセスが必要であって、
製造工程がより複雑にならざるを得ないばかりでなく、
一般的には450℃以下という低温における結晶成長プ
ロセスでは、結晶の成長速度が極端に遅くなって、多結
晶シリコン薄膜トランジスタを用いた液晶ディスプレイ
の実現という社会の要望にもかかわらず、その生産性の
低下が大きな問題であった。
なく、かつ表面に突起の発生が抑制され、更に(11
1)結晶配向性に優れた高電子移動度を有する多結晶ポ
リシリコン膜を提供することにある。
に平行な方向である(111)面に優先配向させた結晶
粒子の集合体よりなる薄膜を作成し、また、この結晶粒
子の薄膜表面における平均結晶粒径が300nm以下で
ある薄膜Si、Ge、SiGe半導体素子を形成するこ
とにより達成される。
X線回折強度比を利用することが可能であり、基板面に
平行な面のX線回折測定を行った際の(111)面及び
(220)面におけるX線回折強度比I(111)/I
(220)が30以上とすることにより達成される。
径の30%以下とすることにより、結晶粒子の特性ばら
つきが小さく、安定な粒界を得ることが出来る。
10%以下に制御することによって、結晶粒界における
突起の形成を抑制した多結晶薄膜を形成することが出来
る。
1)面に配向させた柱状結晶の集合体を形成することに
より、結晶粒界における突起の小さいは多結晶薄膜を得
ることが可能である 本発明における上記した多結晶シリコン薄膜の平均電子
移動度を200cm2/v・s以上とし、上記した薄膜
を基板面に平行な方向に(111)面に優先配向させた
結晶粒子の集合体で構成し、この結晶粒子の薄膜表面に
おける平均結晶粒径がトランジスタのチャネル長の2%
以上とすることによって、高移動度を有する多結晶シリ
コン薄膜トランジスタが実現する。
晶質半導体薄膜を成膜し、薄膜表面の酸化膜厚を0.1
nm以上0.4nm以下に制御し、更に上記非晶質薄膜
をレーザ光により加熱して一部分乃至全部を結晶化する
ことによって、結晶性が高いにも係らず表面突起が抑制
された結晶性半導体薄膜を形成することが可能である。
上0.4nm以下に制御するためには、非晶質半導体薄
膜をHFを含む溶液に浸漬し、更に、H2O2を含む水溶
液に浸漬することによって達成される。
HFを含む水溶液に浸漬させて非晶質半導体薄膜の表面
に形成された酸化膜を除去し、更に酸素を含む雰囲気中
においてにUV光を照射する、または、オゾン水に浸漬
させることによって達成される。
リコンの場合を例にとって図面を用いて具体的に説明す
る。
晶シリコン薄膜の平面図であり、また図1Bは、その断
面図である。図1Aにおいて、多角形状のアイランド領
域は基板面に対して(111)面に優先配向させた多結
晶シリコン粒子1であって、その平均粒径が300nm
以下であり、かつその平均粒径の標準偏差が平均粒径の
30%以下になるように、後述の成長条件を制御して形
成されている。
シリコン薄膜4は柱状の多結晶シリコン粒子1からなる
集合体であって、各多結晶シリコン粒子1とが重なり合
う領域、即ち結晶粒界2において突起3が形成される。
そして、この突起3を含めて多結晶シリコン薄膜4の表
面における凹凸の標準偏差が、多結晶シリコン粒子1の
平均粒径の10%以下であるように制御されている。
ン薄膜4を形成するための概略工程を示す。
ーニング7059ガラスを用いた。このガラス基板上
に、良く知られた方法であるプラズマCVD法を用い
て、非晶質シリコン膜(膜厚50nm)を成膜する。
た炉体中に上記した基板を設置し、例えば約30分間の
アニール処理を施すことによって、非晶質シリコン膜の
脱水素処理を行う。
れている自然酸化膜を完全に除去するために、例えば良
く知られた濃度約1%のフッ酸水溶液中に基板を約1分
間浸す。
ここで純水による洗浄処理を施すことが多い。しかしな
がら、非結晶質シリコン表面は撥水性であるため、純水
による洗浄を行うことによってその表面に数ミクロン以
下の水滴が発生する。そして、従来技術(2)で問題が
発生したように、多結晶シリコン薄膜の形成プロセスに
おいては、この水滴に起因した突起が発生することがあ
る。
酸水溶液での処理後、引続き、例えば約2%H2O2溶液
中に約1分間浸漬させて、非晶質シリコン膜の表面に改
めて極薄酸化膜を生成させ、表面を撥水性から親水性に
変化させてから通常の純水による洗浄処理を行った。
と非晶質シリコン膜の表面に形成される酸化膜の膜厚の
関係を、図3に示す。尚、形成した酸化膜の膜厚を良く
知られた分光エリプソメトリを用いて測定した。
て非晶質シリコン膜を成膜し、大気中に晒された直後で
は、その表面に約1〜2nm程度の自然酸化膜が形成さ
れている。そして、この自然酸化膜を約1%のフッ酸水
溶液中に約1分間浸すことによって完全に除去すること
が出来るので、非晶質シリコン膜上には酸化膜は存在し
ないことになる。
溶液中へ浸漬させた時間の経過の伴って非晶質シリコン
膜上には新たな酸化膜が徐々に形成され、室温中にて約
0.1〜30分間の浸漬によって、表面酸化膜の膜厚は
約0.1〜0.4nmとなる。
ってもその表面は十分な親水性を保ち、その後の純水洗
浄を施しても表面に水滴が残らないことを、良く知られ
た顕微鏡観察によって確認した。
晶質シリコン膜に対してXeClレーザ(波長308n
m)を照射して、非晶質シリコン膜のレーザ結晶化を行
い、多結晶シリコン薄膜を形成した(図2参照)。尚、
実施例1において、レーザのエネルギー密度は300〜
500mJ/cm2とした。
晶シリコン薄膜について、SEM(Scanning Electron
Microscopy)観察法を用いて測定した結晶粒径と照射し
たレーザのエネルギー密度との関係を図4に示す。
て明らかになった結晶粒子の長軸と短軸を測長し、その
平均値をその結晶粒子における結晶粒径と定義した。ま
た、平均結晶粒径は、10μm×10μmの範囲内に観
察された全ての結晶粒子の粒径を測定して、その平均値
として定義した。
膜に照射したレーザのエネルギー密度を増加させるに従
って、平均結晶粒径が増加する傾向を示している。詳細
に調べた結果、レーザエネルギー密度が400mJ/c
m2以下の場合、平均結晶粒径が高々100nmに満た
ないが、400mJ/cm2を超えたところからレーザ
エネルギー密度の増加に伴って結晶粒径が著しく増大し
始める。
が同一であれば、レーザ照射前に行う表面処理の有無に
よって、形成される結晶粒径の大きさが著しく変化す
る。即ち、上記した実施例1におけるレーザアニールを
行なう前に、非晶質シリコン膜の表面を1%のフッ酸溶
液への1分間の浸漬、及び2%のH2O2溶液へ1分間浸
漬した後に純水洗浄を行うことによって、形成された多
結晶シリコン薄膜の結晶粒径が著しく増大する。この場
合、500mJ/cm2のエネルギー密度に対して、平
均結晶粒径は約278nmであった。
浸漬した後に純水洗浄を行った場合の平均結晶粒径は2
20nmであり(図示せず)、またフッ酸溶液への浸漬
を行なった後、純水洗浄を行なった場合の平均結晶粒径
は約239nmであり(図示せず)、また、レーザアニ
ール前にフッ酸溶液への浸漬を行なわなかった場合で
は、平均結晶粒径は約204nmであった。
に形成された自然酸化膜を一旦完全に除去した後、改め
て極薄膜の酸化膜を用いて非晶質シリコン膜の表面を覆
うことによってその表面を極めて清浄な状態にすること
が可能となり、このことが後のレーザアニール処理の際
に発生する異常結晶成長を抑制すると推察される。
mJ/cm2である場合の、結晶粒径ばらつきを図5、
図6、図7、図8に示した。ここで、図5はレーザアニ
ール前に1%のフッ酸溶液に1分間の浸漬及び2%のH
2O2溶液に1分間の浸漬なる処理を行った場合であり、
また図6は1%のフッ酸溶液に1分間の浸漬という処理
のみを行った場合であり、また図7は、フッ酸溶液への
浸漬という処理も行わなかった場合であり、更に図8は
1%フッ酸溶液に1分間の浸漬及び2%のH2O2溶液に
100分間の浸漬なる処理を行った場合、即ち非晶質シ
リコン膜の表面に意図的に極めて厚い酸化膜(約2〜3
nm)を形成した場合をそれぞれ表わしている。
への浸漬及び2%のH2O2溶液への1分間浸漬なる処理
を施した場合、結晶粒径のばらつきが最も小さく、その
結晶粒径の標準偏差は約55nmであって、フッ酸溶液
への浸漬のみの場合(標準偏差:約63nm)、あるい
は全く処理を行なわなかった場合(標準偏差:約88n
m)、更にはフッ酸溶液への浸漬及び2%のH2O2溶液
への100分間浸漬なる処理を施して、極めて厚い酸化
膜を形成した場合(標準偏差:約68nm)に比較し
て、遥かに均一な結晶粒子の形成が可能であることが明
白である。尚、ここで用いた標準偏差は正規分布による
統計解析で用いられるσを表わしている。
断する指針として、平均結晶粒径に対する粒径ばらつき
を示す指数を用いた。
結晶粒径の標準偏差/平均結晶粒径で定義した。
場合と同様に、実施例1におけるフッ酸溶液への浸漬及
びH2O2溶液への1分間浸漬なる処理を施した場合の指
数が20%であって、フッ酸溶液への浸漬のみの場合
(指数:約26%)、あるいは全く処理を行なわなかっ
た場合(指数:約43%)、更にはフッ酸溶液への浸漬
及びH2O2溶液への100分間浸漬なる処理を施した
場合(指数:約31%)に比較して遥かに小さく、実施
例1における結晶化方法が粒径の揃った結晶粒子の集合
体を形成する場合に極めて有効であると言うことが出来
る。
いて、最も大きな効果を示していることは、非晶質シリ
コン膜の表面に形成されている自然酸化膜を完全に除去
し、かつ新たに形成した酸化膜の膜厚である。
行なう場合、先ず非晶質シリコン膜が部分的に溶融し、
その固相−液相の界面において結晶成長核が発生し、そ
の結晶核を中心として結晶成長が促進される。しかしな
がら、この時に非晶質シリコン膜の表面に存在した酸化
膜が厚い場合には、表面酸化膜自身が結晶成長核の一部
となって、これが寧ろ結晶成長を妨げる要因になり易
い。
膜の表面を覆う酸化膜の膜厚を1〜2原子層レベルに制
御することによって、非晶質シリコン膜及びその表面酸
化膜の界面における結晶核の発生確率を少なくすること
が可能である。
その結果として平均結晶粒径が大きく、かつ結晶粒径の
標準偏差も、またその指数も小さい結晶粒子の形成が可
能になると推察される。
結晶シリコン膜のX線回折測定結果を示す。図9の回折
パターンは、300mJ/cm2なるエネルギー密度を
照射して結晶化を行った場合を表わしている。この照射
エネルギー密度の条件では、十分な結晶粒径に成長して
いないが(図4参照)、結晶化によって(111)面及
び(220)面に配向を示す明瞭なピークが観察され
た。
て、結晶配向率を(111)回折強度/(220)回折
強度の比と定義し、この結晶配向率と照射したエネルギ
ー密度との関係を、図10に例示した。
ムに配向している場合、結晶配向率は約1.8である。
晶質シリコン膜の表面処理を実施しなかった場合には、
レーザのエネルギー密度を増大させても、(111)配
向率に殆ど変化が見られず、その値はランダム配向に近
い値を示している。
シリコン膜の表面を処理することによって、特にレーザ
アニール前に非晶質シリコン膜の表面に対してフッ酸溶
液への浸漬及び短時間のH2O2溶液への浸漬なる処理を
施すことによって、例えば、約400mJ/cm2以上
のエネルギー密度を照射領域において、著しい(11
1)結晶配向率を示すようになる。
液への浸漬及び2%のH2O2溶液への1分間浸漬なる処
理を行った場合、430mJ/cm2以上のレーザエネ
ルギー密度に対して多結晶シリコン膜の配向率が30以
上を示し、さらに、500mJ/cm2の場合には、そ
の配向率が60を示した。
形成されていた自然酸化膜を完全に除去した後、改めて
その表面に1〜2原子層レベルに制御された酸化膜を形
成し、その酸化膜を介してレーザアニールによる結晶化
を行なうことによって、(111)配向率の高い多結晶
シリコン膜を得ることが出来る。この理由は、先の結晶
粒径あるいはその標準偏差のところで説明した場合と同
一である。
について、その表面における凹凸の度合いを調べるため
に、AFM(Atomic Force Microscopy)を用いて評価
を行った。AFMによる測定は、試料である多結晶シリ
コン膜表面における任意の領域(約20μm×20μm
の領域)を走査して行なわれ、その測定領域における凹
凸の標準偏差を表面粗さの指標として用いた。また、こ
の時の標準偏差は測定値が正規分布に従うとして統計解
析で用いられるσを表わしている。
度を用いてレーザアニール処理を施した時の結晶表面形
状について、AFM測定を行った結果を、図11、図1
2、図13及び図14に示した。
す前に非晶質シリコン膜に対してフッ酸溶液への浸漬及
び1%のH2O2溶液への1分間浸漬からなる処理を行っ
た場合(酸化膜の膜厚:約0.1〜0.4nm)であ
り、図12はフッ酸溶液への浸漬なる処理のみを行った
場合であり、図13は洗浄処理を行わなかった場合であ
り、また図14はフッ酸溶液への浸漬及び1%のH2O2
溶液への100分間浸漬からなる処理を行った場合(酸
化膜の膜厚:約2〜3nm)である。
の原子プローブの走査幅を表わし、縦軸は結晶表面にお
ける凹凸の大きさを表わしている。
シリコン膜に対して、その表面における凹凸の標準偏差
が最も小さい処理方法は、図11に示したフッ酸溶液へ
の浸漬及び1%のH2O2溶液への1分間浸漬からなる処
理を行った場合であり、その値は6.7nmであった。
処理のみを行った場合(凹凸の標準偏差は24.0n
m、図12参照)、全く洗浄処理を施さなかった場合
(凹凸の標準偏差は24.3nm、図13参照)及びフ
ッ酸溶液への浸漬及び1%のH2O2溶液への100分間
浸漬からなる処理を行った場合(凹凸の標準偏差は2
3.5nm、図14参照)に比較して際立って小さい値
であり、前述の平均結晶粒径やその標準偏差の場合と同
様の傾向を示した。また、平均結晶粒径に対する表面粗
さのばらつきを示す指数として、表面における凹凸の標
準偏差/平均結晶粒径の比率を用いた評価を試みた。そ
の結果、上記した表面粗さを表わす指数は、図11に示
した場合で約2%、図12、図13及び図14に示した
場合で、各々11%、12%及び11%であった。
質シリコン膜に対してフッ酸溶液への浸漬なる処理のみ
を行った場合、結晶粒界に起因した凹凸は比較的小さい
が、その後の純水洗浄において残留した水滴に起因した
と考えられる100nm以上の異常な突起が出現し、そ
の結果、表面における凹凸の標準偏差は24.0nmと
なって、極めて大きな値を示す。
に、非晶質シリコン膜上に1nm以上の酸化膜が施され
た状態でレーザアニールを行うと、結晶粒界に起因した
凹凸が大きく、その結果、表面における凹凸の標準偏差
は極めて大きな値を示すことが明らかである。
の表面をフッ酸溶液への浸漬処理によって自然酸化膜を
完全に除去し、引続き短時間のH2O2溶液処理を施すこ
とによって、表面に0.1〜0.4nmの酸化膜を形成
した後、レーザアニール処理による結晶化を行うことに
よって、結晶粒界に起因した表面の凹凸形成を抑制する
ことが出来る。
する水滴に起因した突起の発生をも低減することが出来
るため、表面に形成される凹凸の標準偏差は10nm以
下に押さえることが可能である。また、結晶粒径に対す
る表面に形成された凹凸の標準偏差は約2%程度であっ
て、極めて平坦で良好な表面モフォロジーを実現させる
ことが出来る。
リコン表面に極薄の酸化膜形成をH2O2溶液に短時間浸
漬させることによって行ったが、例えばフッ酸溶液に浸
漬させて非晶質シリコン膜の表面に存在する自然酸化膜
を除去した後に、酸素雰囲気中でUV光を照射する方法
やオゾン水に浸漬させる方法等を用いることによって、
或いは1%フッ酸溶液の替わりに2/1000以下に希
釈したフッ酸水溶液を用いることによって、非晶質シリ
コン膜上の極薄の酸化膜(膜厚:0.1nm〜0.4n
m)を形成しても、上記した場合と同様な結果を得るこ
とが可能である。
なことは、レーザアニール処理を施す前の非晶質シリコ
ン膜の表面に形成した酸化膜の膜厚を0.1nm〜0.
4nmに制御することである。そして、例えば、この膜
厚が0.1nm未満であるような場合、純水による洗浄
処理の際に表面に残留した水滴が原因となって異常な突
起が発生したり、また、膜厚が0.4nmより厚い場合
には、この酸化膜がレーザアニール時の結晶核の発生を
妨げて、結果的には表面に大きな凹凸を形成することに
なる。
059ガラスを用いたが、石英やPET(ポリエチレン
テレフタレート)等の透明基板を用いても良い。
CVD法を用いて成膜した後、温度を450℃に制御し
た炉体中で非晶質シリコン膜をアニールすることによっ
て、非晶質シリコン膜中に含まれる水素の除去を行って
いるが、この非晶質シリコン膜はLPCVD(Low Pres
sure Chemical Vapor Deposition)法やスパッタリング
法、あるいは蒸着法等を用いて作製することも可能であ
る。
膜の例を示したが、これに限らず、例えばゲルマニウム
薄膜あるいはシリコンとゲルマニウムからなる混合物の
薄膜であっても、何ら差し支えることはない。
ル処理の方法として、XeClレーザ(波長308n
m)を用いたが、これに限定されることがなく、例えば
KrFを用いたエキシマレーザ(波長248nm)やY
AGレーザ、Arレーザ等を用いても良い。
薄膜トランジスタの一例について説明する。
薄膜トランジスタを説明するための断面図である。
られたプラズマCVD法を用いて非晶質シリコン膜12
を約50nmの厚さに成膜する。
制御された炉体中に上記の基板11挿入し、約30分間
のアニール処理を施すことによって、非晶質シリコン膜
12中に含まれる水素の脱離処理を行う。
は少なからず自然酸化膜が形成されているので、この自
然酸化膜を完全に除去するために、例えば約1%のフッ
酸溶液中に約1分間浸漬させる。そして引続き、約2%
のH2O2溶液中に約1分間浸漬させて、非晶質シリコン
膜12の表面に改めて極薄膜の酸化膜(膜厚約0.15
nm、図示せず)を形成する。その後、ガラス基板11
を純水を用いた水洗を行う。
コン膜12上に例えばXeClレーザ(波長308n
m、パルス幅20nsec)を照射して、非晶質シリコ
ン膜12の結晶化を行い、多結晶シリコン膜22を形成
した。使用したレーザのエネルギー密度は460mJ/
cm2である。
ー法を用いて、多結晶シリコン膜22上にフォトレジス
ト膜を形成した後、続いて露光及び現像を行い、多結晶
シリコン膜22上に所定の寸法なるパターンを形成す
る。その後、このレジストパターンをマスクとして、例
えば良く知られたプラズマエッチング法を用いて島状の
多結晶シリコン膜22を形成する。
この島状の多結晶シリコン膜22上に絶縁膜として酸化
シリコン膜13(膜厚100nm)を成膜する。
4(膜厚200nm)を、例えばスパッタリング法を用
いて形成した。
4をマスクとして、良く知られたイオン注入法を用いて
上記した島状の多結晶シリコン膜22にチャネル領域2
2a、ソース領域22b、ドレイン領域22bを形成し
た。
には、ソース領域22b及びドレイン領域22bにN型
の不純物であるリンを注入し、またP型トランジスタを
形成する場合には、P型の不純物であるボロンを注入す
る。
によってダメージを受けた多結晶シリコン膜22の結晶
性を回復させるため、所謂活性化アニールを行った。こ
こでは、RTA(Rapid Thermal Annealing)法を用い
たが、一般的な炉体アニール法によっても活性化は可能
である。
電極層14を含む酸化シリコン膜13上に、膜厚500
nmの酸化シリコン絶縁層15を形成した。そして、酸
化シリコン膜13及び酸化シリコン絶縁膜15を貫き、
ソース領域22b及びドレイン領域22bに到達するコ
ンタクトホール16を形成し、ソース領域22b及びド
レイン領域22bにTiW/Alからなる多層膜を形成
した。
上記の多層膜にパターニング処理を行い、電極層17を
形成した。
℃、60分のアニール処理を施して図15に例示したN
型の多結晶シリコン薄膜トランジスタが完成する。
子移動度特性を示したものである。縦軸は電子移動度を
表わし、横軸は非晶質シリコン膜の結晶化に用いたレー
ザエネルギー密度を表わす。図中のエラーバーは実際に
測定した電子移動度(1条件、約50点を測定した)の
最大値及び最小値であり、また折線グラフはその平均値
を結線したものである。また、グラフ(A)は、非晶質
シリコン膜の結晶化アニール処理に先立って1%のフッ
酸溶液への1分間の浸漬及び2%のH2O2溶液への1分
間の浸漬なる処理を行った場合であり、グラフ(B)
は、その処理を実施しなかった場合を表わしている。
薄膜トランジスタの電子移動度の変化は、前述の図4に
示した平均結晶粒径及び図10に示した(111)結晶
配向率の場合と非常に良く一致している。また、ポイン
トデータでの比較ではあるが、結晶化アニール処理に対
する電子移動度の変化する傾向は、図5〜図8に示した
結晶粒径のばらつきとも良い一致を示している。
スタの電子移動度を増加させるには、結晶化アニール処
理によって形成した多結晶シリコン膜の結晶配向を(1
11)面に優先配向させ、かつ形成した結晶の粒径を大
きくすることが重要であり、また電子移動度のばらつき
を押さえるには、結晶粒径のばらつきを低減させること
が必要であることを示している。
て、結晶化アニール処理の前に、フッ酸溶液への浸漬及
びH2O2溶液への浸漬という非晶質シリコン膜表面の清
浄化処理が不可欠であることを意味している。
アニール処理時のレーザエネルギー密度が400mJ/
cm2以下の場合には、電子移動度が高々50cm2/v
・s以下であるが、400mJ/cm2以上の条件で電
子移動度が急激に増加する。特に、440mJ/cm2
以上の条件では、電子移動度が200cm2/v・s以
上に達している。更にまた、上記の清浄化処理を行わな
かった場合に比較して、電子移動度のばらつきも著しく
低減していることが明白である。
用の基板としてコーニング7059ガラスを用いたが、
石英やPET(ポリエチレンテレフタレート)等の透明
基板であっても良い。また、非晶質シリコン膜の形成方
法として、プラズマCVD法以外にLPCVD法やスパ
ッタリング法、あるいは蒸着法等の成膜方法を用いても
差し支えない。更にまた、上記した実施例ではひとつの
例としてシリコン薄膜の場合について説明したが、シリ
コン薄膜に限定されることなく、例えば、ゲルマニウム
薄膜あるいはシリコン及びゲルマニウムの混合物からな
る薄膜の場合でも、上記で述べた実施例の場合と同様の
効果を奏することは言うまでもない。
酸化膜の形成方法は、H2O2溶液への浸漬という処理方
法以外の方法として、例えば、フッ酸洗浄処理直後に酸
素雰囲気中でUV光を照射させる方法、オゾン水に所定
時間浸漬させる方法、あるいは非晶質シリコン膜をフッ
酸溶液へ浸漬させる際、2/1000以下に希釈したフ
ッ酸水溶液を用いる方法等が挙げられ、これらの方法で
も実施例と同様の効果を示す。
て、上記の実施例で用いたXeClレーザ(波長308
nm)以外に、KrFレーザ(波長248nm)、YA
GレーザあるいはArレーザ等を用いても良く、また結
晶化の雰囲気は真空中で行っても、窒素雰囲気下で行な
っても良い。
ランジスタは200cm2/v・s以上の高移動度を示
す。従って、通常の非晶質シリコン薄膜トランジスタを
画素領域に設けたアクティブマトリックス型の液晶表示
装置において、画素領域の周辺部を結晶化させて多結晶
シリコン薄膜トランジスタを形成することによって、従
来、別途設けられていたドライバー回路に代替させるこ
とも可能である。
は、薄膜を構成する結晶粒径のばらつきが少なく、また
結晶化された薄膜表面の凹凸も抑制することが出来るの
で、ドライバー回路への適用に好適な、電気特性ばらつ
きの小さい薄膜トランジスタを提供することが出来る。
化させて作製した多結晶シリコン膜として、(111)
面の結晶配向性が高く、かつ結晶粒径のばらつき及びそ
の表面における突起の発生が少ない薄膜を形成すること
が出来る。そして、この薄膜を用いたトランジスタは、
200cm2/v・s以上の大きな移動度特性を有す
る。
の平面図(A)及び断面図(B)である。
のプロセスフローである。
に形成される酸化膜との関係を示す説明図である。
粒径と結晶化に用いたレーザのエネルギー密度との関係
を表わす説明図である。
処理前に非晶質シリコン膜の1%のフッ酸溶液への1分
間浸漬及び2%のH2O2溶液への1分間浸漬なる処理を
行なった場合の結晶粒径ばらつきを示す図である。
処理前に非晶質シリコン膜の1%のフッ酸溶液への1分
間浸漬処理を行なった場合の結晶粒径ばらつきを示す図
である。
処理前に非晶質シリコン膜の洗浄処理を行わなかった場
合の結晶粒径ばらつきを示す図である。
処理前に非晶質シリコン膜の1%のフッ酸溶液への1分
間浸漬及び2%H2O2溶液への100分間浸漬なる処理
を行なった場合の結晶粒径ばらつきを示す図である。
折測定結果を示す図である。
て、(111)結晶配向率と結晶化に用いたレーザのエ
ネルギー密度との関係を表わす説明図である。
化処理前に非晶質シリコン膜の1%のフッ酸溶液への1
分間浸漬及び2%のH2O2溶液への1分間浸漬なる処理
を行なった場合の表面凹凸の状況を説明するためのAF
M測定結果である。
化処理前に非晶質シリコン膜の1%のフッ酸溶液への1
分間浸漬なる処理を行なった場合の表面凹凸の状況を説
明するためのAFM測定結果である。
化処理前に非晶質シリコン膜の洗浄処理を行わなかった
場合の表面凹凸の状況を説明するためのAFM測定結果
である。
化処理前に非晶質シリコン膜の1%のフッ酸溶液への1
分間浸漬及び2%のH2O2溶液への100分間浸漬なる
処理を行なった場合の表面凹凸の状況を説明するための
AFM測定結果である。
トランジスタの断面構造図である。
スタの電子移動度と結晶化に用いたレーザのエネルギー
密度との関係を表わす説明図である。
多結晶シリコン薄膜、11…基板、12…非晶質シリコ
ン膜、13…酸化シリコン膜、14…ゲート電極、15
…酸化シリコン絶縁膜、16…コンタクトホール、17
…電極層、22…多結晶シリコン膜、22a…チャンネ
ル領域、22b…ソースまたはドレイン領域
Claims (13)
- 【請求項1】基板の上方に設けられた半導体薄膜が、前
記基板の表面に対して略平行な方向に(111)優先配
向した結晶粒子の集合体からなり、前記半導体薄膜の表
面における前記結晶粒子の平均結晶粒径が300nm以
下であることを特徴とする薄膜半導体素子。 - 【請求項2】前記半導体薄膜が、少なくともSiまたは
Ge若しくはSiとGeの混合物の何れかを含んでなる
ことを特徴とする請求項1に記載の薄膜半導体素子。 - 【請求項3】前記半導体薄膜の(220)結晶面に対す
る(111)結晶面のX線回折強度比、I(111)/
I(220)が30以上であることを特徴とする請求項
1に記載の薄膜半導体素子。 - 【請求項4】前記結晶粒子の粒径の標準偏差が、前記平
均結晶粒径の30%以下であることを特徴とする請求項
1に記載の薄膜半導体素子。 - 【請求項5】前記半導体薄膜の表面凹凸の標準偏差が、
前記平均結晶粒径の10%以下であることを特徴とする
請求項1に記載の薄膜半導体素子。 - 【請求項6】前記半導体薄膜の平均電子移動度が、20
0cm2/v・s以上であることを特徴とする請求項1
に記載の薄膜半導体素子。 - 【請求項7】基板の上方に設けられた半導体薄膜が、前
記基板の表面に対して略平行な方向に(111)優先配
向した柱状結晶の集合体からなることを特徴とする薄膜
半導体素子。 - 【請求項8】基板の上方に非晶質半導体薄膜を成膜する
工程と、該非晶質半導体薄膜の表面に設けた酸化膜の膜
厚を0.1nm以上0.4nm以下の範囲に制御する工
程と、レーザ光を前記酸化膜を介して前記非晶質半導体
薄膜に照射して加熱する工程を備え、前記レーザ光を用
いて前記非晶質半導体薄膜の少なくとも一部の領域を結
晶化することを特徴とする薄膜半導体素子の製造方法。 - 【請求項9】前記酸化膜の膜厚を制御する工程が、前記
非晶質半導体薄膜に少なくともHFを含む水溶液を供給
することにより、前記非晶質半導体薄膜の表面に形成さ
れた酸化膜を除去する工程と、かつ、前記非晶質半導体
薄膜に少なくとも酸素供与性原子を含む水溶液を供給す
ることにより、前記非晶質半導体薄膜の表面に酸化膜を
形成する工程とを備えてなることを特徴とする請求項8
に記載の薄膜半導体素子の製造方法。 - 【請求項10】前記水溶液が、少なくともH2O2または
オゾンを含んでなることを特徴とする請求項9に記載の
薄膜半導体素子の製造方法。 - 【請求項11】前記酸化膜の膜厚を制御する工程が、前
記非晶質半導体薄膜に少なくともHFを含む水溶液を供
給することにより、前記非晶質半導体薄膜の表面に形成
された酸化膜を除去する工程と、かつ、前記非晶質半導
体薄膜の表面に少なくとも酸素を含む雰囲気中でUV光
を照射することにより、前記非晶質半導体薄膜の表面に
酸化膜を形成する工程とを備えてなることを特徴する請
求項8に記載の薄膜半導体素子の製造方法。 - 【請求項12】基板の上方に積層して設けられた結晶性
半導体膜と、チャネル領域と、絶縁膜と、ゲート電極
と、ソース電極と、ドレイン電極とを備え、前記ソース
電極と前記ドレイン電極とが、前記結晶性半導体膜の少
なくとも一部の領域に前記チャネル領域を挟んで設けら
れたソース領域とドレイン領域とに各々接続されてな
り、かつ、前記結晶性半導体膜が前記基板の表面に対し
て略平行な方向に(111)優先配向した結晶粒子の集
合体であって、前記結晶性半導体膜の表面における前記
結晶粒子の平均結晶粒径が、前記チャネル領域の長さの
2%以上であることを特徴とする薄膜トランジスタ。 - 【請求項13】基板の上方に非晶質半導体薄膜を成膜す
る工程と、該非晶質半導体薄膜の表面を処理するエッチ
ング工程と、前記非晶質半導体薄膜にレーザ光を照射し
て該非晶質半導体薄膜の少なくとも一部の領域を結晶化
する工程と、該結晶化された領域を含むように前記非晶
質半導体薄膜の上に絶縁膜を成膜する工程と、電極を形
成する工程とを備え、前記エッチング工程が、前記非晶
質半導体薄膜の表面に少なくともHFを含む水溶液を供
給して、該非晶質半導体薄膜の表面に形成された酸化膜
を除去した後、少なくともH2O2またはオゾンを含む水
溶液を供給して、前記非晶質半導体薄膜の表面に酸化膜
を形成する工程であることを特徴とする薄膜トランジス
タの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000295425A JP4045731B2 (ja) | 2000-09-25 | 2000-09-25 | 薄膜半導体素子の製造方法 |
KR10-2001-0010016A KR100404701B1 (ko) | 2000-09-25 | 2001-02-27 | 액정 표시용 박막 반도체 소자 및 그 제조 방법 |
US09/793,972 US6670638B2 (en) | 2000-09-25 | 2001-02-28 | Liquid crystal display element and method of manufacturing the same |
TW090111739A TW540099B (en) | 2000-09-25 | 2001-05-16 | Liquid crystal display element and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000295425A JP4045731B2 (ja) | 2000-09-25 | 2000-09-25 | 薄膜半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002100568A true JP2002100568A (ja) | 2002-04-05 |
JP4045731B2 JP4045731B2 (ja) | 2008-02-13 |
Family
ID=18777851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000295425A Expired - Fee Related JP4045731B2 (ja) | 2000-09-25 | 2000-09-25 | 薄膜半導体素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6670638B2 (ja) |
JP (1) | JP4045731B2 (ja) |
KR (1) | KR100404701B1 (ja) |
TW (1) | TW540099B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003037064A (ja) * | 2001-05-18 | 2003-02-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体製造装置 |
JP2006319128A (ja) * | 2005-05-12 | 2006-11-24 | Seiko Epson Corp | 積層体の製造方法、電子機器 |
JP2007158311A (ja) * | 2005-11-09 | 2007-06-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US7365012B2 (en) | 2004-08-13 | 2008-04-29 | Seiko Epson Corporation | Etching method, a method of forming a trench isolation structure, a semiconductor substrate and a semiconductor apparatus |
WO2011105397A1 (ja) | 2010-02-25 | 2011-09-01 | 国立大学法人北海道大学 | 半導体装置及び半導体装置の製造方法 |
JP2015502045A (ja) * | 2012-08-13 | 2015-01-19 | インテル コーポレイション | 少なくとも1個の多孔質多結晶基板を有するエネルギー貯蔵デバイス |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4267266B2 (ja) * | 2001-07-10 | 2009-05-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7238557B2 (en) * | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
JP2003332350A (ja) * | 2002-05-17 | 2003-11-21 | Hitachi Ltd | 薄膜半導体装置 |
JP2004119919A (ja) * | 2002-09-30 | 2004-04-15 | Hitachi Ltd | 半導体薄膜および半導体薄膜の製造方法 |
KR100482164B1 (ko) * | 2002-10-25 | 2005-04-14 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 박막트랜지스터의 제조방법 |
KR100570974B1 (ko) * | 2003-06-25 | 2006-04-13 | 삼성에스디아이 주식회사 | 박막 트랜지스터 |
US8441049B2 (en) | 2003-07-16 | 2013-05-14 | Samsung Display Co., Ltd. | Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same |
KR100975523B1 (ko) * | 2003-12-30 | 2010-08-13 | 삼성전자주식회사 | 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 tft |
JP2005310990A (ja) * | 2004-04-20 | 2005-11-04 | Renesas Technology Corp | 半導体装置の製造方法および半導体製造装置 |
KR100615218B1 (ko) | 2004-04-29 | 2006-08-25 | 삼성에스디아이 주식회사 | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치 |
EP1768173A1 (en) * | 2004-06-25 | 2007-03-28 | Shin-Etsu Handotai Company Limited | Method for evaluating soi wafer |
CN100372119C (zh) * | 2005-02-23 | 2008-02-27 | 友达光电股份有限公司 | 具复合多晶硅层的半导体结构及其应用的显示面板 |
JP4422671B2 (ja) * | 2005-12-06 | 2010-02-24 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
KR20100041528A (ko) * | 2008-10-14 | 2010-04-22 | 삼성전자주식회사 | 투명 전도성 산화막(tco)의 분극화 방법, 분극화된 tco를 구비하는 전자기기 및 그 제조방법 |
KR101666661B1 (ko) | 2010-08-26 | 2016-10-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 평판 표시 장치 |
KR102408657B1 (ko) | 2015-07-23 | 2022-06-15 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US10727055B2 (en) * | 2017-02-10 | 2020-07-28 | International Business Machines Corporation | Method to increase the lithographic process window of extreme ultra violet negative tone development resists |
KR20200058622A (ko) * | 2018-11-19 | 2020-05-28 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법 |
US11715640B2 (en) * | 2020-09-30 | 2023-08-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning material including silicon-containing layer and method for semiconductor device fabrication |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07114184B2 (ja) * | 1987-07-27 | 1995-12-06 | 日本電信電話株式会社 | 薄膜形シリコン半導体装置およびその製造方法 |
GB2239126A (en) * | 1989-11-27 | 1991-06-19 | Philips Electronic Associated | Polycrystalline semiconductor thin film transistors |
JPH0513327A (ja) | 1991-07-08 | 1993-01-22 | Hitachi Ltd | 単結晶シリコン膜の形成方法 |
JP2935446B2 (ja) * | 1992-02-28 | 1999-08-16 | カシオ計算機株式会社 | 半導体装置 |
JPH0669139A (ja) | 1992-08-20 | 1994-03-11 | Hitachi Ltd | 半導体薄膜の形成方法 |
JPH06160897A (ja) | 1992-11-17 | 1994-06-07 | Hitachi Ltd | 液晶表示装置 |
JP2791858B2 (ja) | 1993-06-25 | 1998-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
TW295703B (ja) * | 1993-06-25 | 1997-01-11 | Handotai Energy Kenkyusho Kk | |
EP0663697A4 (en) * | 1993-07-26 | 1997-11-26 | Seiko Epson Corp | THIN FILM SEMICONDUCTOR DEVICE, ITS MANUFACTURE AND ITS DISPLAY SYSTEM. |
JPH0786601A (ja) | 1993-09-10 | 1995-03-31 | Hitachi Ltd | 多結晶シリコンmosトランジスタ及びその製造方法 |
JP2701711B2 (ja) * | 1993-11-29 | 1998-01-21 | 日本電気株式会社 | 多結晶シリコン薄膜の製造方法 |
US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
JP3927634B2 (ja) * | 1995-10-25 | 2007-06-13 | 株式会社半導体エネルギー研究所 | レーザーアニール方法及び薄膜トランジスタの作製方法 |
JPH1074697A (ja) | 1996-08-29 | 1998-03-17 | Toshiba Corp | 多結晶シリコン膜、多結晶シリコンの製造方法、薄膜トランジスタの製造方法、液晶表示装置の製造方法、及びレーザアニール装置 |
JPH1092745A (ja) | 1996-09-13 | 1998-04-10 | Toshiba Corp | 結晶半導体の製造方法および製造装置 |
JP2716036B2 (ja) | 1996-10-18 | 1998-02-18 | 株式会社日立製作所 | 薄膜半導体装置の製造方法 |
US6329270B1 (en) * | 1997-03-07 | 2001-12-11 | Sharp Laboratories Of America, Inc. | Laser annealed microcrystalline film and method for same |
JP3431801B2 (ja) | 1997-04-26 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
JP4001662B2 (ja) | 1997-06-27 | 2007-10-31 | 株式会社半導体エネルギー研究所 | シリコンの洗浄方法および多結晶シリコンの作製方法 |
KR100546265B1 (ko) * | 1997-08-27 | 2006-03-23 | 삼성전자주식회사 | 다결정실리콘박막트랜지스터의제조방법 |
JPH11177098A (ja) | 1997-12-11 | 1999-07-02 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP4223590B2 (ja) | 1998-06-04 | 2009-02-12 | 東芝松下ディスプレイテクノロジー株式会社 | 多結晶半導体の製造方法 |
-
2000
- 2000-09-25 JP JP2000295425A patent/JP4045731B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-27 KR KR10-2001-0010016A patent/KR100404701B1/ko active IP Right Grant
- 2001-02-28 US US09/793,972 patent/US6670638B2/en not_active Expired - Lifetime
- 2001-05-16 TW TW090111739A patent/TW540099B/zh not_active IP Right Cessation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003037064A (ja) * | 2001-05-18 | 2003-02-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体製造装置 |
JP4522642B2 (ja) * | 2001-05-18 | 2010-08-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7365012B2 (en) | 2004-08-13 | 2008-04-29 | Seiko Epson Corporation | Etching method, a method of forming a trench isolation structure, a semiconductor substrate and a semiconductor apparatus |
JP2006319128A (ja) * | 2005-05-12 | 2006-11-24 | Seiko Epson Corp | 積層体の製造方法、電子機器 |
JP2007158311A (ja) * | 2005-11-09 | 2007-06-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
WO2011105397A1 (ja) | 2010-02-25 | 2011-09-01 | 国立大学法人北海道大学 | 半導体装置及び半導体装置の製造方法 |
US8816324B2 (en) | 2010-02-25 | 2014-08-26 | National University Corporation Hokkaido University | Semiconductor device and method for manufacturing semiconductor device |
JP2015502045A (ja) * | 2012-08-13 | 2015-01-19 | インテル コーポレイション | 少なくとも1個の多孔質多結晶基板を有するエネルギー貯蔵デバイス |
Also Published As
Publication number | Publication date |
---|---|
KR100404701B1 (ko) | 2003-11-10 |
TW540099B (en) | 2003-07-01 |
US6670638B2 (en) | 2003-12-30 |
US20020036289A1 (en) | 2002-03-28 |
JP4045731B2 (ja) | 2008-02-13 |
KR20020024514A (ko) | 2002-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4045731B2 (ja) | 薄膜半導体素子の製造方法 | |
KR100329303B1 (ko) | 반도체장치제조방법 | |
US5550070A (en) | Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same | |
KR100273930B1 (ko) | 반도체장치 제작방법 | |
KR100306831B1 (ko) | 반도체물질,이를이용한반도체장치및이의제조방법 | |
KR100279106B1 (ko) | 반도체 장치의 제작방법 | |
US20020037654A1 (en) | Surface treatment solution for polysilicon film and method of treating the surface of polysilicon film using the same | |
KR100392120B1 (ko) | 다결정 실리콘 막의 형성 방법 | |
JP2002176180A (ja) | 薄膜半導体素子及びその製造方法 | |
KR19980071529A (ko) | 반도체 장치의 제작 방법 | |
US5966596A (en) | Method of fabricating semiconductor devices by crystallizing amorphous silicon with nickel | |
US10283355B2 (en) | Method for manufacturing poly-silicon layer, thin film transistor, array substrate and display device | |
JP2873669B2 (ja) | 半導体装置およびその作製方法 | |
JP4162727B2 (ja) | 半導体装置の作製方法 | |
JP4223590B2 (ja) | 多結晶半導体の製造方法 | |
JPH08213316A (ja) | 半導体薄膜の作製方法 | |
JP2005532685A (ja) | Tft電子装置とその製造 | |
JP3512550B2 (ja) | 半導体装置の作製方法 | |
JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
JP2001196307A (ja) | 半導体装置の製造方法 | |
JPH08264441A (ja) | 結晶珪素半導体作製方法 | |
JP3241667B2 (ja) | 半導体装置および電気光学装置の作製方法 | |
JP2002110997A (ja) | 多結晶薄膜トランジスタの製造方法 | |
JPH09289325A (ja) | 半導体装置およびその作製方法 | |
JP2001338877A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4045731 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |