KR100404701B1 - 액정 표시용 박막 반도체 소자 및 그 제조 방법 - Google Patents
액정 표시용 박막 반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100404701B1 KR100404701B1 KR10-2001-0010016A KR20010010016A KR100404701B1 KR 100404701 B1 KR100404701 B1 KR 100404701B1 KR 20010010016 A KR20010010016 A KR 20010010016A KR 100404701 B1 KR100404701 B1 KR 100404701B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film
- semiconductor thin
- amorphous semiconductor
- liquid crystal
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 25
- 239000010409 thin film Substances 0.000 title claims description 110
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000000034 method Methods 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000013078 crystal Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000010408 film Substances 0.000 claims description 207
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 8
- 239000007864 aqueous solution Substances 0.000 claims description 8
- 239000012298 atmosphere Substances 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- 238000002441 X-ray diffraction Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 88
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 75
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 69
- 238000002425 crystallisation Methods 0.000 abstract description 30
- 230000008025 crystallization Effects 0.000 abstract description 28
- 238000005224 laser annealing Methods 0.000 abstract description 28
- 239000002245 particle Substances 0.000 abstract description 11
- 239000000243 solution Substances 0.000 description 70
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 26
- 238000007654 immersion Methods 0.000 description 25
- 229910052739 hydrogen Inorganic materials 0.000 description 19
- 238000000137 annealing Methods 0.000 description 14
- 238000005406 washing Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000010703 silicon Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000004630 atomic force microscopy Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 241000135309 Processus Species 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000011856 silicon-based particle Substances 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004626 scanning electron microscopy Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- JEGUKCSWCFPDGT-UHFFFAOYSA-N h2o hydrate Chemical compound O.O JEGUKCSWCFPDGT-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000005871 repellent Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000007619 statistical method Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002940 repellent Effects 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Health & Medical Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
결정 배향성이 높고, 또한 결정 입경의 변동이 적은데다가 표면 돌기가 억제된 액정 표시 용도에 적합한 다결정 실리콘막을 구현한다.
이를 위해, 레이저광 조사에 의한 결정화 처리에 앞서 비정질 실리콘막의 표면에 형성된 자연 산화막을 불산 용액을 이용하여 완전하게 제거하고, 그리고나서 H2O2용액 내에 단시간 침지시켜 비정질 실리콘막의 표면에 다시 아주 얇은 막의 산화막을 형성시킨다. 그 후, 이 산화막을 통해 레이저 어닐링 처리를 실시함에 따라 기판면에 평행한 방향으로 (111) 우선 배향된 결정 입자의 집합체로서, 결정 입자의 평균 결정 입경이 300㎚ 이하, 그 입경의 표준 입경의 30%이하, 결정 표면의 요철에 있어서의 표준 편차가 평균 입경의 10% 이하인 다결정 실리콘막이 형성된다.
Description
본 발명은 액정 표시용 박막 반도체 소자, 특히 저온 처리에 따른 결정성 실리콘을 이용한 액정 표시용 박막 트랜지스터 소자 및 그 제조 방법에 관한 것이다.
최근, 비정질 실리콘의 박막 트랜지스터 소자를 이용한 액정 디스플레이 패널이 퍼스널 컴퓨터나 정보 단말 기기 등의 표시 장치로서 널리 활용되고 있다.
그러나, 표시 장치의 고정밀화나 증대하는 정보량의 신속한 처리에 따라 보다 고속이면서 구동 가능한 박막 트랜지스터 소자의 개발이 기대되고 있었다.
상기된 박막 트랜지스터 소자로서, 예를 들면 (1) '99 최신 액정 프로세스 기술(日經 BP사 간행, 1999년)의 54페이지에 기재되어 있듯이 유리 기판 상에 PE-CVD법(Plasma Enhancement-Chemical Vapor Deposition Method)를 이용하여 비정질 실리콘막을 형성한 후, 탈수소 어닐링의 처리를 행하고, 그 후 채널 영역에 대해 붕소 원자를 첨가하고나서 엑시머 레이저 어닐링 처리를 실시함에 따라 비정질 실리콘막의 다결정화를 행하고, 결정성 실리콘의 박막 트랜지스터 소자를 형성하고 있었다.
또한, 예를 들면 (2) 특개평11-354801호 공보에 따르면, 오존 함유 용액을 이용하여 비정질 실리콘막을 세정함으로써 그 표면에 산화막을 형성한 후, 다시 불산수를 이용하여 그 산화막을 제거하고나서, 레이저 어닐링을 실시함에 따라 비정질 실리콘막의 결정화를 행하는 것이 보고되고 있다.
그리고, 예를 들면 (3)특개평11-16866호 공보에 따르면, 비정질 실리콘막을 습식의 에칭으로 자연 산화막을 제거한 후, 오존수 혹은 과산화수소수로 세정함으로써 그 표면에 산화막을 형성한 후, 레이저 어닐링을 실시함에 따라 비정질 실리콘막의 결정화를 행하는 것이 보고되고 있다.
또한, 예를 들면 (4)특개평10-64819호 공보에 기재된 반도체 장치 및 그 제작 방법으로는 기판 상에 비정질 실리콘막을 형성할 때에 선택적으로 결정화를 조장시키는 금속을 첨가함으로써 특정한 결정 성장 방향에서의 성장을 재촉하고, 그 결과로서 결정성 실리콘막을 형성하였다.
이하에 진술된 내용은 상기 종래 기술에는 기재되어 있지 않은 것이다.
상기된 결정성 실리콘막을 이용한 박막 트랜지스터 소자에 있어서, 일반적으로 실리콘막은 다결정 실리콘막으로서, 그 결정 입경과 전자 이동도 사이에는 밀접한 관계가 있고, 결정 입경이 작아짐에 따라 전자 이동도도 감소한다. 그 원인중 하나는 다결정 실리콘막 내를 이동하는 캐리어, 즉 전자가 다결정 실리콘막 내에 존재하는 입계(粒界)에서 산란되기 때문이라고 생각되어지고 있다.
따라서, 비정질 실리콘막에 레이저 어닐링 처리를 실시함에 따라 다결정 실리콘막을 형성하는 경우, 레이저의 조사 에너지 밀도가 작은 경우에는 충분한 결정의 성장이 행해지지 않아, 형성된 다결정 실리콘의 입경이 100㎚ 이하인 경우가 많다고 되어 있다.
그래서, 상기된 종래 기술(1)을 이용하면, 비정질 실리콘막에 조사하는 레이저의 에너지 밀도를 크게 함으로써, 100㎚ 이상의 결정립을 형성시키는 것은 가능하지만, 결정 입경의 증대와 함께 결정 입경의 변동이 커져, 그 결과로 제작한 다결정 실리콘막의 전기 특성에 변동이 생긴다고 하는 문제가 있었다.
또한, 레이저 어닐링법을 이용하여 다결정 실리콘막을 성장시키는 경우, 결정 입계로부터 50㎚ 이상의 이상한 돌기가 발생한다고 하는, 프로세스 상의 큰 문제가 있었다.
또한, 상기 종래 기술(2)에서는 불산수를 이용하여 그 산화막을 제거하고나서 레이저 어닐링을 실시함에 따라, 이 레이저 어닐링 처리에 기인한 결정 입계에 관련된 결정의 돌기를 막는 것은 가능하다. 통상의 경우에는 불산수 처리를 행한 후에 계속해서 순수 등을 이용한 세정 처리를 행하는 것이 필요하다.
그러나, 표면 산화막을 제거한 후의 비정질 실리콘 표면은 발수성이기 때문에 상기된 세정 처리 후의 표면에는 수 ㎛ 이하의 미세한 물방울이 잔류한다. 그리고, 이 물방울에 의해 표면으로부터 실리콘 원자가 용출하여, 적어도 50㎚ 이상의 돌기를 형성한다.
이 돌기는 레이저 어닐링을 행하여 다결정 실리콘을 형성한 후에도 그대로 잔류하기 때문에 다음 공정인 포토리소그래피 공정에서 이 돌기가 원인이 되어 포커스 어긋남을 야기시키거나, 다결정 실리콘막 상에 적층시킨 절연막의 절연 불량 등의 신뢰성을 손상시키는 결과를 초래한다.
또한, 상기 종래 기술(3)에서는 오존수 혹은 과산화수소수를 이용하여 비정질 실리콘막 상에 1∼3㎚ 되는 막 두께의 산화막을 형성하고, 건조시킨 후에 레이저 어닐링을 실시하는 것이 도시되어 있다. 그러나, 표면에 형성된 산화막의 막 두께가 크기 때문에, 그대로 레이저 어닐링을 행하여 다결정 실리콘을 형성해도 결정 입계로부터 50㎚ 이상의 이상한 돌기가 발생한다고 하는 큰 문제가 있었다.
또한, 상기 종래 기술(4)에서는 결정화를 조장시키는 금속의 첨가에 따라 높은 이동도 특성을 나타내는 (111)면 배향의 다결정 실리콘막의 형성이 가능하다. 그러나, 상기된 방법에서는 새롭게 금속을 첨가하기 위한 프로세스가 필요하며, 제조 공정이 보다 복잡해져야할 뿐만 아니라, 일반적으로는 450℃ 이하의 저온에서의 결정 성장 프로세스에서는 결정의 성장 속도가 극단적으로 늦어져, 다결정 실리콘 박막 트랜지스터를 이용한 액정 디스플레이의 실현이라는 사회의 요망임에도 불구하고, 그 생산성의 저하가 큰 문제점이었다.
도 1의 (a)는 실시예1을 설명하기 위한 다결정 실리콘 박막의 평면도.
도 1의 (b)는 실시예1을 설명하기 위한 다결정 실리콘 박막의 단면도.
도 2는 실시예1의 다결정 실리콘 박막을 형성하기 위한 프로세스 플로우.
도 3은 H2O2용액내의 침지 시간과 비정질 실리콘막 상에 형성되는 산화막과의 관계를 나타내는 설명도.
도 4는 실시예1인 다결정 실리콘 박막의 평균 결정 입경과 결정화에 이용한 레이저의 에너지 밀도와의 관계를 나타내는 설명도.
도 5는 실시예1의 다결정 실리콘막으로서, 결정화 처리 전에 비정질 실리콘막의 1%의 불산 용액에 1분간 침지하고 2%의 H2O2용액에 1분간 침지되는 처리를 행한 경우의 결정 입경 변동을 나타내는 도면.
도 6은 실시예1의 다결정 실리콘막으로서, 결정화 처리 전에 비정질 실리콘막의 1%의 불산 용액에 1분간 침지 처리를 행한 경우의 결정 입경 변동을 나타내는 도면.
도 7은 실시예1의 다결정 실리콘막으로서, 결정화 처리 전에 비정질 실리콘막의 세정 처리를 행하지 않은 경우의 결정 입경 변동을 나타내는 도면.
도 8은 실시예1의 다결정 실리콘막으로서, 결정화 처리 전에 비정질 실리콘막의 1%의 불산 용액에 1분간 침지하고 2% H2O2용액에 100분간 침지되는 처리를 행한 경우의 결정 입경 변동을 나타내는 도면.
도 9는 실시예1에서의 다결정 실리콘 박막의 X선 회절 측정 결과를 나타내는 도면.
도 10은 실시예1인 다결정 실리콘 박막에서 (111) 결정 배향율과 결정화에 이용한 레이저의 에너지 밀도와의 관계를 나타내는 설명도.
도 11은 실시예1의 다결정 실리콘막으로서, 결정화 처리 전에 비정질 실리콘막의 1%의 불산 용액에 1분간 침지하고 2%의 H2O2용액에 1분간 침지되는 처리를 행한 경우의 표면 요철의 상황을 설명하기 위한 AFM 측정 결과를 나타내는 도면.
도 12는 실시예1의 다결정 실리콘막으로서, 결정화 처리 전에 비정질 실리콘막의 1%의 불산 용액에 1분간 침지되는 처리를 행한 경우의 표면 요철의 상황을 설명하기 위한 AFM 측정 결과를 나타내는 도면.
도 13은 실시예1의 다결정 실리콘막으로서, 결정화 처리 전에 비정질 실리콘막의 세정 처리를 행하지 않은 경우의 표면 요철의 상황을 설명하기 위한 AFM 측정 결과를 나타내는 도면.
도 14는 실시예1의 다결정 실리콘막으로서, 결정화 처리 전에 비정질 실리콘막의 1%의 불산 용액에 1분간 침지하고 2%의 H2O2용액에 100분간 침지되는 처리를 행한 경우의 표면 요철의 상황을 설명하기 위한 AFM 측정 결과를 나타내는 도면.
도 15는 실시예2인 다결정 실리콘 박막을 이용한 트랜지스터의 단면 구조도.
도 16은 실시예2인 다결정 실리콘 박막 트랜지스터의 전자 이동도와 결정화에 이용한 레이저의 에너지 밀도와의 관계를 나타내는 설명도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 결정 실리콘 입자
2 : 결정 입계
3 : 돌기
4 : 다결정 실리콘 박막
11 : 기판
12 : 비정질 실리콘막
13 : 산화 실리콘막
14 : 게이트 전극
15 : 산화 실리콘 절연막
16 : 컨택트홀
17 : 전극층
22 : 다결정 실리콘막
22a : 채널 영역
22b : 소스 또는 드레인 영역
본 발명의 목적은 결정 입경의 변동이 적고, 또한 표면에 돌기의 발생이 억제되고, 또한 (111) 결정 배향성이 우수한 고 전자 이동도를 갖는 다결정 폴리실리콘막을 제공하는 것에 있다.
그리고, 본 발명의 목적은 기판면에 평행한 방향인 (111)면에 우선 배향시킨 결정 입자의 집합체로 이루어지는 박막을 형성하고, 또한 이 결정 입자의 박막 표면에서의 평균 결정 입경이 300㎚ 이하인 박막 Si, Ge, SiGe 반도체 소자를 형성함으로써 달성된다.
우선 배향성의 지표로서 예를 들면 결정면의 X선 회절 강도비를 이용하는 것이 가능하고, 기판면에 평행한 면의 X선 회절 측정을 행했을 때의 (111) 면 및 (220)면에서의 X 선 회절 강도비 I(111)/I(220)가 30 이상으로 함으로써 달성된다.
또한, 결정 입자의 입경의 표준 편차를 평균 입경의 30% 이하로 함으로써, 결정 입자의 특성 변동이 작아 안정된 입계를 얻을 수 있다.
그리고, 표면 요철의 표준 편차를 평균 입경의 10% 이하로 제어함으로써, 결정 입계에서의 돌기의 형성을 억제한 다결정 박막을 형성할 수 있다.
또한, 기판면에 평행한 방향으로 대략 (111)면에 배향시킨 기둥형 결정의 집합체를 형성함으로써, 결정 입계에서의 돌기가 작은 것은 다결정 박막을 얻는 것이 가능하다.
본 발명에 있어서의 상기된 다결정 실리콘 박막의 평균 전자 이동도를 200㎠/v·s 이상으로 하고, 상기된 박막을 기판면에 평행한 방향으로 (111)면에 우선 배향시킨 결정 입자의 집합체로 구성하며, 이 결정 입자의 박막 표면에서의 평균 결정 입경이 트랜지스터의 채널 길이의 2% 이상으로 함으로써, 고이동도를 갖고 액정 표시용이 적합한 다결정 실리콘 박막 트랜지스터가 실현된다.
상기된 결정성 반도체 박막은 기판 상에 비정질 반도체 박막을 성막하고, 박막 표면의 산화막 두께를 0.1㎚ 이상 0.4㎚ 이하로 제어하고, 또한 상기 비정질 박막을 레이저광에 의해 가열하여 일부분 내지 전부를 결정화함으로써, 결정성이 높음에도 불구하고 표면 돌기가 억제된 액정 표시용으로서 적합한 결정성 반도체 박막을 형성하는 것이 가능하다.
그리고, 상기된 산화막 두께를 0.1㎚ 이상 0.4㎚ 이하로 제어하기 위해서는 비정질 반도체 박막을 HF를 포함하는 용액에 침지하고, 또한 H2O2를 포함하는 수용액에 침지함으로써 달성된다.
또한, 비정질 반도체 박막을 적어도 HF를 포함하는 수용액에 침지시켜 비정질 반도체 박막의 표면에 형성된 산화막을 제거하고, 더욱 산소를 포함하는 분위기 속에서 UV 광을 조사하거나 오존수에 침지시킴으로써 달성된다.
<발명의 실시의 형태>
이하, 본 발명의 실시의 형태를 실리콘의 경우를 예로 들어 도면을 이용하여 구체적으로 설명한다.
도 1의 (a)는 실시예1을 설명하기 위한 다결정 실리콘 박막의 평면도이고, 또한 도 1의 (b)는 그 단면도이다. 도 1의 (a)에서 다각 형상의 아일랜드 영역은 기판 면에 대해 (111)면에 우선 배향시킨 다결정 실리콘 입자(1)로서, 그 평균 입경이 300㎚ 이하이고, 또한 그 평균 입경의 표준 편차가 평균 입경의 30% 이하가 되도록 후술된 성장 조건을 제어하여 형성되고 있다.
또한, 도 1의 (b)로부터 분명히 알 수 있듯이 다결정 실리콘 박막(4)은 기둥형의 다결정 실리콘 입자(1)로 이루어지는 집합체로서, 각 다결정 실리콘 입자(1)가 중첩되는 영역, 즉 결정 입계(2)에 있어서 돌기(3)가 형성된다. 그리고, 이 돌기(3)를 포함하여 다결정 실리콘 박막(4)의 표면에서의 요철의 표준 편차가 다결정 실리콘 입자(1)의 평균 입경의 10% 이하가 되도록 제어되고 있다.
도 2에 상기된 실시예1의 다결정 실리콘 박막(4)을 형성하기 위한 개략 공정을 나타낸다.
우선, 실시예1에서는 일례로서 기판에 코닝7059 유리를 이용하였다. 이 유리 기판 상에 잘 알려진 방법인 플라즈마 CVD법을 이용하여, 비정질 실리콘막(막 두께 50㎚)을 성막한다.
이어서, 예를 들면 450℃로 분위기가 제어된 로 내에 상기된 기판을 설치하는데, 예를 들면 약 30분간의 어닐링 처리를 실시함에 따라 비정질 실리콘막의 탈수소 처리를 행한다.
그 후, 비정질 실리콘막의 표면에 형성되어 있는 자연 산화막을 완전히 제거하기 위해 예를 들면 잘 알려진 농도 약 1%의 불산 수용액 내에 기판을 약 1분간 침지한다.
통상의 실리콘 관련 프로세스에서는 여기서 순수에 의한 세정 처리를 실시하는 경우가 많다. 그러나, 비결정질 실리콘 표면은 발수성이기 때문에 순수에 의한 세정을 행함에 따라 그 표면에 수미크론 이하의 물방울이 발생한다. 그리고, 종래 기술(2)에서 문제가 발생한 바와 같이, 다결정 실리콘 박막의 형성 프로세스에서는 이 물방울에 기인한 돌기가 발생하는 경우가 있다.
그래서 실시예1에서는 상기된 불산 수용액에서의 처리 후, 계속해서 가령 약 2% H2O2용액 내에 약 1분간 침지시켜, 비정질 실리콘막의 표면에 다시 아주 얇은 산화막을 생성시키고, 표면을 발수성으로부터 친수성으로 변화하게 하고나서 통상의 순수에 의한 세정 처리를 행하였다.
여기서, 약 2% H2O2용액 내의 침지 시간과 비정질 실리콘막의 표면에 형성되는 산화막의 막 두께의 관계를 도 3에 도시한다. 또한, 형성한 산화막의 막 두께를 잘 알려진 분광 해석법(ellipsometry)을 이용하여 측정하였다.
이 결과, 통상의 플라즈마 CVD법을 이용하여 비정질 실리콘막을 성막하고, 대기 중에 노출되어진 직후에는 그 표면에 약 1∼2㎚ 정도의 자연 산화막이 형성되어 있다. 그리고, 이 자연 산화막을 약 1%의 불산 수용액 내에 약 1분간 침지시킴에 따라 완전히 제거할 수 있으므로 비정질 실리콘막 상에는 산화막은 존재하지 않게 된다.
그리고, 도 3으로부터 분명히 알 수 있듯이 H2O2용액 내에 침지시키는 시간이 경과함에 따라 비정질 실리콘막 상에는 새로운 산화막이 서서히 형성되고, 실온 중에서 약 0.1∼30분간의 침지에 의해 표면 산화막의 막 두께는 약 0.1∼0.4㎚이 된다.
표면 산화막의 막 두께가 상기된 수치 범위라도 그 표면은 충분한 친수성을 유지하며, 그 후의 순수 세정을 실시해도 표면에 물방울이 남지 않은 것을, 잘 알려진 현미경 관찰에 의해 확인하였다.
이어서, 상기된 아주 얇은 표면 산화 처리를 행한 비정질 실리콘막에 대해 XeCl 레이저(파장 308㎚)를 조사하여, 비정질 실리콘막의 레이저 결정화를 행하고, 다결정 실리콘 박막을 형성했다(도 2 참조). 또한, 실시예1에서 레이저의 에너지 밀도는 300∼500mJ/㎠로 하였다.
도 2에 도시된 공정에 따라 제작된 다결정 실리콘 박막에 대해 SEM(Scanning Electron Microscopy) 관찰법을 이용하여 측정한 결정 입경과 조사한 레이저의 에너지 밀도와의 관계를 도 4에 도시한다.
여기서, 결정 입경은 SEM 관찰법에 따라 분명해진 결정 입자의 장축과 단축을 길이 측정하고, 그 평균치를 그 결정 입자에서의 결정 입경이라고 정의하였다. 또한, 평균 결정 입경은 10㎛×10㎛의 범위 내에 관찰된 모든 결정 입자의 입경을 측정하여, 그 평균치로서 정의하였다.
도 4로부터 분명히 알 수 있듯이 비정질 실리콘막에 조사한 레이저의 에너지 밀도를 증가시킴에 따라 평균 결정 입경이 증가하는 경향을 나타내고 있다. 상세히 조사한 결과, 레이저 에너지 밀도가 400mJ/㎠ 이하인 경우, 평균 결정 입경이 기껏해야 100㎚에도 미치지 않지만, 400mJ/㎠을 넘은 곳에서 레이저 에너지 밀도의 증가에 따라 결정 입경이 현저히 증대하기 시작한다.
그리고, 조사한 레이저의 에너지 밀도가 동일할 경우면, 레이저 조사 전에 행하는 표면 처리의 유무에 따라 형성되는 결정 입경의 크기가 현저히 변화한다. 즉, 상기한 실시예1에서의 레이저 어닐링을 행하기 전에, 비정질 실리콘막의 표면을 1%의 불산 용액에 1분간 침지하고 2%의 H2O2용액에 1분간 침지한 후에 순수 세정을 행함에 따라 형성된 다결정 실리콘 박막의 결정 입경이 현저히 증대한다. 이 경우, 500mJ/㎠의 에너지 밀도에 대해 평균 결정 입경은 약 278㎚이었다.
또한, 비교예로서 H2O2용액에 100분간 침지한 후에 순수 세정을 행한 경우의 평균 결정 입경은 220㎚이고(도시하지 않음), 또한 불산 용액에 침지를 행한 후, 순수 세정을 행한 경우의 평균 결정 입경은 약 239㎚이고(도시하지 않음), 또한 레이저 어닐링전에 불산 용액에 침지하지 않은 경우에는 평균 결정 입경은 약 204㎚이었다.
상기된 결과는 비정질 실리콘막의 표면에 형성된 자연 산화막을 일단 완전히 제거한 후, 다시 아주 얇은 막의 산화막을 이용하여 비정질 실리콘막의 표면을 피복함에 따라 그 표면을 매우 청정한 상태로 하는 것이 가능해져, 이것이 나중의 레이저 어닐링 처리시에 발생하는 이상 결정 성장을 억제한다고 추찰(推察)된다.
조사한 레이저의 에너지 밀도가 500mJ/㎠인 경우의 결정 입경 변동을 도 5, 도 6, 도 7, 도 8에 도시하였다. 여기서, 도 5는 레이저 어닐링 전에 1%의 불산 용액에 1분간 침지하고 2%의 H2O2용액에 1분간 침지하는 처리를 행한 경우이고, 또한 도 6은 1%의 불산 용액에 1분간 침지하는 처리만을 행한 경우이고, 또한 도 7은 불산 용액에 침지하는 처리도 행하지 않은 경우이고, 또한 도 8은 1% 불산 용액에 1분간 침지하고 2%의 H2O2용액에 100분간의 침지되는 처리를 행한 경우, 즉 비정질 실리콘막의 표면에 의도적으로 매우 두꺼운 산화막(약 2∼3㎚)을 형성한 경우를 각각 나타내고 있다.
이 결과, 레이저 어닐링 전에 불산 용액에 침지하고 2%의 H2O2용액에 1분간 침지하는 처리를 실시한 경우, 결정 입경의 변동이 가장 작고, 그 결정 입경의 표준 편차는 약 55㎚로서, 불산 용액에만 침지한 경우(표준 편차: 약 63㎚), 혹은 완전히 처리를 행하지 않은 경우(표준 편차 : 약 88㎚), 또한 불산 용액에 침지하고 2%의 H2O2용액에 100분간 침지하는 처리를 실시하여 매우 두꺼운 산화막을 형성한 경우(표준 편차: 약 68㎚)에 비해, 훨씬 균일한 결정 입자의 형성이 가능한 것이 명백하다.
또한, 여기서 이용한 표준 편차는 정규 분포에 따른 통계 해석으로 이용되는 것을 나타내고 있다.
또한, 형성한 다결정 박막의 적절성 여부를 판단하는 지침으로서, 평균 결정 입경에 대한 입경 변동을 나타내는 지수를 이용하였다.
여기서, 결정 입경 변동의 지수(%)=결정 입경의 표준 편차/평균 결정 입경으로 정의하였다.
이 결과, 상기한 결정 입경의 표준 편차의 경우와 같이 실시예1에서의 불산 용액에 침지하고 H2O2용액에 1분간 침지하는 처리를 실시한 경우의 지수가 20%로서, 불산 용액에만 침지하는 경우(지수: 약 26%), 혹은 전혀 처리를 행하지 않은 경우(지수: 약43%), 또한 불산 용액에 침지하고 H2O2용액에 100분간 침지하는 처리를 실시한 경우(지수: 약 31%)에 비해 훨씬 작아, 실시예1에서의 결정화 방법이 입경이 갖추어진 결정 입자의 집합체를 형성하는 경우에 매우 유효하다고 할 수 있다.
도 5 내지 도 8에 도시된 일련의 실험 결과에서 가장 큰 효과를 나타내고 있는 것은, 비정질 실리콘막의 표면에 형성되어 있는 자연 산화막을 완전히 제거하고, 또한 새롭게 형성한 산화막의 막 두께이다.
통상, 레이저 어닐링에 의해 결정 성장을 행하는 경우, 우선 비정질 실리콘막이 부분적으로 용융하고, 그 고상-액상의 계면에서 결정 성장핵이 발생하고, 그 결정핵을 중심으로 하여 결정 성장이 촉진된다. 그러나, 이 때에 비정질 실리콘막의 표면에 존재한 산화막이 두꺼운 경우에는 표면 산화막 자신이 결정 성장핵의 일부가 되어, 이것이 오히려 결정 성장을 방해하는 요인이 되기 쉽다.
실시예1에 도시된 바와 같이 비정질 실리콘막의 표면을 피복하는 산화막의 막 두께를 1∼2 원자층 레벨로 제어함으로써, 비정질 실리콘막 및 그 표면 산화막의 계면에서의 결정핵의 발생 확률을 적게 하는 것이 가능하다.
이에 따라, 결정 성장이 보다 촉진되어, 그 결과로서 평균 결정 입경이 크고, 또한 결정 입경의 표준 편차도, 또한 그 지수도 작은 결정 입자의 형성이 가능해진다고 추찰된다.
도 9에 도 3의 공정에 따라 형성된 다결정 실리콘막의 X 선 회절 측정 결과를 나타낸다. 도 9의 회절 패턴은 300mJ/㎠되는 에너지 밀도를 조사하여 결정화를 행한 경우를 나타내고 있다. 이 조사 에너지 밀도의 조건에서는 충분한 결정 입경에 성장하지 않지만(도 4 참조), 결정화에 따라 (111)면 및(220)면에 배향을 나타내는 명료한 피크가 관찰되었다.
그래서, 결정 성장의 정도를 나타내는 지수로서 결정 배향율을 (111) 회절 강도/(220) 회절 강도의 비라고 정의하고, 이 결정 배향율과 조사한 에너지 밀도와의 관계를, 도 10에 예시하였다.
일반적으로, 다결정 실리콘막이 완전히 랜덤하게 배향하는 경우 결정 배향율은 약 1.8이다.
도 10의 결과로부터, 레이저 어닐링 전에 비정질 실리콘막의 표면 처리를 실시하지 않은 경우에는 레이저의 에너지 밀도를 증대시켜도 (111) 배향율에 거의 변화가 보이지 않고, 그 값은 랜덤 배향에 가까운 값을 나타내고 있다.
그러나, 레이저 어닐링 전에 비정질 실리콘막의 표면을 처리함으로써 특히 레이저 어닐링전에 비정질 실리콘막의 표면에 대해 불산 용액에 침지하고 단시간 동안 H2O2용액에 침지하는 처리를 실시함에 따라, 예를 들면 약 400mJ/㎠ 이상의 에너지 밀도를 조사 영역에서 현저한 (111) 결정 배향율을 나타낸다.
일예로서, 레이저 어닐링 전에 불산 용액에 침지하고 2%의 H2O2용액에 1분간 침지되는 처리를 행한 경우, 430mJ/㎠ 이상의 레이저 에너지 밀도에 대해 다결정 실리콘막의 배향율이 30이상을 나타내고, 또한 500mJ/㎠의 경우에는 그 배향율이 60을 나타내었다.
상기된 바와 같이 비정질 실리콘막 표면에 형성되어 있던 자연 산화막을 완전히 제거한 후 다시 그 표면에 1∼2 원자층 레벨로 제어된 산화막을 형성하고, 그 산화막을 통해 레이저 어닐링에 의한 결정화를 행함에 따라 (111) 배향율이 높은 다결정 실리콘막을 얻을 수 있다. 이 이유는 앞의 결정 입경 혹은 그 표준 편차가 있는 곳에서 설명한 경우와 동일하다.
또한, 상기에서 형성된 다결정 실리콘막에 대해 그 표면에서의 요철의 정도를 조사하기 위해 AFM(Atomic Force Microscopy)를 이용하여 평가를 행하였다. AFM에 의한 측정은 시료인 다결정 실리콘막 표면에서의 임의의 영역(약 20㎛×20㎛의 영역)을 주사하여 행해지고, 그 측정 영역에서의 요철의 표준 편차를 표면 거칠기의 지표로서 이용하였다. 또한, 이 때의 표준 편차는 측정치가 정규 분포에 따른다고 해도 통계 해석으로 이용되는 σ을 나타내고 있다.
500mJ/㎠의 레이저 에너지 밀도를 이용하여 레이저 어닐링 처리를 실시했을 때의 결정 표면 형상에 대해 AFM 측정을 행한 결과를 도 11, 도 12, 도 13 및 도 14에 도시하였다.
여기서, 도 11은 레이저 어닐링 처리를 실시하기 전에 비정질 실리콘막에 대해 불산 용액에 침지하고 1%의 H2O2용액에 1분간 침지하는 처리를 행한 경우(산화막의 막 두께 : 약 0.1∼0.4㎚)이고, 도 12는 불산 용액에 침지되는 처리만을 행한 경우이고, 도 13은 세정 처리를 행하지 않은 경우이고, 또한 도 14는 불산 용액에 침지하고 1%의 H2O2용액에 100분간 침지하는 처리를 행한 경우(산화막의 막 두께 : 약 2∼3㎚)이다.
또한, 각 도면에서 횡축은 AFM 측정에서의 원자 프로브의 주사 폭을 나타내고, 종축은 결정 표면에서의 요철의 크기를 나타내고 있다.
그 결과, 레이저 어닐링 처리 후의 다결정 실리콘막에 대해 그 표면에서의 요철의 표준 편차가 가장 작은 처리 방법은 도 11에 도시된 불산 용액에 침지하고 1%의 H2O2용액에 1분간 침지하는 처리를 행한 경우이고, 그 값은 6.7㎚이었다.
그리고, 이 값은 불산 용액에 침지하는 처리만을 행한 경우(요철의 표준 편차는 24.0㎚, 도 12 참조), 전혀 세정 처리를 실시하지 않은 경우(요철의 표준 편차는 24.3㎚, 도 13 참조) 및 불산 용액에 침지하고 1%의 H2O2용액에 100분간 침지하는 처리를 행한 경우(요철의 표준 편차는 23.5㎚, 도 14 참조)에 비해 눈에 띄게 작은 값이고, 상술된 평균 결정 입경이나 그 표준 편차의 경우와 동일한 경향을 나타내었다.
또한, 평균 결정 입경에 대한 표면 거칠기의 변동을 나타내는 지수로서 표면에서의 요철의 표준 편차/평균 결정 입경의 비율을 이용한 평가를 시도하였다. 그 결과, 상기된 표면 거칠기를 나타내는 지수는 도 11에 도시된 경우에 약 2%, 도 12, 도 13 및 도 14에 나타낸 경우에 각각 11%, 12% 및 11% 이었다.
그런데, 도 12에 예시된 바와 같이 비정질 실리콘막에 대해 불산 용액에 침지하는 처리만을 행한 경우, 결정 입계에 기인한 요철은 비교적 작지만, 그 후의 순수 세정에서 잔류한 물방울에 기인했다고 생각되어지는 100㎚ 이상의 이상한 돌기가 출현하고, 그 결과 표면에서의 요철의 표준 편차는 24.0㎚가 되어, 매우 큰 값을 나타낸다.
또한, 도 13 및 도 14에 예시된 바와 같이 비정질 실리콘막 상에 1㎚ 이상의 산화막이 실시된 상태에서 레이저 어닐링을 행하면, 결정 입계에 기인한 요철이 크고, 그 결과 표면에서의 요철의 표준 편차는 매우 큰 값을 나타내는 것이 분명하다.
이상에서 설명한 바와 같이 비정질 실리콘막의 표면을 불산 용액에 침지 처리에 따라 자연 산화막을 완전히 제거하고, 계속해서 단시간의 H2O2용액 처리를 실시함에 따라 표면에 0.1∼0.4㎚의 산화막을 형성한 후, 레이저 어닐링 처리에 따른 결정화를 행함에 따라 결정 입계에 기인한 표면의 요철 형성을 억제할 수 있다.
또한, 순수 세정 처리할 때에 결정 표면에 잔류하는 물방울에 기인한 돌기의 발생도 저감시킬 수 있기 때문에 표면에 형성되는 요철의 표준 편차는 10㎚ 이하로 억제하는 것이 가능하다. 또한, 결정 입경에 대한 표면에 형성된 요철의 표준 편차는 약 2% 정도로서, 매우 평탄하고 양호한 표면 형태를 실현시킬 수 있다.
또한, 상기된 실시예1에서 비정질 실리콘 표면에 아주 얇은 산화막 형성을 H2O2용액에 단시간 침지시킴으로써 행했지만, 예를 들면 불산 용액에 침지시켜 비정질 실리콘막의 표면에 존재하는 자연 산화막을 제거한 후에, 산소 분위기 속에서 UV광을 조사하는 방법이나 오존수에 침지시키는 방법 등을 이용함으로써, 혹은 1% 불산 용액 대신에 2/1000 이하로 희석한 불산 수용액을 이용함으로써 비정질 실리콘막 상에 아주 얇은 산화막(막 두께 : 0.1㎚∼0.4㎚)을 형성해도 상기된 경우와 동일한 결과를 얻는 것이 가능하다.
상기된 결정화 프로세스에서 가장 중요한 것은 레이저 어닐링 처리를 실시하기 전의 비정질 실리콘막의 표면에 형성한 산화막의 막 두께를 0.1㎚∼0.4㎚로 제어하는 것이다. 그리고, 예를 들면 이 막 두께가 0.1㎚ 미만인 경우, 순수에 의한 세정 처리시에 표면에 잔류한 물방울이 원인이 되어 이상한 돌기가 발생하거나, 또한 막 두께가 0.4㎚보다 두꺼운 경우에는 이 산화막이 레이저 어닐링할 때의 결정핵의 발생을 방해하여, 결과적으로는 표면에 큰 요철을 형성하게 된다.
또한, 실시예1에서는 기판으로서 코닝7059 유리를 이용했지만, 석영이나 PET(폴리에틸렌테레프탈레이트) 등의 투명 기판을 이용해도 좋다.
또한, 비정질 실리콘막을 통상의 플라즈마 CVD법을 이용하여 성막한 후, 온도를 450℃로 제어한 로 내에서 비정질 실리콘막을 어닐링함으로써 비정질 실리콘막 내에 포함되는 수소를 제거하지만, 이 비정질 실리콘막은 LPCVD(Low Pressure Chemical Vapor Deposition)법이나 스퍼터링법, 혹은 증착법 등을 이용하여 제작하는 것도 가능하다.
또한, 상기된 실시예1에서는 실리콘 박막의 예를 나타냈지만 이것에 한하지 않고, 예를 들면 게르마늄 박막 혹은 실리콘과 게르마늄으로 이루어지는 혼합물의 박막이라도 지장이 되는 경우는 없다.
또한, 실시예1에서의 레이저 어닐링 처리 방법으로 XeCl 레이저(파장 308㎚)을 이용했지만 이것에 한정되지 않으며, 예를 들면 KrF를 이용한 엑시머 레이저(파장 248㎚)나 YAG 레이저, Ar 레이저 등을 이용해도 좋다.
이어서, 상기된 다결정 실리콘막을 이용한 박막 트랜지스터의 일례에 대해 설명한다.
도 15는 실시예2인 다결정 실리콘 박막 트랜지스터를 설명하기 위한 단면도이다.
우선, 예를 들면 유리 기판(11) 상에 잘 알려진 플라즈마 CVD법을 이용하여 비정질 실리콘막(12)을 약 50㎚의 두께로 성막한다.
이어서, 온도가 약 450℃에서, 질소 분위기로 제어된 로 내에 상기된 기판(11)을 삽입하고, 약 30분간의 어닐링 처리를 실시함에 따라 비정질 실리콘막(12) 내에 포함되는 탈수소 처리를 행한다.
이 때, 비정질 실리콘막(12)의 표면에는 적지 않게 자연 산화막이 형성되기 때문에, 이 자연 산화막을 완전히 제거하기 위해 예를 들면 약 1%의 불산 용액 내에 약 1분간 침지시킨다. 그리고 계속해서, 약 2%의 H2O2용액 내에 약 1분간 침지시켜 비정질 실리콘막(12)의 표면에 다시 아주 얇은 막의 산화막(막 두께 약 0.15㎚, 도시하지 않음)을 형성한다. 그 후, 유리 기판(11)을 순수를 이용한 수세를 행한다.
이어서, 상기된 산화막을 통해 비정질 실리콘막(12) 상에 예를 들면 XeC1 레이저(파장 308㎚, 펄스 폭 20nsec)을 조사하여, 비정질 실리콘막(12)의 결정화를 행하고, 다결정 실리콘막(22)을 형성하였다. 사용한 레이저의 에너지 밀도는 460mJ/㎠이다.
그리고, 잘 알려진 포토리소그래피법을 이용하여 다결정 실리콘막(22) 상에 포토레지스트막을 형성한 후, 계속해서 노광 및 현상을 행하고, 다결정 실리콘막(22) 상에 소정의 치수로 되는 패턴을 형성한다. 그 후, 이 레지스트 패턴을 마스크로 하여, 예를 들면 잘 알려진 플라즈마 에칭법을 이용하여 아일랜드 형상의 다결정 실리콘막(22)을 형성한다.
이어서, 예를 들면 플라즈마 CVD법을 이용하여 이 아일랜드 형상의 다결정 실리콘막(22) 상에 절연막으로서 산화 실리콘막(13)(막 두께 100㎚)을 성막한다.
그리고, 게이트 전극이 되는 TiW 전극층(14)(막 두께 200㎚)을, 예를 들면 스퍼터링법을 이용하여 형성하였다.
또한, 패터닝된 TiW 전극층(14)을 마스크로 하여, 잘 알려진 이온 주입법을 이용하여 상기된 아일랜드 형상의 다결정 실리콘막(22)에 채널 영역(22a), 소스 영역(22b), 드레인 영역(22b)을 형성하였다.
여기서, N형 트랜지스터를 형성하는 경우에는 소스 영역(22b) 및 드레인 영역(22b)에 N형의 불순물인 인을 주입하고, 또한 P형 트랜지스터를 형성하는 경우에는 P형의 불순물인 붕소를 주입한다.
그리고, 상기된 불순물 원자의 이온 주입에 의해 손상을 받은 다결정 실리콘막(22)의 결정성을 회복시키기 위해 소위 활성화 어닐링을 행했다. 여기서는, RTA (Rapid Thermal Annealing)법을 이용했지만, 일반적인 로 어닐링법에 따라서도 활성화는 가능하다.
이어서, 다시 플라즈마 CVD법에 따라 TiW 전극층(14)을 포함하는 산화 실리콘막(13) 상에 막 두께 500㎚의 산화 실리콘 절연층(15)을 형성하였다. 그리고, 산화 실리콘막(13) 및 산화 실리콘 절연막(15)을 관통하고, 소스 영역(22b) 및 드레인 영역(22b)에 도달하는 컨택트홀(16)을 형성하고, 소스 영역(22b) 및 드레인 영역(22b)에 TiW/Al로 이루어지는 다층막을 형성하였다.
그 후, 포토리소그래피법을 이용하여 상기된 다층막에 패터닝 처리를 행하여 전극층(17)을 형성하였다.
그리고 마지막으로, 수소 분위기속에서 약 400℃, 60분의 어닐링 처리를 실시하여 도 15에 예시한 N형의 다결정 실리콘 박막 트랜지스터가 완성된다.
도 16은 상기된 박막 트랜지스터의 전자 이동도 특성을 나타낸 것이다. 종축은 전자 이동도를 나타내며, 횡축은 비정질 실리콘막의 결정화에 이용한 레이저 에너지 밀도를 나타낸다. 도면 중의 에러바(error bar)는 실제로 측정한 전자 이동도(1 조건, 약 50점을 측정함)의 최대치 및 최소치이고, 또한 절선 그래프는 그 평균치를 결선한 것이다. 또한, 그래프(A)는 비정질 실리콘막의 결정화 어닐링 처리에 앞서 1%의 불산 용액에 1분간 침지하고 2%의 H2O2용액에 1분간 침지하는 처리를 행한 경우이고, 그래프(B)는 그 처리를 실시하지 않은 경우를 나타내고 있다.
그 결과, 결정화 에너지 밀도에 대한 박막 트랜지스터의 전자 이동도의 변화는 상술된 도 4에 도시된 평균 결정 입경 및 도 10에 도시된 (111) 결정 배향율의 경우와 매우 잘 일치하고 있다. 또한, 포인트 데이터에서의 비교이기는 하지만 결정화 어닐링하는 전자 이동도의 변화하는 경향은, 도 5∼도 8에 도시된 결정 입경의 변동과도 잘 일치를 보이고 있다.
이것은 다결정 실리콘 박막 트랜지스터의 전자 이동도를 증가시키기 위해서는 결정화 어닐링 처리에 따라 형성한 다결정 실리콘막의 결정 배향을 (111)면에 우선 배향시키고, 또한 형성한 결정의 입경을 크게 하는 것이 중요하며, 또한 전자이동도의 변동을 억제하기 위해서는 결정 입경의 변동을 저감시키는 것이 필요한 것을 나타내고 있다.
그리고, 상기된 전자 이동도의 향상에 대해 결정화 어닐링 처리 전에 불산 용액에 침지하고 H2O2용액에 침지하는 것과 같은, 비정질 실리콘막 표면의 청정화 처리가 불가결한 것을 의미하고 있다.
따라서, 도 16에 예시된 바와 같이 결정화 어닐링 처리 시의 레이저 에너지 밀도가 400mJ/㎠ 이하인 경우에는 전자 이동도가 기껏해야 50㎠/v·s 이하이지만 400mJ/㎠ 이상의 조건으로 전자 이동도가 급격히 증가한다. 특히, 440mJ/㎠ 이상의 조건에서는 전자 이동도가 200㎠/v·s 이상에 달한다. 또한, 상기된 청정화 처리를 행하지 않은 경우에 비해 전자 이동도의 변동도 현저히 저감되는 것이 명백하다.
실시예2에서 비정질 실리콘막 형성용의 기판으로서 코닝7059 유리를 이용했지만, 석영이나 PET(폴리에틸렌테레프탈레이트) 등의 투명 기판이라도 좋다. 또한, 비정질 실리콘막의 형성 방법으로서 플라즈마 CVD법 외에 LPCVD 법이나 스퍼터링법, 혹은 증착법 등의 성막 방법을 이용해도 지장이 없다. 또한, 상기된 실시예에서는 하나의 예로서 실리콘 박막의 경우에 대해 설명했지만, 실리콘 박막에 한정되지 않고, 예를 들면 게르마늄 박막 혹은 실리콘 및 게르마늄의 혼합물로 이루어지는 박막의 경우라도 상기된 바와 같이 진술한 실시예의 경우와 동일한 효과를 발휘하는 것은 물론이다.
또한, 비정질 실리콘막 상에 매우 얇은 산화막을 형성하는 방법은, H2O2용액에 침지하는 처리 방법 외의 방법으로서 예를 들면 불산 세정 처리 직후에 산소 분위기속에서 UV 광을 조사시키는 방법, 오존수에 소정 시간 침지시키는 방법, 혹은 비정질 실리콘막을 불산 용액에 침지시킬 때, 2/1000 이하로 희석한 불산 수용액을 이용하는 방법 등을 예로 들 수 있고, 이들 방법이라도 실시예와 같은 효과를 나타낸다.
또한, 비정질 실리콘막의 결정화 방법으로서 상기된 실시예에서 이용한 XeC1 레이저(파장 308㎚)외에 KrF 레이저(파장 248㎚) YAG 레이저 혹은 Ar 레이저 등을 이용해도 좋고, 또한 결정화의 분위기는 진공 속에서 행해도 질소 분위기하에서 행해도 좋다.
실시예2에서 설명한 다결정 실리콘 박막 트랜지스터는 200㎠/v·s 이상의 고 이동도를 나타낸다. 따라서, 통상의 비정질 실리콘 박막 트랜지스터를 화소 영역에 설치한 액티브 매트릭스형의 액정 표시 장치에서 화소 영역의 주변부를 결정화시켜 다결정 실리콘 박막 트랜지스터를 형성함으로써, 종래 별도로 설치되어 있는 드라이버 회로로 대체시키는 것도 가능하다.
특히, 실시예에서 진술한 다결정 실리콘 박막은 박막을 구성하는 결정 입경의 변동이 적고, 또한 결정화된 박막 표면의 요철도 억제할 수 있으므로, 드라이버 회로에 적용하기에 바람직한, 전기 특성 변동이 작은 박막 트랜지스터를 제공할 수 있다.
이상 진술한 바와 같이 본 발명에 따라 비정질 실리콘막을 결정화시켜 제작한 다결정 실리콘막으로서 (111)면의 결정 배향성이 높고, 또한 결정 입경의 변동 및 그 표면에서의 돌기의 발생이 적은 박막을 형성할 수 있다. 그리고, 이 박막을 이용한 트랜지스터는 200㎠/v·s 이상의 큰 이동도 특성을 갖는다.
따라서, 상기된 박막 트랜지스터를 액정 표시 용도로 이용함에 따라 우수한 표시 특성을 발휘하는 액정 표시 장치의 실현이 가능해진다.
Claims (13)
- 액정 표시용 박막 반도체 소자에 있어서,기판의 상방에 설치된 반도체 박막이, 상기 기판의 표면에 대해 대략 평행한 방향으로 (111) 우선 배향된 결정 입자의 집합체를 포함하고, 상기 반도체 박막의 표면에서의 상기 결정 입자의 평균 결정 입경은 300㎚ 이하인 것을 특징으로 하는 액정 표시용 박막 반도체 소자.
- 제1항에 있어서,상기 반도체 박막은 적어도 Si 또는 Ge 혹은 Si와 Ge의 혼합물 중 어느 하나를 포함하여 이루어지는 것을 특징으로 하는 액정 표시용 박막 반도체 소자.
- 제1항에 있어서,상기 반도체 박막의 (220) 결정면에 대한 (111) 결정면의 X선 회절 강도비, I(111)/I(220)가 30이상인 것을 특징으로 하는 액정 표시용 박막 반도체 소자.
- 제1항에 있어서,상기 결정 입자의 입경의 표준 편차가 상기 평균 결정 입경의 30% 이하인 것을 특징으로 하는 액정 표시용 박막 반도체 소자.
- 제1항에 있어서,상기 반도체 박막의 표면 요철의 표준 편차가, 상기 평균 결정 입경의 10% 이하인 것을 특징으로 하는 박막 반도체 소자.
- 제1항에 있어서,상기 반도체 박막의 평균 전자 이동도가 200㎠/v·s 이상인 것을 특징으로 하는 액정 표시용 박막 반도체 소자.
- 삭제
- 액정 표시용 박막 반도체 소자의 제조 방법에 있어서,기판의 상방에 비정질 반도체 박막을 성막하는 공정과, 상기 비정질 반도체 박막의 표면에 설치한 산화막의 막 두께를 0.1㎚ 이상 0.4㎚ 이하의 범위로 제어하는 공정과, 레이저광을 상기 산화막을 통해 상기 비정질 반도체 박막에 조사하여 가열하는 공정을 구비하고,상기 레이저광을 이용하여 상기 비정질 반도체 박막 중 적어도 일부의 영역을 결정화하며,상기 산화막의 막 두께를 제어하는 공정은, 상기 비정질 반도체 박막에 적어도 HF를 포함하는 수용액을 공급함으로써, 상기 비정질 반도체 박막의 표면에 형성된 산화막을 제거하는 공정과, 또한 상기 비정질 반도체 박막에 적어도 산소 공여성 원자를 포함하는 수용액을 공급함으로써 상기 비정질 반도체 박막의 표면에 산화막을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 액정 표시용 박막 반도체 소자의 제조 방법.
- 삭제
- 제8항에 있어서,상기 수용액은 적어도 H2O2또는 오존을 포함하여 이루어지는 것을 특징으로 하는 액정 표시용 박막 반도체 소자의 제조 방법.
- 액정 표시용 박막 반도체 소자의 제조 방법에 있어서,기판의 상방에 비정질 반도체 박막을 성막하는 공정과, 상기 비정질 반도체 박막의 표면에 설치한 산화막의 막 두께를 0.1㎚ 이상 0.4㎚ 이하의 범위로 제어하는 공정과, 레이저광을 상기 산화막을 통해 상기 비정질 반도체 박막에 조사하여 가열하는 공정을 구비하고,상기 레이저광을 이용하여 상기 비정질 반도체 박막 중 적어도 일부의 영역을 결정화하며,상기 산화막의 막 두께를 제어하는 공정은, 상기 비정질 반도체 박막에 적어도 HF를 포함하는 수용액을 공급함으로써 상기 비정질 반도체 박막의 표면에 형성된 산화막을 제거하는 공정과, 또한 상기 비정질 반도체 박막의 표면에 적어도 산소를 포함하는 분위기 속에서 UV 광을 조사함으로써 상기 비정질 반도체 박막의 표면에 산화막을 형성하는 공정을 구비하여 이루어지는 것을 특징하는 액정 표시용 박막 반도체 소자의 제조 방법.
- 액정 표시용 박막 트랜지스터에 있어서,기판의 상방에 적층하여 설치된 결정성 반도체막과 채널 영역과 절연막과 게이트 전극과 소스 전극과 드레인 전극을 구비하고,상기 소스 전극과 상기 드레인 전극은, 상기 결정성 반도체막 중 적어도 일부의 영역에 상기 채널 영역을 끼워 설치된 소스 영역과 드레인 영역에 각각 접속되어 이루어지며,또한, 상기 결정성 반도체막이 상기 기판의 표면에 대해 대략 평행한 방향으로 (111) 우선 배향된 결정 입자의 집합체로서, 상기 결정성 반도체막의 표면에서의 상기 결정 입자의 평균 결정 입경이 상기 채널 영역의 길이의 2% 이상인 것을 특징으로 하는 액정 표시용 박막 트랜지스터.
- 액정 표시용 박막 트랜지스터의 제조 방법에 있어서,기판 상방에 비정질 반도체 박막을 성막하는 공정과, 상기 비정질 반도체 박막의 표면을 처리하는 에칭 공정과, 상기 비정질 반도체 박막에 레이저광을 조사하여 상기 비정질 반도체 박막 중 적어도 일부의 영역을 결정화하는 공정과, 상기 결정화된 영역을 포함하도록 상기 비정질 반도체 박막 위에 절연막을 성막하는 공정과, 전극을 형성하는 공정을 구비하고,상기 에칭 공정은, 상기 비정질 반도체 박막의 표면에 적어도 HF를 포함하는 수용액을 공급하여, 상기 비정질 반도체 박막의 표면에 형성된 산화막을 제거한 후, 적어도 H2O2또는 오존을 포함하는 수용액을 공급하여, 상기 비정질 반도체 박막의 표면에 산화막을 형성하는 공정인 것을 특징으로 하는 액정 표시용 박막 트랜지스터의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295425A JP4045731B2 (ja) | 2000-09-25 | 2000-09-25 | 薄膜半導体素子の製造方法 |
| JP2000-295425 | 2000-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020024514A KR20020024514A (ko) | 2002-03-30 |
| KR100404701B1 true KR100404701B1 (ko) | 2003-11-10 |
Family
ID=18777851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0010016A KR100404701B1 (ko) | 2000-09-25 | 2001-02-27 | 액정 표시용 박막 반도체 소자 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6670638B2 (ko) |
| JP (1) | JP4045731B2 (ko) |
| KR (1) | KR100404701B1 (ko) |
| TW (1) | TW540099B (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4522642B2 (ja) * | 2001-05-18 | 2010-08-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4267266B2 (ja) * | 2001-07-10 | 2009-05-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7238557B2 (en) * | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2003332350A (ja) * | 2002-05-17 | 2003-11-21 | Hitachi Ltd | 薄膜半導体装置 |
| JP2004119919A (ja) * | 2002-09-30 | 2004-04-15 | Hitachi Ltd | 半導体薄膜および半導体薄膜の製造方法 |
| KR100482164B1 (ko) * | 2002-10-25 | 2005-04-14 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 박막트랜지스터의 제조방법 |
| KR100570974B1 (ko) * | 2003-06-25 | 2006-04-13 | 삼성에스디아이 주식회사 | 박막 트랜지스터 |
| US8441049B2 (en) | 2003-07-16 | 2013-05-14 | Samsung Display Co., Ltd. | Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same |
| KR100975523B1 (ko) * | 2003-12-30 | 2010-08-13 | 삼성전자주식회사 | 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 ｔｆｔ |
| JP2005310990A (ja) * | 2004-04-20 | 2005-11-04 | Renesas Technology Corp | 半導体装置の製造方法および半導体製造装置 |
| KR100615218B1 (ko) | 2004-04-29 | 2006-08-25 | 삼성에스디아이 주식회사 | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치 |
| US20080054920A1 (en) * | 2004-06-25 | 2008-03-06 | Shin-Etsu Handotai Co., Ltd. | Method For Evaluating Soi Wafer |
| JP4859355B2 (ja) | 2004-08-13 | 2012-01-25 | セイコーエプソン株式会社 | トレンチ素子分離構造の形成方法、半導体基板および半導体装置 |
| CN100372119C (zh) * | 2005-02-23 | 2008-02-27 | 友达光电股份有限公司 | 具复合多晶硅层的半导体结构及其应用的显示面板 |
| JP2006319128A (ja) * | 2005-05-12 | 2006-11-24 | Seiko Epson Corp | 積層体の製造方法、電子機器 |
| JP2007158311A (ja) * | 2005-11-09 | 2007-06-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP4422671B2 (ja) * | 2005-12-06 | 2010-02-24 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| KR20100041528A (ko) * | 2008-10-14 | 2010-04-22 | 삼성전자주식회사 | 투명 전도성 산화막(ｔｃｏ)의 분극화 방법, 분극화된 ｔｃｏ를 구비하는 전자기기 및 그 제조방법 |
| EP2541625A1 (en) | 2010-02-25 | 2013-01-02 | National University Corporation Hokkaido University | Semiconductor device and method for manufacturing semiconductor device |
| KR101666661B1 (ko) | 2010-08-26 | 2016-10-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 평판 표시 장치 |
| US9025313B2 (en) * | 2012-08-13 | 2015-05-05 | Intel Corporation | Energy storage devices with at least one porous polycrystalline substrate |
| KR102408657B1 (ko) | 2015-07-23 | 2022-06-15 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US10727055B2 (en) * | 2017-02-10 | 2020-07-28 | International Business Machines Corporation | Method to increase the lithographic process window of extreme ultra violet negative tone development resists |
| KR20200058622A (ko) * | 2018-11-19 | 2020-05-28 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법 |
| US11715640B2 (en) * | 2020-09-30 | 2023-08-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning material including silicon-containing layer and method for semiconductor device fabrication |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930018754A (ko) * | 1992-02-28 | 1993-09-22 | 가시오 가즈오 | 반도체 장치 |
| JPH07153684A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | 半導体薄膜の製造方法 |
| JPH09186085A (ja) * | 1995-10-25 | 1997-07-15 | Semiconductor Energy Lab Co Ltd | レーザーアニール方法およびレーザーアニール装置 |
| KR19990018394A (ko) * | 1997-08-27 | 1999-03-15 | 윤종용 | 다결정 실리콘 박막 트랜지스터의 제조 방법 |
| KR19990055848A (ko) * | 1993-06-25 | 1999-07-15 | 야마자끼 순페이 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114184B2 (ja) * | 1987-07-27 | 1995-12-06 | 日本電信電話株式会社 | 薄膜形シリコン半導体装置およびその製造方法 |
| GB2239126A (en) * | 1989-11-27 | 1991-06-19 | Philips Electronic Associated | Polycrystalline semiconductor thin film transistors |
| JPH0513327A (ja) | 1991-07-08 | 1993-01-22 | Hitachi Ltd | 単結晶シリコン膜の形成方法 |
| JPH0669139A (ja) | 1992-08-20 | 1994-03-11 | Hitachi Ltd | 半導体薄膜の形成方法 |
| JPH06160897A (ja) | 1992-11-17 | 1994-06-07 | Hitachi Ltd | 液晶表示装置 |
| JP2791858B2 (ja) | 1993-06-25 | 1998-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| WO1995003629A1 (fr) * | 1993-07-26 | 1995-02-02 | Seiko Epson Corporation | Dispositif semi-conducteur a film mince, sa fabrication et son systeme d'affichage |
| JPH0786601A (ja) | 1993-09-10 | 1995-03-31 | Hitachi Ltd | 多結晶シリコンｍｏｓトランジスタ及びその製造方法 |
| US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| JPH1074697A (ja) | 1996-08-29 | 1998-03-17 | Toshiba Corp | 多結晶シリコン膜、多結晶シリコンの製造方法、薄膜トランジスタの製造方法、液晶表示装置の製造方法、及びレーザアニール装置 |
| JPH1092745A (ja) | 1996-09-13 | 1998-04-10 | Toshiba Corp | 結晶半導体の製造方法および製造装置 |
| JP2716036B2 (ja) | 1996-10-18 | 1998-02-18 | 株式会社日立製作所 | 薄膜半導体装置の製造方法 |
| US6329270B1 (en) * | 1997-03-07 | 2001-12-11 | Sharp Laboratories Of America, Inc. | Laser annealed microcrystalline film and method for same |
| JP3431801B2 (ja) | 1997-04-26 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JP4001662B2 (ja) | 1997-06-27 | 2007-10-31 | 株式会社半導体エネルギー研究所 | シリコンの洗浄方法および多結晶シリコンの作製方法 |
| JPH11177098A (ja) | 1997-12-11 | 1999-07-02 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP4223590B2 (ja) | 1998-06-04 | 2009-02-12 | 東芝松下ディスプレイテクノロジー株式会社 | 多結晶半導体の製造方法 |
-
2000
- 2000-09-25 JP JP2000295425A patent/JP4045731B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-27 KR KR10-2001-0010016A patent/KR100404701B1/ko active IP Right Grant
- 2001-02-28 US US09/793,972 patent/US6670638B2/en not_active Expired - Lifetime
- 2001-05-16 TW TW090111739A patent/TW540099B/zh not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930018754A (ko) * | 1992-02-28 | 1993-09-22 | 가시오 가즈오 | 반도체 장치 |
| KR19990055848A (ko) * | 1993-06-25 | 1999-07-15 | 야마자끼 순페이 | 반도체 장치 및 그 제조 방법 |
| JPH07153684A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | 半導体薄膜の製造方法 |
| JPH09186085A (ja) * | 1995-10-25 | 1997-07-15 | Semiconductor Energy Lab Co Ltd | レーザーアニール方法およびレーザーアニール装置 |
| KR19990018394A (ko) * | 1997-08-27 | 1999-03-15 | 윤종용 | 다결정 실리콘 박막 트랜지스터의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002100568A (ja) | 2002-04-05 |
| JP4045731B2 (ja) | 2008-02-13 |
| US6670638B2 (en) | 2003-12-30 |
| KR20020024514A (ko) | 2002-03-30 |
| US20020036289A1 (en) | 2002-03-28 |
| TW540099B (en) | 2003-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100404701B1 (ko) | 액정 표시용 박막 반도체 소자 및 그 제조 방법 | |
| US7227186B2 (en) | Thin film transistor and method of manufacturing the same | |
| KR100273930B1 (ko) | 반도체장치 제작방법 | |
| CN1319178C (zh) | 薄膜晶体管及其制造方法 | |
| KR100318697B1 (ko) | 절연게이트형반도체장치의제작방법 | |
| US6627487B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5550070A (en) | Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same | |
| KR100329303B1 (ko) | 반도체장치제조방법 | |
| KR100555195B1 (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
| KR100279106B1 (ko) | 반도체 장치의 제작방법 | |
| KR100392120B1 (ko) | 다결정 실리콘 막의 형성 방법 | |
| US6949422B2 (en) | Method of crystalizing amorphous silicon for use in thin film transistor | |
| KR19980071529A (ko) | 반도체 장치의 제작 방법 | |
| JP3917205B2 (ja) | 半導体装置の作製方法 | |
| JP2005532685A (ja) | Ｔｆｔ電子装置とその製造 | |
| KR100317638B1 (ko) | 폴리실리콘 박막트랜지스터 소자 및 그 제조방법 | |
| JP2009246235A (ja) | 半導体基板の製造方法、半導体基板及び表示装置 | |
| KR100493804B1 (ko) | 결정성 규소막 형성 방법 | |
| KR100669714B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
| KR100273833B1 (ko) | 반도체 장치 | |
| KR20050016960A (ko) | 전자 디바이스 및 그 제조 방법, 액티브 매트릭스디스플레이 디바이스 | |
| JP2002118266A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131001 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141007 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20151002 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160929 Year of fee payment: 14 |