JP2002118266A

JP2002118266A - 半導体装置の作製方法

Info

Publication number: JP2002118266A
Application number: JP2000310453A
Authority: JP
Inventors: Masao Moriguchi; 正生守口
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-10-11
Filing date: 2000-10-11
Publication date: 2002-04-19

Abstract

(57)【要約】（修正有）【課題】絶縁表面を有する基板上に、非常に高性能で
高信頼性を有する半導体装置を歩留まりよく作製する製
造方法を提供する。【解決手段】基板上に形成されたアモルファスシリコ
ン膜を触媒元素により結晶化させて得られる結晶性シリ
コン膜を利用する半導体装置の作製方法において、該シ
リコン膜を酸化種と非酸化種の混合ガス中で熱酸化する
ことによって、結晶性シリコン膜表面の平坦性を向上す
るとともに酸化欠陥数を低減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アモルファスシリ
コン膜を結晶化させて得られた結晶性シリコン膜を活性
領域とする半導体装置の製造方法に関する。より詳しく
は、本発明は、絶縁表面を有する基板上に設けられた薄
膜トランジスタ（ＴＦＴ）を用いた半導体装置の製造に
有用であり、アクティブマトリクス型の液晶表示装置、
密着型イメージセンサー、三次元ＩＣなどに利用でき
る。

【０００２】

【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサー、三次元ＩＣ
などへの実現に向けて、ガラス等の絶縁基板上に高性能
な半導体素子を形成することが試みられている。これら
の装置に用いられる半導体素子には薄膜状のシリコン半
導体を用いるのが一般的である。薄膜状のシリコン半導
体は、アモルファスシリコン半導体（ａ−Ｓｉ）からな
るものと結晶性を有するシリコン膜（ｐ−Ｓｉ）からな
るものの２つに大別される。

【０００３】アモルファスシリコン半導体は作製温度が
低く、気相法で比較的容易に作製できるので量産性が高
く、最も一般的に用いられているが、結晶性を有するシ
リコン半導体に比べて導電性等の物性が劣るため、今
後、より高速特性を得るために、結晶性を有するシリコ
ン半導体からなる半導体装置の作成方法を確立すること
が強く求められていた。尚、結晶性を有するシリコン半
導体としては、多結晶シリコン、微結晶シリコン等が知
られている。

【０００４】これら結晶性を有する薄膜状のシリコン半
導体を得る方法として、（１）成膜時に結晶性を有する
膜を直接成膜する方法；（２）アモルファスな半導体膜
を成膜しておき、強光を照射して、そのエネルギーによ
り結晶化させる方法；および（３）アモルファスな半導
体膜を成膜しておき、熱エネルギーを加えることにより
結晶化させる方法が知られている。

【０００５】しかしながら、（１）の方法では、成膜工
程と同時に結晶化が進行するので、大粒径の結晶性シリ
コンを得るには厚膜化させなければならず、良好な半導
体物性を有する膜を基板上に全面に成膜することは技術
的に困難である。

【０００６】（２）の方法では、溶融固化過程の結晶化
現象を利用するため、小粒径ながら粒界が良好に処理さ
れ、高品質な結晶性シリコンが得られる。しかしなが
ら、現在、最も一般的に利用されているエキシマーレー
ザーの安定性は十分ではないので、大面積基板の全面を
均一に処理し、均一な結晶性を有するシリコン膜を得る
ことが難しく、同一基板上に均一な特性の複数の半導体
素子を得ることが困難という問題点があり、さらに、レ
ーザー光の照射面積が小さくスループットが低いという
問題点がある。

【０００７】（３）の方法は、（１）および（２）に比
べると大面積に対応できるという利点はあるが、結晶化
には６００℃以上の高温で数十時間にわたる加熱処理が
必要であり処理時間が長い。また、この方法では、固相
結晶化現象を利用するため、結晶粒は基板面に平行に広
がり数μｍの粒径を持つものさえ現れるが、成長した結
晶粒同士がぶつかり合って粒界が形成されるため、その
粒界はキャリアに対するトラップ準位として働き、ＴＦ
Ｔの移動度を低下させる原因となっている。

【０００８】上記（３）の方法を応用して、より低温か
つ短時間の加熱処理で、高品質で均一な結晶性を有する
シリコン膜を作製する方法が、特開平９−３１２４０２
および特開平９−３１２４０４に記載されている。これ
らの先行技術において、アモルファスシリコン膜の表面
にニッケル等の金属元素を微量に導入し、しかる後に加
熱処理を行なうことで、６００℃以下の低温にて、数時
間程度の処理時間で結晶化することを可能にした。この
メカニズムは、まず金属元素を核とした結晶核発生が早
期に起こり、その後その金属元素が触媒となって結晶成
長を促し、結晶化が急激に進行することで理解される。
そういった意味で、今後このような効果を有する金属元
素を触媒元素と呼ぶ。

【０００９】通常の固相成長法で結晶化させたシリコン
膜が双晶構造であるのに対して、これらの触媒元素によ
り結晶化が促進されて結晶成長した結晶性シリコン膜
は、何本もの柱状結晶で構成されている。柱状結晶は単
結晶に近い状態となっているものの、構造欠陥が存在
し、特に、柱状結晶と柱状結晶との境界には多数の構造
欠陥が存在する。そこで、特開平９−３１２４０２およ
び特開平９−３１２４０４では、熱酸化処理を行うこと
により構造欠陥を低減して良好な結晶を得ている。

【００１０】

【発明が解決しようとする課題】触媒元素により結晶化
させて得られた結晶性シリコン膜において、一つの柱状
結晶内では結晶方位が揃っており単結晶に近い状態にな
っているが、柱状結晶間ではそれぞれ異なる結晶方位を
有している。従って、結晶性改善のために熱酸化処理を
行った場合には、各々の柱状結晶で酸化速度が異なるた
めシリコン膜表面には大きな凹凸が生じてしまう。この
シリコン表面の凹凸によって、ＴＦＴ特性のばらつきお
よび絶縁層の耐圧低下による信頼性の低下を招く。

【００１１】また、熱酸化により構造欠陥は低減するも
のの依然として構造欠陥は存在し、トラップとして働く
ため移動度を下げる原因となっている。また、特開平９
−３１２４０２および特開平９−３１２４０４では、シ
リコン膜中に触媒元素がある状態で熱酸化処理を行って
いるが、このとき触媒元素を核として酸化が選択的に起
きてしまい触媒元素の存在する部分のシリコン膜がなく
なってしまうといった酸化欠陥が生じる。

【００１２】かくして、本発明の目的は、熱酸化時に生
じるシリコン表面凹凸を低減し、さらに従来の熱酸化よ
りも構造欠陥の低減効果が大きく移動度を向上させるこ
とにある。また、本発明のもう一つの目的は、触媒元素
を核とした選択酸化による酸化欠陥を完全に排除するこ
とにある。

【００１３】

【課題を解決するための手段】本発明は、触媒元素を用
いアモルファスシリコン膜を結晶化したときに生じる上
記の大きな問題点を解決するためになされたものであ
り、絶縁表面を有する基板上に、非常に高性能で高信頼
性を有する半導体装置を歩留まりよく作製する製造方法
を提供するものである。

【００１４】本発明は、基板上に形成されたアモルファ
スシリコン膜を結晶化させて得られる結晶性シリコン膜
を利用する半導体装置の作製方法において、該シリコン
膜を酸化種と非酸化種の混合ガスにより熱酸化すること
を特徴とする半導体装置の作製方法を提供する。

【００１５】詳しくは、本発明は、絶縁表面を有する基
板上にアモルファスシリコン膜を形成する工程と、該ア
モルファスシリコン膜上に、該アモルファスシリコン膜
に結晶化を促進する触媒元素を導入する工程と、加熱処
理により結晶化する工程と、該シリコン膜の所定の領域
に結晶化を促進する触媒元素を集める効果を持つ元素を
選択導入する工程と、加熱処理する工程と、触媒元素を
集める効果を持つ元素を導入した領域のシリコン膜を除
去する工程と、シリコン酸化膜を成膜する工程と、該シ
リコン酸化膜を介して該シリコン膜を酸化種と非酸化種
の混合ガスにより熱酸化する工程を少なくとも有するこ
とを特徴とする半導体装置の作製方法を提供する。

【００１６】また、本発明は、絶縁表面を有する基板上
にアモルファスシリコン膜を形成する工程と、該アモル
ファスシリコン膜上に、該アモルファスシリコン膜に所
定の領域に結晶化を促進する触媒元素を導入する工程
と、加熱処理により結晶化する工程と、該シリコン膜の
所定の領域に結晶化を促進する触媒元素を集める効果を
持つ元素を選択導入する工程と、加熱処理する工程と、
触媒元素と触媒元素を集める効果を持つ元素を導入した
領域のシリコン膜を除去する工程と、シリコン酸化膜を
成膜する工程と、該シリコン酸化膜を介して該シリコン
膜を酸化種と非酸化種の混合ガスにより熱酸化する工程
を少なくとも有することを特徴とする半導体装置の作製
方法を提供する。

【００１７】本発明による半導体装置の作製方法は、前
記熱酸化時の混合ガスの酸化種として、特にＯ₂を、前
記熱酸化時の混合ガスの非酸化種として、特にＮ₂、Ａ
ｒ、Ｎｅ、ＫｒまたはＨｅを用いることを特徴とする。
これらの非酸化種は、単独で、または２種以上を混合し
て用いることができる。２種以上の非酸化種を混合して
用いる場合、主成分となる１種の混合比率は５０モル％
以上であることが好ましい。特に、２種の非酸化種を混
合して用いる場合、主成分となる１種の混合比率が５０
〜９９モル％であることがより好ましい。さらに、前記
熱酸化時の混合ガスの酸化種と非酸化種の混合比を１／
３０〜１／２とすることを特徴とする。

【００１８】本発明による半導体装置の作製方法は、前
記触媒元素を集める効果を持つ元素として、特にリンを
用いることを特徴とする。

【００１９】また、本発明による半導体装置の作製方法
は、前記加熱処理後に触媒元素と触媒元素を集める効果
を持つ元素の導入領域のシリコン膜を除去する工程は、
半導体装置の活性領域（素子領域）の形成（パターニン
グ）工程を兼ねて行われることを特徴とする。

【００２０】さらに、本発明による半導体装置の作製方
法は、前記加熱処理後、触媒元素の導入領域のシリコン
膜を除去する工程は、該シリコン膜と同時に、前記触媒
元素及び触媒元素のシリサイド化合物が除去されるよう
なエッチング工程により行われることを特徴とし、前記
触媒元素導入領域のシリコン膜を除去する工程は、塩素
ガスやＢＣｌ₃、ＨＣｌなどの塩素系ガスを用いたＲＩ
Ｅ法により行われることを特徴とする。

【００２１】本発明による半導体装置の作製方法は、熱
酸化処理前に成膜するシリコン酸化膜の膜厚が２０ｎｍ
〜１００ｎｍであることを特徴とし、また、前記アモル
ファスシリコン膜の厚さが２５〜８０ｎｍであることを
特徴とする。

【００２２】本発明による半導体装置の作製方法は、最
終的な半導体装置活性領域中の触媒元素の濃度が１×１
０¹⁶ａｔｏｍ/ｃｍ³以下となるように管理されることを
特徴とする。

【００２３】本発明において、アモルファスシリコン膜
の結晶化を促進する触媒元素として、Ｎｉ、Ｃｏ、Ｐ
ｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂ
およびそれらの組合せよりなる群から選択される元素を
用いる。特に、Ｎｉ元素を少なくとも用いる。

【発明の実施の形態】

【００２４】触媒元素によるアモルファスシリコン膜の
結晶化方法として、全面に触媒元素を導入し全面にラン
ダムに結晶成長させる方法（実施例２を参照）と所定の
領域に触媒元素を導入して所定の領域から膜面に平行方
向に結晶成長させる方法（実施例３を参照）とがある。
この触媒元素が導入された状態での加熱工程では、まず
触媒元素により結晶核が発生する。触媒元素はケミカル
ポテンシャルの相違からアモルファス／結晶化領域の境
界に存在するのが最もエネルギー的に安定であるので、
結晶核の周りのアモルファス領域に結晶化を伴いながら
移動する。シリコン膜全面が結晶化されアモルファス／
結晶化領域の境界部がなくなると結晶化が終了する。

【００２５】全面に触媒元素を導入する方法では、上述
の結晶成長反応が基板全面にランダムに生じ、このとき
所定の領域に導入する必要がないのでプロセスが短く、
結晶化の加熱時間も短くできるといった利点がある。一
方、所定の領域にのみ触媒元素を導入する方法では、触
媒元素が導入された領域から導入されていない方向に向
かってシリコン膜面に平行方向に上記結晶成長が生じ、
別の触媒元素導入領域からの結晶成長と衝突した部分で
結晶成長が終了するために触媒元素の存在する領域や成
長方向をある程度制御することが可能といった利点があ
る。いずれの場合も、結晶化後、所定の領域に触媒元素
を集める効果を持つ元素を導入し、加熱処理をすること
によって、触媒元素を前記所定の領域に集める。

【００２６】本発明を用いた第１の実施形態について説
明する。石英基板上にＮ型ＴＦＴを作製する工程におい
て、本発明を利用した場合の説明を行う。本発明による
ＴＦＴはアクティブマトリクス型のドライバー回路や画
素部分は勿論、薄膜集積回路を構成する素子としても利
用可能である。しかし、ここでは、それらの代表とし
て、基板上に数十万から数百万のＮ型ＴＦＴを特に均一
に作製する必要がある液晶表示装置用アクティブマトリ
クス基板上の画素用ＴＦＴを例にとって説明する。

【００２７】以下において、図１に示すのが、本発明に
よるアクティブマトリクス基板上の画素ＴＦＴ作製工程
の概要を示す平面図である。実際には数十万個以上のＴ
ＦＴで構成されるが、ここでは３行×４列の１２個のＴ
ＦＴに簡略化して説明する。図２は図１での任意の１個
のＴＦＴの断面図であり、（Ａ）〜（Ｆ）の順で作製工
程が進行する。図２（Ｃ）は、図１（Ａ）のＩＩ―Ｉ
Ｉ’断面図であり、図２（Ｄ）〜（Ｆ）も、それぞれ、
図１（Ｂ）〜（Ｄ）に対する図１（Ａ）と同一の個所で
の断面図である。まず、図２（Ａ）に示すように、石英
基板１０１上にプラズマＣＶＤ法により、厚さが２５〜
８０ｎｍ、例えば３０ｎｍの真性（Ｉ型）のアモルファ
スシリコン膜（ａ−Ｓｉ膜）１０２を成膜する。次い
で、図２（Ｂ）に示すように、ａ−Ｓｉ膜１０２にニッ
ケル１０３を回転塗布法により表面濃度１×１０¹²〜１
×１０¹⁴ａｔｏｍｓ／ｃｍ²、例えば３×１０¹²ａｔｏ
ｍｓ／ｃｍ²添加する。そしてこれを不活性雰囲気下で
５４０〜６２０℃で数時間の加熱処理して結晶性シリコ
ン膜１０２を得る。

【００２８】この加熱処理において、ａ−Ｓｉ膜表面に
添加されたニッケル１０３のシリサイド化が起こり、そ
れを核としてシリコン膜１０２の選択結晶化が起きる。
ここではニッケルのシリサイドを核として、周辺領域へ
と結晶成長が生じ、ａ−Ｓｉ膜は全面結晶成長して結晶
化Ｓｉ−膜（ｐ−Ｓｉ膜）になる。

【００２９】本発明におけるアモルファスシリコンの膜
厚は、２５〜８０ｎｍであることが望ましい。２５ｎ
ｍより薄いと十分な結晶成長が得られず、８０ｎｍより
厚いと柱状結晶が２層構造となり結晶性の悪化、触媒元
素の残留といった問題が生じる。

【００３０】従来法では活性領域中の触媒元素濃度は１
×１０¹⁷〜１×１０¹⁸ａｔｏｍｓ／ｃｍ³程度で、ＴＦ
Ｔ素子においてリーク電流の増大や特性劣化等が生じ、
このような影響をなくすには１×１０¹⁶ａｔｏｍｓ／ｃ
ｍ³以下の濃度である必要がある。本発明においては、
半導体装置活性領域における触媒元素の最終的な濃度は
１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下となるように管理さ
れる。従って、本発明により、ＴＦＴ素子においてリー
ク電流の増大や特性劣化等をなくすことができる。本発
明に利用できる触媒元素の種類としては、Ｎｉ、Ｃｏ、
Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓ
ｂが挙げられ、これらから選ばれた一種または複数の元
素を用いれば、微量で結晶化を促進することが可能であ
る。これらの中でも、Ｎｉにより顕著な促進効果を得る
ことができる。この理由として次のようなモデルが考え
られる。触媒元素は単独では作用せず、シリコンと結合
してシリサイド化することで結晶成長を促進する。アモ
ルファスシリコン膜結晶化時に、その時の結晶構造が一
種の鋳型のように作用して結晶化を促すといったモデル
である。

【００３１】１原子のＮｉは２原子のＳｉと化合してＮ
ｉＳｉ₂のシリサイドを形成する。ＮｉＳｉ₂は螢石型の
結晶構造で、単結晶シリコンのダイヤモンド構造と非常
に類似している。しかも、ＮｉＳｉ₂の格子定数は５．
４０６Åであり、結晶性シリコンの格子定数５．４３０
Åに非常に近い。このためＮｉＳｉ₂はアモルファスシ
リコン膜を結晶化させるには最高の鋳型であり、本発明
における触媒元素としてＮｉが最も望ましい。

【００３２】次に、ｐ−Ｓｉ膜１０２上にプラズマＣＶ
Ｄ法により、ＳｉＯ₂膜を８０〜３００ｎｍ、例えば、
１５０ｎｍを成膜し、パターニングしてマスク膜１０４
とする。パターニングには、一般のフォトレジストを用
いる。ここで、マスク１０４のスルーホールを通して網
目状にｐ−Ｓｉ膜が露呈される。図２（Ｃ）は任意のＴ
ＦＴの状態を示しているが、その状態を上面から見る
と、図１（Ａ）のように網目は複数本にわたり、マスク
膜１０４のスルーホールにより、ｐ−Ｓｉ膜は網目状に
露呈しており、他の部分はマスクされている状態となっ
ている。

【００３３】本発明における加熱処理工程で触媒元素を
集める効果のある元素としては、リン、硫黄、ヒ素、セ
レン等が使用可能であるが、これらの元素の中でもリン
は最も触媒元素を集める効果が大きいのでリンを用いる
のが最も望ましい。

【００３４】次に、図２（Ｃ）に示すように、シリコン
膜１０２に対してリン１０５をドーピングする。すなわ
ち、マスク膜１０４に覆われていない領域１０２ａに、
リン１０５を選択的に導入する。この際、マスク膜に覆
われた１０２ｂにはリンは注入されない。ドーピングガ
スとしてホスフィン（ＰＨ₃）を用い、加速電圧５〜２
０ｋＶ、例えば１０ｋＶ、ドーズ量を５×１０¹⁵〜１×
１０¹⁷ｃｍ^-2、例えば５×１０¹⁶ｃｍ^-2として行う。フ
ォトレジストを剥離した後、６００℃で１２時間の加熱
処理を行う。この加熱処理では、ドーピングされたリン
がニッケルを引き寄せる作用により、領域１０２ｂから
ニッケルがゲッタリングされて、リンが選択導入された
領域１０２ａにニッケルが集められ、リンによってトラ
ップされる。すなわち、領域１０２ｂにはＮｉが存在し
なくなる。

【００３５】次に、加熱処理後、触媒元素を集める効果
を持つ元素の導入領域を除去する工程は、半導体装置の
活性領域の形成を兼ねて行われることが望ましい。これ
により、工程短縮だけでなく、不必要な領域がすべて除
去されるため、素子領域への触媒元素の汚染量をさらに
低減できる。この導入領域を除去する工程では、シリコ
ン膜が除去されても触媒元素が残っていると触媒元素は
基板上を拡散してしまうので、対象となるシリコン膜と
触媒元素とのエッチング性が重要となる。

【００３６】多くの触媒元素はシリサイド化合物として
シリコン中に存在しているので、シリコン膜、触媒元素
および触媒元素のシリサイド化合物が同時に除去される
ことが望ましい。この方法として、フッ化水素酸と硝酸
の混合液によるエッチング除去法があるが、微細加工に
は不利であり、ドライエッチングによる除去が望まし
い。これは塩素ガスやＢＣｌ₃、ＨＣｌなどの塩素系ガ
スを用いたＲＩＥ（リアクテイブ・イオン・エッチング）
法により、シリコン膜と共に触媒元素およびシリサイド
化合物も同時にエッチングされ、除去領域において残さ
のない清浄な状態が得られる。

【００３７】ここで、シリコン膜１０２の不要な部分を
除去して素子間分離を行う。すなわち、該工程で、図１
（Ｂ）に示すような配置で、ニッケルがゲッタリングさ
れて存在しない成長領域１０２ｂを用いて、ＴＦＴの活
性領域（チャネル領域１１１、ソース１１２／ドレイン
１１３領域）となる島状の結晶性シリコン膜１０２ｃが
形成され、図１（Ｂ）の状態が得られる。ここで重要な
ことは、領域１０２ｂを活性領域として用いることであ
る。これにより、リンを選択導入してニッケルを集めた
領域１０２ａ全てをエッチングにより除去することがで
きる。従って、基板上からニッケルを取り除くことが可
能となり、後工程でのニッケルの汚染を完全に抑えるこ
とができる。

【００３８】熱酸化処理前に成膜するシリコン酸化膜
は、薄すぎると酸化初期の段階で結晶方位による酸化速
度の差で表面凹凸を生じ、厚すぎると酸化処理に時間が
かかる。この両者を両立するため、２０〜１００ｎｍの
範囲内が望ましい。次に、島状結晶性シリコン膜１０２
ｃを覆うようにゲート絶縁膜として厚さ２０〜１００ｎ
ｍ、例えば６０ｎｍの酸化シリコン膜１０６をプラズマ
ＣＶＤ法で形成する。酸化シリコン膜１０６の成膜後、
酸化種（例えば、Ｏ₂）と非酸化種（例えば、Ｎ₂）の雰
囲気下で、１０００℃程度の高温にて数時間、結晶性シ
リコン膜１０２ｃの酸化処理を行う。図２（Ｄ）に示す
ごとく、この酸化処理で熱酸化膜１０７が形成され、プ
ラズマＣＶＤ法による酸化シリコン膜１０６と熱酸化膜
１０７の二層膜がゲート絶縁膜となる。

【００３９】シリコンの体積は熱酸化されると約２倍に
増大するため、熱酸化時にシリコン／熱酸化膜表面で応
力が生じ、この応力により結晶欠陥が生じてしまう。そ
こで、本発明においては、酸化種を非酸化種と混合して
酸化種濃度が希釈された混合ガスを用いることによっ
て、酸化速度を極度に遅くして、熱酸化時に生じる応力
を緩和する。そのため、酸化後の結晶性が向上する。

【００４０】具体的には、結晶性改善のための熱酸化時
の雰囲気を酸化種と非酸化種の混合ガスとする。これに
より、酸化速度は酸化種のみの雰囲気に比べ遅くなる。
これは混合ガスとすることで酸化種の濃度が低くなるた
めで、これにより酸化反応は極端な酸化種の供給律速と
なる。シリコンの表面原子密度が違うため、反応速度定
数が結晶方位により異なり酸化速度の結晶方位による違
いにより表面凹凸が生じてしまう。このように表面凹凸
は、結晶方位による反応速度定数の違いにより生じるた
め、上記のように酸化種と非酸化種の混合ガスとして極
端な酸化種の供給律速とすることで表面凹凸を低減する
ことができる。

【００４１】酸化種としては、例えば、Ｈ₂ＯやＯ₂等を
用いることができるが、特に、Ｏ₂を用いることによ
り、他の酸化種（例えば、Ｈ₂Ｏ）に比べ、結晶方位に
よる酸化速度の差を小さくすることができる。また、酸
化種をＮ₂、Ａｒ、Ｎｅ、Ｋｒ、Ｈｅ等の非酸化種と混
合して用いることで、不必要な他の熱反応を抑え、熱酸
化反応のみを行うことができる。ここで酸化種と非酸化
種の混合比は、酸化速度を遅くすることによる表面凹凸
改善効果と処理速度を両立させるため１／３０〜１／２
の範囲内が望ましい。

【００４２】また、前記の触媒金属が膜中に存在する場
合、酸化時に触媒金属が酸化中心となり、その部分が選
択的に熱酸化されてシリコン膜がなくなるといった酸化
欠陥が生じてしまう。非酸化種との混合ガスにすること
で、上記の触媒金属と酸化種の反応が抑制されるため、
これに伴う欠陥を低減することができる。

【００４３】さらに、スパッタリング法によって、厚さ
４００〜８００ｎｍ、例えば６００ｎｍのアルミニウム
膜を成膜し、パターニングして、ゲート電極１０８を形
成する。さらにアルミニウム電極１０８を陽極酸化して
表面に酸化物層１０９を形成する。この状態が図２
（Ｅ）に相当する。ゲート電極１０８は、平面的にはゲ
ートバスラインを同時構成しており、この状態を平面的
に見ると図１（Ｃ）状態となっている。陽極酸化は、酒
石酸が１〜５％含まれたエチレングリコール溶液中で行
い、最初一定電流で２２０Ｖまで電圧を上げ、その状態
で１時間保持して終了させる。得られた酸化物１０９の
厚さは後のイオンドーピング工程において、オフセット
ゲート領域を形成する厚さとなるので、オフセット領域
の長さを上記陽極酸化工程で決めることができる。

【００４４】引き続いて、イオンドーピング法により、
ゲート電極１０８とその周りの酸化物１０９をマスクと
して不純物（例えば、リン）１１０を注入する。加速電
圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×
１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば２×１０¹⁵ｃｍ^-2と
して行う。この工程で、不純物が注入された領域１１２
と１１３は、後にＴＦＴのソース／ドレイン領域とな
り、ゲート電極１０８とその周りの酸化物１０９でマス
クされ不純物注入されていない領域１１１は、後にＴＦ
Ｔチャネル領域となる。

【００４５】その後、レーザー光照射によるアニールで
イオン注入した不純物の活性化を行うと同時に、不純物
導入により結晶性が劣化した領域の結晶性改善を行う。
この際、レーザーとしてＸｅＣｌエキシマーレーザー
（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い、エ
ネルギー密度１５０〜４００ｍＪ／ｃｍ²、例えば２５
０ｍＪ／ｃｍ²で照射する。

【００４６】続いて、厚さ６００ｎｍ程度の酸化シリコ
ン膜または窒化シリコン膜をプラズマＣＶＤ法で成膜
し、層間絶縁膜１１４を形成する。層間絶縁膜１１４に
コンタクトホールを形成して、金属材料、例えば、窒化
チタンとアルミニウムの二層膜によってＴＦＴのソース
電極配線１１５を形成する。本ＴＦＴは画素電極をスイ
ッチングする素子であるので、もう一方のドレイン配線
には透明電極であるＩＴＯなどの画素電極１１６を設け
る。最後に、１気圧の水素雰囲気下で３５０℃にて、３
０分間アニールを行い完成されたＴＦＴ１１７を図１
（Ｄ）および図２（Ｆ）に示す。ＴＦＴ１１７を保護す
るため、ＴＦＴ１１７上に窒化シリコン膜などからなる
保護膜を必要に応じて形成することができる。

【００４７】本発明を用いた第２の実施形態について説
明する。アクティブマトリクス型の液晶周辺回路や、一
般の薄膜集積回路を形成するＮ型ＴＦＴとＰ型ＴＦＴを
相補的に構成したＣＭＯＳ構造の回路を石英基板上に作
成する工程について説明する。図３は本実施例で説明す
るＴＦＴ作製工程の概要を示す平面図である。図４にお
いて、（Ａ）〜（Ｇ）の順で工程が進行する。図４
（Ｇ）は図３のＩＶ−ＩＶ’で切った断面図である。ま
ず、図４（Ａ）に示すように、石英基板２０１上にプラ
ズマＣＶＤ法により、厚さ２５〜８０ｎｍ、例えば３０
ｎｍの真性（Ｉ型）のアモルファスシリコン膜（ａ−Ｓ
ｉ膜）２０２を成膜する。さらに、このａ−Ｓｉ膜２０
２上に、５０〜３００ｎｍ、例えば１５０ｎｍの酸化シ
リコン膜をパターニングすることで、マスク膜２０３を
得る。ここで、マスク膜２０３のスルーホールを通して
スリット状にａ−Ｓｉ膜が露呈されている。

【００４８】次に、ａ−Ｓｉ膜２０２にニッケル２０４
をスパッタリング法により表面濃度が１×１０¹²〜１×
１０¹⁴ａｔｏｍｓ／ｃｍ²、例えば、４×１０¹³ａｔｏ
ｍｓ／ｃｍ²になるように添加した。そしてこれを不活
性雰囲気下で５４０〜６２０℃で数時間の加熱処理を施
す。この加熱処理において、図４（Ｂ）に示すように、
領域２０２ａにおいては、ａ−Ｓｉ膜表面に添加された
ニッケル２０４のシリサイド化が起こり、それを核とし
たシリコン膜２０２ａの選択結晶化が起きる。ここでは
ニッケルのシリサイドを核として、領域２０２ｂへと横
方向に結晶成長が起き、両側の２０２ａからの横成長が
衝突した領域で横方向の結晶成長が終了する。この状態
でニッケルは主に選択導入領域２０２ａおよび成長衝突
領域に存在する。

【００４９】この状態で図４（Ｃ）に示すように、シリ
コン膜２０２に対してリン２０５をドーピングする。こ
こでマスク膜２０４に覆われていない領域２０２ａにリ
ン２０５を選択的に導入する。この際、マスク膜に覆わ
れた２０２ｂにはリンは注入されない。ドーピングガス
としてホスフィン（ＰＨ₃）を用い、加速電圧５〜２０
ｋＶ、例えば１０ｋＶ、ドーズ量を５×１０¹⁵〜１×１
０¹⁷ｃｍ^-2、例えば５×１０¹⁶ｃｍ^-2としてドーピング
する。そして、これを不活性雰囲気下で５５０〜７００
℃で数時間の加熱処理を施す。この加熱処理では、ドー
ピングされたリンがニッケルを引き寄せる作用により、
領域２０２ｂからＮｉがゲッタリングされて、リンが選
択導入された領域２０２ａにニッケルが集められ、リン
によってトラップされる。

【００５０】ここでマスク膜２０３をバッファードフッ
酸で除去した後、シリコン膜２０２の不要な部分を除去
して素子間分離を行う。すなわち、該工程で、図３に示
すような配置で、ニッケルがゲッタリングされて存在し
ない成長領域２０２ｂを用いて、ＴＦＴの活性領域（チ
ャネル領域２１４ｎおよび２１４ｐ、ソース２１５ｎお
よび２１５ｐ／ドレイン２１６ｎおよび２１６ｐ領域）
となる島状の結晶性シリコン膜２０２ｃが形成され、図
３の状態が得られる。

【００５１】ここで重要なことは、活性領域として成長
領域２０２ｂを用いることである。これにより、ニッケ
ルが集められた領域２０２ａを全てエッチングにより除
去して、基板上からニッケルを取り除くことが可能とな
り、後工程でのニッケルの汚染を完全に抑えることがで
きる。この結果、Ｎ型の不純物領域２１５ｎと２１６ｎ
およびＰ型の不純物領域２１５ｐと２１６ｐが形成さ
れ、図４に示すようにＮチャネル型ＴＦＴとＰチャネル
型ＴＦＴを形成することができる。次に、島状結晶性シ
リコン膜２０２ｃを覆うようにゲート絶縁膜として厚さ
２０〜８０ｎｍ、例えば５０ｎｍの酸化シリコン膜２０
６を減圧ＣＶＤ法で形成する。結晶性酸化シリコン膜２
０６を成膜後、酸化種（例えば、Ｏ₂）と非酸化種（例
えば、Ａｒ）との混合雰囲気下で、１０００℃程度の温
度にて数時間、結晶性シリコン膜２０２ｃの酸化処理を
行った。図４（Ｄ）に示すごとく、この酸化処理で熱酸
化膜２０７が形成され、プラズマＣＶＤ法による酸化シ
リコン膜２０６と熱酸化膜２０７の二層膜がゲート絶縁
膜となる。

【００５２】さらに、スパッタリング法によって、厚さ
４００〜８００ｎｍ、例えば６００ｎｍのアルミニウム
膜を成膜し、パターニングして、ゲート電極２０８を形
成する。さらにアルミニウム電極２０８を陽極酸化して
表面に酸化物層２０９を形成する。ゲート電極２０８
は、平面的にはゲートバスラインを同時構成しており、
この状態を平面的に見ると図３の状態となっている。陽
極酸化は、酒石酸を１〜５％含有するエチレングリコー
ル溶液中で行い、最初一定電流で２２０Ｖまで電圧を上
げ、その状態で１時間保持して終了させる。得られた酸
化物２０９の厚さは後のイオンドーピング工程におい
て、オフセットゲート領域を形成する厚さとなるので、
オフセット領域の長さを上記陽極酸化工程で決めること
ができる。

【００５３】引き続いて、イオンドーピング法により、
シリコン膜の領域２０２ｃに、ゲート電極２０８をマス
クとして不純物であるリン２１０およびホウ素２１１を
注入する。ドーピングガスとしてホスフィン（ＰＨ₃）
およびジボランを（Ｂ₂Ｈ₆）を用い、ホスフィンドービ
ング時は加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、
ドーズ量を１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば２×
１０¹⁵ｃｍ^-2とし、ジボランドーピング時は加速電圧を
４０〜８０ｋＶ、例えば６５ｋＶ、ドーズ量を１×１０
¹⁵〜８×１０¹⁵ｃｍ^-2、例えば５×１０¹⁵ｃｍ^-2として
行った。

【００５４】ドーピングに際しては図４（Ｅ）および
（Ｆ）に示すように、ドーピングが不要な領域をフォト
レジスト２１２および２１３で覆うことにより、それぞ
れの元素を選択的にドーピングする。この工程で、不純
物が注入された領域は、後にＴＦＴのソース／ドレイン
領域となり、イオン注入ストッパ膜でマスクされ不純物
注入されていない領域２１４ｎおよび２１４ｐは、後に
ＴＦＴチャネル領域となる。

【００５５】その後、レーザー光照射によるアニールで
イオン注入した不純物の活性化を行うと同時に、不純物
導入により結晶性が劣化した領域の結晶性改善を行う。
この際、レーザーとしてＸｅＣｌエキシマーレーザー
（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い、エ
ネルギー密度１５０〜４００ｍＪ／ｃｍ²、例えば２５
０ｍＪ／ｃｍ²で照射する。

【００５６】続いて、厚さ６００ｎｍ程度の酸化シリコ
ン膜または窒化シリコン膜をプラズマＣＶＤ法で成膜
し、層間絶縁膜２１７を形成する。層間絶縁膜２１７に
コンタクトホールを形成して、金属材料、例えば、窒化
チタンとアルミニウムの二層膜によってＴＦＴの電極・
配線２１８、２１９および２２０を形成する。最後に、
水素雰囲気下でアニールを行い、図４（Ｇ）に示すＮチ
ャネル型ＴＦＴ２２１とＰチャネル型ＴＦＴ２２２が完
成する。

【００５７】例えば、上記ニッケルの添加方法として、
スパッタ法を用いたが、ニッケル塩を溶かした溶液をス
ピンコート法で添加してもよい。また、触媒元素として
ニッケルを用いたが、コバルト、パラジウム、白金、
銅、銀、金、インジウム、スズ、アルミニウム、アンチ
モンでも同様の効果が得られ、またこれらの元素を組み
合わせて用いることもできる。

【００５８】

【実施例】本発明の実施例を図面を参照して説明する。実施例１先ず、結晶性改善のための熱酸化を行なう工程におい
て、酸化種と非酸化種との混合ガス中の酸化種の比率が
酸化速度定数、表面凹凸および酸化欠陥数に与える影響
につき調べた。本実施例においては、酸化種として酸素
を用い、非酸化種として窒素を用いて、窒素に対する酸
素比率（Ｏ₂／Ｎ₂）を１から０．１まで変化させて、測
定を行なった。

【００５９】酸素比率と熱酸化速度定数の関係を表１お
よび図５に示す。酸化膜厚は、エリプトメトリー法によ
り測定した。酸化速度定数ｋは、酸化膜厚と酸化時間の
関係式：（膜厚）²＝ｋ×酸化時間から算出した。尚、
熱酸化は９５０℃および１０００℃にて行なった。

【００６０】

【表１】

【００６１】酸素比率が少ないほど、酸化速度は遅くな
った。いずれの温度においても、酸素比率を１から０．
１に低下させることにより、酸化速度定数を１／１０程
度まで減少させることができた。

【００６２】また、酸素比率と表面凹凸の関係を表２お
よび図６に示す。先ず、９５０℃にて熱酸化を行ない、
平均５０ｎｍ程度の酸化膜を形成した。次いで、酸化膜
表面の５０μｍ×５０μｍの範囲を原子間力顕微鏡（Ａ
ＦＭ）により観察し、平均表面粗さ（Ｒａ）を求め、こ
の値を表面凹凸の指標とした。

【００６３】

【表２】

【００６４】酸素比率が少ないほど、表面凹凸が少なく
なった。酸素比率を１から０．２まで低下させることに
より表面凹凸を１／２以下まで抑えることができた。こ
れにより、特性安定化および信頼性を向上させることが
できる。

【００６５】さらに、酸素比率と酸化欠陥数の関係を表
３および図７に示す。先ず、９５０℃にて熱酸化を行な
い、平均５０ｎｍ程度の酸化膜を形成した。次いで、
１：１０ＢＨＦ液で酸化膜を除去した後、０．５％Ｈ
Ｆおよび０．５％Ｈ₂Ｏ₂の混合液中に１時間浸漬し
た。これにより酸化欠陥が選択的にエッチングされるの
で、表面を光学顕微鏡で観察し、欠陥数をカウントし
た。

【００６６】

【表３】

【００６７】酸素比率が少ないほど、残留触媒元素によ
る欠陥数が減少した。酸素比率を１から０．２まで低下
させることにより、欠陥数を１／３程度まで削減するこ
とができた。これにより、良品率を向上させることがで
きる。

【００６８】実施例２以下において、図１に示すのが、本実施例で説明するア
クティブマトリクス基板上の画素ＴＦＴ作製工程の概要
を示す平面図である。実際には数十万個以上のＴＦＴで
構成されるが、本実施例では３行×４列の１２個のＴＦ
Ｔに簡略化して説明する。図２は図１での任意の１個の
ＴＦＴの断面図であり、（Ａ）〜（Ｆ）の順で作製工程
が進行する。まず、図２（Ａ）に示すように、石英基板
１０１上にプラズマＣＶＤ法により、厚さ３０ｎｍの真
性（Ｉ型）のアモルファスシリコン膜（ａ−Ｓｉ膜）１
０２を成膜した。次いで、図２（Ｂ）に示すように、ａ
−Ｓｉ膜１０２にニッケル１０３を回転塗布法により、
表面濃度が３×１０¹²ａｔｏｍｓ／ｃｍ²になるように
添加した。そして、これを窒素雰囲気下で５５０℃にて
５時間の加熱処理を施して結晶性シリコン膜１０２を得
た。この加熱処理において、ａ−Ｓｉ膜表面に添加され
たニッケル１０３のシリサイド化が起こり、シリコン膜
１０２が選択的に結晶化された。ａ−Ｓｉ膜は全面結晶
成長して結晶化Ｓｉ−膜（ｐ−Ｓｉ膜）になった。

【００６９】次に、ｐ−Ｓｉ膜１０２上にプラズマＣＶ
Ｄ法により、厚さ１５０ｎｍのＳｉＯ₂膜をパターニン
グしてマスク膜１０４を成膜した。ここで、マスク１０
４のスルーホールを通して網目状にｐ−Ｓｉ膜が露呈さ
れている。この状態で図２（Ｃ）に示すように、シリコ
ン膜１０２に対してリン１０５をドーピングした。すな
わち、マスク膜１０４に覆われていない領域１０２ａ
に、リン１０５を選択的に導入した。この際、マスク膜
に覆われた１０２ｂにはリンは注入されない。ドーピン
グガスとしてホスフィン（ＰＨ₃）を用い、加速電圧１
０ｋＶ、ドーズ量を５×１０¹⁶ｃｍ^-2としてドーピング
した。フォトレジストを剥離した後、領域１０２ｂから
ニッケルをゲッタリングして、リンが選択導入された領
域１０２ａにニッケルを収集するために、６００℃で１
２時間の加熱処理を行った。

【００７０】ここで、シリコン膜１０２の不要な部分、
すなわち、リンを選択導入してニッケルを集めた領域１
０２ａを全てエッチングして素子間分離した。この段階
で、後の活性領域となる島状結晶性シリコン膜１０２ｃ
中のニッケル濃度を２次イオン質量分析法（ＳＩＭＳ）
により測定すると、測定下限である５×１０¹⁵ａｔｏｍ
ｓ／ｃｍ³以下であった。

【００７１】次に、島状結晶性シリコン膜１０２ｃを覆
うようにゲート絶縁膜として厚さ６０ｎｍの酸化シリコ
ン膜１０６をプラズマＣＶＤ法で形成した。酸化シリコ
ン膜１０６の成膜後、Ｏ₂とＮ₂の混合比１：４の雰囲気
下で、Ｏ₂とＮ₂の総圧力を１気圧とし、１０００℃にて
５時間、結晶性シリコン膜１０２ｃの酸化処理を行っ
た。この酸化処理で熱酸化膜１０７が５０ｎｍ形成さ
れ、プラズマＣＶＤ法による酸化シリコン膜１０６と熱
酸化膜１０７の二層膜がゲート絶縁膜となる。（図２
（Ｄ））さらに、スパッタリング法によって、厚さ６０
０ｎｍのアルミニウム膜を成膜し、パターニングして、
ゲート電極１０８を形成した。さらに、図２（Ｅ）に示
すごとく、アルミニウム電極１０８を陽極酸化して表面
に酸化物層１０９を形成した。陽極酸化は、酒石酸を２
％含有するエチレングリコール溶液中で行い、最初一定
電流で２２０Ｖまで電圧を上げ、その状態で１時間保持
して終了させた。得られた酸化物１０９の厚さは２００
ｎｍであった。

【００７２】引き続いて、イオンドーピング法により、
ゲート電極１０８とその周りの酸化物１０９をマスクと
してリン１１０を注入した。ドーピングガスとしてホス
フィン（ＰＨ₃）を用い、加速電圧を８０ｋＶ、ドーズ
量を２×１０¹⁵ｃｍ^-2としてドーピングした。この工程
で、リンが注入された領域１１２と１１３は、後にＴＦ
Ｔのソース／ドレイン領域となり、ゲート電極１０８と
その周りの酸化物１０９でマスクされ不純物注入されて
いない領域１１１は、後にＴＦＴチャネル領域となる。

【００７３】その後、レーザー光照射によるアニールで
イオン注入したリンの活性化を行うと同時に、リン導入
により結晶性が劣化した領域の結晶性改善を行う。この
際、レーザーとしてＸｅＣｌエキシマーレーザー（波長
３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い、エネルギ
ー密度２５０ｍＪ／ｃｍ²で照射した。ここでＮ型不純
物（リン）領域１１２、１１３のシート抵抗は、２００
〜８００Ω／ｃｍ²であった。

【００７４】続いて、厚さ６００ｎｍ程度の酸化シリコ
ン膜をプラズマＣＶＤ法で成膜し、層間絶縁膜１１４を
形成した。層間絶縁膜１１４にコンタクトホールを形成
して、窒化チタンとアルミニウムの二層膜によってＴＦ
Ｔのソース電極・配線１１５を形成した。もう一方のド
レイン配線に透明な画素電極１１６を設けた。最後に、
１気圧の水素雰囲気下で３５０℃にて、３０分間アニー
ルを行い、完成されたＴＦＴ１１７を図１（Ｄ）および
図２（Ｆ）に示す。

【００７５】実施例３図３は本実施例で説明するＴＦＴ作製工程の概要を示す
平面図である。図４は図３のＩＶ―ＩＶ’断面図であ
り、（Ａ）〜（Ｈ）の順で工程が進行する。まず、図４
（Ａ）に示すように、石英基板２０１上にプラズマＣＶ
Ｄ法により、厚さ３０ｎｍの真性（Ｉ型）のアモルファ
スシリコン膜（ａ−Ｓｉ膜）２０２を成膜した。さら
に、このａ−Ｓｉ膜２０２上に、１５０ｎｍの酸化シリ
コン膜をパターニングしてマスク膜２０３を成膜した。
ここで、マスク膜２０３のスルーホールを通してスリッ
ト状にａ−Ｓｉ膜が露呈されている。

【００７６】次に、ａ−Ｓｉ膜２０２にニッケル２０４
をスパッタリング法により、表面濃度が４×１０¹³ａｔ
ｏｍｓ／ｃｍ²になるように添加した。そしてこれを窒
素雰囲気で５８０℃にて８時間の熱処理を行った。この
加熱処理において、図４（Ｂ）に示すように、領域２０
２ａにおいては、ａ−Ｓｉ膜表面に添加されたニッケル
２０４のシリサイド化が起こり、シリコン膜２０２ａが
結晶化され、さらに、両側の２０２ａから領域２０２ｂ
へと横方向に結晶成長が起き、その横成長が衝突した領
域で結晶成長が終了した。

【００７７】この状態で図４（Ｃ）に示すように、シリ
コン膜２０２に対してリン２０５をドーピングした。す
なわち、マスク膜２０４に覆われていない領域２０２ａ
にリン２０５を選択的に導入した。ドーピングガスとし
てホスフィン（ＰＨ₃）を用い、加速電圧を１０ｋＶ、
ドーズ量を５×１０¹⁶ｃｍ^-2としてドーピングした。そ
して、領域２０２ｂからＮｉをゲッタリングして、リン
が選択導入された領域２０２ａにニッケルを収集するた
めに、窒素雰囲気で６６０℃で１２時間の熱処理を行っ
た。

【００７８】ここでマスク膜２０３をバッファードフッ
酸で除去した後、シリコン膜２０２の不要な部分、すな
わち、領域２０２ａを全てエッチングして素子間分離を
行った。この段階で、後の活性領域となる島状結晶性領
域２０２ｃ中のニッケル濃度を２次イオン質量分析法
（ＳＩＭＳ）により測定すると、測定下限である５×１
０ ¹⁵ａｔｏｍｓ／ｃｍ³以下であった。

【００７９】次に、島状結晶性シリコン膜２０２ｃを覆
うようにゲート絶縁膜として厚さ２０〜８０ｎｍ、例え
ば５０ｎｍの酸化シリコン膜２０６を減圧ＣＶＤ法で形
成する。結晶性酸化シリコン膜２０６を成膜後、Ｏ₂と
Ａｒの混合比１：５の雰囲気下で、Ｏ₂とＡｒの総圧力
を１気圧とし、１０００℃にて６時間、結晶性シリコン
膜２０２ｃの酸化処理を行った。図４（Ｄ）に示すごと
く、この酸化処理で熱酸化膜２０７が５０ｎｍ形成さ
れ、プラズマＣＶＤ法による酸化シリコン膜２０６と熱
酸化膜２０７の二層膜がゲート絶縁膜となる。

【００８０】さらに、スパッタリング法によって、厚さ
６００ｎｍのアルミニウム膜を成膜し、パターニングし
て、ゲート電極２０８を形成した。さらにアルミニウム
電極２０８を陽極酸化して表面に酸化物層２０９を形成
した。陽極酸化は、酒石酸が１〜５％含まれたエチレン
グリコール溶液中で行い、最初一定電流で２２０Ｖまで
電圧を上げ、その状態で１時間保持して終了させた。得
られた酸化物２０９の厚さは２００ｎｍであった。

【００８１】引き続いて、イオンドーピング法により、
シリコン膜の領域２０２ｃに、ゲート電極２０８をマス
クとしてリン２１０およびホウ素２１１を注入する。ド
ーピングガスとしてホスフィン（ＰＨ₃）およびジボラ
ンを（Ｂ₂Ｈ₆）を用い、ホスフィンドービング時は加速
電圧を８０ｋＶ、ドーズ量を２×１０¹⁵ｃｍ^-2とし、ジ
ボランドーピング時は加速電圧を６５ｋＶ、ドーズ量を
５×１０¹⁵ｃｍ^-2としてドーピングした。ドーピングに
際しては図４（Ｅ）および（Ｆ）に示すように、ドーピ
ングが不要な領域をフォトレジスト２１２および２１３
で覆うことにより、それぞれの元素を選択的にドーピン
グした。

【００８２】その後、レーザー光照射によるアニールで
イオン注入した不純物の活性化を行うと同時に、不純物
導入により結晶性が劣化した領域の結晶性改善を行っ
た。この際、レーザーとしてＸｅＣｌエキシマーレーザ
ー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い、
エネルギー密度２５０ｍＪ／ｃｍ²で照射した。

【００８３】続いて、厚さ６００ｎｍ程度の酸化シリコ
ン膜をプラズマＣＶＤ法で成膜し、層間絶縁膜２１７を
形成した。層間絶縁膜２１７にコンタクトホールを形成
して、窒化チタンとアルミニウムの二層膜によってＴＦ
Ｔの電極・配線２１８、２１９および２２０を形成し
た。最後に、１気圧の水素雰囲気下で３５０℃にて、３
０分間のアニールを行い、図４（Ｇ）に示すＮチャネル
型ＴＦＴ２２１とＰチャネル型ＴＦＴ２２２が完成し
た。

【００８４】以上、本発明に基づく実施例２例につき説
明したが、本発明は上述の実施例に限定されるものでは
なく、本発明の技術的思想に基づく各種の変形が可能で
ある。

【００８５】

【発明の効果】本発明を用いることにより、信頼性の高
くて高性能な特性の半導体素子が実現できる。また、酸
化プロセス上の欠陥を低減することができ、良品率向上
を図ることができ低コスト化に有利である。特に液晶表
示装置においては、アクティブマトリクス基板に要求さ
れる高性能化、高集積化を同時に満足し、同一基板上に
アクテイブマトリクス部と周辺駆動回路部を構成するド
ライバモノリシック型アクティブマトリクス基板を実現
でき、モジュールのコンパクト化、高性能化、低コスト
化が図れる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態のＴＦＴの平面図で
ある。

【図２】本発明の第１の実施形態のＴＦＴ作製工程を
示す、図１のＩＩ―ＩＩ’断面図の一部である。

【図３】本発明の第２の実施形態のＴＦＴを示す平面
図である。

【図４】本発明の第２の実施形態のＴＦＴ作製工程を
示す、図３のＩＶ―ＩＶ’断面図である。

【図５】熱酸化工程における混合ガス中の酸素比率と
酸化速度定数との関係を示すグラフである。

【図６】熱酸化工程における混合ガス中の酸素比率と
表面凹凸との関係を示すグラフである。

【図７】熱酸化工程における混合ガス中の酸素比率と
酸化欠陥数との関係を示すグラフである。

【符号の説明】

１０１、２０１石英
基板１０２、２０２シリ
コン膜１０３、２０３触媒
元素（ニッケル）１０４、２０４マス
ク膜１０５、２０５リン１０６、２０６酸化
シリコン膜１０７、２０７熱酸
化膜１０８、２０８ゲー
ト電極１０９、２０９酸化
物１１０、２１０不純
物（リン）２１１不純物（ホウ
素）２１２、２１フォトレジス
ト１１１、２１４ｎ、２１４ｐチャ
ネル領域１１２、２１５ｎ、２１５ｐソー
ス領域１１３、２１６ｎ、２１６ｐドレ
イン領域１１４、２１７層間
絶縁膜１１５ソー
ス電極１１６画素
電極２１８、２１９、２２０電極・配線１１７画素
ＴＦＴ２２１Ｎチヤネル型
ＴＦＴ２２２Ｐチヤネル型
ＴＦＴ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/322 Ｇ０２Ｆ 1/136 ５００ 27/08 ３３１Ｈ０１Ｌ 29/78 ６２７Ｚ６２７ＧＦターム(参考） 2H092 KA04 KA05 KA10 MA25 MA27 MA29 NA25 5F048 AC03 BA10 BA16 BB04 BC16 5F052 AA11 CA07 CA10 DA02 DB03 EA16 FA06 JA01 5F058 BA20 BD01 BD04 BF07 BF61 BF62 BF80 5F110 AA18 BB01 BB04 BB10 CC02 DD03 EE03 EE34 EE44 FF02 FF09 FF23 FF30 FF36 GG02 GG13 GG25 GG35 GG45 HJ01 HJ04 HJ12 HJ23 HL01 HL03 HL11 HM14 NN04 NN23 NN24 NN35 NN72 PP01 PP03 PP10 PP27 PP29 PP34 QQ04 QQ11 QQ24 QQ28

Claims

【特許請求の範囲】

【請求項１】基板上に形成されたアモルファスシリコ
ン膜を結晶化を促進する触媒元素により結晶性シリコン
膜に結晶化する工程と、得られた結晶化シリコン膜を酸化種と非酸化種の混合ガ
スにより熱酸化する工程を少なくとも有することを特徴
とする半導体装置の作製方法。
【請求項２】絶縁表面を有する基板上にアモルファス
シリコン膜を形成する工程と、該アモルファスシリコン膜上に、該アモルファスシリコ
ン膜に結晶化を促進する触媒元素を導入する工程と、加
熱処理により結晶化する工程と、該シリコン膜の所定の領域に結晶化を促進する触媒元素
を集める効果を持つ元素を選択導入する工程と、加熱処理する工程と、触媒元素を集める効果を持つ元素を導入した領域のシリ
コン膜を除去する工程と、シリコン酸化膜を成膜する工程と、該シリコン酸化膜を介して該シリコン膜を酸化種と非酸
化種の混合ガスにより熱酸化する工程を少なくとも有す
ることを特徴とする請求項１記載の半導体装置の作製方
法。
【請求項３】絶縁表面を有する基板上にアモルファス
シリコン膜を形成する工程と、該アモルファスシリコン膜上に、該アモルファスシリコ
ン膜に所定の領域に結晶化を促進する触媒元素を導入す
る工程と、加熱処理により結晶化する工程と、該シリコン膜の所定の領域に結晶化を促進する触媒元素
を集める効果を持つ元素を選択導入する工程と、加熱処理する工程と、触媒元素と触媒元素を集める効果を持つ元素を導入した
領域のシリコン膜を除去する工程と、シリコン酸化膜を成膜する工程と、該シリコン酸化膜を介して該シリコン膜を酸化種と非酸
化種の混合ガスにより熱酸化する工程を少なくとも有す
ることを特徴とする請求項１記載の半導体装置の作製方
法。
【請求項４】前記熱酸化時の酸化種として、Ｏ₂を用
いることを特徴とする請求項１ないし３いずれかに記載
の半導体装置の作製方法。
【請求項５】前記熱酸化時の非酸化種として、Ｎ₂、
Ａｒ、Ｎｅ、ＫｒおよびＨｅよりなる群から選択される
少なくとも１種類の不活性ガスを単独でまたは混合して
用いることを特徴とする請求項１ないし４いずれかに記
載の半導体装置の作製方法。
【請求項６】前記熱酸化時における混合ガスの酸化種
と非酸化種との混合比が１／３０〜１／２である請求項
１ないし５いずれかに記載の半導体装置の作製方法。
【請求項７】該触媒元素を集める効果を持つ元素とし
て、リン、硫黄、ヒ素およびセレンよりなる群から選択
される元素を用いる請求項２ないし６いずれかに記載の
半導体装置の作製方法。
【請求項８】該触媒元素を集める効果を持つ元素とし
て、リンを用いる請求項２ないし６いずれかに記載の半
導体装置の作製方法。
【請求項９】前記加熱処理後、触媒元素および触媒元
素を集める効果を持つ元素の導入領域のシリコン膜を除
去する工程は、半導体装置の活性領域（素子領域）の形
成（パターニング）工程を兼ねて行われることを特徴と
する請求項２ないし８いずれかに記載の半導体装置の作
製方法。
【請求項１０】前記加熱処理後、触媒元素の導入領域
のシリコン膜を除去する工程は、該シリコン膜と同時
に、該触媒元素及び触媒元素のシリサイド化合物が除去
されるようなエッチング工程により行われることを特徴
とする請求項２ないし８いずれかに記載の半導体装置の
作製方法。
【請求項１１】該触媒元素導入領域のシリコン膜を除
去する工程は、塩素ガスやＢＣｌ₃、ＨＣｌなどの塩素
系ガスを用いたＲＩＥ法により行われることを特徴とす
る請求項９または１０いずれかに記載の半導体装置の作
製方法。
【請求項１２】熱酸化処理前に成膜するシリコン酸化
膜の膜厚が２０ｎｍ〜１００ｎｍである請求項１ないし
１１いずれかに記載の半導体装置の作製方法。
【請求項１３】該アモルファスシリコン膜の厚さが２
５〜８０ｎｍである請求項１ないし１２いずれかに記載
の半導体装置の作製方法。
【請求項１４】最終的な半導体装置活性領域中の触媒
元素の濃度が１×１０¹⁶ａｔｏｍ／ｃｍ³以下となるよ
うに管理されることを特徴とする請求項１ないし１３い
ずれかに記載の半導体装置の作製方法。
【請求項１５】アモルファスシリコン膜の結晶化を促
進する触媒元素として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃ
ｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａ１、Ｓｂおよびそれら
の組合せよりなる群から選択される元素を用いることを
特徴とする請求項１ないし１４いずれかに記載の半導体
装置の製造方法。
【請求項１６】少なくともＮｉ元素を用いることを特
徴とする請求項１５いずれかに記載の半導体装置の作製
方法。