KR20100041528A - 투명 전도성 산화막(ｔｃｏ)의 분극화 방법, 분극화된 ｔｃｏ를 구비하는 전자기기 및 그 제조방법 - Google Patents

투명 전도성 산화막(ｔｃｏ)의 분극화 방법, 분극화된 ｔｃｏ를 구비하는 전자기기 및 그 제조방법 Download PDF

Info

Publication number
KR20100041528A
KR20100041528A KR1020080100760A KR20080100760A KR20100041528A KR 20100041528 A KR20100041528 A KR 20100041528A KR 1020080100760 A KR1020080100760 A KR 1020080100760A KR 20080100760 A KR20080100760 A KR 20080100760A KR 20100041528 A KR20100041528 A KR 20100041528A
Authority
KR
South Korea
Prior art keywords
transparent conductive
conductive oxide
electrode
oxide film
electronic device
Prior art date
Application number
KR1020080100760A
Other languages
English (en)
Inventor
이정현
마동준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080100760A priority Critical patent/KR20100041528A/ko
Priority to US12/588,383 priority patent/US20100110346A1/en
Publication of KR20100041528A publication Critical patent/KR20100041528A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133397—Constructional arrangements; Manufacturing methods for suppressing after-image or image-sticking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

투명 전도성 산화막(Transparent Conductive Oxide)의 분극화 방법, 분극화된 TCO를 구비하는 전자기기 및 그 제조방법에 관해 개시되어 있다. 개시된 투명 전도성 산화막의 분극화 방법은 기판 상에 투명 전도성 산화막을 형성하는 단계 및 상기 투명 전도성 산화막에 분극전압이 나타날 때까지 상기 투명 전도성 산화막에 대한 전자 빔 어닐을 실시하는 단계를 포함할 수 있다. 상기 투명 전도성 산화막은 ZnO막 또는 AlZnO막으로 형성할 수 있다. 상기 전자 빔 어닐은 상온에서 60분 미만으로 실시할 수 있다.

Description

투명 전도성 산화막(ＴＣＯ)의 분극화 방법, 분극화된 ＴＣＯ를 구비하는 전자기기 및 그 제조방법{method of polarizing transparent conductive oxide, electronic device comprising polarized transparent conductive oxide and method of manufacturing the same}
투명 전도성 산화막의 분극화 방법과 분극화된 투명 전도성 산화막이 적용된 전자기기 및 그 제조방법에 관한 것이다.
액정(liqid crystal)을 이용한 디스플레이, 예컨대 TFT-LCD의 동작의 핵심의하나는 액정의 구동이다. 곧, 액정을 이용한 디스플레이를 통해 의미있는 영상을 보기 위해서는 영상의 구성에 따라 액정의 편향이 이루어져야 한다.
액정의 편향은 액정을 중심으로 마주하도록 배치된 두 전극판을 통해서 액정에 순간적으로 고전압을 인가하여 이루어진다. TFT-LCD의 경우, 이와 같은 액정 편향을 위해 저전력 및 오버 드라이브가 내장되어 있다.
그러나 휴대폰이나 GPS, PDA 등과 같은 모바일 전자기기의 경우, 사이즈가 작기 때문에, 저전력 및 오버 드라이브를 내장하기가 어렵다. 모바일 전자기기는 낮은 전압에서 구동되기 때문에, 모바일 전자기기에 적용될 수 있는 저전력 구동방 법이 마련되지 않는 한, 모바일 전자기기에 액정 디스플레이를 적용하기는 어려울 수 있다.
또한, 인가 전압에 대한 액정의 반응이 느려 잔상이 생길 수도 있다.
또한, 액정을 사이에 두고 배치되는 전극판, 예컨대 투명 전도성 산화막은 전극으로 사용하기에 적합한 저항값을 갖고 있어야 하는데, 이러한 저항값은 투명 전도성 산화막을 250℃에서 1시간 이상 열처리함으로써 얻어질 수 있다.
그러나 이러한 긴 시간을 요하는 열처리는 제품의 양산성을 저하시키는 요인중 하나가 될 수 있다.
낮은 전압에서 액정을 편향시킬 수 있게 하는 투명 전도성 산화막의 분극화 방법을 제공하고, 분극화된 투명 전도성 산화막을 구비하는 전자기기를 제공하며, 이러한 전자기기의 제조 방법을 제공함에 있다.
본 발명의 일 실시예에 의한 투명 전도성 분극화 방법은 기판 상에 투명 전도성 산화막을 형성하는 단계 및 상기 투명 전도성 산화막에 대한 전자 빔 어닐을 실시하는 단계를 포함하는 투명 전도성 산화막의 분극화 방법을 제공한다.
이 방법에서 상기 투명 전도성 산화막은 ZnO막 또는 ZnO:A막으로 형성할 수있다. 여기서 A는 양이온일 수 있다. 상기 ZnO:A막은 AlZnO막일 수 있다.
상기 전자 빔 어닐은 상온에서 60분 미만으로 실시할 수 있다.
본 발명의 일 실시예에 의한 전자기기는 액정층과 상기 액정층을 사이에 두고 마주하는, 상기 액정층 구동용 제1 및 제2 전극을 포함하는 전자기기에 있어서, 상기 제1 및 제2 전극 중 적어도 하나는 분극화되어 분극전압을 나타내는 투명 전도성 산화막으로 되어 있는 전자기기를 제공한다.
이러한 전자기기에서 상기 제1 전극은 박막 트랜지스터에 연결된 화소전극이고, 상기 제2 전극은 공통전극일 수 있다.
또한, 상기 전자기기는 상기 제1 전극을 통과해서 상기 액정층으로 입사되는 광을 상기 제1 전극에 방출하는 광원을 더 포함할 수 있다.
상기 제1 및 제2 전극 중 어느 하나는 전체가 분극되어 있고, 나머지는 일부 두께만 분극되어 있을 수 있다. 또한, 상기 제1 및 제2 전극은 모두 전체가 분극되어 있을 수 있다. 또한, 상기 제2 전극이 분극되어 있되, 전체 또는 일부 두께만 분극되어 있을 수 있다. 또한, 상기 제1 전극이 복수개 구비되어 있고, 각각의 상기 제1 전극에 박막 트랜지스터가 일대 일로 연결될 수 있다.
상기 전자기기는 TFT-LCD일 수 있다.
본 발명의 일 실시예에 의한 전자기기의 제조방법은 액정층과 상기 액정층을 사이에 두고 마주하는, 상기 액정층 구동용 제1 및 제2 전극을 포함하는 전자기기의 제조 방법에 있어서, 상기 제1 전극을 형성하는 단계, 상기 제2 전극을 형성하는 단계 및 상기 액정층을 형성하는 단계를 포함하고, 상기 제1 및 제2 전극은 투명 전도성 산화막으로 형성하고, 상기 제1 및 제2 전극 중 적어도 하나에 분극전압이 나타나게 하는 전자기기의 제조방법을 제공한다.
이러한 제조 방법에서, 상기 제1 전극은 박막 트랜지스터에 연결되는 화소전극이고, 상기 제2 전극은 공통전극일 수 있다.
상기 분극 전압은 상기 제1 및 제2 전극 중 적어도 하나를 전자 빔 어닐하여나타낼 수 있다. 이때, 상기 전자 빔 어닐은 상온에서 60분 미만으로 실시할 수 있다.
상기 분극 전압은 상기 제1 및 제2 전극 중 어느 하나의 일부 영역 또는 어느 하나의 전체에 나타나게 할 수 있다. 또한, 상기 분극 전압은 상기 제1 및 제2 전극 전체에 또는 상기 제1 및 제2 전극 각각의 일부 영역만 나타나게 할 수 있다. 또한, 상기 분극 전압은 상기 제1 및 제2 전극 중 하나의 전체에 나타나게 하고, 나머지 전극에는 일부 영역에만 나타나게 할 수 있다.
상기 투명 전도성 산화막은 상기한 바와 같을 수 있다.
본 발명의 일 실시예에 따르면, 투명 전도성 산화물의 일부 또는 전체를 분극화할 수 있기 때문에, 이렇게 분극화된 투명 전도성 산화물을 액정 구동용 전극에 사용할 경우, 액정 구동 전압을 낮출 수 있을 뿐만 아니라 액정의 반응을 빠르게 할 수 있다.
이하, 본 발명의 일 실시예에 의한 투명 전도성 산화막(TCO)의 분극화 방법, 분극화된 TCO를 구비하는 전자기기 및 그 제조방법을 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 확대하여 도시된 것이다.
먼저, 본 발명의 일 실시예에 의한 투명 전도성 산화막의 분극화 방법(이하, 분극화 방법)에 대해 설명한다.
도 1을 참조하면, 기판(40) 상에 투명 전도성 산화막(42)을 형성한다. 기판(40)은 순차적으로 적층된 실리콘 기판, 예컨대 p형 실리콘 웨이퍼와 실리콘 산화막(SiO2)일 수 있다. 투명 전도성 산화막(42)은 알려진 통상의 방법으로 형성할 수 있다. 이때, 투명 전도성 산화막(42)의 물질 상태는 비정질일 수 있다. 투명 전도성 산화막(42)은 액정 디스플레이나 모바일 기기 등에 적용될 수 있는 것으로 액 정 구동에 필요한 전극 물질로 사용될 수 있는 것이면 어느 것이라고 무방할 수 있다. 이러한 투명 전도성 산화막(42)은 산소와 결합되는 양이온을 포함하는 것일 수 있는데, 예를 들면 ZnO막 또는 ZnO:A막일 수 있다. 여기서 A는 양이온일 수 있다. 상기 ZnO:A막은, 예를 들면 AlZnO막일 수 있다.
투명 전도성 산화막(42)을 형성한 후, 투명 전도성 산화막(42)에 소정의 에너지를 갖는 전자 빔(44)에 소정 시간 동안 노출시켜 투명 전도성 산화막(42)을 어닐(anneal)한다. 이때, 전자 빔(44)에 의한 어닐은 통상적 의미의 상온에서 그리고 대기압보다 훨씬 낮은 압력, 예를 들면 0.01torr-0.001torr에서 실시할 수 있다. 전자 빔(44)의 한 전자의 에너지를 E1이라 할 때, E1은 0Ev<E1≤5keV일 수 있고, 전자 빔(44)의 노출시간을 t1이라 할 때, t1은 0<t1<60분일 수 있다. 전자 빔(44)의 에너지가 크거나, 전자의 단위면적당 조사량이 증가하면 전자 빔(44)의 조사 시간은 짧을 수 있을 것이다. 이러한 전자 빔(44)은 전자 빔 발생기의 그리드(grid)에 0보다 크고 5kV보다 작거나 같은 전압을 인가하여 얻을 수 있다. 상기 전자 빔 발생기는 통상의 것을 사용할 수도 있지만, 전자 빔(44)을 사입사시킬 수 있도록 배치될 수 있다. 상기 전자 빔 발생기는 전자 빔(44) 조사를 위한 별도의 구성을 가질 수도 있다. 전자 빔 발생기는 LCD 패널과 같은 대면적에 전자 빔을 조사할 수 있도록 스퀘어 타입(square type)의 리니어 건(linear gun)으로 구성할 수 있다.
전자 빔(44)의 한 전자의 에너지와 전자 빔(44)에 대한 노출시간은 주어진 범위에서 일정하게 유지할 수도 있지만, 투명 전도성 산화막(42)의 종류에 따라 다르게 할 수도 있다.
도 2와 도 3은 각각 투명 전도성 산화막(42)이 ZnO막일 때, 투명 전도성 산화막(42)이 전자 빔(44)에 노출되기 전과 후의 상태를 ZnO 다이폴의 배향을 통해서 개략적으로 보여준다.
도 2 및 도 3에서 참조부호 A는 아연(Zn)을 나타내고, 참조부호 B는 산소(O)를 나타내며, 참조부호 C는 아연과 산소로 만들어지는 다이폴(dipole)(이하, 아연 산소 다이폴)의 분극방향을 나타낸다.
도 2를 참조하면, 투명 전도성 산화막(42)이 형성된 후, 전자 빔(44)에 노출되기 전에는 아연 산소 다이폴들의 분극 방향(C)은 무지향성이다. 곧, 아연 산소 다이폴들의 분극 방향(C)은 특별한 방향으로 정렬되어 있지 않다.
반면, 도 3을 참조하면, 투명 전도성 산화막(42)이 전자 빔(44)에 노출된 후, 아연 산소 다이폴들은 주어진 방향으로 정렬되어 각 다이폴들의 분극 방향(C)은 동일하게 됨을 알 수 있다.
이에 따라, 투명 전도성 산화막(42)은 전체적으로 분극 상태가 된다. 곧, 투명 전도성 산화막(42)의 상부면은 음극이 되고, 하부면은 양극이 된다.
도 4는 투명 전도성 산화막(42)이 AlZnO막일 때, 전자 빔(44)에 노출되기 전과 후의 투명 전도성 산화막(42)의 저항을 보여준다.
도 4에서 제1 위치(p1)는 전자 빔(44)에 노출되지 않은 투명 전도성 산화막(42)의 저항을 나타내고, 나머지 위치(p2-p5)는 전자 빔(44)에 노출된 투명 전도성 산화막(42)의 저항을 나타낸다. 도 4의 결과는 상온에서 400eV의 전자 빔을 AlZnO막에 조사하여 얻은 것이다.
도 4를 참조하면, 투명 전도성 산화막(42)이 전자 빔(44)에 노출된 후, 투명 전도성 산화막(42)의 저항은 투명 전도성 산화막(42)이 전자 빔(44)에 노출되지 않았을 때보다 급격이 낮아짐을 알 수 있다.
도 4의 결과로부터 투명 전도성 산화막(42)을 전자 빔(44)으로 어닐하면, 투명 전도성 산화막(42)의 저항은 전극으로 사용할 수 있을 정도로 낮아짐을 알 수 있다.
도 5는 투명 전도성 산화막(42)의 배향성의 정도, 곧 다이폴의 정렬 정도를 전기적으로 평가한 것이다.
투명 전도성 산화막(42)이 전자 빔(44)에 노출되어 투명 전도성 산화막(42)의 다이폴들이 주어진 방향으로 정렬되었다면, 투명 전도성 산화막(42)의 분극 전압에 해당하는 만큼 상기 MIS 구조에 대한 커패시턴스 곡선은 왼쪽으로 시프트(shift) 될 것이다. 이러한 예측을 실험적으로 확인한 결과를 보인 것이 도 5이다.
도 5는 기판, 실리콘 산화막 및 투명 전도성 산화막(42)이 순차적으로 적층된 MIS 구조의 커패시턴스를 측정한 결과를 보여준다. 상기 기판은 p형 실리콘 기판을 사용하였다. 그리고 상기 산화막으로는 5nm 두께의 SiO2막을 사용하였고, 투명 전도성 산화막(42)으로는 AlZnO막을 사용하였다.
도 5에서 가로축은 전압을, 세로축은 상기 전압에 따른 커패시턴스를 나타낸다. 그리고 제1 그래프(G1)는 전자 빔(44)에 노출되지 않은 투명 전도성 산화막(42)에 대한 것이고, 제2 그래프(G2)는 전자 빔(44)에 노출된 투명 전도성 산화 막(42)에 대한 것이다.
도 5의 제1 및 제2 그래프(G1, G2)를 비교하면, 제2 그래프(G2)가 제1 그래프(G1)에 비해서 왼쪽으로 소정의 전압만큼 이동된 것을 알 수 있다. 이러한 결과를 통해서, 투명 전도성 산화막(42)이 전자 빔(44)으로 어닐된 후, 투명 전도성 산화막(42)에 분극 전압이 나타난다는 것을 알 수 있다. 곧, 투명 전도성 산화막(42)의 다이폴들은 전자 빔(44) 어닐 후에 주어진 방향으로 정렬된다는 것을 알 수 있다.
도 5의 결과는 또한 다른 가능성을 보여준다.
구체적으로, 도 5에서 제2 그래프(G2)의 시프트의 주 원인은 투명 전도성 산화막(42)을 전자 빔(44)으로 어닐한 결과일 수 있다. 그렇다면, 투명 전도성 산화막(42)에 대한 전자 빔(44)의 어닐 조건을 조절할 경우, 제2 그래프(G2)의 시프트 정도는 조절될 수 있을 것이다. 예컨대, 전자 빔(44)의 조사 에너지, 조사 시간, 조사 온도, 조사 거리 등을 조절할 경우, 제2 그래프(G2)의 시프트는 도 5에서 보인 시프트보다 적을 수 있다. 제2 그래프(G2)의 시프트가 도 5에 보인 시프트보다 적을 수 있다는 의미는 투명 전도성 산화막(42)의 다이폴들이 모두 동일한 방향으로 정렬되었다는 것이 아니라 투명 전도성 산화막(42)의 전체 두께 중에서 일부 두께에 포함된 다이폴들만 동일한 방향으로 정렬되었다는 것을 의미한다. 달리 말하면, 투명 전도성 산화막(42) 전체 두께에서 분극 전압이 나타나는 것이 아니라 일부 두께에서만 분극 전압이 나타나는 것을 의미할 수 있다.
한편, 도 5에서 제2 그래프(G2)의 시프트에는 전자 빔(44) 어닐시의 기 판(40)의 온도나 기판(40) 상에 형성되는 실리콘 산화막의 두께나 어닐 분위기 등도 영향을 줄 수도 있으나, 그 영향은 전자 빔(44)에 비해 무시할 수 있을 정도이다.
도 6은 전자 빔(44) 노출에 따른 투명 전도성 산화막(42)의 결정성 및 배향성 변화를 보여주는 엑스선 회절 분석 결과이다.
도 6에서 제1 내지 제4 그래프(G11, G22, G33, G44)는 상기 전자 빔 발생기의 그리드에 인가되는 전압을 각각 400V, 600V, 800V 및 1000V로 하여 발생시킨 전자 빔을 투명 전도성 산화막(42)에 조사하였을 때, 투명 전도성 산화막(42)에 대한 엑스선 회절 분석 결과를 보여준다. 따라서 도 6은 투명 전도성 산화막(42)에 조사되는 전자 빔(44)의 에너지를 증가시켰을 때의 투명 전도성 산화막(42)에 대한 엑스선 회절 분석 결과를 보여주는 것이라고 할 수 있다. 도 6의 결과를 얻기 위한 투명 전도성 산화막(42)으로 AlZnO막을 사용하였고, 통상적 의미의 상온에서 전자 빔(44)을 투명 전도성 산화막(42)에 조사하였다.
도 6을 참조하면, 투명 전도성 산화막(42)에 조사되는 전자 빔(44)의 에너지가 1000eV가 될 때, 곧 상기 전자 빔 발생기의 그리드에 인가되는 전압이 1000V가 될 때, 제4 그래프(G44)에서 알 수 있듯이 투명 전도성 산화막(42)의 결정성은 사라지고 정렬도가 떨어지는 것을 알 수 있다. 반면, 전자 빔(44)의 에너지가 1000eV보다 낮을 때, 투명 전도성 산화막(42)은 결정화되고 우수한 정렬도를 갖는 것을 알 수 있다. 이러한 결과로부터 투명 전도성 산화막(42)에 조사되는 전자 빔(44)의 에너지가 투명 전도성 산화막(42)의 결정화를 사라지게 하는 곧, 결정화를 파괴시 키는 에너지 보다 작을 때, 전자 빔(44) 조사를 통해서 투명 전도성 산화막(42)은 상온에서 결정화되는 것을 알 수 있다.
또한, 도 4의 결과를 보면, 전자 빔(44)의 적정 조사시간은 60분보다 작을 수 있으므로, 투명 전도성 산화막(42)을 결정화하는데 소요되는 시간은 통상적 의미의 상온에서 60분보다 작을 수 있다. 따라서 본 발명의 일 실시예를 따를 경우, 투명 전도성 산화막을 형성하는데 소요되는 시간을 1시간 미만, 예를 들면 40분 미만으로 줄일 수 있으므로, 투명 전도성 산화막이 구성요소의 하나로 사용되는 제품, 예를 들면 LCD의 제조 시간을 줄일 수 있다. 따라서 상기 제품의 생산성을 높일 수 있다.
다음에는 상술한 바와 같은 일부 영역 또는 전체가 분극화된 투명 전도성 산화막을 포함하는 전자기기(이하, 전자기기)에 대해 설명한다.
도 7은 상기 전자기기의 일부 영역을 보여준다.
도 7을 참조하면, 상기 전자기기는 제1 전극(50)과 제2 전극(54)을 포함하고, 제1 및 제2 전극(50, 54) 사이에 액정층(52)을 포함한다. 상기 전자기기는 LCD일 수 있다. 이때, 상기 LCD는 가정용으로 사용되는 대면적을 갖는 디스플레이일 수도 있고, 휴대용의 디스플레이일 수도 있다. 제1 전극(50)과 제2 전극(54) 중 선택된 어느 한 전극과 이격된 곳에 상기 선택된 어느 한 전극에 광을 조사하는 광원, 예를들면 백 라이트가 더 구비될 수도 있다. 상기 LCD는 외부에서 입사되는 광을 이용하는 반사형일 수도 있다. 액정층(52)의 액정의 배향은 제1 및 제2 전극(50, 54) 사이의 전위차에 의해 이루어진다. 제1 전극(50)은 박막 트랜지스터(미 도시)에 연결된 투명 전도성 산화물로 형성되는 화소 전극일 수 있다. 이때, 제2 전극(54)은 투명 전도성 산화물로 형성된 공통전극일 수 있다. 제1 전극(50)은 복수의 제1 전극(50)을 포함하는, 액정층(52) 밑에 구비된 밑판의 일부일 수 있다. 상기 밑판에는 복수의 박막 트랜지스터도 포함되어 있어 제1 전극(50)과 상기 박막 트랜지스터는 일대 일로 연결될 수 있다. 제1 및 제2 전극(50, 54)의 역할은 서로 반대가 될 수도 있다. 제1 및 제2 전극(50, 54) 중 적어도 어느 하나는 상술한 전자 빔에 노출되어 일부 영역 또는 전체가 분극화된 투명 전도성 산화막일 수 있다. 예를 들면, 제2 전극(54)이 공통전극일 때, 제2 전극(54)은 분극화된 투명 전도성 산화막일 수 있다. 도 7은 제2 전극(54)이 분극화된 투명 전도성 산화막인 경우를 보인 것이다. 제2 전극(54)이 분극화된 투명 전도성 산화막일 때, 제2 전극(54)에는 분극전압이 존재한다. 상기 분극전압은 액정층(52)에 인가된다. 이러한 분극전압은 액정층(52)의 액정을 주어진 방향으로 정렬시키기 위해 인가되는 전압의 일부가 될 수 있다. 곧, 상기 분극전압의 존재는 액정을 주어진 방향으로 정렬시키기 위한 전압의 일부가 액정층(52)에 미리 인가된 것과 동일한 효과를 준다. 따라서 액정층(52)의 액정을 주어진 방향으로 정렬시키기 위한 전압은 상기 분극전압이 존재하지 않았을 때보다 낮아질 수 있다. 그러므로 제2 전극(54)이 분극화된 투명 전도성 산화막일 때, 액정층(52)의 구동에 필요한 전압을 낮출 수 있다. 또한, 상기 분극전압이 존재할 때, 액정층(52)의 액정은 상기 분극전압이 존재하지 않았을 때의 상기 액정의 정렬을 위해 필요한 전압이 되기 전에 정렬이 완료될 것이므로, 상기 액정의 반응은 빨라질 수 있을 것이다. 이에 따라 잔상도 줄일 수 있다.
제2 전극(54)은 도 1에서 설명한 바와 같이 전자 빔을 조사하여 형성될 수 있으므로, 제2 전극(54)은 도 1에서 설명한 분극화된 투명 전도성 산화막의 이점과 특징을 모두 가질 수 있다. 제1 전극(50) 또한 분극화된 투명 전도성 산화막일 수 있는데, 이 경우는 액정층(52)의 액정 정렬에 필요한 전압은 더 낮아질 수 있고, 상기 액정의 반응속도는 더 빨라질 수 있다. 제1 및 제2 전극(50, 54)이 모두 분극화된 투명 전도성 산화막일 때, 제1 및 제2 전극(50, 54)의 분극 방향은 동일할 수 있다.
상기 전자기기의 나머지 구성은 통상적인 것일 수 있다.
다음에는 상술한 전자기기의 제조 방법을 설명한다. 설명에는 도 7을 다시 참조한다.
상기 전자기기의 제조 과정에서, 제1 전극(50)을 형성할 때 및/또는 제2 전극(54)을 형성할 때, 제1 전극(50)이나 제2 전극(54)은 도 1에서 설명한 바와 같이 투명 전도성 산화막에 전자 빔을 조사하여 형성할 수 있다. 이때, 전자 빔의 조사 조건은 도 1의 설명에서 설명한 바와 같을 수 있다. 제1 전극(50)이 박막 트랜지스터와 연결된 화소전극인 경우, 화소전극으로 패터닝 하기 전 단계에서 전자 빔을 조사할 수 있다. 제1 및 제2 전극(50, 54)을 형성할 때, 조사되는 전자 빔의 조건을 조정하여 제1 및 제2 전극(50, 54) 중 어느 하나의 일부 두께에서만 분극 전압이 나타나도록 할 수도 있다.
상기 전자기기는 TFT-LCD일 수 있다. 이때, 상기 전자기기의 나머지 제조 과정은 통상적일 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 예시한 메모리 소자의 범위를 한정하려는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들면, 도 1에서 기판(40)을 실리콘 기판과 실리콘 산화막을 순차적으로 적층하는 대신, 실리콘 기판과 다른 산화막 또는 비 산화물 절연막을 순차적으로 적층하여 형성할 수도 있을 것이다. 또한, 상술한 분극화된 투명 전도성 산화물을 비 디스플레이 분야에도 적용할 수 있을 것이며, TFT-LCD이외의 다른 LCD에도 적용될 수 있을 것이다. 때문에 본 발명의 범위는 설명된 일 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1은 본 발명의 일 실시예에 의한 투명 전도성 산화막의 분극화 방법을 나타낸 단면도이다.
도 2는 투명 전도성 산화막이 형성된 후, 전자 빔 어닐 전의 투명 전도성 산화막의 다이폴들의 정렬 상태를 나타낸 단면도이다.
도 3은 투명 전도성 산화막이 형성된 후, 전자 빔 어닐 후의 투명 전도성 산화막의 다이폴들의 정렬 상태를 나타낸 단면도이다.
도 4는 투명 전도성 산화막인 AlZnO막의 전자 빔 어닐 시간에 따른 저항 변화를 나타낸 그래프이다.
도 5는 전자 빔 어닐 전후의 투명 전도성 산화막인 AlZnO막에 대한 전압-커패시턴스 특성을 나타낸 그래프이다.
도 6은 전자 빔 어닐에서 전자 빔 에너지에 따른 투명 전도성 산화막의 결정 배향성을 나타낸 엑스선 회절 분석 그래프이다.
도 7은 본 발명의 일 실시예에 의한 분극화된 투명 전도성 산화막을 갖는 전자기기의 일부를 보인 단면도이다.
*도면의 주요 부분에 대한 부호설명*
40:기판 42:투명 전도성 산화막
50, 54:제1 및 제2 전극 52:액정층

Claims (21)

  1. 기판 상에 투명 전도성 산화막을 형성하는 단계; 및
    상기 투명 전도성 산화막에 대한 전자 빔 어닐을 실시하는 단계를 포함하는 투명 전도성 산화막의 분극화 방법.
  2. 제 1 항에 있어서,
    상기 투명 전도성 산화막은 ZnO막 또는 ZnO:A막(A는 양이온)으로 형성하는 투명 전도성 산화막의 분극화 방법.
  3. 제 1 항에 있어서,
    상기 전자 빔 어닐은 상온에서 60분 미만으로 실시하는 투명 전도성 산화막의 분극화 방법.
  4. 제 1 항에 있어서, 상기 전자 빔 어닐은 분극 전압이 상기 투명 전도성 산화막의 전체 또는 일부 영역에만 나타날 때까지 실시하는 투명 전도성 산화막의 분극화 방법.
  5. 액정층과 상기 액정층을 사이에 두고 마주하는, 상기 액정층 구동용 제1 및 제2 전극을 포함하는 전자기기에 있어서,
    상기 제1 및 제2 전극 중 적어도 하나는 분극화되어 분극전압을 나타내는 투명 전도성 산화막으로 된 전자기기.
  6. 제 5 항에 있어서,
    상기 제1 전극은 박막 트랜지스터에 연결된 화소전극이고, 상기 제2 전극은 공통전극인 전자기기.
  7. 제 6 항에 있어서,
    상기 제1 전극을 통과해서 상기 액정층으로 입사되는 광을 상기 제1 전극에 방출하는 광원을 더 포함하는 전자기기.
  8. 제 5 항에 있어서,
    상기 투명 전도성 산화막은 ZnO막 또는 ZnO:A막(A는 양이온)인 전자기기.
  9. 제 5 항에 있어서,
    상기 제1 및 제2 전극 중 어느 하나는 전체가 분극되어 있고, 나머지는 일부 두께만 분극되어 있는 전자기기.
  10. 제 5 항에 있어서,
    상기 제1 및 제2 전극은 모두 전체가 분극되어 있는 전자기기.
  11. 제 5 항에 있어서,
    상기 제2 전극이 분극되어 있되, 전체 또는 일부 두께만 분극되어 있는 전자기기.
  12. 제 6 항에 있어서,
    상기 제1 전극이 복수개 구비되어 있고, 각각의 상기 제1 전극에 박막 트랜지스터가 일대 일로 연결되어 있는 전자기기.
  13. 제 5 항에 있어서, 상기 전자기기는 TFT-LCD인 전자기기.
  14. 액정층과 상기 액정층을 사이에 두고 마주하는, 상기 액정층 구동용 제1 및 제2 전극을 포함하는 전자기기의 제조 방법에 있어서,
    상기 제1 전극을 형성하는 단계;
    상기 제2 전극을 형성하는 단계; 및
    상기 액정층을 형성하는 단계를 포함하고,
    상기 제1 및 제2 전극은 투명 전도성 산화막으로 형성하고,
    상기 제1 및 제2 전극 중 적어도 하나에 분극전압이 나타나게 하는 전자기기의 제조방법.
  15. 제 14 항에 있어서, 상기 제1 전극은 박막 트랜지스터에 연결되는 화소전극이고, 상기 제2 전극은 공통전극인 전자기기의 제조방법.
  16. 제 14 항에 있어서,
    상기 분극 전압은 상기 제1 및 제2 전극 중 적어도 하나를 전자 빔 어닐하여나타내는 전자기기의 제조방법.
  17. 제 16 항에 있어서,
    상기 전자 빔 어닐은 상온에서 60분 미만으로 실시하는 전자기기의 제조방법.
  18. 제 14 항에 있어서,
    상기 분극 전압은 상기 제1 및 제2 전극 중 어느 하나의 일부 영역 또는 어느 하나의 전체에 나타나게 하는 전자기기의 제조방법.
  19. 제 14 항에 있어서,
    상기 분극 전압은 상기 제1 및 제2 전극 전체에 또는 상기 제1 및 제2 전극 각각의 일부 영역만 나타나게 하는 전자기기의 제조방법.
  20. 제 14 항에 있어서,
    상기 분극 전압은 상기 제1 및 제2 전극 중 하나의 전체에 나타나게 하고, 나머지 전극에는 일부 영역에만 나타나게 하는 전자기기의 제조방법.
  21. 제 14 항에 있어서, 상기 투명 전도성 산화막은 ZnO막 또는 ZnO:A막(A는 양이온)으로 형성하는 전자기기의 제조방법.
KR1020080100760A 2008-10-14 2008-10-14 투명 전도성 산화막(ｔｃｏ)의 분극화 방법, 분극화된 ｔｃｏ를 구비하는 전자기기 및 그 제조방법 KR20100041528A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080100760A KR20100041528A (ko) 2008-10-14 2008-10-14 투명 전도성 산화막(ｔｃｏ)의 분극화 방법, 분극화된 ｔｃｏ를 구비하는 전자기기 및 그 제조방법
US12/588,383 US20100110346A1 (en) 2008-10-14 2009-10-14 Methods of polarizing transparent conductive oxides, electronic devices including polarized transparent conductive oxides, and methods of manufacturing the electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080100760A KR20100041528A (ko) 2008-10-14 2008-10-14 투명 전도성 산화막(ｔｃｏ)의 분극화 방법, 분극화된 ｔｃｏ를 구비하는 전자기기 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20100041528A true KR20100041528A (ko) 2010-04-22

Family

ID=42130949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080100760A KR20100041528A (ko) 2008-10-14 2008-10-14 투명 전도성 산화막(ｔｃｏ)의 분극화 방법, 분극화된 ｔｃｏ를 구비하는 전자기기 및 그 제조방법

Country Status (2)

Country Link
US (1) US20100110346A1 (ko)
KR (1) KR20100041528A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4045731B2 (ja) * 2000-09-25 2008-02-13 株式会社日立製作所 薄膜半導体素子の製造方法
US20030134122A1 (en) * 2002-01-14 2003-07-17 Paul Wickboldt High conductivity transparent conductor formed using pulsed energy process
JP2004053784A (ja) * 2002-07-18 2004-02-19 Sharp Corp 液晶表示装置およびその製造方法
KR100882729B1 (ko) * 2003-05-14 2009-02-06 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4537434B2 (ja) * 2007-08-31 2010-09-01 株式会社日立製作所 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子

Also Published As

Publication number Publication date
US20100110346A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
JP6989673B2 (ja) 半導体装置
JP6533862B2 (ja) 半導体装置
KR102465272B1 (ko) 반도체 장치
JP2020197734A (ja) 表示装置
JP2022089843A (ja) 表示装置
JP2873632B2 (ja) 半導体装置
JP5520547B2 (ja) 半導体装置の作製方法
JP2015188080A (ja) 半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを有する電子機器
JP2014194573A (ja) 液晶表示装置
TW201415642A (zh) 半導體裝置
US9070329B2 (en) Method for driving the gate lines of a display device to eliminate deterioration
JP6320084B2 (ja) 半導体装置の駆動方法
JP2022058513A (ja) 表示装置
CN108258021B (zh) 薄膜晶体管、其制备方法、阵列基板及显示装置
US10263202B2 (en) Flexible base plate of OLED display panel and method for manufacturing the same
JP7055285B2 (ja) 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
KR20100041528A (ko) 투명 전도성 산화막(ｔｃｏ)의 분극화 방법, 분극화된 ｔｃｏ를 구비하는 전자기기 및 그 제조방법
JP5090690B2 (ja) 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置
US10833105B2 (en) Display device and method of manufacturing display panel
JP2009210681A (ja) 表示装置及びその製造方法
JP2007081327A (ja) 半導体装置の作製方法
JPH04177326A (ja) 液晶表示装置およびその駆動方法
JP2008263059A (ja) 半導体装置、その製造方法、及び表示装置
JP2009283522A (ja) Ｔｆｔの製造方法及びｔｆｔ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application