JP2716036B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JP2716036B2 JP2716036B2 JP27582396A JP27582396A JP2716036B2 JP 2716036 B2 JP2716036 B2 JP 2716036B2 JP 27582396 A JP27582396 A JP 27582396A JP 27582396 A JP27582396 A JP 27582396A JP 2716036 B2 JP2716036 B2 JP 2716036B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- orientation
- plane
- poly
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は薄膜半導体装置の製
造方法に係り、特にアクティブマトリクス方式のディス
プレイに好適な薄膜半導体装置の製造方法に関する。 【０００２】 【従来の技術】近年、アクティブマトリクス用の薄膜半
導体装置である薄膜トランジスタ（Thin Film Transist
or、略してＴＦＴ）材料としては、高画質化の点ですぐ
れている多結晶シリコンが用いられている。従来、この
多結晶シリコン（Polycrystalline Silicon略してPoly
−Ｓｉ)は減圧ＣＶＤ(略してＬＰＣＶＤ)法により作成
されている絶縁基板としては石英ガラス又は通常ガラス
板を用いる。通常のガラス板を用いる際には最高プロセ
ス温度か約６４０℃という大きな制約がある。このよう
な低温プロセスで結晶性のよいPoly−Ｓｉ膜を得るため
に種々の方法が試みられている。たとえば、第一には、
可能な最高プロセス温度に近い温度(６３０℃)まで堆積
温度を上げ、堆積圧力を０.３Torr としてＬＰＣＶＤ膜
の堆積速度を減らし、堆積膜の結晶性（単位体積中に含
まれる結晶成分の総体積)を上げるものである(Japan Di
splay '86 Tech．Digest 3.5 参照)。第二にはＬＰＣＶ
Ｄ膜を６００℃で堆積させ、続く約６００℃の熱処理で
結晶性を向上させる（日本学術振興会第１４７委員会第
７回研究資料（６０.３.１９）ｐ２４参照）。第三には
ＬＰＣＶＤ膜を６１０℃で堆積させ、イオン打込みによ
り膜をアモルファス化し、続く６００℃の熱処理で結晶
性を向上させる（第３３回応物学会予稿集（１９８６年
春）ｐ５４４参照）などがある。 【０００３】 【発明が解決しようとする課題】上述した従来技術によ
るPoly−Ｓｉ膜は｛１１０｝配向を持った膜となる。こ
れらはいずれも結晶性向上にある程度効果はあるが、Ｔ
ＦＴを作成したときのキャリア移動度は、まだ十分では
ない。 【０００４】本発明の目的は、約６４０℃以下のプロセ
ス温度で電気的特性にすぐれた薄膜半導体装置の製造方
法を提供することにある。 【０００５】 【課題を解決するための手段】本発明によれば、絶縁基
板上に５２０℃以上５７０℃未満の温度で減圧ＣＶＤ法
により｛１１１｝面の結晶成分をわずかに含み、アモル
ファス成分主体の多結晶シリコン膜を形成し、この多結
晶シリコン膜が形成された絶縁基板をアニールすること
により、｛１１１｝面を主体とした配向を持つ多結晶シ
リコン膜を得る。この膜を薄膜半導体装置の能動層とし
て用いる。 【０００６】図１は絶縁基板１上に形成したPoly−Ｓｉ
層を模式的に表わしたものである。図１ａは｛１１１｝
配向のPoly−Ｓｉを表わし、図１ｂは｛１１０｝あるい
は｛１００｝配向のPoly−Ｓｉを表わす。シリコン単結
晶の各結晶面とＳｉＯ2 との界面電荷密度は〈１０
０〉，〈１１０〉，〈１１１〉の順で増加することが知
られている。Poly−Ｓｉの結晶粒界の界面にも同様の関
係が成立し、｛１１１｝配向のPoly−Ｓｉ膜（図１ａ）
では｛１００｝あるいは｛１００｝配向のPoly−Ｓｉ膜
（図１ｂ）に比べ、膜と垂直方向のトラップ密度が大と
なる。反対に膜と平行方向では、図１ａに示す｛１１
１｝配向のPoly−Ｓｉ膜ａが｛１１０｝あるいは｛１０
０｝配向のPoly−Ｓｉ膜ｂに比べ相対的に低いトラップ
密度を示すことになる。トラップ密度が低いと粒界に生
じる空乏層幅はせまくなり、ここでのポテンシャル障壁
は低くなる。Poly−Ｓｉのキャリアの移動度は主として
粒界におけるポテンシャル障害の高さで決まる。ＴＦＴ
のキャリアはPoly−Ｓｉ膜と平行方向に流れるため、
｛１１１｝配向のPoly−Ｓｉでは｛１１０｝や｛１０
０｝配向のPoly−Ｓｉに比べ相対的にキャリアの移動度
が大きくなる。 【０００７】 【発明の実施の形態】以下、本発明の一実施例を説明す
る。 【０００８】図３は本発明を用いたＴＦＴ全体の断面構
造を示す。基板１は歪温度約６４０℃のガラス板であ
る。基板１を５５０℃に保ち、ヘリウムで２０％に希釈
したモノシランガスを原料として、圧力１Torrの条件で
ＬＰＣＶＤ膜２を堆積させる。堆積時間は８５分間で１
５００Åの膜を堆積させる。次にＮ2 中、６００℃の条
件で２４時間の熱処理を行う。こうして得られたPoly−
Ｓｉ膜の主たる配向は｛１１１｝配向であり、平均粒径
は約２００Åである。この膜をアイランドホト，エッチ
ングの工程を通した後、通常ＣＶＤ法によりゲート絶縁
膜用のＳｉＯ2膜を１０００Å堆積させる。次にゲート
電極用のPoly−Ｓｉ膜９を５５０℃，１Torrの条件で３
５００Å堆積させる。ゲート膜９をホト，エッチした
後、ソース，ドレイン領域６，７のインプラを行う。条
件はリン（Ｐ）を用い、５×１０15cm~2のドース量、３
０ＫｅＶの電圧である。リンガラス（Phospho silicate
glass 、略してＰＳＧ）からなるパシベーション膜１１
を４８０℃で５０００Å堆積させる。さらに、Ｎ2 中、
６００℃の条件で２０時間熱処理を行い、インプラ領域
を活性化させる。コンタクト用のホト，エッチ行程の
後、Ａｌ電極１０を６０００Åスパッタする。本実施例
のＴＦＴのチャネル幅，チャネル長さはそれぞれ３０μ
ｍ，１０μｍである。 【０００９】図２はPoly−Ｓｉを減圧ＣＶＤ（ＬＰＣＶ
Ｄ）法で堆積する際の堆積温度と、堆積した膜を６００
℃で熱処理した後の｛１１１｝面からＸ線回折強度Ｉ
111 を示す。同様に、堆積膜中において比較的量の多い
｛１１０｝面及び｛３１１｝面からのＸ線回折強度も調
べた。ある配向面からＸ線回折強度は、その配向面の結
晶成分の量に比例する。熱処理後、｛１１１｝配向面，
｛１１０｝配向面，｛３１１｝配向面の示すＸ線回折強
度の比は、ＬＰＣＶＤによる堆積温度がほぼ５７０℃で
約４.５対４.５対１であり、｛１１１｝配向面及び｛１
１０｝配向面の結晶成分が最も多かった。この時、図２
より｛１１１｝配向面からのＸ線回折強度は約１.１Ｋc
psである。５７０℃より堆積温度が低下するにつれて、
{111}配向面の示すＸ線回折強度が増加した。従って、
５７０℃未満の堆積温度では｛１１１｝配向面の結晶成
分が他の配向面の結晶成分に比べて多くなり、主配向と
なる。堆積温度がほぼ５４０℃では、｛１１１｝配向
面，｛１１０｝配向面，｛３１１｝配向面の示すＸ線回
折強度の比は、約７対２対１となった。 【００１０】上述のように、｛１１１｝配向面からのＸ
線回折強度が約１.１Ｋcps以上で｛１１１｝配向面が主
配向であるとすれば、図２より、熱処理後｛１１１｝配
向面が主配向となる下限の堆積温度は約５０５℃とな
る。従って、実験結果に基づいてブロックされた点のう
ち、５２０℃の点が｛１１１｝配向面が主配向となる下
限の堆積温度である。 【００１１】以上のように、Poly−Ｓｉを５２０℃以上
５７０℃未満の温度で堆積すれば、熱処理後には主配向
が｛１１１｝配向となり結晶性もよくなることがわか
る。これはこのような温度で堆積したPoly−Ｓｉ膜中に
はわずかに｛１１１｝面の結晶成分が含まれているのみ
で、大部分はアモルファス成分である。続く熱処理中
に、｛１１１｝方位の結晶成分が核として固相成長が起
こり、アモリファス成分は｛１１１｝面の結晶成分に変
換する。従って、５２０℃以上７５０℃未満の温度で堆
積し、その後６００℃で熱処理した場合、配向成分とし
ては、｛１１０｝および｛３１１｝より｛１１１｝が優
勢となり、すなわち主たる配向（主配向）となる。 【００１２】図２からわかるように、電界効果移動度
は、｛１１１｝が主配向となる堆積温度５５０℃では、
ほぼ３０cm2／ＶＳ であり、従来の｛１１０｝が主配向
となる堆積温度６００℃の場合に比して著しく大であ
る。 【００１３】本実施例で述べた｛１１１｝を主配向とす
るPoly−Ｓｉ膜は、移動度が大きく、これをＴＦＴの能
動領域に用いることですぐれた電気特性を得ることがで
きる。 【００１４】 【発明の効果】本発明によれば、比較的低いプロセス温
度で、キャリアの移動度が大きい薄膜半導体装置を得る
ことができる。
造方法に係り、特にアクティブマトリクス方式のディス
プレイに好適な薄膜半導体装置の製造方法に関する。 【０００２】 【従来の技術】近年、アクティブマトリクス用の薄膜半
導体装置である薄膜トランジスタ（Thin Film Transist
or、略してＴＦＴ）材料としては、高画質化の点ですぐ
れている多結晶シリコンが用いられている。従来、この
多結晶シリコン（Polycrystalline Silicon略してPoly
−Ｓｉ)は減圧ＣＶＤ(略してＬＰＣＶＤ)法により作成
されている絶縁基板としては石英ガラス又は通常ガラス
板を用いる。通常のガラス板を用いる際には最高プロセ
ス温度か約６４０℃という大きな制約がある。このよう
な低温プロセスで結晶性のよいPoly−Ｓｉ膜を得るため
に種々の方法が試みられている。たとえば、第一には、
可能な最高プロセス温度に近い温度(６３０℃)まで堆積
温度を上げ、堆積圧力を０.３Torr としてＬＰＣＶＤ膜
の堆積速度を減らし、堆積膜の結晶性（単位体積中に含
まれる結晶成分の総体積)を上げるものである(Japan Di
splay '86 Tech．Digest 3.5 参照)。第二にはＬＰＣＶ
Ｄ膜を６００℃で堆積させ、続く約６００℃の熱処理で
結晶性を向上させる（日本学術振興会第１４７委員会第
７回研究資料（６０.３.１９）ｐ２４参照）。第三には
ＬＰＣＶＤ膜を６１０℃で堆積させ、イオン打込みによ
り膜をアモルファス化し、続く６００℃の熱処理で結晶
性を向上させる（第３３回応物学会予稿集（１９８６年
春）ｐ５４４参照）などがある。 【０００３】 【発明が解決しようとする課題】上述した従来技術によ
るPoly−Ｓｉ膜は｛１１０｝配向を持った膜となる。こ
れらはいずれも結晶性向上にある程度効果はあるが、Ｔ
ＦＴを作成したときのキャリア移動度は、まだ十分では
ない。 【０００４】本発明の目的は、約６４０℃以下のプロセ
ス温度で電気的特性にすぐれた薄膜半導体装置の製造方
法を提供することにある。 【０００５】 【課題を解決するための手段】本発明によれば、絶縁基
板上に５２０℃以上５７０℃未満の温度で減圧ＣＶＤ法
により｛１１１｝面の結晶成分をわずかに含み、アモル
ファス成分主体の多結晶シリコン膜を形成し、この多結
晶シリコン膜が形成された絶縁基板をアニールすること
により、｛１１１｝面を主体とした配向を持つ多結晶シ
リコン膜を得る。この膜を薄膜半導体装置の能動層とし
て用いる。 【０００６】図１は絶縁基板１上に形成したPoly−Ｓｉ
層を模式的に表わしたものである。図１ａは｛１１１｝
配向のPoly−Ｓｉを表わし、図１ｂは｛１１０｝あるい
は｛１００｝配向のPoly−Ｓｉを表わす。シリコン単結
晶の各結晶面とＳｉＯ2 との界面電荷密度は〈１０
０〉，〈１１０〉，〈１１１〉の順で増加することが知
られている。Poly−Ｓｉの結晶粒界の界面にも同様の関
係が成立し、｛１１１｝配向のPoly−Ｓｉ膜（図１ａ）
では｛１００｝あるいは｛１００｝配向のPoly−Ｓｉ膜
（図１ｂ）に比べ、膜と垂直方向のトラップ密度が大と
なる。反対に膜と平行方向では、図１ａに示す｛１１
１｝配向のPoly−Ｓｉ膜ａが｛１１０｝あるいは｛１０
０｝配向のPoly−Ｓｉ膜ｂに比べ相対的に低いトラップ
密度を示すことになる。トラップ密度が低いと粒界に生
じる空乏層幅はせまくなり、ここでのポテンシャル障壁
は低くなる。Poly−Ｓｉのキャリアの移動度は主として
粒界におけるポテンシャル障害の高さで決まる。ＴＦＴ
のキャリアはPoly−Ｓｉ膜と平行方向に流れるため、
｛１１１｝配向のPoly−Ｓｉでは｛１１０｝や｛１０
０｝配向のPoly−Ｓｉに比べ相対的にキャリアの移動度
が大きくなる。 【０００７】 【発明の実施の形態】以下、本発明の一実施例を説明す
る。 【０００８】図３は本発明を用いたＴＦＴ全体の断面構
造を示す。基板１は歪温度約６４０℃のガラス板であ
る。基板１を５５０℃に保ち、ヘリウムで２０％に希釈
したモノシランガスを原料として、圧力１Torrの条件で
ＬＰＣＶＤ膜２を堆積させる。堆積時間は８５分間で１
５００Åの膜を堆積させる。次にＮ2 中、６００℃の条
件で２４時間の熱処理を行う。こうして得られたPoly−
Ｓｉ膜の主たる配向は｛１１１｝配向であり、平均粒径
は約２００Åである。この膜をアイランドホト，エッチ
ングの工程を通した後、通常ＣＶＤ法によりゲート絶縁
膜用のＳｉＯ2膜を１０００Å堆積させる。次にゲート
電極用のPoly−Ｓｉ膜９を５５０℃，１Torrの条件で３
５００Å堆積させる。ゲート膜９をホト，エッチした
後、ソース，ドレイン領域６，７のインプラを行う。条
件はリン（Ｐ）を用い、５×１０15cm~2のドース量、３
０ＫｅＶの電圧である。リンガラス（Phospho silicate
glass 、略してＰＳＧ）からなるパシベーション膜１１
を４８０℃で５０００Å堆積させる。さらに、Ｎ2 中、
６００℃の条件で２０時間熱処理を行い、インプラ領域
を活性化させる。コンタクト用のホト，エッチ行程の
後、Ａｌ電極１０を６０００Åスパッタする。本実施例
のＴＦＴのチャネル幅，チャネル長さはそれぞれ３０μ
ｍ，１０μｍである。 【０００９】図２はPoly−Ｓｉを減圧ＣＶＤ（ＬＰＣＶ
Ｄ）法で堆積する際の堆積温度と、堆積した膜を６００
℃で熱処理した後の｛１１１｝面からＸ線回折強度Ｉ
111 を示す。同様に、堆積膜中において比較的量の多い
｛１１０｝面及び｛３１１｝面からのＸ線回折強度も調
べた。ある配向面からＸ線回折強度は、その配向面の結
晶成分の量に比例する。熱処理後、｛１１１｝配向面，
｛１１０｝配向面，｛３１１｝配向面の示すＸ線回折強
度の比は、ＬＰＣＶＤによる堆積温度がほぼ５７０℃で
約４.５対４.５対１であり、｛１１１｝配向面及び｛１
１０｝配向面の結晶成分が最も多かった。この時、図２
より｛１１１｝配向面からのＸ線回折強度は約１.１Ｋc
psである。５７０℃より堆積温度が低下するにつれて、
{111}配向面の示すＸ線回折強度が増加した。従って、
５７０℃未満の堆積温度では｛１１１｝配向面の結晶成
分が他の配向面の結晶成分に比べて多くなり、主配向と
なる。堆積温度がほぼ５４０℃では、｛１１１｝配向
面，｛１１０｝配向面，｛３１１｝配向面の示すＸ線回
折強度の比は、約７対２対１となった。 【００１０】上述のように、｛１１１｝配向面からのＸ
線回折強度が約１.１Ｋcps以上で｛１１１｝配向面が主
配向であるとすれば、図２より、熱処理後｛１１１｝配
向面が主配向となる下限の堆積温度は約５０５℃とな
る。従って、実験結果に基づいてブロックされた点のう
ち、５２０℃の点が｛１１１｝配向面が主配向となる下
限の堆積温度である。 【００１１】以上のように、Poly−Ｓｉを５２０℃以上
５７０℃未満の温度で堆積すれば、熱処理後には主配向
が｛１１１｝配向となり結晶性もよくなることがわか
る。これはこのような温度で堆積したPoly−Ｓｉ膜中に
はわずかに｛１１１｝面の結晶成分が含まれているのみ
で、大部分はアモルファス成分である。続く熱処理中
に、｛１１１｝方位の結晶成分が核として固相成長が起
こり、アモリファス成分は｛１１１｝面の結晶成分に変
換する。従って、５２０℃以上７５０℃未満の温度で堆
積し、その後６００℃で熱処理した場合、配向成分とし
ては、｛１１０｝および｛３１１｝より｛１１１｝が優
勢となり、すなわち主たる配向（主配向）となる。 【００１２】図２からわかるように、電界効果移動度
は、｛１１１｝が主配向となる堆積温度５５０℃では、
ほぼ３０cm2／ＶＳ であり、従来の｛１１０｝が主配向
となる堆積温度６００℃の場合に比して著しく大であ
る。 【００１３】本実施例で述べた｛１１１｝を主配向とす
るPoly−Ｓｉ膜は、移動度が大きく、これをＴＦＴの能
動領域に用いることですぐれた電気特性を得ることがで
きる。 【００１４】 【発明の効果】本発明によれば、比較的低いプロセス温
度で、キャリアの移動度が大きい薄膜半導体装置を得る
ことができる。
【図面の簡単な説明】
【図１】絶縁基板上の多結晶シリコンの模式図。
【図２】熱処理後の多結晶シリコン膜，結晶性の堆積温
度依存性を示す図。 【図３】本発明のＴＦＴの断面構造の模式図。 【符号の説明】 １…絶縁性基板、２…結晶粒、３…結晶粒界、４…空乏
層領域、５…多結晶シリコン層、６…ソース領域、７…
ドレイン領域、８…ゲート絶縁膜、９…ゲート電極、１
０…Ａｌ電極、１１…パシベーション膜。
度依存性を示す図。 【図３】本発明のＴＦＴの断面構造の模式図。 【符号の説明】 １…絶縁性基板、２…結晶粒、３…結晶粒界、４…空乏
層領域、５…多結晶シリコン層、６…ソース領域、７…
ドレイン領域、８…ゲート絶縁膜、９…ゲート電極、１
０…Ａｌ電極、１１…パシベーション膜。
フロントページの続き
(51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０１Ｌ 27/12 Ｈ０１Ｌ 29/78 ６２０
(72)発明者 小西 信武
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(72)発明者 河内 玄士朗
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(72)発明者 安達 英美
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(72)発明者 鈴木 誉也
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(72)発明者 宮田 健治
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(56)参考文献 電子通信学会技術研究報告 ＶＯＬ.
86 ＮＯ．159，Ｐ．21−26
電子通信学会技術研究報告 ＶＯＬ.
84 ＮＯ．159，Ｐ．21−26
ＪＯＵＮＡＬ ＯＦ ＡＰＰＬＩＥＤ
ＰＨＹＳＩＣＳ 59（４），15 ＦＥ
ＢＲＵＡＲＹ 1986 Ｐ．1167−1178
Claims (1)
- (57)【特許請求の範囲】 １．下記の工程を含むことを特徴とする薄膜半導体装置
の製造方法。 （１）絶縁基板上に、５２０℃以上５７０℃未満の温度
で減圧ＣＶＤ法により｛１１１｝面の結晶成分をわずか
に含み、アモルファス成分主体の多結晶シリコン膜を形
成する工程、 （２）上記多結晶シリコン膜が形成された絶縁基板をア
ニールし、｛１１１｝面を主体とした配向を持つ多結晶
シリコン膜を得る工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27582396A JP2716036B2 (ja) | 1996-10-18 | 1996-10-18 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27582396A JP2716036B2 (ja) | 1996-10-18 | 1996-10-18 | 薄膜半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62143131A Division JPS63307776A (ja) | 1987-06-10 | 1987-06-10 | 薄膜半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181325A JPH09181325A (ja) | 1997-07-11 |
| JP2716036B2 true JP2716036B2 (ja) | 1998-02-18 |
Family
ID=17560928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27582396A Expired - Fee Related JP2716036B2 (ja) | 1996-10-18 | 1996-10-18 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2716036B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11219133A (ja) * | 1998-02-02 | 1999-08-10 | Tdk Corp | 画像表示装置 |
| JP4045731B2 (ja) | 2000-09-25 | 2008-02-13 | 株式会社日立製作所 | 薄膜半導体素子の製造方法 |
| JP4744700B2 (ja) | 2001-01-29 | 2011-08-10 | 株式会社日立製作所 | 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置 |
-
1996
- 1996-10-18 JP JP27582396A patent/JP2716036B2/ja not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| ＪＯＵＮＡＬ ＯＦ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ５９（４），１５ ＦＥＢＲＵＡＲＹ １９８６ Ｐ．１１６７−１１７８ |
| 電子通信学会技術研究報告 ＶＯＬ．８４ ＮＯ．１５９，Ｐ．２１−２６ |
| 電子通信学会技術研究報告 ＶＯＬ．８６ ＮＯ．１５９，Ｐ．２１−２６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181325A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4851363A (en) | Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses | |
| Dimitriadis et al. | Effect of pressure on the growth of crystallites of low‐pressure chemical‐vapor‐deposited polycrystalline silicon films and the effective electron mobility under high normal field in thin‐film transistors | |
| JP3146113B2 (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
| JP3103385B2 (ja) | ポリシリコン薄膜半導体装置 | |
| JP2826982B2 (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| JPH11195608A (ja) | レーザアニール方法 | |
| JP2716036B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0691109B2 (ja) | 電界効果型トランジスタの製造方法 | |
| EP0073603B1 (en) | Polycrystalline thin-film transistor,integrated circuit including such transistors and a display device including such a circuit | |
| JP2791286B2 (ja) | 半導体装置 | |
| JP2882844B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2806999B2 (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JPH0571193B2 (ja) | ||
| CA1170787A (en) | Semiconductor device | |
| JPH0412629B2 (ja) | ||
| JPH07273339A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JP2635086B2 (ja) | 半導体装置の製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JP3426063B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3426163B2 (ja) | 液晶表示装置 | |
| JPS6037719A (ja) | 半導体装置の製造方法 | |
| JP3426164B2 (ja) | 液晶表示装置の製造方法 | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |