CN101286444B - Soi基板的制造方法 - Google Patents

Soi基板的制造方法 Download PDF

Info

Publication number
CN101286444B
CN101286444B CN2008100886695A CN200810088669A CN101286444B CN 101286444 B CN101286444 B CN 101286444B CN 2008100886695 A CN2008100886695 A CN 2008100886695A CN 200810088669 A CN200810088669 A CN 200810088669A CN 101286444 B CN101286444 B CN 101286444B
Authority
CN
China
Prior art keywords
substrate
silicon substrate
soi
mentioned
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100886695A
Other languages
English (en)
Other versions
CN101286444A (zh
Inventor
川合信
久保田芳宏
伊藤厚雄
田中好一
飞坂优二
秋山昌次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN101286444A publication Critical patent/CN101286444A/zh
Application granted granted Critical
Publication of CN101286444B publication Critical patent/CN101286444B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本发明提供一种SOI基板，其不会有起因于氧施体的生成所导致的电特性变动的疑虑。在贴合步骤中所使用的单晶硅基板10，是以红外线吸收法测得的晶格间氧浓度为1×1018cm-3以下的单晶硅基板。将单晶硅基板的晶格间氧浓度设为1×1018cm-3以下的理由，是因为氧施体的形成程度与该晶格间氧浓度密切相关。若将结晶硅基板的晶格间氧浓度设为1×1018cm-3以下，SOI基板的硅层(SOI层)的电特性(电阻率)的变动，能够抑制在实用上不会有问题的程度。如此的单晶硅基板，通过对硅熔液施加磁场来控制其对流的MCZ法、或是通过没有使用石英坩埚的FZ法，能够容易地获得。

Description

SOI基板的制造方法
技术领域
本发明涉及一种在透明绝缘性基板上具有硅薄膜的SOI基板的制造方法。
背景技术
以形成一种使耐放射线特性和闩锁(latch up)特性优异、同时抑制短沟道(short channel)效应也优异的金属氧化半导体(MOS)晶体管，作为目的，采用一种在氧化膜等的绝缘膜上设有单晶硅(Si)层的所谓的SOI(Silicon onInsulator)晶片，来作为器件(device)形成用基板；其中，通过贴合技术的应用而作成的低缺陷SOI基板，受到重视。又，近年来，此种SOI基板，也开始研讨将其作为光学器件的制造用基板来使用(例如专利文献1～5)。
有关在绝缘基板上具有硅薄膜的SOI基板，已知有SOITEC法(SmartCut法)，此方法是将在其贴合面侧已注入氢离子的硅基板和处理(handling)用基板(支持基板)贴合，并施行大约500℃以上的热处理，而从注入氢离子浓度最高的区域，将硅薄膜热剥离的方法；此方法，是以下述的机构为基础，也即通过加热被称为“氢气泡(hydrogen blister)”(利用注入氢离子而形成)的高密度的“气泡”，使气泡生长，然后利用此“气泡生长”来剥离硅薄膜(例如专利文献6或非专利文献1)。
然而，单晶硅基板，可大致分类成：以浮动区熔(FZ)法育成的FZ硅基板、和以切克劳斯基(CZ)法育成的CZ硅基板；其中总使用量的80％以上为CZ硅基板。此CZ硅基板，是将已装填在高纯度石英制坩埚中的多晶硅，以石墨加热器加热而熔解，然后利用使细晶种的结晶直径逐渐地增大的手段，育成大口径的晶棒，将该晶棒切片后进行研磨而制造出来；但是在晶棒育成中，熔融的硅和石英坩埚在高温环境中进行反应，使得溶在硅溶液中的氧杂质以20～30ppma程度的浓度，混入结晶中。如此地混入的氧杂质，由于位在硅结晶的晶格间，被称为“晶格间氧”；此晶格间氧，在晶棒的冷却过程或器件的工序中，由于会成为过饱和状态而在结晶中析出，由于其析出方式的不同，在电特性方面，也会成为活性的“缺陷”。
例如，如上述SOITEC法(SmartCut法)，在SOI基板的制造过程中，需要大约500℃以上的热处理的情况，当该热处理是在600～700℃的温度范围内进行的情况，发生所谓的“新施体(New Donor)”；而当该热处理是在400～500℃的温度范围内进行的情况，发生所谓的“热施体(Thermal Donor)”，由于这些缺陷(氧施体)，所得到的SOI基板的硅层的电特性(电阻率)，会发生与最初的基板的硅层相异这样的问题。
[专利文献1]日本特开平11-145438号公报
[专利文献2]日本特开平6-18926号公报
[专利文献3]日本特开平11-163363号公报
[专利文献4]日本特开2003-282885号公报
[专利文献5]日本特开2002-110998号公报
[专利文献6]日本特许第3048201号公报
[非专利文献1]A.J.Auberton-Herve et al.，“SMART CUT TECHNOLOGY：INDUSTERIAL STATUS of SOI WAFER PRODUCTION and NEWMATERIAL DEVELOPMENTS”(Electrochemical Society Proceedings Volume99-3(1999)p.93-106)。
发明内容
本发明是鉴于如此的问题而开发出来的，其目的在于，提供一种SOI基板，其不会有起因于氧施体的生成所导致的电特性变动的疑虑。
为了解决此种问题，本发明的SOI基板的制造方法，包括：工序A，是从其晶格间氧浓度为1×1018cm-3以下的单晶硅基板的主面，注入氢离子；工序B，是对透明绝缘性基板和上述硅基板的至少其中一方的主面，施行活化处理；工序C，是在室温下贴合上述透明绝缘性基板的主面和上述硅基板的主面彼此之间；工序D，是将该贴合后的基板以350℃以上550℃以下的温度，进行热处理；以及工序E，是从上述硅基板，机械性地剥离硅薄膜，而在上述透明绝缘性基板的主面上，形成硅膜。
优选单晶硅基板的晶格间氧浓度设为5×1017cm-3以下，上述工序D中的热处理温度设在400℃以上500℃以下。又，优选上述工序D中的热处理后的冷却速度，是5℃/分钟以下。
在本发明中，上述工序B的活化处理，例如是通过等离子体处理或臭氧处理的至少其中一种来实行；作为透明绝缘性基板，例如可使用石英基板、蓝宝石基板、硼硅酸玻璃基板或是结晶化玻璃基板。
在本发明中，利用贴合法来制造SOI基板时，由于使用一种单晶硅基板，其晶格间氧浓度为规定浓度以下，所以不但是在SOI基板的工序中，即使是在器件工序中，也可显著地抑制起因于晶格间氧所导致的缺陷(氧施体)的发生。
又，由于使用此种基板，在SOI基板的工序中施行的热处理的冷却速度，可以使其充分地变慢，不必担心起因于热应变所导致的基板的裂纹或缺口等的破损。
附图说明
图1是用来说明本发明的SOI基板的制造方法的工序的例子的图。
其中，附图标记说明如下：
10单晶硅基板
11离子注入区域
12硅薄膜
13单晶硅的基体
20石英基板
具体实施方式
以下，根据实施例，说明有关本发明的SOI基板的制造方法。并且，在以下的实施例中，是以石英基板作为透明绝缘性基板，来进行说明，但是也可以是蓝宝石基板、硼硅酸玻璃基板或是结晶化玻璃基板等。
实施例
图1是用来说明本发明的SOI基板的制造方法的工序的例子的图。另外，在本实施例中，并没有在硅基板的表面设置氧化膜，但是也可以使用已在表面预先形成有氧化膜的硅基板。
图1(A)所示的硅基板10，是晶面(100)掺杂硼(B)而成的P型(电阻率大约为10Ωcm)基板，且是以红外线吸收法测得的晶格间氧浓度为1×1018cm-3以下的单晶硅基板；具体而言，是晶格间氧浓度大约为5×1017cm-3的利用MCZ(施加磁场CZ)法育成的直径8英寸的基板。
在本发明中，将所使用的单晶硅基板的晶格间氧浓度设为1×1018cm-3以下的理由，是因为氧施体的形成程度，与该晶格间氧浓度密切相关。报告指出：若将CZ单晶硅基板，例如若以450℃附近的温度进行热处理，则会发生极低能量级的晶格缺陷也就是热施体，而在该生成初期阶段中的生成率是与初期晶格间氧浓度的四次方成比例。
本发明的发明人，检讨SOI基板的工序与一般的器件工序的热处理条件的结果，得出以下的结论：若将在贴合步骤中所使用的单晶硅基板的晶格间氧浓度设为1×1018cm-3以下，则SOI基板的硅层(SOI层)的电特性(电阻率)的变动，能够抑制在实用上不会有问题的程度。此种单晶硅基板，虽然以通常的CZ法也能得到，但是若通过对硅熔液施加磁场来控制其对流的MCZ法、或是通过没有使用石英坩埚的FZ法，则能够容易地获得。另外，将晶格间氧浓度设为5×1017cm-3以下的情况，在上述热处理工序中的电特性(电阻率)的变动，会成为事实上可以忽视的程度。
另外，单晶硅基板10的导电型、电阻率等的电特性值或是结晶方位、结晶直径等，可以依据器件(device)的设计值、工序或是要被制造的器件的表示面积等(提供给要以本发明的方法进行制造的SOI基板)，加以适当地选择。
贴合步骤中所使用的单晶硅基板10和石英基板20的直径是相同的，为了之后的器件(device)形成工序的方便，在石英基板20上，也预先设置与设在单晶硅基板10上的定向平面(orientation flat(OF))同样的OF，最好是使这些OF彼此互相一致来进行贴合。
首先，将氢离子注入单晶硅基板10的表面(图1(B))。此离子注入面将成为之后的接合面(贴合面)。通过此氢离子注入，在单晶硅基板10的表面附近的规定深度(平均离子注入深度L)，形成离子注入区域11(图1(C))。此离子注入区域11，在后面工序是成为剥离区域。
氢离子注入时的掺杂量，对应SOI基板的规格等，例如可以在1×1016～4×1017atoms/cm2的范围内，选择适当的值。又，离子注入区域11的从单晶硅基板10表面算起的深度(平均离子注入深度L)，是通过离子注入时的加速电压而被控制，是依据想要剥离多厚的SOI层来决定，例如将平均离子注入深度L设为0.5μm以下，则将加速电压设成50～100keV等。另外，在将离子注入Si结晶中的工序中，通常为了要抑制注入离子的隧道效应(channeling)，也可以在单晶硅基板10的离子注入面，预先形成氧化膜等的绝缘膜，通过此绝缘膜来施行离子注入。
对于以此种方式而形成有离子注入区域11的单晶硅基板10的主面，以表面洁净化、表面活化等作为目的，施行等离子体处理、臭氧处理等(图1(D))。进行此表面处理的目的，是为了要除去表面(接合面)的有机物、或是增加表面上的OH基来谋求表面活化等。另外，如此的表面处理，只要对硅基板和透明绝缘性基板的至少其中一方的主面施行即可。
在通过等离子体处理来实行此表面处理的情况，将已经预先施行RCA洗净等的表面洁净的单晶硅基板及/或石英基板，放置在真空室内的试样台上，并以成为规定的真空度的方式，将等离子体用气体导入该真空室内。另外，作为在此所使用的等离子体用气体种类，有氧气、氢气、氩气或是这些气体的混合气体，或是氢气和氦气的混合气体等。导入等离子体用气体后，使其产生100W程度的电力的高频等离子体，而对要被等离子体处理的单晶硅基板及/或石英基板的表面，施行5～10秒程度的处理，然后结束。
在以臭氧处理来实行表面处理的情况，将表面洁净的单晶硅基板及/或石英基板，放置在含氧气氛的室(chamber)内的试样台上，并将氮气或氩气等的等离子体用气体导入该室内后，产生规定电力的高频等离子体，并通过该等离子体将气氛中的氧变换成臭氧，而对要被处理的单晶硅基板及/或石英基板的表面，施行规定时间的处理。
施行上述表面处理后的单晶硅基板10和石英基板20的表面，于室温下使其彼此之间密接而贴合(图1(E))。如上述，单晶硅基板10和石英基板20的至少一方的表面(接合面)，由于通过等离子体处理或臭氧处理等，被施行表面处理而活化，所以即使是在室温下密接(贴合)的状态，也能够得到充分的接合强度，可耐住在后工序中的机械性剥离或机械研磨等。
接着，在贴合单晶硅基板10和石英基板20的状态，设置以比较低的温度(350℃以上550℃以下)，来进行热处理的工序。此热处理工序，其主要目的是为了提高单晶硅基板10和石英基板20的接合强度；另外，此热处理，根据氢离子的注入量，产生由于单晶硅基板10和石英基板20的两基板间的热膨胀系数差异所形成的热应力，而能够期待可减弱离子注入区域11内的硅原子的化学键这样的附带的效果。
另外，在该热处理中，为了减少单晶硅基板10和石英基板20之间所产生的热应变，上限温度优选为较低，而为了提高单晶硅基板10和石英基板20的接合强度，下限温度优选为较高。因此，优选为将热处理温度设在400℃以上500℃以下。
在此温度范围内施行热处理之后，冷却此贴合基板，在本发明中，是将该热处理后的冷却速度设为5℃/分钟以下，非常缓慢地冷却。设成此种冷却条件的理由，是为了避免起因于单晶硅基板10和石英基板20的热膨胀系数差异(热应变)所导致的基板的破损(裂纹或缺口等)。
接着此热处理，对被贴合在一起的基板赋予外部冲击，将硅薄膜12从单晶硅的基体(bulk)13机械性地剥离而转印(图1(F))。通过此转印，得到一种在石英基板20的主面上形成有SOI膜12的SOI基板(图1(G))。另外，作为从外部赋予用来剥离硅薄膜的冲击方法，有各种方法，但是在本实施例中，没有加热贴合基板，而在离子注入区域11附近，利用喷射水刀(water jet)来实行。
以此种方式得到的SOI膜，在石英基板的整个面，良好地被转印，并且，即使是以450℃热处理50小时后，也维持其初期的传导型(P型)与电阻值(电阻率10Ωcm)，确认没有氧施体的形成。
如以上说明，在本发明中，利用贴合法来制造SOI基板时，由于使用一种单晶硅基板，其晶格间氧浓度为规定浓度以下，所以不但是在SOI基板的工序中，即使是在器件工序中，也可显著地抑制起因于晶格间氧所导致的电特性缺陷(氧施体)的发生。
又，由于使用此种基板，在SOI基板的工序中施行的热处理的冷却速度，可以使其充分地变慢，不必担心起因于热应变所导致的基板的裂纹或缺口等的破损。
工业实用性
本发明可以提供一种SOI基板，其不会有起因于氧施体的生成所导致的电特性变动的疑虑。

Claims (5)

1.一种SOI基板的制造方法，其特征在于，包括：
工序A，是从初期晶格间氧浓度为5×1017cm-3以下的单晶硅基板的主面，注入氢离子；
工序B，是对透明绝缘性基板和上述硅基板的至少一方的主面，施行活化处理；
工序C，是在室温下贴合上述透明绝缘性基板的主面和上述硅基板的主面彼此之间；
工序D，是将该贴合后的基板以350℃以上550℃以下的温度，进行热处理，该工序D中的热处理后的冷却速度，是5℃/分钟以下；以及
工序E，是从上述硅基板，机械性地剥离硅薄膜，而在上述透明绝缘性基板的主面上，形成硅膜。
2.如权利要求1所述的SOI基板的制造方法，其中，在上述工序D中的热处理温度，是在400℃以上500℃以下。
3.如权利要求1或2所述的SOI基板的制造方法，其中，上述工序B的活化处理，是等离子体处理或臭氧处理的至少一种。
4.如权利要求1或2所述的SOI基板的制造方法，其中，上述透明绝缘性基板，是石英基板、蓝宝石基板、硼硅酸玻璃基板或结晶玻璃基板的任一种。
5.如权利要求3所述的SOI基板的制造方法，其中，上述透明绝缘性基板，是石英基板、蓝宝石基板、硼硅酸玻璃基板或结晶玻璃基板的任一种。
CN2008100886695A 2007-04-12 2008-04-10 Soi基板的制造方法 Expired - Fee Related CN101286444B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-105176 2007-04-12
JP2007105176A JP2008263087A (ja) 2007-04-12 2007-04-12 Ｓｏｉ基板の製造方法

Publications (2)

Publication Number Publication Date
CN101286444A CN101286444A (zh) 2008-10-15
CN101286444B true CN101286444B (zh) 2011-09-28

Family

ID=39657393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100886695A Expired - Fee Related CN101286444B (zh) 2007-04-12 2008-04-10 Soi基板的制造方法

Country Status (4)

Country Link
US (1) US7691724B2 (zh)
EP (1) EP1981083A3 (zh)
JP (1) JP2008263087A (zh)
CN (1) CN101286444B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP5496598B2 (ja) * 2008-10-31 2014-05-21 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
JP5496608B2 (ja) * 2008-11-12 2014-05-21 信越化学工業株式会社 Ｓｏｉ基板の作製方法
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
US8608894B2 (en) * 2010-11-23 2013-12-17 Raytheon Company Wafer level packaged focal plane array
CN104040686B (zh) 2012-01-12 2017-05-24 信越化学工业株式会社 热氧化异种复合基板及其制造方法
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
US5891265A (en) * 1991-03-27 1999-04-06 Mitsubishi Denki Kabushiki Kaisha SOI substrate having monocrystal silicon layer on insulating film
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
CN1269599A (zh) * 1999-03-26 2000-10-11 佳能株式会社 制造半导体部件的方法
US6489654B2 (en) * 1998-04-17 2002-12-03 Nec Corporation Silicon-on-insulator (SOI) substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH0618926A (ja) 1992-07-02 1994-01-28 Sharp Corp 液晶表示用大型基板およびその製造方法
JPH0837286A (ja) 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
JPH11145438A (ja) 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP2002110998A (ja) 2000-09-29 2002-04-12 Seiko Epson Corp 電気光学基板およびその製造方法、電気光学装置及び電子機器
JP2003282885A (ja) 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
KR100766393B1 (ko) 2003-02-14 2007-10-11 주식회사 사무코 규소 웨이퍼의 제조방법
DE102004021113B4 (de) * 2004-04-29 2006-04-20 Siltronic Ag SOI-Scheibe und Verfahren zu ihrer Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891265A (en) * 1991-03-27 1999-04-06 Mitsubishi Denki Kabushiki Kaisha SOI substrate having monocrystal silicon layer on insulating film
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
US6489654B2 (en) * 1998-04-17 2002-12-03 Nec Corporation Silicon-on-insulator (SOI) substrate
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
CN1269599A (zh) * 1999-03-26 2000-10-11 佳能株式会社 制造半导体部件的方法

Also Published As

Publication number Publication date
CN101286444A (zh) 2008-10-15
EP1981083A3 (en) 2009-10-14
EP1981083A2 (en) 2008-10-15
JP2008263087A (ja) 2008-10-30
US7691724B2 (en) 2010-04-06
US20080254595A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
CN101286444B (zh) Soi基板的制造方法
CN101207009B (zh) Soi基板的制造方法
JP5064692B2 (ja) Ｓｏｉ基板の製造方法
KR100730806B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
CN104701239B (zh) 半导体衬底的制造方法
US7833878B2 (en) Method for manufacturing SOI substrate
CN101241835B (zh) 贴合晶片的制造方法
CN105247115B (zh) 单晶硅制造方法
CN101286443B (zh) 热分解性氮化硼复合基板的制造方法
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
WO2013035465A1 (ja) Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法
CN101286442B (zh) Soi基板的制造方法
CN101188190A (zh) Soq基板以及soq基板的制造方法
CN101868566B (zh) 单晶SiC基板的制造方法和由其得到的单晶SiC基板
CN101179054B (zh) Soq基板及其制造方法
JP5019852B2 (ja) 歪シリコン基板の製造方法
WO2007072624A1 (ja) Ｓｏｉ基板の製造方法およびｓｏｉ基板
TW541601B (en) Method for producing an simox substrate and an simox substrate
WO2004003265A1 (ja) シリコン単結晶材料とその製造方法
JPH01245516A (ja) ３−ｖ族化合物半導体の熱処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110928

Termination date: 20140410