JP4789322B2 - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法 Download PDFInfo
- Publication number
- JP4789322B2 JP4789322B2 JP2000400280A JP2000400280A JP4789322B2 JP 4789322 B2 JP4789322 B2 JP 4789322B2 JP 2000400280 A JP2000400280 A JP 2000400280A JP 2000400280 A JP2000400280 A JP 2000400280A JP 4789322 B2 JP4789322 B2 JP 4789322B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- amorphous semiconductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は薄膜トランジスタ(以下、TFTという)で構成された半導体回路を有する半導体装置及びその作製方法に係わり、特に液晶表示パネルに代表される電気光学装置及び前記電気光学装置を部品として搭載した電子機器に関する技術である。
【0002】
なお、本明細書中において半導体装置とは半導体特性を利用することで機能しうる装置全般を指し、電気光学装置(以下、表示装置と記す)、半導体回路及び電子機器は全て半導体装置である。
【0003】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数百〜数千nm程度)を用いてTFTを作製する技術が開発されている。TFTは集積回路(Integrated Circuit;IC)や電気光学装置のような半導体装置に広く応用され、特に表示装置などのスイッチング素子として開発が急がれている。
【0004】
半導体装置は、パッシブ型の液晶表示装置と比較して高精細な画像が得られることから、アクティブマトリックス型の液晶表示装置が多く用いられている。そして、アクティブマトリックス液晶表示装置はゲート配線と、ソース配線と、前記ゲート線と前記ソース線の交差に設けた画素部のTFTと、前記画素部のTFTに接続する画素電極とを有している。従来のアクティブマトリックス液晶表示装置のゲート配線はTi/Al/Tiの3層構造になっており、また従来のアクティブマトリックス液晶表示装置のソース配線はTaN/Wの2層構造になっている。前記ソース配線材料のTaN/Wは熱処理に耐えうる金属材料で、配線抵抗がAl等と比較するとやや高くなっている。
【0005】
このような構造を有する従来のアクティブマトリックス液晶表示装置は、モニターやテレビさらに携帯端末の表示装置として用途が拡大しているとともに量産化が進んでいる。更に、画面サイズの大面積化、高精細化、高開口率化、高信頼性の要求が高まっている。
【0006】
【発明が解決しようとする課題】
従来の5インチ程度の画面サイズの半導体装置ならば、半導体表示装置の配線抵抗は問題にならなかった。しかし、画面サイズが大画面化するとゲート配線とソース配線の長さが増加して、特にTaN/Wの金属材料でできているソース配線の配線抵抗が高くなる問題が発生し、消費電力の増大を引き起こしていた。そこで、配線材料としてAlを選択する手段もあるが、熱処理によりヒロックやウィスカー等の突起物の形成や、Al原子のチャネル形成領域への拡散により、TFTの動作不良やTFT特性の低下を引き起こし、半導体装置のパネル表示において線欠陥や点欠陥等の表示不良の原因に繋がり、歩留まり及び信頼性の低下を招いていた。
【0007】
そこで本発明は、大画面化しても低消費電力、歩留まり及び信頼性の向上を実現するための半導体装置の構造及びその作製方法を提供することを課題としている。
【0008】
【課題を解決するための手段】
本発明は、低抵抗な材料(代表例としてCu、Ag、Au、Cr、Fe、Ni、Ptまたはそれらの合金)でメッキされたソース配線と、逆スタガ型の画素部のTFTと、保持容量と、及び端子部を有する半導体装置を作製することである。尚、画面サイズが大画面化する際に形状が大きくなるのは画素部のみであるために、画素部以外のところには金属被膜をメッキする必要がない。つまり、画素部のソース配線のみに金属被膜がメッキされれば良い。
【0009】
ソース配線のみに金属被膜をメッキする方法を図8に基づいて説明する。メッキを行うための電極であるメッキ処理用電極805を取り付けた配線パターンを基板に形成する。この配線パターンにはゲート配線側駆動回路に接続される端子部808と、ソース配線側駆動回路に接続される端子部809が形成されている。また、前記配線パターンは図8のようにソース配線になるパターンが形成されている。尚、金属被膜をメッキする部分は画素部のソース配線のみなので、ソース配線になるパターンはソース配線側駆動回路に接続される端子部とは接続されていない。
【0010】
この配線パターンを用いてメッキを行うことにより画素部のソース配線のみに金属被膜をメッキすることができる。よって、画面サイズを大画面化しても低消費電力を実現できる半導体装置を作製することができる。
【0011】
【発明の実施の形態】
[実施形態1]
本発明を実施した透過型の半導体装置を以下に説明する。
【0012】
まず、基板上に導電膜を全面に成膜し、第1のフォトリソグラフィー工程により所望の形状に導電膜を形成する。
【0013】
次に、ソース配線に接続しているメッキ処理用電極805から、メッキに適した電流を流し金属被膜をソース配線にメッキする。この際、図8で示したような形状に導電膜を形成しているために、基板に電極を取り付けることでソース配線のみに金属被膜をメッキすることができる。
【0014】
尚、本明細書における金属被膜とは、Cu、Ag、Au、Cr、Fe、Ni、Pt、またはこれらの合金のことを示す。
【0015】
また、上記各作製方法において、前記メッキを施す工程において、前記画素部のソース配線は、同電位となるように配線でつなげられていることを特徴としている。また、前記同電位となるようにつなげられた配線は、メッキ処理後にレーザー光(CO2レーザー等)で分断してもよいし、メッキ処理後に前記基板と同時に分断してもよい。また、これらの配線パターンでショートリングを形成しても良い。
【0016】
次に、全面に絶縁膜を成膜する。絶縁膜上に第1の非晶質半導体膜と一導電型(n型またはp型)の不純物元素を含有する第2の非晶質半導体膜を積層する。これらの積層膜を第2のフォトリソグラフィー工程により不要な部分をエッチングで除去し、ソース配線、ゲート電極、保持容量を所望の形状に形成する。
【0017】
次に、第2のフォトリソグラフィー工程のレジストマスクを除去した後に、第3のフォトリソグラフィー工程により一導電型(n型またはp型)の不純物元素を含有する第2の非晶質半導体膜の一部を除去して、ゲート電極のソース領域とドレイン領域を形成する。
【0018】
次に、第3のフォトリソグラフィー工程のレジストマスクを除去した後、第1の層間絶縁膜をソース配線、画素部のTFT、保持容量、及び端子部を覆うように成膜する。
【0019】
次に、第1の層間絶縁膜上にアクリル樹脂から成る有機絶縁材料である第2の層間絶縁膜を成膜する。その後、第4のフォトリソグラフィー工程を行い、レジストマスクを形成して、その後ドライエッチング工程により、コンタクトホールを形成する。ここではゲート電極の一導電型(n型またはp型)の不純物元素を含有する第2の非晶質半導体膜に達するコンタクトホールと、保持容量の一導電型(n型またはp型)の不純物元素を含有する第2の非晶質半導体膜に達するコンタクトホールと、ソース配線に達するコンタクトホールを形成する。また同時に、端子部の余分な第1の層間絶縁膜と第2の層間絶縁膜をエッチングして、端子部を形成する。
【0020】
次に、第5のフォトリソグラフィー工程により、一導電型(n型またはp型)の不純物元素を含有する第2の非晶質半導体膜(ドレイン領域)と保持容量を電気的に接続するための透明画素電極を形成する。
【0021】
次に、低抵抗な金属材料から成る金属配線を形成し、第6のフォトリソグラフィー工程によりゲート配線、ソース配線と一導電型(n型またはp型)の不純物元素を含有する第2の非晶質半導体膜とを接続する電極、及び端子部と電気的に接続する金属配線を形成する。本発明において、ゲート配線は層間絶縁膜に設けられたコンタクトホールを通じて第1のゲート電極または第2のゲート電極と電気的に接続されている。また、ソース配線は層間絶縁膜に設けられたコンタクトホールを通じてソース配線と一導電型(n型またはp型)の不純物元素を含有する第2の非晶質半導体膜(ソース領域)と電気的に接続されている。また、画素電極は、層間絶縁膜に設けられたコンタクトホールを通じて一導電型(n型またはp型)の不純物元素を含有する第2の非晶質半導体膜(ドレイン領域)と電気的に接続されている。
【0022】
このように合計6回のフォトリソグラフィー工程により、金属被膜メッキを施したソース配線と、逆スタガ型の画素部のTFT、保持容量と、及び端子部で構成された透過型の半導体表示装置を作製することができる。
【0023】
[実施形態2]本発明を実施した反射型の半導体装置を以下に説明する。
【0024】
反射型の半導体装置は透過型の半導体装置を作製する第4のフォトリソグラフィー工程までは同じ工程で作製することができる。第5のフォトリソグラフィー工程により、ゲート配線、ソース配線と一導電型(n型またはp型)の不純物元素を含有する第2の非晶質半導体膜(ソース領域)とを接続する電極、画素電極、及び端子部と電気的に接続する金属配線を形成する。尚、この金属配線の材料は、画素電極を構成するため反射性の高い金属材料が好ましく、代表的にはAl、またはAgを主成分とする材料を用いる。
【0025】
上記の際、画素電極を金属配線と同様の元素で作製することにより、第5のフォトリソグラフィー工程の時に画素電極を同時に形成することができる。
【0026】
このように合計5回のフォトリソグラフィー工程により、金属被膜メッキを施したソース配線と、逆スタガ型の画素部のTFT、保持容量と、及び端子部で構成された反射型の半導体表示装置を作製することができる。
【0027】
【実施例】
[実施例1]
本発明の実施例を図1〜図3、図7に基づいて説明する。本実施例では液晶表示装置の作製方法を示し、基板上に画素部のTFTを逆スタガ型で作製し、前記TFTに接続する保持容量を作製する方法について工程に従って詳細に説明する。また、図1〜図3には、前記基板の端部に設けられた他の基板に設けた回路の配線と電気的に接続するための端子部を作製工程に同時に示した。尚、図1〜図3の断面図は図7のA〜A’の断面である。
【0028】
最初に、透光性有する基板100を用いて半導体表示装置を作成する。用いることのできる基板として、コーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。更に他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。
【0029】
上記基板100上に導電層を基板全面に形成した後、第1のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極(ソース配線102、ゲート電極103,104、保持容量105、及び端子101)を形成する。(図1(A))
【0030】
上記の配線及び電極の材料としては、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択し、それを積層することもできる。
【0031】
次に、ソース配線102及び端子部101にCu被膜106及び110をメッキ法により形成する。(図1(B))従来の5インチ程度の画面サイズであるならば、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成しても配線抵抗は問題にならなかったが、画面サイズが大画面化するとそれぞれの配線の長さが増加して、配線抵抗が高くなる問題が発生し、消費電力の増大を引き起こす。よって、Cu被膜106をソース配線のみにメッキすることで配線抵抗を下げることが可能となり、低消費電力を実現することができる。本実施例では金属被膜にCuを使用したが、他にも、Ag、Au、Cr、Fe、Ni、Ptまたはこれらの合金を用いることもできる。
【0032】
また、上記各作製方法において、前記メッキを施す工程において、前記画素部のソース配線は、同電位となるように配線でつなげられていることを特徴としている。また、前記同電位となるようにつなげられた配線は、メッキ処理後にレーザー光(CO2レーザー等)で分断してもよいし、メッキ処理後に前記基板と同時に分断してもよい。また、これらの配線パターンでショートリングを形成しても良い。
【0033】
次に、絶縁膜107を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を50〜200nmとし、好ましくは150nmの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。(図1(C))
【0034】
次に、絶縁膜107上に、50〜200nm好ましくは100〜150nmの膜厚で第1の非晶質半導体膜108を、プラズマCVD法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコン(a−Si)膜を100nmの膜厚で成膜する。(図1(C))
【0035】
次に、一導電型(n型またはp型)の不純物元素を含有する第2の非晶質半導体膜109を20〜80nmの厚さで成膜する。一導電型(n型またはp型)を付与する不純物元素を含む第2の非晶質半導体膜109は、プラズマCVD法やスパッタ法などの公知の方法で全面に成膜する。本実施例ではリンが添加されたシリコンターゲットを用いてn型の不純物元素を含有する第2の非晶質半導体膜109を成膜した。(図1(C))
【0036】
次に、第2のフォトリソグラフィー工程によりレジストマスク205,206を形成し、エッチングにより不要な部分を除去してソース配線311を形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。(図2(A))
【0037】
このエッチング工程で、レジストマスク205,206以外の場所は第2の非晶質半導体膜109、及び第1の非晶質半導体膜108を順次エッチングしていき、画素部のTFT312は第2の非晶質半導体膜203、及び第1の非晶質半導体膜201が形成される。また保持容量313は第2の非晶質半導体膜204、及び第1の非晶質半導体膜202が形成される。
【0038】
次に、レジストマスク205,206を除去した後、第3のフォトリソグラフィー工程を行い、レジストマスク207を形成して、エッチングにより不要な部分を除去して第1の非晶質半導体膜208、第2の非晶質半導体膜209,210,211を形成する。(図2(B))
【0039】
次に、上記レジストマスク207を除去した後、プラズマCVD法により150nm厚の酸化窒化シリコン膜から成る第1の層間絶縁膜213をソース配線311、画素部のTFT312、及び保持容量313を覆うように成膜する。(図2(C))
【0040】
次に、酸化窒化シリコン膜から成る第1の層間絶縁膜213上に、1.6μm厚のアクリル樹脂から成る有機絶縁材料である第2の層間絶縁膜302を成膜する。本実施例では第2の層間絶縁膜にアクリル樹脂から成る有機絶縁材料を選択したが、有機材料としてはポリイミド等でも良く、更に無機材料を選択しても良い。その後、第4のフォトリソグラフィー工程を行い、レジストマスク301を形成して、その後ドライエッチング工程により、ソース配線311と第2の非晶質半導体膜209を電気的に接続するためのコンタクトホールを形成する。また、同時に保持容量313と第2の非晶質半導体膜211を電気的に接続するためのコンタクトホールを形成する。また、ゲート配線と端子部310を電気的に接続するためのコンタクトホールを端子部分に形成する。(図3(A))
【0041】
次に、ITO(Indium−Ti−Oxide)等の透明電極膜を110nmの厚さで成膜する。その後、第5のフォトリソグラフィー工程とエッチング工程を行うことにより、透明画素電極309を形成する。(図3(B))
【0042】
次に、金属配線を形成するために、第6のフォトリソグラフィー工程とエッチング工程を行う。ソース配線311と第2の非晶質半導体膜209を電気的に接続するために金属配線303を形成する。また、第2の非晶質半導体膜211と透明画素電極309を電気的に接続する金属配線305を形成する。また、透明画素電極309と保持容量313を電気的に接続する金属配線306を形成する。また、ゲート電極と端子部310を電気的に接続するための金属配線308を形成する。尚、金属配線材料としては、50nm厚のTi膜と500nm厚のAl−Ti合金膜の積層膜を使用することができる。(図3(C))
【0043】
実施例1に示した半導体表示装置の作製方法は、ITO等の透明画素電極を形成した後に金属配線を形成したが、金属配線を形成した後にITO等の透明画素電極を形成した半導体表示装置の作製全体のフォトリソグラフィー工程数も同一である。よって、金属配線とITO等の透明画素電極はどちらを先に形成しても良い。
【0044】
以上のような6回のフォトリソグラフィー工程により、Cuメッキを施したソース配線311と、逆スタガ型の画素部のTFT312及び保持容量313と、端子部310で構成された透過型の半導体表示装置を作製することができる。
【0045】
尚、本実施例により得られる非晶質半導体膜で活性層を形成したTFTは、電界効果移動度が小さく1cm2/Vsec程度しか得られていない。そのために、画像表示を行うための駆動回路はICチップで形成され、TAB(Tape Automated Bonding)方式やCOG(Chip on glass)方式で実装されている。
【0046】
[実施例2]実施例1では透過型の半導体表示装置を6回のフォトリソグラフィー工程で作製することができることを示したが、本実施例では5回のフォトリソグラフィー工程で反射型の半導体表示装置を作製する方法を図4に示す。
【0047】
本実施例は実施例1の図3(A)の状態まで同一の工程であるので、異なる工程についてのみ以下に示す。尚、図3(A)に対応する箇所は同一の符号を用いた。
【0048】
まず、実施例1に従って図3(A)の状態を得た後、第5のフォトリソグラフィー工程とエッチング工程を行うことにより、ソース配線311と第2の非晶質半導体膜209を電気的に接続するために金属配線402を形成する。また、同時に画素電極401を形成する。さらに、端子部と電気的に接続する金属配線405を同時に形成する。(図4(B))
【0049】
このように合計5回のフォトリソグラフィー工程により、金属被膜メッキを施したソース配線311と、逆スタガ型の画素部のTFT312、保持容量313と、及び端子部310で構成された反射型の半導体表示装置を作製することができる。
【0050】
[実施例3]
実施例1及び実施例2では、メッキ工程を第1のフォトリソグラフィー工程の後に行ったが、本実施例では第4のフォトリソグラフィー工程の後にメッキ工程を行うことを図9〜図11に基づいて説明する。
【0051】
最初に、透光性有する基板900を用いて半導体表示装置を作成する。用いることのできる基板として、コーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。更に他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。
【0052】
上記基板上に導電層を基板全面に形成した後、第1のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極(ソース配線902、ゲート電極903,904、保持容量905、及び端子901)を形成する。(図9(A))
【0053】
上記の配線及び電極の材料としては、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択し、それを積層することもできる。
【0054】
次に、絶縁膜906を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を50〜200nmとし、好ましくは150nmの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。(図9(B))
【0055】
次に、絶縁膜906上に、50〜200nm好ましくは100〜150nmの膜厚で第1の非晶質半導体膜907を、プラズマCVD法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコン(a−Si)膜を100nmの膜厚で成膜する。(図9(B))
【0056】
次に、一導電型(n型またはp型)の不純物元素を含有する第2の非晶質半導体膜908を20〜80nmの厚さで成膜する。一導電型(n型またはp型)を付与する不純物元素を含む第2の非晶質半導体膜908は、プラズマCVD法やスパッタ法などの公知の方法で全面に成膜する。本実施例ではリンが添加されたシリコンターゲットを用いてn型の不純物元素を含有する第2の非晶質半導体膜908を成膜した。(図9(B))
【0057】
次に、第2のフォトリソグラフィー工程によりレジストマスク909,910を形成し、エッチングにより不要な部分を除去してソース配線1111を形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。(図9(C))
【0058】
このエッチング工程で、レジストマスク909,910以外の場所は第2の非晶質半導体膜908、及び第1の非晶質半導体膜907を順次エッチングしていき、画素部のTFT1112は第2の非晶質半導体膜913、及び第1の非晶質半導体膜911が形成される。また保持容量1113は第2の非晶質半導体膜914、及び第1の非晶質半導体膜912が形成される。
【0059】
次に、レジストマスク909,910を除去した後、第3のフォトリソグラフィー工程を行い、レジストマスク1001を形成して、エッチングにより不要な部分を除去して第1の非晶質半導体膜1002、第2の非晶質半導体膜1003,1004,1005を形成する。(図10(A))
【0060】
次に、上記レジストマスク1001を除去した後、プラズマCVD法により150nm厚の酸化窒化シリコン膜から成る第1の層間絶縁膜1006をソース配線1111、画素部のTFT1112、及び保持容量1113を覆うように成膜する。(図10(B))
【0061】
次に、酸化窒化シリコン膜から成る第1の層間絶縁膜1006上に、1.6μm厚のアクリル樹脂から成る有機絶縁材料である第2の層間絶縁膜1008を成膜する。本実施例では第2の層間絶縁膜にアクリル樹脂から成る有機絶縁材料を選択したが、有機材料としてはポリイミド等でも良く、更に無機材料を選択しても良い。その後、第4のフォトリソグラフィー工程を行い、レジストマスク1007を形成して、その後ドライエッチング工程により、ソース配線1111上と端子部1110上の第1の層間絶縁膜と第2の層間絶縁膜を取り除く。また、保持容量1113と第2の非晶質半導体膜1005を電気的に接続するためのコンタクトホールを形成する。(図10(C))
【0062】
次に、ソース配線1110及び端子部1111にCu被膜1101及び1102をメッキ法により形成する。(図11(A))ここで用いる金属被膜は実施例1と同様にAg、Au、Cr、Fe、Ni、Ptまたはこれらの合金を用いることもできる。
【0063】
また、実施例1と同様に上記各作製方法において、前記メッキを施す工程において、前記画素部のソース配線は、同電位となるように配線でつなげられていることを特徴としている。また、前記同電位となるようにつなげられた配線は、メッキ処理後にレーザー光(CO2レーザー等)で分断してもよいし、メッキ処理後に前記基板と同時に分断してもよい。また、これらの配線パターンでショートリングを形成しても良い。
【0064】
次に、ITO(Indium−Ti−Oxide)等の透明電極膜を110nmの厚さで成膜する。その後、第5のフォトリソグラフィー工程とエッチング工程を行うことにより、透明画素電極1103を形成する。(図11(B))
【0065】
次に、金属配線を形成するために、第6のフォトリソグラフィー工程とエッチング工程を行う。ソース配線1111と第2の非晶質半導体膜1003を電気的に接続するために金属配線1105を形成する。また、第2の非晶質半導体膜1005と透明画素電極1103を電気的に接続する金属配線1107を形成する。また、透明画素電極1103と保持容量1113を電気的に接続する金属配線1108を形成する。また、ゲート電極と端子部1110を電気的に接続するための金属配線1104を形成する。尚、金属配線材料としては、50nm厚のTi膜と500nm厚のAl−Ti合金膜の積層膜を使用することができる。(図11(C))
【0066】
実施例3に示した半導体表示装置の作製方法は、ITO等の透明画素電極を形成した後に金属配線を形成したが、金属配線を形成した後にITO等の透明画素電極を形成した半導体表示装置の作製全体のフォトリソグラフィー工程数も同一である。よって、金属配線とITO等の透明画素電極はどちらを先に形成しても良い。
【0067】
以上のような6回のフォトリソグラフィー工程により、Cuメッキを施したソース配線1111と、逆スタガ型の画素部のTFT1112及び保持容量1113と、端子部1110で構成された透過型の半導体表示装置を作製することができる。
【0068】
また、画素電極に金属配線と同じ金属を用いれば5回のフォトリソグラフィー工程で反射型の半導体装置を作製することができる。
【0069】
尚、本実施例も実施例1と同様に画像表示を行うためにICチップで形成された駆動回路を実装している。
【0070】
[実施例4]
実施例1〜実施例3までは、画素部のTFTがチャネルエッチ型の半導体装置であったが、本実施例では、画素部のTFTがチャネルストップ型の半導体装置の実施例を図12〜図14に基づいて説明する。
【0071】
最初に、透光性有する基板1200を用いて半導体表示装置を作成する。用いることのできる基板として、コーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。更に他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。
【0072】
上記基板上に導電層を基板全面に形成した後、第1のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極(ソース配線1202、ゲート電極1203,1204、保持容量1205、及び端子1201)を形成する。(図12(A))
【0073】
上記の配線及び電極の材料としては、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択し、それを積層することもできる。
【0074】
次に、ソース配線1202及び端子部1201にCu被膜1206及び1209をメッキ法により形成する。(図12(B))従来の5インチ程度の画面サイズであるならば、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成しても配線抵抗は問題にならなかったが、画面サイズが大画面化するとそれぞれの配線の長さが増加して、配線抵抗が高くなる問題が発生し、消費電力の増大を引き起こす。よって、Cu膜1206をソース配線のみにメッキすることで配線抵抗を下げることが可能となり、低消費電力を実現することができる。本実施例では金属被膜にCuを使用したが、他にも、Ag、Au、Cr、Fe、Ni、Ptまたはこれらの合金を用いることもできる。
【0075】
また、実施例1と同様に上記各作製方法において、前記メッキを施す工程において、前記画素部のソース配線は、同電位となるように配線でつなげられていることを特徴としている。また、前記同電位となるようにつなげられた配線は、メッキ処理後にレーザー光(CO2レーザー等)で分断してもよいし、メッキ処理後に前記基板と同時に分断してもよい。また、これらの配線パターンでショートリングを形成しても良い。
【0076】
次に、絶縁膜1207を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を50〜200nmとし、好ましくは150nmの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。(図12(C))
【0077】
次に、絶縁膜1207上に、50〜200nm好ましくは100〜150nmの膜厚で非晶質半導体膜1208を、プラズマCVD法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコン(a−Si)膜を100nmの膜厚で成膜する。(図12(C))
【0078】
次に、第2のフォトリソグラフィー工程によりレジストマスク1301,1302を形成し、エッチングにより不要な部分を除去してソース配線1411を形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。(図13(A))
【0079】
このエッチング工程で、レジストマスク1301,1302以外の場所は非晶質半導体膜1208をエッチングしていき、画素部のTFT1412は非晶質半導体膜1303が形成される。また保持容量1413は非晶質半導体膜1304が形成される。(図13(A))
【0080】
次に、非晶質半導体層1303上に酸化シリコンまたは窒化シリコンから成る絶縁膜を100〜200nmの厚さに形成する。図13(A)は、ゲート電極をマスクとする裏面からの露光プロセスにより、自己整合的にチャネル保護膜とする第2の絶縁層1305,1306を半導体層1303上に形成する。
【0081】
次に、nチャネル型TFTのLDD(Lightly Doped Drain)領域を形成するためのドーピング工程を行う。ドーピングの方法はイオンドープ方法もしくはイオン注入法で行う。n型の不純物としてリンを添加し、第2の絶縁層1305,1306をマスクとして形成される不純物領域1307〜1309を形成する。この領域のドナー濃度は1×1016〜1×1017/cm3の濃度とする。(図13(B))
【0082】
次に、プラズマCVD法により150nm厚の酸化窒化シリコン膜から成る第1の層間絶縁膜1311をソース配線1411、画素部のTFT1412、及び保持容量1413を覆うように成膜する。(図13(C))
【0083】
次に、酸化窒化シリコン膜から成る第1の層間絶縁膜1311上に、1.6μm厚のアクリル樹脂から成る有機絶縁材料である第2の層間絶縁膜1402を成膜する。本実施例では第2の層間絶縁膜にアクリル樹脂から成る有機絶縁材料を選択したが、有機材料としてはポリイミド等でも良く、更に無機材料を選択しても良い。その後、第4のフォトリソグラフィー工程を行い、レジストマスク1401を形成して、その後ドライエッチング工程により、ソース配線1411と非晶質半導体膜1307を電気的に接続するためのコンタクトホールを形成する。また、同時に保持容量1413と非晶質半導体膜1309を電気的に接続するためのコンタクトホールを形成する。また、ゲート配線と端子部1410を電気的に接続するためのコンタクトホールを端子部分に形成する。(図14(A))
【0084】
次に、ITO(Indium−Ti−Oxide)等の透明電極膜を110nmの厚さで成膜する。その後、第5のフォトリソグラフィー工程とエッチング工程を行うことにより、透明画素電極1403を形成する。(図14(B))
【0085】
次に、金属配線を形成するために、第6のフォトリソグラフィー工程とエッチング工程を行う。ソース配線1411と非晶質半導体膜1307を電気的に接続するために金属配線1405を形成する。また、非晶質半導体膜1309と透明画素電極1403を電気的に接続する金属配線1407を形成する。また、透明画素電極1403と保持容量1413を電気的に接続する金属配線1408を形成する。また、ゲート電極と端子部1410を電気的に接続するための金属配線1404を形成する。尚、金属配線材料としては、50nm厚のTi膜と500nm厚のAl−Ti合金膜の積層膜を使用することができる。(図14(C))
【0086】
実施例4に示した半導体表示装置の作製方法は、ITO等の透明画素電極を形成した後に金属配線を形成したが、金属配線を形成した後にITO等の透明画素電極を形成した半導体表示装置の作製全体のフォトリソグラフィー工程数も同一である。よって、金属配線とITO等の透明画素電極はどちらを先に形成しても良い。
【0087】
以上のような6回のフォトリソグラフィー工程により、Cuメッキを施したソース配線1411と、逆スタガ型の画素部のTFT1412及び保持容量1413と、端子部1410で構成された透過型の半導体表示装置を作製することができる。
【0088】
また、画素電極を金属配線と同じ金属を用いれば5回のフォトリソグラフィー工程で反射型の半導体装置を作製することができる。
【0089】
尚、本実施例も実施例1と同様に画像表示を行うためにICチップで形成された駆動回路を実装している。
【0090】
[実施例5]
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。
【0091】
上記の様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図5および図6に示す。
【0092】
図5(A)はパーソナルコンピュータであり、本体501、画像入力部502、表示部503、キーボード504等を含む。本発明を表示部503に適用することができる。
【0093】
図5(B)はモバイルコンピュータであり、本体505、表示部506、カメラ部507、受像部508、操作スイッチ509等を含む。本発明は表示部に適用できる。
【0094】
図5(C)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体510、表示部511、スピーカー部512、記録媒体513、操作スイッチ514等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部511に適用することができる。
【0095】
図6(A)は携帯書籍(電子書籍)であり、本体601、表示部602,603、記憶媒体604、操作スイッチ605、アンテナ606等を含む。本発明は表示部602,603に適用することができる。
【0096】
図6(B)はディスプレイであり、本体607、表示部608、支持台609等を含む。本発明は表示部608に適用することができる。
【0097】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態1、実施形態2、実施例1〜実施例5のどのような組み合わせからなる構成を用いても実現することができる。
【0098】
【発明の効果】
本発明は、アクティブマトリクス型の液晶表示装置に代表される半導体装置において、半導体装置のソース配線上に電気抵抗のより低い金属被膜をメッキ法で成膜することで、画面サイズを大画面化しても低消費電力を実現することが可能となる。よって、対角40インチや対角50インチの大画面の半導体装置にも本発明は対応することができる。
【図面の簡単な説明】
【図1】 ソース配線にCuメッキを行った透過型半導体装置の作製工程の図
【図2】 ソース配線にCuメッキを行った透過型半導体装置の作製工程の図
【図3】 ソース配線にCuメッキを行った透過型半導体装置の作製工程の図
【図4】 ソース配線にCuメッキを行った反射型半導体装置の作製工程の図
【図5】 半導体装置を利用した装置の一例を説明する図
【図6】 半導体装置を利用した装置の一例を説明する図
【図7】 画素の上面図を示す図
【図8】 ソース配線を含む配線パターンの図
【図9】 ソース配線にCuメッキを行った透過型半導体装置の作製工程の図
【図10】 ソース配線にCuメッキを行った透過型半導体装置の作製工程の図
【図11】 ソース配線にCuメッキを行った透過型半導体装置の作製工程の図
【図12】 チャネルストップ型の透過型半導体装置の作製工程の図
【図13】 チャネルストップ型の透過型半導体装置の作製工程の図
【図14】 チャネルストップ型の透過型半導体装置の作製工程の図
Claims (10)
- 絶縁表面を有する基板上に形成されたゲート電極と、
前記絶縁表面を有する基板上に形成されたソース配線と、
前記ゲート電極及び前記ソース配線上に形成された絶縁膜と、
前記絶縁膜上に形成された第1の非晶質半導体膜と、
前記第1の非晶質半導体膜上に形成されたn型を付与する不純物元素を含んだ第2の非晶質半導体膜を有する薄膜トランジスタを画素部の薄膜トランジスタに用いる半導体装置において、
前記第2の非晶質半導体膜上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記ソース配線及び前記画素部の薄膜トランジスタを電気的に接続する金属配線と、
前記画素部の薄膜トランジスタ及び保持容量を電気的に接続する透明電極と、
前記ソース配線表面に形成された金属被膜と、
前記薄膜トランジスタ上に形成されたゲート配線と、
前記ソース配線または前記ゲート配線と電気的に接続する端子部と、
前記端子部表面に形成された金属被膜を有することを特徴とする半導体装置。 - 絶縁表面上に形成されたゲート電極と、
前記絶縁表面上に形成されたソース配線と、
前記ゲート電極及び前記ソース配線上に形成された絶縁膜と、
前記絶縁膜上に形成された第1の非晶質半導体膜と、
前記第1の非晶質半導体膜上に形成されたn型を付与する不純物元素を含んだ第2の非晶質半導体膜を有する薄膜トランジスタを画素部の薄膜トランジスタに用いる半導体装置において、
前記第2の非晶質半導体膜上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記ソース配線及び前記画素部の薄膜トランジスタを電気的に接続する金属配線と、
前記画素部の薄膜トランジスタと保持容量を電気的に接続する金属からなる画素電極と、
前記薄膜トランジスタ上に形成されたゲート配線と、
前記ソース配線表面に形成された金属被膜と、
前記ソース配線または前記ゲート配線と電気的に接続する端子部と、
前記端子部表面に形成された金属被膜を有することを特徴とする半導体装置。 - 請求項1または請求項2において、前記金属被膜はメッキ法により形成されたことを特徴とする半導体装置。
- 請求項1または請求項2において、前記金属被膜は、前記端子部と前記画素部のソース配線とを同時にメッキ処理することによって形成されたものであることを特徴とする半導体装置。
- 請求項1乃至請求項4のいずれか一項において、前記金属被膜は、Cu、Ag、Au、Cr、Fe、Ni、またはPtから選ばれた一種、または複数種を主成分とする金属被膜であることを特徴とする半導体装置。
- 絶縁表面上にソース配線とゲート電極と端子部を形成する第1の工程と、
前記ソース配線表面と前記端子部表面に金属被膜を形成する第2の工程と、
前記金属被膜及び前記ゲート電極上に絶縁膜を形成する第3の工程と、
前記絶縁膜上に第1の非晶質半導体膜を形成する第4の工程と、
前記第1の非晶質半導体膜上にn型を付与する不純物元素を含む第2の非晶質半導体膜を形成する第5の工程と、
前記第1の非晶質半導体膜及び前記第2の非晶質半導体膜をエッチングして活性層を形成する第6の工程と、
前記第2の非晶質半導体膜の一部をエッチングしてチャネル形成領域とソース領域とドレイン領域を形成する第7の工程と、
前記第2の非晶質半導体膜上に第1の層間絶縁膜を形成する第8の工程と、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成する第9の工程と、
前記絶縁膜と前記第1の層間絶縁膜と前記第2の層間絶縁膜をエッチングしてコンタクトホールを形成する第10の工程と、
前記第2の層間絶縁膜上に透明電極からなる画素電極を形成する第11の工程と、
前記ソース配線及び前記ソース領域または前記ドレイン領域の一方を電気的に接続する第1の金属配線と、前記画素電極と前記ソース領域または前記ドレイン領域の他方を電気的に接続する第2の金属配線と、前記チャネル形成領域上にゲート配線とを形成する第12の工程とを有することを特徴とする半導体装置の作製方法。 - 絶縁表面上にソース配線とゲート電極と端子部を形成する第1の工程と、
前記ソース配線表面と前記端子部表面にメッキ法により金属被膜を形成する第2の工程と、
前記金属被膜及び前記ゲート電極上に絶縁膜を形成する第3の工程と、
前記絶縁膜上に第1の非晶質半導体膜を形成する第4の工程と、
前記第1の非晶質半導体膜上にn型を付与する不純物元素を含む第2の非晶質半導体膜を形成する第5の工程と、
前記第1の非晶質半導体膜及び前記第2の非晶質半導体膜をエッチングして活性層を形成する第6の工程と、
前記第2の非晶質半導体膜の一部をエッチングしてチャネル形成領域とソース領域とドレイン領域を形成する第7の工程と、
前記第2の非晶質半導体膜上に第1の層間絶縁膜を形成する第8の工程と、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成する第9の工程と、
前記絶縁膜と前記第1の層間絶縁膜と前記第2の層間絶縁膜をエッチングしてコンタクトホールを形成する第10の工程と、
前記第2の層間絶縁膜上に前記ソース配線と前記ソース領域または前記ドレイン領域の一方を電気的に接続する金属配線と、前記ソース領域または前記ドレイン領域の他方と電気的に接続される金属からなる画素電極と、前記チャネル形成領域上にゲート配線とを形成する第11の工程とを有することを特徴とする半導体装置の作製方法。 - 絶縁表面上にソース配線とゲート電極と端子部を形成する第1の工程と、
前記ソース配線上と前記ゲート電極上と前記端子部上に絶縁膜を形成する第2の工程と、
前記絶縁膜上に第1の非晶質半導体膜を形成する第3の工程と、
前記第1の非晶質半導体膜上にn型を付与する不純物元素を含む第2の非晶質半導体膜を形成する第4の工程と、
前記第1の非晶質半導体膜及び前記第2の非晶質半導体膜をエッチングして活性層を形成する第5の工程と、
前記第2の非晶質半導体膜の一部をエッチングしてチャネル形成領域とソース領域とドレイン領域を形成する第6の工程と、
前記第2の非晶質半導体膜上に第1の層間絶縁膜を形成する第7の工程と、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成する第8の工程と、
前記絶縁膜と前記第1の層間絶縁膜と前記第2の層間絶縁膜をエッチングしてコンタクトホールを形成する第9の工程と、
前記ソース配線表面と前記端子部表面にメッキ法により金属被膜を形成する第10の工程と、
前記第2の層間絶縁膜上に透明電極からなる画素電極を形成する第11の工程と、
前記ソース配線と前記ソース領域または前記ドレイン領域の一方を電気的に接続する第1の金属配線と、前記画素電極と前記ソース領域または前記ドレイン領域の他方を電気的に接続する第2の金属配線と、前記チャネル形成領域上に形成されたゲート配線とを形成する第12の工程とを有することを特徴とする半導体装置の作製方法。 - 絶縁表面上にソース配線とゲート電極と端子部を形成する第1の工程と、
前記ソース配線表面と前記端子部表面にメッキ法により金属被膜を形成する第2の工程と、
前記金属被膜及び前記ゲート電極上に絶縁膜を形成する第3の工程と、
前記絶縁膜上に非晶質半導体膜を形成する第4の工程と、
前記非晶質半導体膜にチャネル形成領域とソース領域とドレイン領域を形成する第5の工程と、
前記非晶質半導体膜上に第1の層間絶縁膜を形成する第6の工程と、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成する第7の工程と、
前記第2の層間絶縁膜上に透明電極からなる画素電極を形成する第8の工程と、
前記絶縁膜と前記第1の層間絶縁膜と前記第2の層間絶縁膜をエッチングしてコンタクトホールを形成する第9の工程と、
前記第2の層間絶縁膜上に前記ソース配線と前記ソース領域または前記ドレイン領域の一方を電気的に接続する第1の金属配線と、前記画素電極と前記ソース領域または前記ドレイン領域の他方を電気的に接続する第2の金属配線と、前記チャネル形成領域上に形成されたゲート配線とを形成する第10の工程とを有することを特徴とする半導体装置の作製方法。 - 請求項6乃至請求項9のいずれか一項において、前記ソース配線表面と前記端子部表面に前記金属被膜を形成する工程は、同時にメッキ処理することを特徴とする半導体装置の作製方法。
Priority Applications (20)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000400280A JP4789322B2 (ja) | 2000-12-28 | 2000-12-28 | 半導体装置及びその作製方法 |
TW090129340A TW525216B (en) | 2000-12-11 | 2001-11-27 | Semiconductor device, and manufacturing method thereof |
MYPI20015500A MY144716A (en) | 2000-12-11 | 2001-12-03 | Semiconductor device, and manufacturing method thereof |
SG200400945-2A SG147270A1 (en) | 2000-12-11 | 2001-12-05 | Semiconductor device, and manufacturing method thereof |
SG200502824-6A SG155034A1 (en) | 2000-12-11 | 2001-12-05 | Semiconductor device, and manufacturing method thereof |
SG200400807-4A SG144707A1 (en) | 2000-12-11 | 2001-12-05 | Semiconductor device, and manufacturing method thereof |
SG200400836-3A SG132505A1 (en) | 2000-12-11 | 2001-12-05 | Semiconductor device, and manufacturing method thereof |
SG200107527A SG125060A1 (en) | 2000-12-11 | 2001-12-05 | Semiconductor device, and manufacturing method thereof |
CNB011431571A CN1279576C (zh) | 2000-12-11 | 2001-12-11 | 半导体设备及其制造方法 |
KR1020010078043A KR100880437B1 (ko) | 2000-12-11 | 2001-12-11 | 반도체장치 및 그의 제조방법 |
CN 200810127926 CN101604696B (zh) | 2000-12-11 | 2001-12-11 | 半导体设备及其制造方法 |
US10/011,813 US6953951B2 (en) | 2000-12-11 | 2001-12-11 | Semiconductor device, and manufacturing method thereof |
CN201210110904.0A CN102646685B (zh) | 2000-12-11 | 2001-12-11 | 半导体设备及其制造方法 |
US11/181,923 US7459352B2 (en) | 2000-12-11 | 2005-07-15 | Semiconductor device, and manufacturing method thereof |
KR1020080009542A KR100871891B1 (ko) | 2000-12-11 | 2008-01-30 | 표시장치 및 그의 제조방법 |
US12/323,724 US8421135B2 (en) | 2000-12-11 | 2008-11-26 | Semiconductor device, and manufacturing method thereof |
US13/792,381 US9059216B2 (en) | 2000-12-11 | 2013-03-11 | Semiconductor device, and manufacturing method thereof |
US14/739,159 US9666601B2 (en) | 2000-12-11 | 2015-06-15 | Semiconductor device, and manufacturing method thereof |
US15/607,863 US10665610B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor device, and manufacturing method thereof |
US16/881,054 US20200286925A1 (en) | 2000-12-11 | 2020-05-22 | Semiconductor device, and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000400280A JP4789322B2 (ja) | 2000-12-28 | 2000-12-28 | 半導体装置及びその作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007315900A Division JP4850168B2 (ja) | 2007-12-06 | 2007-12-06 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002202734A JP2002202734A (ja) | 2002-07-19 |
JP2002202734A5 JP2002202734A5 (ja) | 2008-01-31 |
JP4789322B2 true JP4789322B2 (ja) | 2011-10-12 |
Family
ID=18864905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000400280A Expired - Fee Related JP4789322B2 (ja) | 2000-12-11 | 2000-12-28 | 半導体装置及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4789322B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
US7045861B2 (en) | 2002-03-26 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, liquid-crystal display device and method for manufacturing same |
JP4578826B2 (ja) * | 2004-02-26 | 2010-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4850168B2 (ja) * | 2007-12-06 | 2012-01-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5730529B2 (ja) * | 2009-10-21 | 2015-06-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3387981B2 (ja) * | 1992-10-09 | 2003-03-17 | 富士通株式会社 | 薄膜トランジスタマトリクス装置の製造方法 |
JPH07110495A (ja) * | 1993-10-14 | 1995-04-25 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
JPH10319431A (ja) * | 1997-05-15 | 1998-12-04 | Advanced Display:Kk | 薄膜トランジスタアレイ基板 |
JP2000131707A (ja) * | 1998-10-27 | 2000-05-12 | Citizen Watch Co Ltd | 液晶表示パネル |
JP3480697B2 (ja) * | 1999-05-10 | 2003-12-22 | ナノックス株式会社 | Cog型液晶表示装置の製造方法 |
-
2000
- 2000-12-28 JP JP2000400280A patent/JP4789322B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002202734A (ja) | 2002-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9786687B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5600762B2 (ja) | 半導体装置 | |
US6806495B1 (en) | Semiconductor device and method of fabricating the same | |
JP4485078B2 (ja) | 半導体装置の作製方法 | |
JP4850168B2 (ja) | 半導体装置 | |
JP2001281703A (ja) | 液晶表示装置およびその作製方法 | |
JP4789322B2 (ja) | 半導体装置及びその作製方法 | |
JP6243953B2 (ja) | 半導体装置及び電子機器 | |
JP6007269B2 (ja) | 表示装置及び電子機器 | |
JP5538331B2 (ja) | 半導体装置 | |
JP5732500B2 (ja) | 表示装置 | |
JP5779690B2 (ja) | 表示装置及び電子機器 | |
JP2019050394A (ja) | 半導体装置、及び電子機器 | |
JP2017142537A (ja) | 半導体装置及び電子機器 | |
JP4485481B2 (ja) | 半導体装置の作製方法 | |
JP2008083731A (ja) | 半導体装置 | |
JP4704363B2 (ja) | 半導体装置の作製方法 | |
JP2002297057A (ja) | 画像表示装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |