JP2002297057A

JP2002297057A - 画像表示装置及びその製造方法

Info

Publication number: JP2002297057A
Application number: JP2001099967A
Authority: JP
Inventors: Toru Nishibe; 徹西部
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-03-30
Filing date: 2001-03-30
Publication date: 2002-10-09
Anticipated expiration: 2021-03-30
Also published as: JP4795555B2

Abstract

(57)【要約】【課題】微細化に適した材料及び低抵抗な材料を役割に
応じて使い分け、微細化及び低抵抗化を可能とし、狭額
縁化を実現することが可能な画像表示装置及びこの画像
表示装置の製造方法を提供することを目的とする。【解決手段】表示部と額縁部を有するアレイ基板１００
を備え、表示部は、複数の配線と、配線と接続された複
数の薄膜トランジスタ１２１とを備え、配線は、第１配
線材料によって形成された第１配線層１１６Ｓ、１１６
Ｄと、第１配線材料とは異なる第２配線材料によって第
１配線層上に形成された第２配線層１１８Ｓ、１１８Ｄ
とを備えている。第１配線層におけるエッジ部の下層面
とのなす角度θ１が、第２配線層における下層面とのな
す角度θ２より大きいことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、液晶表示装置、
有機エレクトロ・ルミネセンス表示装置等の画像表示装
置及びその製造方法に係り、特に、微細加工が可能で低
抵抗なアレイ基板を備えた画像表示装置及びその製造方
法に関する。

【０００２】

【従来の技術】基板上の表示部に高精細液晶デバイスを
備えるとともに同一基板上の額縁部に駆動回路を備えた
駆動回路一体型液晶表示装置において、大画面化に伴な
い、配線への高速の書き込みを容易にするために配線の
低抵抗化が要求されている。

【０００３】一方、周辺部の駆動回路に駆動能力の高い
薄膜トランジスタすなわちＴＦＴを集積して、外部回路
を省くことが可能な構成の場合、ＴＦＴの高性能化が要
求されている。しかも、回路が複雑になると、規定の額
縁部に収めるためには、ＴＦＴのサイズを小さくする必
要が生じる。また、配線も幅を細くする必要が生じるた
め、低抵抗な材料が必要となる。

【０００４】ところが、微細化に適し、しかも抵抗が低
い材料が存在しないため、デバイス設計が困難である。

【０００５】

【発明が解決しようとする課題】上述したように、従来
の方法により作成した液晶表示装置では、微細化と低抵
抗化とを同時に満たす材料がなく、デバイス設計が困難
となる問題が生じる。このため、額縁部における面積の
縮小や、基板上における有効表示部の面積の拡大が困難
となる。

【０００６】この発明は、上述した問題点に鑑みなされ
たものであって、その目的は、微細化に適した材料及び
低抵抗な材料を役割に応じて使い分け、微細化及び低抵
抗化を可能とし、狭額縁化を実現することが可能な画像
表示装置及びこの画像表示装置の製造方法を提供するこ
とにある。

【０００７】

【課題を解決するための手段】上記課題を解決し目的を
達成するために、請求項１に記載の画像表示装置は、表
示部と額縁部を有するアレイ基板を備え、前記表示部
は、複数の配線と、前記配線と接続された複数の薄膜ト
ランジスタとを備え、前記額縁部は、前記薄膜トランジ
スタを駆動する駆動回路を備え、前記配線は、第１配線
材料によって形成された第１配線層と、前記第１配線材
料とは異なる第２配線材料によって前記第１配線層上に
形成された第２配線層とを備え、前記第１配線層におけ
るエッジ部の下層面とのなす角度が、前記第２配線層に
おける下層面とのなす角度より大きいことを特徴とす
る。

【０００８】請求項５に記載の画像表示装置の製造方法
は、表示部と額縁部を有するアレイ基板を備え、前記表
示部は、複数の配線と、前記配線と接続された複数の薄
膜トランジスタとを備え、前記額縁部は、前記薄膜トラ
ンジスタを駆動する駆動回路を備えた画像表示装置の製
造方法において、前記配線を形成するにあたって、基板
上に第１配線材料からなる第１膜を成膜する工程と、前
記第１膜を異方性エッチングして第１配線層を形成する
工程と、前記第１配線層を含む基板上に前記第１配線材
料とは異なる第２配線材料からなる第２膜を成膜する工
程と、前記第２膜を等方性エッチングして前記第１配線
層上に第２配線層を形成する工程とを備えたことを特徴
とする。

【０００９】

【発明の実施の形態】以下、この発明の画像表示装置及
びこの画像表示装置の製造方法の一実施の形態について
図面を参照して説明する。

【００１０】この発明の画像表示装置、例えばアクティ
ブマトリクス型液晶表示装置の画像を表示する表示エリ
ア（表示部）に備えられたスイッチング素子や、表示エ
リア周辺の周辺エリア（額縁部）に備えられた駆動回路
素子は、主に、ｎチャネル型薄膜トランジスタ及びｐチ
ャネル型薄膜トランジスタによって構成されている。こ
れらの薄膜トランジスタは、半導体層としてポリシリコ
ン薄膜を備えている。

【００１１】図１には、同一基板上の周辺エリアに形成
したｎチャネル型薄膜トランジスタ及びｐチャネル型薄
膜トランジスタを駆動回路として利用し、表示エリアに
形成したｎチャネル型薄膜トランジスタを画素スイッチ
ング素子として利用した液晶表示装置の液晶表示パネル
の一例が概略的に示されている。

【００１２】図２には、アクティブマトリクス型液晶表
示装置の回路構成が概略的に示されている。

【００１３】液晶表示パネル１０は、図１及び図２に示
すように、アレイ基板１００と、このアレイ基板１００
に対向配置された対向基板２００と、アレイ基板１００
と対向基板２００との間に配置された液晶組成物３００
とを備えている。このような液晶表示パネル１０におい
て、画像を表示する表示エリア１０２は、アレイ基板１
００と対向基板２００とを貼り合わせるシール材１０６
によって囲まれた領域内に形成されている。表示エリア
１０２内から引出された配線や駆動回路、電源供給配線
などを有する周辺エリア１０４は、シール材１０６の外
側の領域に形成されている。

【００１４】アレイ基板１００の表示エリア１０２は、
図２に示すように、透明な絶縁性基板、例えば厚さが
０．７ｍｍのガラス基板上にマトリクス状に配置された
ｍｘｎ個の画素電極１５１、これら画素電極１５１の行
方向に沿って形成されたｍ本の走査線Ｙ１〜Ｙｍ、これ
ら画素電極１５１の列方向に沿って形成されたｎ本の信
号線Ｘ１〜Ｘｎ、ｍｘｎ個の画素電極１５１に対応して
走査線Ｙ１〜Ｙｍおよび信号線Ｘ１〜Ｘｎの交差位置近
傍にスイッチング素子として配置されたｍｘｎ個の薄膜
トランジスタすなわち画素ＴＦＴ１２１を有している。
また、アレイ基板１００の周辺エリア１０４は、走査線
Ｙ１〜Ｙｍを駆動する走査線駆動回路１８、信号線Ｘ１
〜Ｘｎを駆動する信号線駆動回路１９などを有してい
る。

【００１５】図３に示すように、ＴＦＴ１２１は、ポリ
シリコン薄膜を活性層とする例えばトップゲート型ポリ
シリコン薄膜トランジスタによって構成されている。す
なわち、ＴＦＴ１２１は、ガラス基板１０１上のアンダ
ーコート絶縁膜１１１を介して配置された、チャネル領
域１１２Ｃ、ソース領域１１２Ｓ、及び、ドレイン領域
１１２Ｄを有するポリシリコン薄膜１１２を備えてい
る。ＴＦＴ１２１のゲート電極１１４は、ゲート絶縁膜
１１３上に配置された走査線Ｙからチャネル領域１１２
Ｃ上に延出されている。

【００１６】ＴＦＴ１２１のドレイン電極は、第１配線
材料によって形成された第１電極部１１６Ｄ、及び、第
１配線材料とは異なる第２配線材料によって形成された
第２電極部１１８Ｄによって構成されている。第１電極
部１１６Ｄは、ゲート絶縁膜１１３及び第１層間絶縁膜
１１５を貫通してポリシリコン薄膜１１２のドレイン領
域１１２Ｄにコンタクトしている。第２電極部１１８Ｄ
は、第２層間絶縁膜１３０を貫通して第１電極部１１６
Ｄにコンタクトしているとともに、信号線Ｘと一体的に
形成されている。

【００１７】ＴＦＴ１２１のソース電極は、第１配線材
料によって形成された第１電極部１１６Ｓ、及び、第２
配線材料によって形成された第２電極部１１８Ｓによっ
て構成されている。第１電極部１１６Ｓは、ゲート絶縁
膜１１３及び層間絶縁膜１１５を貫通してポリシリコン
薄膜１１２のソース領域１１２Ｓにコンタクトしてい
る。第２電極部１１８Ｓは、第２層間絶縁膜１３０を貫
通して第１電極部１１６Ｓにコンタクトしている。

【００１８】第１電極部１１６Ｄ、１１６Ｓなどの第１
配線を構成する第１配線材料は、第２配線材料より相対
的に抵抗率が大きく、また、ドライエッチングなどの異
方性エッチングによって微細加工可能な材料である。第
１配線は、例えば、チタン（Ｔｉ）／アルミニウム（Ａ
ｌ）／チタンの積層膜などによって形成される。

【００１９】第２電極部１１８Ｄ、１１８Ｓなどの第２
配線を構成する第２配線材料は、第１配線材料より相対
的に抵抗率が小さく、また、ウエットエッチングなどの
等方性エッチングによって加工される。第２配線は、例
えば、銀合金などによって形成される。

【００２０】第１配線、例えば、図３に示したような第
１電極部１１６Ｄ、１１６Ｓは、上述したように、異方
性エッチングによって加工される。このため、第１配線
におけるエッジ部の下層面とのなす角度θ１は、第２配
線、例えば第２電極部１１８Ｄ、１１８Ｓにおけるエッ
ジ部の下層面とのなす角度θ２より相対的に大きい。

【００２１】また、第１配線は、微細加工可能な第１配
線材料を異方性エッチングすることによって形成され
る。このため、第１配線の線幅は、第２配線の線幅より
小さくすることが可能となる。

【００２２】また、アレイ基板１００は、第２層間絶縁
膜１３０上、及び第２電極部１１８Ｄ、１１８Ｓなどの
配線部上に、アクリル樹脂などによって形成された有機
絶縁層１３１を備えている。

【００２３】画素電極１５１は、有機絶縁膜１３０を貫
通してＴＦＴ１２１のソース電極を構成する第２電極部
１１８Ｓに電気的に接続されている。この画素電極１５
１は、透明導電性部材、例えばインジウム−ティン−オ
キサイドすなわちＩＴＯによって形成されている。画素
電極１５１の表面は、対向基板２００との間に介在され
る液晶組成物３００を配向させるための配向膜１６０に
よって覆われている。

【００２４】アレイ基板１００の周辺エリア１０４に配
置された走査線駆動回路１８及び信号線駆動回路１９
は、ｎチャネル型薄膜トランジスタ及びｐチャネル型薄
膜トランジスタからなる相補型の回路によって構成され
ている。これらの薄膜トランジスタは、ポリシリコン薄
膜を活性層とする例えばトップゲート型薄膜トランジス
タである。

【００２５】アレイ基板１００の表示エリア１０２及び
周辺エリア１０４における非画素部、すなわち信号線Ｘ
及び走査線Ｙなどの配線パターン、ＴＦＴ１２１などの
上には、アレイ基板１００と対向基板２００との間に所
定幅のギャップを形成するためのスペーサが配置されて
いる。

【００２６】対向基板２００は、図２及び図３に示すよ
うに、透明な絶縁性基板、例えば厚さが０．７ｍｍのガ
ラス基板２０１上に配設されたカラーフィルタ２０３を
備えている。このカラーフィルタ２０３は、対向基板２
００の画素電極１５１に対向する領域であって、赤画素
（Ｒ）領域、緑画素（Ｇ）領域、青画素（Ｂ）領域のそ
れぞれに対応する領域に配置されている。このカラーフ
ィルタ２０３は、例えば、各色成分の顔料を分散させた
樹脂によって形成されている。

【００２７】このカラーフィルタ２０３の表面は、画素
電極１５１との間で電位差を形成する透明導電性部材、
例えばインジウム−ティン−オキサイドすなわちＩＴＯ
によって形成された対向電極２０４によって覆われてい
る。また、この対向電極２０４の表面は、アレイ基板１
００との間に介在される液晶組成物３００を配向させる
ための配向膜２０７によって覆われている。

【００２８】これらのアレイ基板１００及び対向基板２
００は、スペーサによって所定のギャップを形成した状
態でシール材１０６によって貼り合わされる。液晶層３
００は、このアレイ基板１００と対向基板２００との間
に形成された所定のギャップに封入される。

【００２９】対向電極２０４は、複数の画素電極１５１
に対向して所定の基準電位に設定される。基板の周囲に
配置された電極転移材すなわちトランスファとしての銀
ペーストは、アレイ基板１００から対向基板２００へ電
圧を供給するために設けられ、対向電極２０４は、トラ
ンスファを介して接続された対向電極駆動回路２０によ
り駆動される。

【００３０】図２に示すように、液晶容量ＣＬは、画素
電極１５１、対向電極２０４、及びこれらの電極間に挟
持された液晶層３００によって形成される。また、補助
容量Ｃｓは、液晶容量ＣＬと電気的に並列に形成され
る。この補助容量Ｃｓは、一対の電極、すなわち、画素
電極１５１と同電位の補助容量電極６１と、所定の電位
に設定された補助容量線５２との間に形成される電位差
によって形成される。補助容量電極６１は、ポリシリコ
ン薄膜によって形成され、画素電極１５１にコンタクト
している。また、補助容量線５２は、ゲート電極１１４
と一体の走査線Ｙと同一材料によって形成されている。

【００３１】この液晶表示パネル１０の表面、すなわち
アレイ基板１００側のガラス基板１０１の外面には、偏
光板１７０が配置されているとともに、対向基板２００
側のガラス基板２０１の外面には、偏光板２７０が配置
されている。

【００３２】上述したような液晶表示装置において、微
細加工が要求される配線部は、第１配線材料を成膜した
後、ドライエッチングなどの異方性エッチングを施すこ
とによって形成される。微細加工が要求される配線部と
しては、例えば、表示エリア１０２内のＴＦＴを構成す
るドレイン電極及びソース電極の第１電極部１１６Ｄ及
び１１６Ｓ、周辺エリア１０４に配置された駆動回路の
ＴＦＴを構成するドレイン電極及びソース電極、及び、
これらに接続される各種配線などである。

【００３３】このように、周辺エリア１０４において、
ＴＦＴを構成する各種配線を微細加工することにより、
周辺エリア１０４の面積を縮小することが可能となり、
小面積に複雑な回路を集積することが可能となる。この
ため、十分な駆動性能を確保しつつ、液晶表示装置の狭
額縁化を実現することができるとともに、表示部を形成
する有効面積を拡大することが可能となる。

【００３４】また、上述したような液晶表示装置におい
て、低抵抗化が要求される配線部は、第２配線材料を成
膜した後、ウエットエッチングなどの等方性エッチング
を施すことによって形成される。低抵抗化が要求される
配線部としては、例えば、表示エリア１０２内のＴＦＴ
を構成するドレイン電極及びソース電極の第２電極部１
１８Ｄ及び１１８Ｓ、第２電極部１１８Ｄと一体の信号
線Ｘ、ゲート線Ｙ、周辺エリア１０４における電源供給
配線などの各種配線である。

【００３５】このように、比較的配線距離が長く、電圧
降下が許されない配線を低抵抗な材料によって形成する
ことにより、高速な駆動が可能となり、表示性能を向上
することが可能となる。

【００３６】次に、この液晶表示装置のアレイ基板の製
造方法、特に表示エリアにスイッチング素子としての画
素ＴＦＴ（ｎチャネル型薄膜トランジスタ）を備えたア
レイ基板の製造方法について説明する。

【００３７】すなわち、絶縁基板、例えばガラス基板１
０１上に、プラズマＣＶＤ法により、酸化シリコン膜及
び窒化シリコン膜を堆積し、不純物の拡散を防ぐ２層構
造のアンダーコート絶縁膜１１１を形成する。

【００３８】続いて、このアンダーコート絶縁膜１１１
上に、プラズマＣＶＤ法により、非晶質半導体薄膜とし
て非晶質シリコン薄膜を５０ｎｍの膜厚で堆積する。そ
して、この非晶質シリコン薄膜が成膜されたガラス基板
を、アニール炉においてアニールすることにより、非晶
質シリコン薄膜に含まれる水素を除去する脱水素処理を
行う。

【００３９】続いて、堆積した非晶質シリコン薄膜の全
面に、例えば、エキシマレーザ光を照射して、非晶質シ
リコンを溶融し、結晶化する。これにより、ポリシリコ
ン薄膜を形成する。続いて、例えばフォトリソグラフィ
工程により、ポリシリコン薄膜を所定の形状にパターニ
ングして、薄膜トランジスタの半導体層１１２、及び、
補助容量電極６１を形成する。

【００４０】続いて、ガラス基板全面にポリシリコン薄
膜を覆うように、ゲート絶縁膜１１３を１００ｎｍの膜
厚で形成する。

【００４１】続いて、ゲート絶縁膜１１３上の全面に、
スパッタ法により、３００ｎｍの膜厚の金属膜を形成す
る。そして、フォトリソグラフィ工程により、この金属
膜をパターニングして、画素ＴＦＴ１２１のゲート電極
１１４及び走査線Ｙを一体的に形成するとともに、補助
容量電極６１との間で補助容量Ｃｓを形成する補助容量
線５２を形成する。このゲート電極１１４と一体の走査
線Ｙや、補助容量線５２は、相対的に低効率が小さい上
述した第２配線材料によって形成されても良いし、他の
金属材料によって形成されても良い。

【００４２】このフォトリソグラフィ工程では、まず、
ゲート絶縁膜１１３上に成膜された金属膜の全面にフォ
トレジストを塗布する。そして、このフォトレジスト
を、ゲート電極１１４の電極形状、走査線Ｙの配線形
状、及び補助容量線５２の配線形状に対応したパターン
を有するフォトマスクを介して露光する。そして、この
フォトレジストを所定の現像液によって現像し、ゲート
電極１１４の形状、走査線Ｙの配線形状、及び補助容量
線５２の配線形状に対応した部分を残すとともに他の部
分を除去して金属膜を露出させる。そして、例えばドラ
イエッチングにより、露出した金属膜をエッチングして
除去する。そして、残ったフォトレジストを除去し、所
定の形状のゲート電極１１４、走査線Ｙ、及び補助容量
線５２を形成する。

【００４３】続いて、このゲート電極１１４をマスクと
して、非質量分離型のイオン注入装置を用いて、半導体
層１１２のチャネル領域１１２Ｃを挟んだ両側に、ホス
フィンなどの不純物をドーピングする。これにより、ｎ
チャネル型薄膜トランジスタのソース領域１１２Ｓ及び
ドレイン領域１１２Ｄを形成する。そして、６００℃で
１時間、アニールを行い、ソース領域１１２Ｓ及びドレ
イン領域１１２Ｄに注入した不純物を活性化する。

【００４４】続いて、ゲート絶縁膜１１３及びゲート電
極１１４の上に、６００ｎｍの膜厚で第１層間絶縁膜１
１５を形成する。そして、この第１層間絶縁膜１１３及
びゲート絶縁膜１１３に、フォトリソグラフィ工程によ
り、半導体層１１２のソース領域１１２Ｓ及びドレイン
領域１１２Ｄまで貫通するコンタクトホール１１９Ｓ、
１１９Ｄを形成する。

【００４５】続いて、第１層間絶縁膜１１５上に、スパ
ッタ法により、第１配線材料として、Ｔｉ／Ａｌ／Ｔｉ
の積層膜を成膜する。そして、この第１配線材料をフォ
トリソグラフィ工程によりパターニングして、コンタク
トホール１１９Ｓを介してソース領域１１２Ｓにコンタ
クトするソース電極の第１電極部１１６Ｓと、コンタク
トホール１１９Ｄを介してドレイン領域１１２Ｄにコン
タクトするドレイン電極の第１電極部１１６Ｄと、を形
成する。

【００４６】このフォトリソグラフィ工程では、まず、
第１層間絶縁膜１１５上に成膜された第１配線材料の全
面にフォトレジストを塗布する。そして、このフォトレ
ジストを、ソース電極及びドレイン電極の第１電極部１
１６Ｓ、１１６Ｄの電極形状、微細加工が必要な各種配
線の配線形状などに対応したパターンを有するフォトマ
スクを介して露光する。そして、このフォトレジストを
所定の現像液によって現像し、電極形状や配線形状に対
応した部分を残すとともに他の部分を除去して第１配線
材料としての金属膜を露出させる。そして、異方性エッ
チング、例えばドライエッチングにより、露出した金属
膜をエッチングして除去する。そして、残ったフォトレ
ジストを除去し、所定の形状の第１電極部１１６Ｓ、１
１６Ｄや、各種配線を形成する。

【００４７】続いて、第１層間絶縁膜１１５及び第１電
極部１１６Ｓ、１１６Ｄの上に、６００ｎｍの膜厚で窒
化シリコン膜などを成膜することにより第２層間絶縁膜
１３０を形成する。そして、この第２層間絶縁膜１３０
に、フォトリソグラフィ工程により、第１電極部１１６
Ｓ、１１６Ｄまで貫通するコンタクトホール１２０Ｓ、
１２０Ｄを形成する。

【００４８】続いて、第２層間絶縁膜１３０上に、スパ
ッタ法により、第２配線材料として、銀合金膜を成膜す
る。そして、この第２配線材料をフォトリソグラフィ工
程によりパターニングして、コンタクトホール１２０Ｓ
を介して第１電極部１１６Ｓにコンタクトするソース電
極の第２電極部１１８Ｓと、コンタクトホール１２０Ｄ
を介して第１電極部１１６Ｄにコンタクトするドレイン
電極の第２電極部１１８Ｄと、このドレイン電極の第２
電極部１１８Ｄに一体の信号線Ｘと、を形成する。

【００４９】このフォトリソグラフィ工程では、まず、
第２層間絶縁膜１３０上に成膜された第２配線材料の全
面にフォトレジストを塗布する。そして、このフォトレ
ジストを、ソース電極及びドレイン電極の第２電極部１
１８Ｓ、１１８Ｄの電極形状、低抵抗配線が必要な信号
線Ｘなどの各種配線の配線形状などに対応したパターン
を有するフォトマスクを介して露光する。そして、この
フォトレジストを所定の現像液によって現像し、電極形
状や配線形状に対応した部分を残すとともに他の部分を
除去して第２配線材料としての銀合金膜を露出させる。
そして、等方性エッチング、例えばウエットエッチング
により、露出した金属膜をエッチングして除去する。そ
して、残ったフォトレジストを除去し、所定の形状の第
２電極部１１８Ｓ、１１８Ｄや、信号線Ｘなどの各種配
線を形成する。

【００５０】続いて、第２層間絶縁膜１３０及び第２電
極部１１８Ｓ、１１８Ｄの上に、６００ｎｍの膜厚で有
機絶縁膜１３１を形成する。そして、この有機絶縁膜１
３１に、フォトリソグラフィ工程により、ソース電極の
第２電極部１１８Ｓまで貫通するコンタクトホール１２
２Ｓを形成する。

【００５１】続いて、有機絶縁膜１３１上に、スパッタ
法により、透明導電性部材、例えばＩＴＯを成膜する。
そして、このＩＴＯをフォトリソグラフィ工程によりパ
ターニングして、コンタクトホール１２２Ｓを介してソ
ース電極の第２電極部１１８Ｓにコンタクトした画素電
極１５１を形成する。

【００５２】続いて、有機絶縁膜１３１及び画素電極１
５１を覆うように、基板の全面に配向膜１６０を形成す
る。

【００５３】このようにして、アレイ基板１００が製造
される。

【００５４】このアレイ基板１００において、その周辺
エリア１０４に設けられる駆動回路として利用されるｎ
チャネル型薄膜トランジスタ及びｐチャネル型薄膜トラ
ンジスタは、上述したように、微細加工が可能な第１配
線材料によって形成される。また、周辺エリア１０４に
おいて、特に配線抵抗を低減を要求されないような配線
については、微細加工可能な第１配線材料によって形成
される。

【００５５】すなわち、これら第１配線材料を用いて形
成される表示エリア１０２及び周辺エリア１０４におけ
る各種配線は、上述したソース電極及びドレイン電極の
第１電極部１１６Ｓ、１１６Ｄを形成する工程と同時に
形成される。

【００５６】これにより、周辺エリア１０４の面積を縮
小することが可能となり、十分な駆動性能を確保しつ
つ、液晶表示装置の狭額縁化を実現することができる。

【００５７】また、このアレイ基板１００において、そ
の周辺エリア１０４に設けられる電源供給配線は、上述
したように、低抵抗配線の形成が可能な第２配線材料に
よって形成される。また、周辺エリア１０４において、
特に微細加工が要求されずに低抵抗配線が要求される各
種配線については、この第２配線材料によって形成され
る。

【００５８】すなわち、これら第２配線材料を用いて形
成される表示エリア１０２及び周辺エリア１０４におけ
る各種配線は、上述したソース電極及びドレイン電極の
第２電極部１１８Ｓ、１１８Ｄを形成する工程と同時に
形成される。

【００５９】これにより、比較的配線距離が長く、電圧
降下が許されない配線を低抵抗な材料によって形成する
ことにより、高速な駆動が可能となり、表示性能を向上
することが可能となる。

【００６０】上述したように、この発明の画像表示装置
及びこの画像表示装置の製造方法によれば、まず先に、
微細加工が容易な第１配線材料を異方性エッチング（ド
ライエッチング）することにより第１配線を形成し、そ
の後に、層間絶縁膜を隔てて第１配線材料とは異なる微
細加工の困難な且つ低抵抗な第２配線材料を等方性エッ
チング（ウエットエッチング）することにより第２配線
を形成する。

【００６１】このように、微細加工が要求される各種配
線については、第１配線材料をパターニングすることに
よって形成し、低抵抗化が要求される各種配線について
は、第２配線材料をパターニングすることによって形成
する。これにより、微細化に適した材料と低抵抗な材料
とを役割に応じて使い分け、両方の機能を兼ね備えるこ
とが可能となる。

【００６２】したがって、狭額縁に収まる微細化による
複雑なＴＦＴ回路の実現と、信号線や電源供給配線など
の低抵抗配線を同時に実現することができる。

【００６３】なお、上述した実施の形態では、この発明
を液晶表示装置及びその製造方法を用いた例について説
明したが、この発明は、これに限定されるものではな
く、有機エレクトロ・ルミネッセンス表示装置などの他
の画像表示装置及びその製造方法に用いることも可能で
あることは言うまでもない。

【００６４】

【発明の効果】以上説明したように、この発明によれ
ば、微細化に適した材料及び低抵抗な材料を役割に応じ
て使い分け、微細化及び低抵抗化を可能とし、狭額縁化
を実現することが可能な画像表示装置及びこの画像表示
装置の製造方法を提供することができる。

【図面の簡単な説明】

【図１】図１は、この発明の配線基板の製造方法によっ
て製造された相補型の回路を駆動回路として利用する液
晶表示装置の液晶表示パネルの構成及び外観を概略的に
示す図である。

【図２】図２は、図１に示した液晶表示パネルの構成を
概略的に示す図である。

【図３】図３は、図１に示した液晶表示パネルの表示エ
リア内における断面構造を概略的に示す断面図である。

【符号の説明】

１０…液晶表示パネル１８…走査線駆動回路１９…信号線駆動回路２０…対向電極駆動回路５２…補助容量線６１…補助容量電極１００…アレイ基板１０２…表示エリア（表示部）１０４…周辺エリア（額縁部）１１２…半導体層１１３…ゲート絶縁膜１１４…ゲート電極１１５…第１層間絶縁膜１１６Ｓ、１１６Ｄ…第１電極部１１８Ｓ、１１８Ｄ…第２電極部１２１…薄膜トランジスタ１３０…第２層間絶縁膜１３１…有機絶縁膜１５１…画素電極２００…対向基板２０４…対向電極３００…液晶組成物（液晶層）

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｆ 9/35 Ｇ０９Ｆ 9/35 ５Ｇ４３５Ｈ０１Ｌ 21/28 Ｈ０１Ｌ 21/28 Ｅ 21/3205 21/88 Ｆ 21/768 Ｍ 29/786 21/90 Ａ 29/78 ６１２ＣＦターム(参考） 2H092 HA04 JA24 JA25 JA42 JA46 KA04 KB04 KB24 KB25 MA15 MA18 NA28 PA03 PA06 PA08 PA11 4M104 AA01 AA10 BB08 BB14 BB36 CC01 CC05 DD06 DD17 DD20 DD28 DD37 DD64 DD65 DD66 FF08 FF17 FF22 GG09 GG10 GG14 GG20 HH14 HH16 5C094 AA15 BA03 BA27 BA43 CA19 DA09 DA14 DA15 DB01 DB04 EA04 EA07 EB02 FB12 5F033 GG04 HH08 HH14 HH18 HH38 JJ01 JJ08 JJ14 JJ18 JJ38 KK01 KK04 KK08 KK14 KK18 LL04 MM08 MM13 MM19 NN06 NN07 PP15 QQ08 QQ09 QQ11 QQ16 QQ18 QQ19 QQ37 QQ58 QQ65 QQ73 RR04 RR06 RR21 SS15 TT04 VV15 XX03 XX10 5F110 AA03 BB02 BB04 CC02 DD02 DD13 DD14 DD17 EE02 EE44 GG02 GG13 GG25 GG45 HJ01 HJ13 HJ23 HL03 HL04 HL12 HL23 HM03 HM19 NN04 NN24 NN27 NN72 NN73 PP03 PP35 QQ11 5G435 BB05 BB12 EE33 EE37 EE41 GG21 HH12

Claims

【特許請求の範囲】

【請求項１】表示部と額縁部を有するアレイ基板を備
え、前記表示部は、複数の配線と、前記配線と接続された複
数の薄膜トランジスタとを備え、前記額縁部は、前記薄膜トランジスタを駆動する駆動回
路を備え、前記配線は、第１配線材料によって形成された第１配線
層と、前記第１配線材料とは異なる第２配線材料によっ
て前記第１配線層上に形成された第２配線層とを備え、前記第１配線層におけるエッジ部の下層面とのなす角度
が、前記第２配線層における下層面とのなす角度より大
きいことを特徴とする画像表示装置。
【請求項２】前記第２配線材料の抵抗率は、前記第１配
線材料の抵抗率より小さいことを特徴とする請求項１に
記載の画像表示装置。
【請求項３】前記第１配線層の線幅は、前記第２配線層
の線幅より小さいことを特徴とする請求項１に記載の画
像表示装置。
【請求項４】前記アレイ基板は、前記薄膜トランジスタ
に各々接続された複数の画素電極をさらに備えると共
に、前記アレイ基板と対向配置された対向電極を備える対向
基板と、前記画素電極と前記対向電極の間に封入された
液晶層とをさらに有することを特徴とする請求項１乃至
３のいずれか一項に記載の画像表示装置。
【請求項５】表示部と額縁部を有するアレイ基板を備
え、前記表示部は、複数の配線と、前記配線と接続された複
数の薄膜トランジスタとを備え、前記額縁部は、前記薄膜トランジスタを駆動する駆動回
路を備えた画像表示装置の製造方法において、前記配線
を形成するにあたって、基板上に第１配線材料からなる第１膜を成膜する工程
と、前記第１膜を異方性エッチングして第１配線層を形成す
る工程と、前記第１配線層を含む基板上に前記第１配線材料とは異
なる第２配線材料からなる第２膜を成膜する工程と、前記第２膜を等方性エッチングして前記第１配線層上に
第２配線層を形成する工程とを備えたことを特徴とする
画像表示装置の製造方法。
【請求項６】前記第２配線材料の抵抗率は、前記第１配
線材料の抵抗率より小さいことを特徴とする請求項５に
記載の画像表示装置の製造方法。
【請求項７】前記第１配線層の線幅は、前記第２配線層
の線幅より小さいことを特徴とする請求項５に記載の画
像表示装置の製造方法。
【請求項８】前記アレイ基板は、前記薄膜トランジスタ
に各々接続された複数の画素電極をさらに備えると共
に、前記アレイ基板と対向配置された対向電極を備える対向
基板と、前記画素電極と前記対向電極の間に封入された
液晶層とをさらに有することを特徴とする請求項５乃至
７のいずれか一項に記載の画像表示装置の製造方法。