JP2008252101A - Ｅｌ表示装置およびその作製方法 - Google Patents

Ｅｌ表示装置およびその作製方法 Download PDF

Info

Publication number
JP2008252101A
JP2008252101A JP2008108422A JP2008108422A JP2008252101A JP 2008252101 A JP2008252101 A JP 2008252101A JP 2008108422 A JP2008108422 A JP 2008108422A JP 2008108422 A JP2008108422 A JP 2008108422A JP 2008252101 A JP2008252101 A JP 2008252101A
Authority
JP
Japan
Prior art keywords
gate electrode
tft
current control
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008108422A
Other languages
English (en)
Other versions
JP5063461B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Yasuyuki Arai
康行 荒井
Hideomi Suzawa
英臣 須沢
Koji Ono
幸治 小野
Toru Takayama
徹 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008108422A priority Critical patent/JP5063461B2/ja
Publication of JP2008252101A publication Critical patent/JP2008252101A/ja
Application granted granted Critical
Publication of JP5063461B2 publication Critical patent/JP5063461B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

【課題】画素構造を最適化することにより、開口率を向上させたＥＬ表示装置を提供する。
【解決手段】スイッチング用ＴＦＴのゲート電極に近接して設けられた半導体層と、電流制御用ＴＦＴのゲート電極に近接して設けられた半導体層と、スイッチング用ＴＦＴのゲート電極および電流制御用ＴＦＴのゲート電極と同一面上に設けられたソース配線と、スイッチング用ＴＦＴのゲート電極、電流制御用ＴＦＴのゲート電極、およびソース配線を覆う絶縁膜と、ソース配線および前記スイッチング用ＴＦＴの半導体層に電気的に接続された第１の接続配線と、電流制御用ＴＦＴのゲート電極および前記スイッチング用ＴＦＴの半導体層に電気的に接続された第２の接続配線と、電流制御用ＴＦＴの半導体層と電気的に接続された画素電極と、発光層と、画素電極と対向する電極とを有するＥＬ素子とを有するＥＬ表示装置。
【選択図】図１５

Description

本発明は、結晶構造を有する半導体膜を用いた半導体装置及びその作製方法に関する。本明細書において半導体装置とは、半導体特性を利用した装置全般を指すものとし、薄膜トランジスタ（以下、ＴＦＴと記す）を用いて作製される液晶表示装置やエレクトロルミネッセンス（以下、ＥＬと記す）材料などを用いた自発光型表示装置に代表される電気光学装置及び該電気光学装置を部品として使用する電子装置を範疇に含むものとする。
ガラス基板または石英基板上の非晶質半導体膜を光や熱のエネルギーにより結晶化させて結晶構造を有する半導体膜（以下、結晶質半導体膜と記す）を作製する技術が開発されている。ファーネスアニール炉を用いた熱処理により結晶質半導体膜を得る方法の他に、エキシマレーザー光やＹＡＧレーザー光などのレーザー光を用いる方法はレーザーアニール法が知られている。
非晶質シリコン膜を熱処理して結晶化させるためには、６００℃以上の温度で１０〜２４時間程度加熱処理する必要がある。しかし、このような温度で長時間の熱処理が要求される製造プロセスはスループットが低下し、生産性が低下する難点がある。
一方、レーザーアニール法は、２００〜５００mJ/cm2程度のエネルギー密度でレーザー光を照射して、非晶質シリコン膜を結晶化させることができる。レーザー光は被照射面において線状または長方形状などの形状になるように光学系で集光し、被処理面上を走査（レーザー光の位置を被照射面に対して相対的に移動させる）させることで、大面積基板の結晶化も可能としている。
パルス発振する波長４００nm以下のエキシマレーザー光やＹＡＧレーザー光の第２高調波（５３２nm）〜第４高調波（２６６nm）は非晶質シリコン膜で大部分が吸収されるので、シリコンは瞬間的に加熱される。しかし、数十〜数百ナノ秒のパルス幅で照射されるため、基板自体は殆ど温度上昇することはない。しかし、結晶粒のサイズは１μm未満であり、粒界の影響によりＴＦＴの特性は、単結晶半導体を用いたＭＯＳトランジスタと比較してかなり劣っている。
その他の結晶化技術として、触媒元素を用いた熱結晶化法が開発されている。
特開平７−１３０６５２号公報や特開平８−７８３２９号公報などに開示された触媒元素を用いた結晶化法は、非晶質シリコン膜にシリコンの結晶化温度を低温化させることが可能な触媒元素を導入し、５５０℃で４時間の熱処理により結晶質シリコン膜を形成することを可能としている。
しかし、いずれにしてもガラス基板や石英基板上の非晶質半導体膜から作製される結晶質半導体膜は、複数の結晶粒が集合した構造であり、その結晶粒の位置や大きさに規則性を持たせることは不可能であった。結晶粒の界面（結晶粒界）
には結晶の不連続性や結晶欠陥に起因する欠陥準位、結晶粒界におけるポテンシャルの影響によって電子・ホールのキャリアの輸送特性が低下することが知られている。
ガラス基板や石英基板上の結晶質半導体膜から作製されるＴＦＴで、画素部やその駆動回路を形成するアクティブマトリクス型の液晶表示装置やＥＬ表示装置は、画質の高精細化が進むにつれ、必然的に画素一つ当たりのサイズは微細化する。その結果、画素部においてＴＦＴ、ソース配線、ゲート配線などが占める面積の割合が大きくなり、開口率が低下してしまう。そのために、ＴＦＴのサイズは制限され縮小を余儀なくされる。
しかし、ＴＦＴのサイズが小さくなると、チャネル形成領域における粒界の影響はますます大きくなり、粒界が占める面積の割合に応じてＴＦＴの特性がばらついてしまうことが懸念される。
石英基板またはガラス基板上の非晶質シリコン膜を、熱処理やレーザーアニール法で結晶化した結晶質シリコン膜は、下地とシリコン膜との界面エネルギーの影響で＜１１１＞に優先的に配向し、その他の方向にもランダムな方位を持った結晶粒が多数存在してしまうことが電子線回折の解析から知られている。一方、触媒元素を用いた結晶化法で作製される結晶質シリコン膜は、その結晶粒の大部分は＜１１０＞に配向する。しかしながら前述のように下地膜とシリコン膜との界面エネルギーとの兼ね合いで＜１１１＞などのその他の配向が若干混在してしまう。
複数の結晶粒から成る結晶質半導体膜において、結晶の配向がランダムになると粒界で結晶の連続性が満足されないので不対結合手が多く形成される。その結果、キャリアが散乱されたりトラップされたりするため、ＴＦＴを作製しても高い電界効果移動度を期待することはできない。
このような問題点を解決するには、結晶を大粒形化し、配向を揃えると共にその位置をＴＦＴを形成する位置に合わせることが必要となる。本発明はそのための手段を提供することを目的とし、非晶質半導体膜から、熱結晶化法やレーザーアニール法を用いて作製される結晶質半導体膜の配向性を高めることを目的とする。さらに、そのような結晶質半導体膜を用いることでＴＦＴの特性を向上させ、特性バラツキを低減させることを第１の目的とする。
また、規定の画素サイズの中で高開口率を実現するためには、画素部の回路構成に必要な要素を効率よく配置することが不可欠となる。そのために、画素部に形成される画素電極やゲート配線及びソース配線の配置を適したものとして、かつ、マスク数及び工程数を増加させることなく高い開口率を実現した画素構造を有するアクティブマトリクス型表示装置を提供することを第１の目的とする。
上記問題点を解決するために、本発明の構成は、絶縁表面上に選択的に第１の絶縁膜を形成する第１の工程と、前記絶縁表面上及び前記第１の絶縁膜上に第２の絶縁膜を形成する第２の工程と、前記第２の絶縁膜の表面をハロゲン元素で処理する第３の工程と、前記第３の工程の後に、前記第２の絶縁膜上に非晶質構造を有する半導体膜を形成する第４の工程と、前記非晶質構造を有する半導体膜中または前記非晶質半導体膜に接して該非晶質構造を有する半導体膜の結晶化を助長する触媒元素を付加する第５の工程と、前記非晶質構造を有する半導体膜に第１の熱処理を行い第１の結晶質半導体膜を形成する第６の工程と、前記第１の結晶質半導体膜にレーザー光を照射して第２の結晶質半導体膜を形成する第７の工程とを有することを特徴としている。
また、他の発明の構成は、絶縁表面上に選択的に第１の絶縁膜を形成する第１の工程と、前記絶縁表面上及び前記第１の絶縁膜上に第２の絶縁膜を形成する第２の工程と、前記第２の絶縁膜の表面をハロゲン元素で処理する第３の工程と、前記第３の工程の後に、前記第２の絶縁膜上に非晶質構造を有する半導体膜を形成する第４の工程と、前記非晶質構造を有する半導体膜中または前記非晶質半導体膜に接して該非晶質構造を有する半導体膜の結晶化を助長する触媒元素を付加する第５の工程と、前記非晶質構造を有する半導体膜にレーザー光を照射して結晶質半導体膜を形成する第６の工程とを有することを特徴としている。
また、他の発明の構成は、絶縁表面上に選択的に第１の絶縁膜を形成する第１の工程と、前記絶縁表面上及び前記第１の絶縁膜上に第２の絶縁膜を形成する第２の工程と、前記第２の絶縁膜の表面をハロゲン元素で処理する第３の工程と、前記第２の絶縁膜の表面に該非晶質構造を有する半導体膜の結晶化を助長する触媒元素を添加する第４の工程と、前記第３の工程の後に、前記第２の絶縁膜上に非晶質構造を有する半導体膜を形成する第５の工程と、前記非晶質構造を有する半導体膜に第１の熱処理を行い第１の結晶質半導体膜を形成する第６の工程と、前記第１の結晶質半導体膜にレーザー光を照射して第２の結晶質半導体膜を形成する第７の工程とを有することを特徴としている。
また、他の発明の構成は、絶縁表面上に選択的に第１の絶縁膜を形成する第１の工程と、前記絶縁表面上及び前記第１の絶縁膜上に第２の絶縁膜を形成する第２の工程と、前記第２の絶縁膜の表面をハロゲン元素で処理する第３の工程と、前記第３の工程の後に、前記第２の絶縁膜上に非晶質構造を有する半導体膜を形成する第４の工程と、前記非晶質構造を有する半導体膜中または前記非晶質半導体膜に接して該非晶質構造を有する半導体膜の結晶化を助長する触媒元素を付加する第５の工程と、前記非晶質構造を有する半導体膜に第１の熱処理を行い第１の結晶質半導体膜を形成する第６の工程と、前記第１の結晶質半導体膜にレーザー光を照射して第２の結晶質半導体膜を形成する第７の工程と、前記第２の結晶質半導体膜上にゲート絶縁膜を形成する第８の工程と、前記ゲート絶縁膜上に第１の導電膜と第２の導電膜を形成する第９の工程と、前記第１の導電膜と第２の導電膜を第１のエッチング処理により第１の形状の導電層を形成する第１０の工程と、前記第１の形状の導電層の外側に第１の不純物領域を形成する第１１の工程と、前記第１の形状の導電層を第２のエッチング処理により第２の形状の導電層を形成する第１２の工程と、前記第２の形状の導電層と重なる第２の不純物領域を形成する第１３の工程と、前記第２の形状の導電層を第３のエッチング処理により第３の形状の導電層を形成する第１４の工程とを有することを特徴としている。
また、他の発明の構成は、絶縁表面上に選択的に第１の絶縁膜を形成する第１の工程と、前記絶縁表面上及び前記第１の絶縁膜上に第２の絶縁膜を形成する第２の工程と、前記第２の絶縁膜の表面をハロゲン元素で処理する第３の工程と、前記第３の工程の後に、前記第２の絶縁膜上に非晶質構造を有する半導体膜を形成する第４の工程と、前記非晶質構造を有する半導体膜中または前記非晶質半導体膜に接して該非晶質構造を有する半導体膜の結晶化を助長する触媒元素を付加する第５の工程と、前記非晶質構造を有する半導体膜にレーザー光を照射して結晶質半導体膜を形成する第６の工程と、前記結晶質半導体膜上にゲート絶縁膜を形成する第７の工程と、前記ゲート絶縁膜上に第１の導電膜と第２の導電膜を形成する第８の工程と、前記第１の導電膜と第２の導電膜を第１のエッチング処理により第１の形状の導電層を形成する第９の工程と、前記第１の形状の導電層の外側に第１の不純物領域を形成する第１０の工程と、前記第１の形状の導電層を第２のエッチング処理により第２の形状の導電層を形成する第１１の工程と、前記第２の形状の導電層と重なる第２の不純物領域を形成する第１２の工程と、前記第２の形状の導電層を第３のエッチング処理により第３の形状の導電層を形成する第１３の工程とを有することを特徴としている。
また、他の発明の構成は、絶縁表面上に選択的に第１の絶縁膜を形成する第１の工程と、前記絶縁表面上及び前記第１の絶縁膜上に第２の絶縁膜を形成する第２の工程と、前記第２の絶縁膜の表面をハロゲン元素で処理する第３の工程と、前記第２の絶縁膜の表面に該非晶質構造を有する半導体膜の結晶化を助長する触媒元素を添加する第４の工程と、前記第３の工程の後に、前記第２の絶縁膜上に非晶質構造を有する半導体膜を形成する第５の工程と、前記非晶質構造を有する半導体膜に第１の熱処理を行い第１の結晶質半導体膜を形成する第６の工程と、前記第１の結晶質半導体膜にレーザー光を照射して第２の結晶質半導体膜を形成する第７の工程と、前記第２の結晶質半導体膜上にゲート絶縁膜を形成する第８の工程と、前記ゲート絶縁膜上に第１の導電膜と第２の導電膜を形成する第９の工程と、前記第１の導電膜と第２の導電膜を第１のエッチング処理により第１の形状の導電層を形成する第１０の工程と、前記第１の形状の導電層の外側に第１の不純物領域を形成する第１１の工程と、前記第１の形状の導電層を第２のエッチング処理により第２の形状の導電層を形成する第１２の工程と、前記第２の形状の導電層と重なる第２の不純物領域を形成する第１３の工程と、前記第２の形状の導電層を第３のエッチング処理により第３の形状の導電層を形成する第１４の工程とを有することを特徴としている。
本発明を用いることにより非晶質半導体膜をレーザーアニール法を用いて作製される結晶質半導体膜の配向性を高めることができる。さらに、そのような結晶質半導体膜を用いることでＴＦＴの特性を向上させることができる。
（実施の形態１）
図１（Ａ）において、基板１０１はバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いている。この基板１０１から成るの絶縁表面上に絶縁膜を２０〜２００nmの厚さに形成し、エッチング処理により島状絶縁膜１０２を形成する。絶縁膜の材料に限定はないが、好適には酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜から選択する。島状絶縁膜１０２の形状は任意なものとすれば良いが、例えば、短辺が１〜２０μmのストライプ状に形成する。また、端部はテーパー状にエッチングすることが好ましく、その角度は基板面に対して５〜５０度程度として、この上に形成する薄膜のステップカバレージを確保する。
下地絶縁膜１０３は酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などで形成する。下地絶縁膜１０３はこれらの絶縁膜から成る一層で形成しても良いし、二層以上重ねた積層構造としても良い。下地絶縁膜１０３は必ずしも必要でないが、基板１０１からアルカリ金属などの不純物が下地絶縁膜１０３上に形成する半導体膜に拡散することを防ぐために形成することが望ましい。
下地絶縁膜１０３を形成した後、図１（Ｂ）で示すようにハロゲン元素による表面処理を行う。好適には、原子状フッ素またはフッ素ラジカル１０４の雰囲気中に下地絶縁膜１０３が形成された基板曝し、その表面をフッ素で被覆することを目的としている。ハロゲン元素には塩素や臭素などを用いても良い。
具体的な一例は、四フッ化珪素（ＳｉＦ4）または三フッ化窒素（ＮＦ3）を導入して、グロー放電分解によりプラズマ化し、原子状フッ素またはフッ素ラジカル１０４を生成し、下地絶縁膜１０３の表面に供給する方法である。原子状フッ素またはフッ素ラジカルの生成は、非晶質半導体膜の堆積に使うプラズマＣＶＤ装置で代用することができる。プラズマＣＶＤ装置には、容量結合型または誘導結合型のものをはじめ、ＥＣＲ（電子サイクロトン共鳴）プラズマＣＶＤ装置やマイクロ波ＣＶＤ装置などいずれの形式の装置を適用しても良い。特に、ＥＣＲプラズマやマイクロ波プラズマはガスの分解効率が高いので、フッ素ラジカルを効率良く生成することができる。
この表面処理で、下地絶縁膜１０３はフッ素で表面の不対結合手（ダングリングボンド）が終端される。フッ素は電気陰性度が大きいので酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜の表面の不対結合手を終端することができる。また、酸素、窒素と置換して結合し、その表面を被覆することができる。
そして、図１（Ｃ）に示すように非晶質構造を有する半導体膜１０５を２５〜１００nmの厚さで形成する。非晶質構造を有する半導体膜の代表例は、非晶質シリコン（ａ−Ｓｉ）膜であるが、その他にも非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質シリコン・カーバイト（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などが適用できる。非晶質構造を有する半導体膜はプラズマＣＶＤ法やスパッタ法、或いは減圧ＣＶＤ法などにより作製する。代表的には、シリコンを含む上記非晶質構造を有する半導体膜はシリコンやゲルマニウム、炭素、スズの水素化物を用いて作製する。
そして、非晶質構造を有する半導体膜に対し、結晶化温度を低温化させる効果のある触媒元素を含む層１０６を形成する。触媒元素はニッケル（Ｎｉ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。例えば、重量換算で１０ppmの触媒元素を含む水溶液をスピナーで塗布して触媒元素を含有する層１０６を形成する。その他の手法として、印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
非晶質構造を有する半導体膜１０５が含有する水素量は、結晶化の前に放出させ、膜中に残留する濃度を５atomic％以下にしておくことが望ましい。そのために４００〜５００℃で１時間程度の熱処理を行い、非晶質構造を有する半導体膜の含有水素を放出させる。その後、窒素雰囲気中において５５０〜６００℃で１〜８時間、好ましくは５５０℃で４時間の熱処理を行い非晶質構造を有する半導体膜１０５の結晶化を行う。この熱処理にはファーネスアニール炉などを用いる。こうして第１の結晶質半導体膜１０７を得る（図１（Ｄ））。触媒元素は第１の結晶質半導体膜中に拡散し結晶化に寄与するが、この状態で表面に残存する３×１０10〜２×１０11atoms/cm2である。
しかし、第1の結晶質半導体膜１０７は、光学顕微鏡による観察で局所的に非晶質領域が残存していることが確認されることがある。このような状況を、ラマン分光法で解析すると、非晶質構造の存在が確認される。シリコン膜の場合は、４８０cm-1にブロードなピークをもつスペクトルが観測される。熱処理の後に行うレーザーアニール法はこのように残存する非晶質領域を結晶化させる目的において適した方法である。
レーザーアニール法のレーザー光源にはエキシマレーザー、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザー、ＹＬＦレーザーなどの固体レーザーを用いることができる。エキシマレーザーは４００nm以下の波長の光を高出力で取り出すことができるので半導体膜の結晶化に好適に用いることができる。一方、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザー、ＹＬＦレーザーなどの固体レーザーではその第２高調波（５３２nm）、第３高調波（３５５nm）、第４高調波（２６６nm）を用いる。光の侵入長により、第２高調波（５３２nm）を用いる場合には半導体膜の表面及び内部から、第３高調波（３５５nm）や第４高調波（２６６nm）の場合にはエキシマレーザーと同様に半導体膜の表面から加熱して結晶化を行うことができる。
図１（Ｅ）はレーザーアニールの工程を示し、例えば、Ｎｄ：ＹＡＧレーザーのパルス発振周波数を１〜１０kHzとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には２００〜４００mJ/cm2)として、シリンドリカルレンズなどを含む光学系にて形成した線状レーザー光１０８をその長手方向に対し垂直な方向に走査する（或いは、相対的に基板を移動させて）。線状レーザー光１０８の線幅は１００〜１０００μm、例えば４００μmとする。
結晶質半導体膜１０７は島状絶縁膜１０２に沿って形成されている領域Ａと、それ以外の領域Ｂとにかけて連続して形成されている。また、領域Ｃは領域Ａと領域Ｂとの境界部とする。図３は図１（Ｅ）の上面図であり、基板１０１の一部を示している。結晶質半導体膜１０７内に一点差線で示す範囲は後の工程で島状半導体膜１１０が形成される領域であり、島状絶縁膜１０２と交差するように形成される。線状レーザー光１０８の長手方向は島状絶縁膜１０２と図に示すように交差させ、その端部は島状半導体膜１１０の外側に位置するようにする。そして図３で示す矢印の方向に移動させて基板全面を処理する。
１０〜１００nsecのパルス幅で線状レーザー光１０８が照射されると、第１の結晶質半導体膜１０７は瞬間的に加熱され溶融状態に達するが、パルスの終了と共に冷却され再び固相状態に変化する。１〜１０ｋHzのパルス発振周波数に比較してパルス幅は非常に短いので、この時の冷却速度及び冷却温度の制御がレーザーアニールでは非常に重要な要素となる。
結晶化の過程で結晶核は溶融状態から固相状態へ移る冷却過程で生成形成されるものと考えられているが、その核発生密度は、溶融状態の温度と冷却速度とに相関があり、高温から急冷されると核発生密度が高くなる傾向が経験的知見として得られている。島状絶縁膜１０２が形成されている領域Ａは相対的に体積が増し熱容量が増えるので温度上昇が抑制され、冷却速度も他の領域と比較して緩やかなものとなる。また、領域Ｃは下方と横方向に存在する島状絶縁膜１０２の両側に熱が伝播するので、他の領域と比較して最も早く冷却される。従って、領域Ｃで最初に核生成が始まり、領域Ｃより遅れて固相化の始まる領域Ａはこの結晶核を中心として領域Ａに向かって基板面に対し水平方向に結晶成長または再結晶化が起こる。一方、領域Ｂでは結晶核の発生はランダムであり複数の結晶核からの結晶成長が相互作用することにより結晶粒の大粒形化は期待できない。
ファーネスアニール炉を用いた熱処理や、レーザーアニール法で作製される結晶質シリコン膜は、下地絶縁膜として形成した酸化シリコンや酸化窒化シリコンとシリコン膜との界面エネルギーが低いため、結晶は＜１１１＞に優先的に配向し、その他にランダムな方位を持った結晶粒が多数混在していることが電子線回折の解析から知られている。このような場合、結晶粒界には多数の不対結合手（ダングリングボンド）が形成されてしまう。一方、ニッケルなどの触媒元素を用いた熱処理で作製した結晶質シリコン膜は、微視的に見れば複数の針状または棒状の結晶が集合した構造を有していが、隣接する結晶粒の連続性が高く不対結合手（ダングリングボンド）が殆ど形成されていないと見ることができる。また、その結晶粒の大部分は＜１１０＞に配向している。その理由の一つとして、ニッケルなどの触媒元素を用いた場合の結晶成長過程は、触媒元素のシリサイド化物が関与しているものと考えられ、シリコン膜の膜厚が２５〜１００nmと薄いのでその初期核のうち（１１１）面が基板表面とほぼ垂直なものが優先的に成長するため、実質的に＜１１０＞の配向性が高くなると考えられる。しかしながら前述のように酸化シリコンとシリコンとの界面エネルギーが低いと＜１１１＞晶帯に含まれる他の面方位をとることも可能となる。従って、その他の配向が若干混在してしまう。
しかし、下地絶縁膜として形成した酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などの表面をフッ素で終端させておくことにより、界面エネルギーの影響を低減させることができ、実質的にその影響を無視することができる。その結果、結晶の配向性は表面エネルギーのみに影響されることになり、触媒元素を用いた結晶成長では＜１１０＞の配向性が高まる。このような効果は通常の熱処理やレーザーアニール法などでも実現することができるが、触媒元素を用いた熱熱処理による結晶化法においてより顕著に得ることができる。
こうして作製された結晶質半導体膜１０９はＴＦＴの活性層として利用することができる。例えば、図１（Ｆ）に示すように所定の形状にエッチングして島状半導体膜１１０を形成する。島状絶縁膜１０２上の島状半導体膜１１０は結晶粒の大粒形化が実現されているので、この部分でチャネル形成領域を形成すると、結晶粒界の影響が少ないことに起因してＴＦＴの動作速度を高めることができる。また、本発明を用いることにより配向性が揃った結晶質半導体膜を使用することにより電気的特性及びそのバラツキの少ないＴＦＴを作製することを可能とする。
（実施の形態２）
実施形態１と同様にして島状絶縁膜１０２、下地絶縁膜１０３を形成しハロゲン元素による表面処理を行う。そして、非晶質構造を有する半導体膜１０５を形成した後、パルス発振するエキシマレーザーやＹＡＧレーザーなどの固体レーザーを光源とするレーザーアニール法で結晶化を行う。
図２（Ａ）はこのレーザーアニール法において、第１のレーザー光１１１と第２のレーザー光１１２とを非晶質構造を有する半導体膜１０５に照射する様子を示している。第１のレーザー光は基板１０１の非晶質構造を有する半導体膜１０５が形成されている面から、第２のレーザー光１１２はその反対の面から照射する。勿論、どちらか一方の側からレーザー光を照射すれば結晶化をすることができるが、非晶質構造を有する半導体膜の両面からレーザー光を照射する方法は、結晶の大粒形化を可能とする。これらのレーザー光は光学系にて線状或いは長方形状に形成されたものであっても良い。
レーザーアニール法は用いるレーザー光の波長により若干異なる。ＫｒＦやＸｅＣｌなどの波長４００nm以下のエキシマレーザー光を用いた場合、第１のレーザー光１１１は半導体膜の表面近傍で吸収され加熱する。また、第２のレーザー光１１２は、石英基板の場合９０％以上透過して半導体膜の反対側の表面から極浅い領域で吸収される。しかし、アルミノホウケイ酸ガラス基板の場合、透過率は５０％程度であり、下地絶縁膜が形成されているとさらに低下する場合がある。一方、ＹＡＧレーザー、ＹＶＯ4レーザーなどの第２高調波（５３２nm）を用いる場合には、石英基板及びガラス基板共に８０％以上の透過率を有している。
この波長の光は、吸収係数からみて半導体膜の内部に達し、膜の内部から加熱される。従って、レーザー光の選択により照射条件は若干異なるものとなる。しかし、溶融状態から冷却過程を経て固化する過渡状態において、下地層の下地絶縁膜１０３と島状絶縁膜１０２の積層構造により、結晶核の発生密度を制御する原理は実施形態１と同様である。
下地絶縁膜１０３の表面に被覆されたハロゲン元素は、半導体膜と下地絶縁膜１０３との界面の相互作用を低減するのに効果的である。
このように、レーザーアニール法だけを用いても、結晶の大粒形化とその配向性を高めることが可能となる。図２（Ｂ）で示すように、結晶質半導体膜１１３はＴＦＴの活性層として利用することができる。
（実施の形態３）
実施形態１または２で示すレーザーアニール法を行うのに適した製造装置の一例を図４〜６を用いて説明する。図４は本発明に適した製造装置の構成を示す図であり、排気手段４０８が備えられた共通室４０１の周りに複数の反応室または処理室が設けられている。
基板を出し入れするロード／アンロード室４０２には排気手段４０９が設けられ、基板４００はカセット４１０に装填されている。反応室４０３は、排気手段４１１、基板加熱手段４１２、グロー放電発生手段４１３、ガス導入手段４１４が設けられ、プラズマＣＶＤ法で下地絶縁膜や非晶質構造を有する半導体膜を形成することができる。これらの被膜は、反応室に導入する反応ガスを適宣選択することにより連続して形成することができる。
洗浄室４１５は、表面をウエット洗浄するところであり、４１６から供給される洗浄液や純水を用いた処理をするために常圧とし、ガス供給手段４１７により窒素でパージされている。洗浄液や純水はスピナーで基板を回転させて塗布する。従って、共通室４０１とは搬送ロボットが設けられた中間室４０４を介して連結されている。中間室４０４は排気手段４４５により真空排気が可能となっている。ガラス基板や下地絶縁膜に対する洗浄液はフッ酸含有水溶液であり、表面を極僅かエッチングして、表面に付着した有機物やボロン、リンといったクリーンルーム中で付着する汚染物質を除去する。
レーザーアニールを行う処理室４０５には排気手段４１８、ガス導入手段４１８、基板を移動させるＸ−θステージ４２０、およびレーザー発振器４１９などが備えられている。
その詳細を図６で説明する。図６において、処理室６０１には排気手段６０２、ガス導入手段６０３が設けられている。レーザーアニールは常圧下若しくは減圧下のどちらでも行うことが可能である。雰囲気は大気雰囲気中でも可能であるが、好ましくは窒素または不活性雰囲気中か還元雰囲気中で行うこと良い。そのため、ガス導入手段６０３では窒素、水素、アルゴンなどのガスを導入できるようにしておく。レーザー発振器６０９及びその光学系は処理室６０１の外側に設けられている。レーザー発振器６０９にはＫｒＦ、ＸｅＣｌ、ＡｒＦなどのエキシマレーザーまたはＹＡＧ、ＹＶＯ4、ＹＡｌＯ3、ＹＬＦレーザーなどが適用される。光学系にはシリンドリカルレンズアレイから成るビームホモジナイザ６１０、シリンドリカルレンズ６１１、ダブレットシリンドリカルレンズ６１６、６１７の光学レンズとミラー６１３〜６１５、ビームスプリッタ６１２から成っている。これらの光学系によりレーザー光は線状に形成され処理室６０１に設けられた石英製の窓６０７、６０８を通してステージ６０４に保持された基板６００に照射される。ステージ６０４はレール６１８上を移動し、ステッピングモーターにより数十〜数百μｍの精度で移動させることができる。ビームスプリッタ６１２ではレーザー光６１９を２分割し、第１の線状レーザー光６２０と第２の線状レーザー光６２１とに分割しているが、レーザーアニールの他の実施形態として、片側一方から照射するようにしても良い。
反応室４０６は、触媒元素を含有する層をグロー放電法で形成するための部屋であり、排気手段４２３、ガス導入手段４２６、基板加熱手段４２４、グロー放電発生手段４２５が設けられている。グロー放電発生手段には高周波電源と反応室４０６中で放電を発生させるための高周波電極を含んでいる。高周波電極は触媒元素として作用するＮｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｃｏ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種の元素を含む材料で形成しておく。このような高周波電極を用い、Ａｒ、Ｋｒ、Ｘｅなどの不活性ガス雰囲気中でグロー放電を発生させると、生成されるイオン種により高周波電極がスパッタされ対向側に置かれた基板表面に付着させることができる。その密度は１×１０10〜１×１０12/cm2となるようにグロー放電の電力密度や処理時間を制御する。
反応室４０７は非晶質構造を有する半導体膜の形成及びハロゲン元素による表面処理を行うものである。反応室４０７には排気手段４２７、基板加熱手段４２８、グロー放電発生手段４２９、ガス導入手段４３０が備えられ、さらにマイクロ波プラズマを用いてハロゲン元素を供給する手段が設けられている。これは、マイクロ波発振器（代表的には２．４５GHz）４３１、導波管４３２、キャビティー４３３、ガス導入手段４３５、排気手段４３４、導入管４３６が備えられている。
これらの反応室または処理室は共通室４０１と仕切弁４３９〜４４４で分離されていて、共通室４０１に設けられたロボットアーム４３７により基板４００を搬送する。反応室のガス系及び排気系が分離独立しているために、コンピュータ制御によりそれぞれ独立して同時に処理及び反応を行うことも可能である。
図５は反応室４０７の構成を詳細に説明する図である。反応室５０１には排気手段５０２、ガス導入手段５１１が設けられている。ガス導入手段は反応ガスや希釈用ガスが充填されたシリンダーやガスの流量を制御するマスフローコントローラーなどが備えられている。反応ガスには非晶質半導体膜を堆積するためにＳｉＨ4、Ｓｉ2Ｈ6、ＧｅＨ4、ＳｉＦ4、ＧｅＦ4、ＣＨ4などを用い、希釈用ガスにはＨｅ、Ｈ2などを用いる。これらの反応ガスを分解して被膜を形成するためにグロー放電を発生させるための高周波電極５０５は、インピーダンス整合をとるマッチング回路５０４を介して高周波電源（１３．５６〜７５MHz）５０３と接続している。基板５００はヒーター５１４及びヒターコントローラー５１３を備えたステージ５１２上に保持されている。また、プッシャーピン５１５により持ち上げる機構があり、ロボットアームによる基板の搬送に対応している。ハロゲン元素による表面処理はＳｉＦ4、ＮＦ3、ＣＦ4などのフッ素系ガスを反応室に導入し、同様に高周波電力を印加してグロー放電を発生させて原子状フッ素またはフッ素ラジカルを生成する。より効率よくガスを分解するためにはマイクロ波電力を印加する方法も採用できる。図５で示す一例は、ガス供給手段５０９、キャビティー５１０、整合器５０８、導波管５０７、マイクロ波発振器５０６が備えられていて、キャビティー内でマイクロ波プラズマを発生させ、そこで生成された原子状フッ素またはフッ素ラジカルを反応室内に導入する。
図４に示すような装置を用いた作製方法の一例は、図１で示す工程において下地絶縁膜１０３から第２の結晶質半導体膜１０９までの作業を大気雰囲気に基板を晒すことなく連続して行うことができる。その工程の一例を、図１と図４を参照しながら説明する。
まず、島状絶縁膜１０２が形成された基板１０１をロード／アンロード室４０２にセットし真空排気する。ロード／アンロード室４０２が共通室４０１と同程度の圧力になったら下地絶縁膜を形成する反応室４０３へ搬送手段４３７を用いて搬送する。反応室４０３では、プラズマＣＶＤ法により酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などの下地絶縁膜１０３を形成する。反応ガスはＳｉＨ4、ＴＥＯＳ、Ｎ2Ｏ、ＮＨ3などを選択する。
次に、ハロゲン元素による表面処理を行うために基板１０１を反応室４０７に移動させる。表面処理はマイクロ波プラズマにより生成された原子状フッ素またはフッ素ラジカルを生成して行う。下地絶縁膜表面にフッ素を吸着させ反応させるためには、基板温度は然程高くする必要はなく１００〜２５０℃の範囲とする。原子状フッ素またはフッ素ラジカルはＳｉＦ4やＮＦ3から解離したフッ素を用いる。マイクロ波でプラズマを形成した場合、基板にはセルフバイアスがかからないので、イオン種による基板のダメージを低減することができる。
触媒元素を含有する層の形成は、ハロゲン元素による表面処理が施された基板を反応室４０６に搬送して行う。グロー放電発生手段４２５は、図５で示すような容量結合型の平行平板電極である。陰極または陰極の表面を触媒元素を含む材料で形成する。ハロゲン元素による表面処理が施された基板表面に触媒元素を含む層１０６を形成するためには、Ｈｅ、Ａｒなどの不活性ガスでグロー放電を形成し、陰極からスパッタされ放出される触媒元素を利用する。
表面処理が終わったら続けて非晶質半導体膜１０５の形成をプラズマＣＶＤ法で行う。図５に示す構成は容量結合型の平行平板方式の反応室であるが、基板温度を４００℃としてＳｉＨ4とＸｅの混合ガスで非晶質シリコン膜を形成すると、励起状態のＸｅによりＳｉＨ4の分解と表面反応が促進され、膜中の水素量を５atomic％以下にすることができる。基板温度が４００℃以下でも結晶化するのに適した非晶質半導体膜を形成することができるが、含有水素量が５atomic％以上の場合には減圧下で３００〜４５０℃の熱処理を必要とする。減圧下で熱処理を行うことにより、４００℃程度でも十分膜中の水素を放出させることが可能となる。
レーザーアニールは処理室４０５で行う。レーザー発振器はＮｄ：ＹＡＧレーザーを用い、そのパルス発振周波数を１〜１０kHzとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には１００〜４００mJ/cm2)として、シリンドリカルレンズなどを含む光学系にて形成した線状レーザー光をその長手方向に対し垂直な方向に走査して（或いは、相対的に基板を移動させて）する。重ね合せ率は８０〜９９％（好ましくは、９５〜９９％）として行う。線状レーザー光１１０７の線幅は１００〜１０００μm、例えば４００μmとする。
レーザーアニールを行った基板は、搬送ロボットにより再びロード／アンロード室４０２に戻される。こうして、図４示す構成の製造装置によって、図１（Ａ）〜（Ｅ）までの工程を連続して行うことができる。ここで着目すべき点は、図４に示すような、共通室と反応室が仕切弁を介して連結したマルチチャンバ方式の装置を用いることにより、下地絶縁膜や非晶質半導体膜の表面を大気に晒すことなくレーザーアニールの工程まで行うことができる点にある。その結果、表面の有機物汚染や酸化反応を防ぐことができる。特に非晶質半導体膜の表面に形成される自然酸化膜は、レーザーアニールによって作製される結晶質半導体膜の表面を凹凸化させる原因となる。
図４では実施形態１または２で示すレーザーアニール法を行うのに適した製造装置の一例を示したが、製造装置の構成はこれに限定されるものではない。反応室の数やその連結方法、また、基板の搬送方法やその手順などに格段の限定事項はない。
（実施の形態４）
実施形態１では非晶質構造を有する半導体膜１０５をシリコンやゲルマニウムの水素化物から作製する方法を示した。本実施形態ではハロゲン元素を含むガスを用いて作製する例について示す。
本実施形態の作製方法の特徴は、非晶質構造を有する半導体膜１０５はハロゲン元素と水素を含む反応ガスで形成することにある。具体的には、非晶質構造を有する半導体膜として例えば非晶質シリコン膜を作製する時にハロゲン元素と水素とを混合させる。ハロゲン元素としては特にフッ素を用いると良く、フッ素はシリコンに対しエッチングする作用があり、膜の堆積過程において結合の弱い部分を優先的にエッチングする。また、水素を供給することにより膜中に残存してしまうフッ素濃度を低減させることができる。そして、フッ素と水素の作用を利用してボイドや空孔の少ない緻密な非晶質シリコン膜を作製することができる。
このような効果は非晶質シリコン膜の他に非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−ＳｉＣ）膜、非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などにも適用することができる。
フッ素と水素の供給方法は、非晶質半導体膜として非晶質シリコン膜を作製する場合には、反応ガスとして四フッ化珪素（ＳｉＦ4）と水素（Ｈ2）、またはＳｉＦ4とＳｉＨ4、またはＳｉＦ4とＳｉＨ4とＨ2の組み合わせを選択することができる。ＳｉＦ4の代わりにトリフロロシラン（ＳｉＨＦ3）、ジフロロシラン（ＳｉＨ2Ｆ2）、モノフロロシラン（ＳｉＨ3Ｆ）を適用することもできる。また、ＳｉＨ4とＦ2を直接反応させても良い。さらに、非晶質シリコン・ゲルマニウム膜を作製する場合にはゲルマン（ＧｅＨ4）や四フッ化ゲルマニウム（ＧｅＦ4）を、非晶質炭化シリコンを作製する場合にはメタン（ＣＨ4）や四フッ化メタン（ＣＦ4）などを、非晶質シリコン・スズ膜を形成する場合には水素化スズ（ＳｎＨ4）を適宣添加すれば良い。
非晶質構造を有する半導体膜１０５の厚さは２５〜１００nmの厚さで形成する。膜の堆積初期の段階ではフッ素の効果により下地膜１０３の表面をフッ素化することができる。
このようにフッ素と水素とを含む反応ガスで作製された非晶質構造を有する半導体膜１０５には、成膜時の基板温度にも依存するが、膜中に水素が０．１〜２０atomic%、フッ素が０．１〜１０atomic%含有するように形成する。膜中に残存するフッ素や水素はその後の熱結晶化の工程で膜中から放出されて膜中に残存する濃度はさらに低下するが、緻密化した非晶質半導体膜と、最表面をフッ素で終端した下地膜との相互作用により＜１１０＞の配向性をより高めることができる。
本発明の結晶質半導体膜を用いてＴＦＴを作製する方法の一例について示す。
本実施例で示すのは表示装置の一例であり、画素部の画素ＴＦＴ及び保持容量と、表示領域の周辺に設ける駆動回路のＴＦＴを同時に作製する方法について説明する。
図７（Ａ）において、基板７０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板などを用いる。このようなガラス基板は加熱温度により僅かながら収縮するので、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておく。
基板７０１で形成される絶縁表面上には、プラズマＣＶＤ法でＴＥＯＳとＯ2を用いて酸化シリコン膜を２００nmの厚さに形成する。そして、この酸化シリコン膜からＴＦＴのチャネル形成領域を形成する位置に合わせて島状絶縁膜７０２ａ〜７０２ｅを形成する。島状絶縁膜７０２ａ〜７０２ｅの端部には５〜５０度のテーパー部を形成するためにＣＨＦ3を用いてドライエッチング法で行う。その上に、基板７０１からの不純物汚染を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地絶縁膜７０３を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２を５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに形成する。
その後、下地絶縁膜として形成した酸化窒化シリコン膜７０３の表面処理を行いその表面をフッ素化する。例えば、ＳｉＦ4ガスまたはＮＦ3ガスを導入し、高周波電力を印加して前記ガスをプラズマ化し、原子状フッ素またはフッ素ラジカル７０４を生成させる。或いは、実施形態３で示すようなマイクロ波プラズマを用いても良い。こうして形成した原子状フッ素またはフッ素ラジカル７０４に酸化窒化シリコン膜７０３の表面を晒すことにより、表面にフッ素またはフッ素ラジカルが供給され、表面をフッ素で被覆することができる。フッ素は電気陰性度が酸素よりも大きいので、酸素を置換してフッ素で表面の結合手を終端させることができる。
そして、図７（Ｂ）に示すように下地絶縁膜７０３上に非晶質シリコン膜７０５をプラズマＣＶＤ法または減圧ＣＶＤ法で形成する。プラズマＣＶＤ法では、ＳｉＨ4またはＳｉ2Ｈ6、或いは、ＳｉＦ4とＨ2、またはＳｉＦ4とＳｉＨ4、またはＳｉＦ4とＳｉＨ4とＨ2の組み合わせを選択することもできる。基板温度は２００〜４００℃、電力密度０．１〜１W/cm2で放電させ、堆積速度０．１〜５nm/secで５５nmの厚さに非晶質シリコン膜７０５を形成する。
また、実施形態３で説明したように、図４に示す構成の装置を用いれば下地絶縁膜、ハロゲン元素による表面処理、非晶質シリコン膜の形成までを大気に晒すことなく減圧下で連続して行うことができる。その結果、有機物汚染やボロン、リンといった環境からの汚染が防止され、各界面を清浄な状態に保持することができる。
結晶化は実施形態１で示す触媒元素を用いた結晶化法、または実施形態２で示すレーザーアニール法のどちらでも採用可能である。いずれにしても、表質シリコン膜の結晶化に必要なエネルギー７０６を与えて結晶化させる。例えば、１００Ｈｚでパルス発振するＸｅＣｌエキシマレーザー（３０８nm）を用い、線幅３００μmの線状レーザー光（長手方向は任意とする）として、エネルギー密度３００mJ/cm2で重ね合わせ率９５％にて基板全面を走査する。このとき、図６で示すような構成の処理室において半導体膜７０５の両面からレーザー光を照射しても良い。こうして、結晶質シリコン膜７０７を形成する。表面処理を行うことで、＜１１０＞の配向性を高めることができる。
次に、図８（Ａ）で示すように結晶質シリコン膜７０７を、下地絶縁膜７０２ａ〜７０２ｅに合わせてエッチング処理して島状半導体膜７０８〜７１２を形成する。島状半導体膜は下地絶縁膜の上部及び端部を覆い、さらにその周辺に延在するように形成する。
ゲート絶縁膜７１３はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０ｎｍの厚さで形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜から形成する。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製する酸化窒化シリコン膜は膜中の固定電荷密度を低減させることが可能となり、ゲート絶縁膜として好ましい材料である。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜や酸化タンタル膜などの絶縁膜を単層または積層構造として用いても良い。
また、ゲート絶縁膜の形成に先立って、図４に示す構成の装置を用いれば、島状半導体膜の表面に付着した汚染物の除去を洗浄室４１５で行うことができる。
島状半導体膜の洗浄は、オゾン含有の純水で表面を酸化させ、その酸化膜をフッ酸含有水溶液で除去する方法が効果的である。
そして、ゲート絶縁膜７１３上にゲート電極を形成するための第１の導電膜７１４と第２の導電膜７１５とを形成する。本実施例では、第１の導電膜７１４を窒化タンタルまたはチタンで５０〜１００nmの厚さに形成し、第２の導電膜７１５をタングステンで１００〜３００nmの厚さに形成する。これらの材料は、窒素雰囲気中における４００〜６００℃の熱処理でも安定であり、抵抗率が著しく増大することがない。
次に図８（Ｂ）に示すように、レジストによるマスク７１６を形成し、ゲート電極を形成するための第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッチング用ガスにＣＦ4とＣｌ2を混合し、０．５〜２Pa、好ましくは１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはタングステン膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングすることができる。
上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は１５〜４５°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされる。こうして、第１のエッチング処理により第１の導電膜と第２の導電膜から成る第１の形状の導電層７１８、７１９７２０、７２２（第１の導電層７１８ａ、７１９ａ、７２０ａ、７２２ａと第２の導電層７１８ｂ、７１９ｂ、７２０ｂ７２２ｂ）を形成する。第１の形状の導電層７１７、７２１は同時に島状半導体膜の外側に形成する配線であり、第１の形状の導電層７２１は画素部においてソース配線を形成する。また、第１の形状の導電層７２３は各画素に設ける保持容量を形成するための一方の電極であり、この工程で同時に形成される。７２４はゲート絶縁膜であり、第１の形状の導電層で覆われない領域は２０〜５０nm程度エッチングされ薄くなる。
そして、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する。
ドーピングの方法はイオンドープ法若しくはイオン注入法で行う。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14atoms/cm2として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、第１の形状の導電層７１８、７１９、７２０、７２２はドーピングする元素に対してマスクとなり、加速電圧を適宣調節（例えば、２０〜６０keV）して、ゲート絶縁膜７２１の薄くなっている部分を通過した不純物元素により第１の不純物領域７２２〜７２６を形成する。例えば、第１の不純物領域７２５〜７２９おけるリン（Ｐ）濃度は１×１０20〜１×１０21atomic/cm3の範囲となるようにする。
さらに図８（Ｃ）に示すように第２のエッチング処理を行う。エッチングはＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極に５００ＷのＲＦ電力(13.56MHz)を供給してプラズマを生成する。基板側（試料ステージ）には５０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜を異方性エッチングし、第１の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第２の形状の導電層７３０〜７３７（第１の導電膜７３０ａ〜７３７ａと第２の導電膜７３０ｂ〜７３７ｂ）を形成する。７３８はゲート絶縁膜であり、第２の形状の導電層７２７〜７３０で覆われない領域はさらに２０〜５０nm程度エッチングされて膜厚が薄くなる。
タングステン膜や窒化タンタル膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。タングステンとタンタルのフッ化物と塩化物の蒸気圧を比較すると、タングステンのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではタングステン膜及び窒化タンタル膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いタングステン膜のエッチング速度が増大する。一方、窒化タンタルはＦが増大しても相対的にエッチング速度の増加は少ない。また、窒化タンタルはタングステンに比較して酸化されやすいので、Ｏ2を添加することで窒化タンタルの表面が酸化される。窒化タンタルの酸化物はフッ素や塩素と反応しないためさらに窒化タンタル膜のエッチング速度は低下する。従って、タングステン膜と窒化タンタル膜とのエッチング速度に差を作ることが可能となりタングステン膜のエッチング速度を窒化タンタル膜よりも大きくすることが可能となる。
そして、図９（Ａ）に示すように第２のドーピング処理を行う。第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13/cm2のドーズ量で行い、図８（Ｂ）で島状半導体膜に形成された第１の不純物領域の内側に不純物領域を形成する。ドーピングは、第２の形状の導電層７３１ｂ、７３２ｂ、７３３ｂ、７３６ｂを不純物元素に対するマスクとして用い、第２の導電層７３１ａ、７３２ａ、７３３ａ、７３６ａの下側の領域に不純物元素が添加されるようにドーピングする。こうして、第２の導電層７３１ａ、７３２ａ、７３３ａ、７３６ａと重なる第２の不純物領域７３８〜７４２が形成される。この不純物領域は、第２の導電層７３１ａ、７３２ａ、７３３ａ、７３６ａがほぼ同じ膜厚で残存していることから、第２の導電層に沿った方向における濃度差は小さく、１×１０17〜１×１０19atoms/cm3の濃度で形成する。
そして、図９（Ａ）に示すように、第３のエッチング処理を行い、ゲート絶縁膜７３８のエッチング処理を行う。その結果、第２の導電層７３０ａ〜７３７ａもエッチングされ、端部が後退して小さくなり、第３の形状の導電層７４３〜７４９が形成される。図中で７５０〜７５６は残存するゲート絶縁膜である。
そして図９（Ｂ）に示すように、レジストマスク７５７を形成し、ｐチャネル型ＴＦＴを形成する島状半導体層７０８にｐ型を付与する不純物元素をドーピングする。ｐ型を付与する不純物元素として１３族に属する元素であり、典型的にはボロン（Ｂ）を用いる。第３の不純物領域７５８の不純物濃度は２×１０20〜２×１０21atoms/cm3となるようにする。不純物領域７５８にはリンが添加されているが、その１．５〜３倍の濃度でボロンを添加して導電型を反転させておく。
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。第３の導電層７４４、７４５、７４６、７４８はゲート電極となり、第３の導電層７５０、７５４は配線として利用する。特に、第３の導電層７５４は画素部においてソース配線となる。また、第３の導電層７４９は各画素毎に形成する保持容量の一方の電極となる。
その後、図９（Ｃ）に示すように、窒化シリコン膜または酸化窒化シリコン膜から成る保護絶縁膜７５９をプラズマＣＶＤ法で形成する。そして導電型の制御を目的としてそれぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。活性化はファーネスアニール炉を用いる熱アニール法で行うことが好ましい。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することもできる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。その結果、保護絶縁膜７５９中の水素が放出させ、島状半導体膜中に拡散させることで水素化を同時に行うことができる。
触媒元素を用いた結晶化法で作製された島状半導体膜には、触媒元素が残留する。しかし、この触媒元素はリンによるゲッタリング作用を用いて除去することができる。図８（Ｂ）で示す工程において、島状半導体層７０８〜７１２にはリンが添加された第１の不純物領域７２５〜７２９が一旦形成される。活性化のための熱処理で、触媒元素をリンが添加されている領域にゲッタリングすることが可能である。即ち、チャネル形成領域から触媒元素を除去することができる。
水素化は３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行っても良い。いずれにしても、水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行うことも可能である。
層間絶縁膜７６０は、ポリイミド、アクリルなどの有機絶縁物材料で形成し表面を平坦化する。勿論、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho silicate）を用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。
次いで、コンタクトホールを形成し、アルミニウム（Ａｌ）、チタン（Ｔｉ）
、タンタル（Ｔａ）などを用いて、接続電極７６１、７６７、ソースまたはドレイン配線７６２〜７６６を形成する。また、画素電極７６８、ゲート配線７７０、容量配線７６９を形成する。
以上の様にして、ｐチャネル型ＴＦＴ８０３、ｎチャネル型ＴＦＴ８０４、ｎチャネル型ＴＦＴ８０５を有する駆動回路８０１と、画素ＴＦＴ８０６、保持容量８０７とを有する画素部８０２を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
駆動回路８０１のｎチャネル型ＴＦＴ８０４はチャネル形成領域８１０、第３の導電層７４５から成るゲート電極と重なる第２の不純物領域８１１（Gate Overlapped Drain：ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域８１２（Lightly Doped Drain：ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域８１３を有している。ｎチャネル型ＴＦＴ８０５も同様な構成とし、チャネル形成領域８１４、第３の導電層７４６から成るゲート電極と重なる第２の不純物領域８１５、ゲート電極の外側に形成される第２の不純物領域８１６とソース領域またはドレイン領域として機能する第１の不純物領域８１７を有している。ｐチャネル型ＴＦＴ８０３にはチャネル形成領域８０８、ソース領域またはドレイン領域として機能する第３の不純物領域８０９を有している。
画素部８０２の画素ＴＦＴ８０６にはチャネル形成領域８１８、ゲート電極を形成する第３の導電層７４８と重なる第２の不純物領域８１９（ＧＯＬＤ領域）
、ゲート電極の外側に形成される第２の不純物領域８２０（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域８２１、８２２、８２３を有している。また、保持容量８０７の一方の電極として機能する半導体層７１２には第１の不純物領域８２５、第２の不純物領域８２４が形成されている。保持容量は容量配線７４９とその間の絶縁層（ゲート絶縁膜と同じ層）と半導体層７１２で形成されている。
このように、チャネル形成領域は島状半導体層が島状絶縁膜と重なる領域に形成されるようにする。島状絶縁膜上の島状半導体膜は結晶粒の大粒形化が実現されているので、この部分でチャネル形成領域を形成すると、結晶粒界の影響が少ないことに起因してＴＦＴの動作速度を高めることができる。
図１０は、図９（Ｃ）で示す画素部８０２の上面図を示す。図１０において、Ａ−Ａ'線が図９（Ｃ）で示す断面図に対応している。本実施例で示す画素構造は、ソース配線７４７が層間絶縁膜７６０の下に形成される構造であり、層間絶縁膜７６０上に形成される画素電極７６８をソース配線７４７とオーバーラップさせて形成している。また、島状半導体層７１１は、ゲート電極７４８との交差部（チャネル形成領域）上にゲート配線７７０が形成され、遮光性を持たせている。このような構成とすることにより、画素電極の面積を大きくすることが可能であり、開口率を向上させることができる。
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を６枚（島状絶縁膜パターン、島状半導体層パターン、第１配線パターン（ゲート配線、島状のソース配線、容量配線）、ｎチャネル領域のマスクパターン、コンタクトホールパターン、第２配線パターン（画素電極、接続電極含む））とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。まず、実施例１に従い、図９（Ｃ）の状態のアクティブマトリクス基板を得た後、図１１で示すように柱状のスペーサ９０１を形成する。このような柱状スペーサは、感光性の樹脂膜を形成し、露光及び現像処理して所定の位置に形成する。感光性の樹脂膜の材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布し、クリーンオーブンを用い１５０〜２００℃で加熱して硬化させて形成する。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、柱状スペーサ９０１の高さは２〜７μm、好ましくは４〜６μmとし、その形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。その上に配向膜９０２を形成しラビング処理をする。
対向基板９０４には対向電極９０５を形成し、配向膜９０６を形成した後ラビング処理を行う。そして、アクティブマトリクス基板と対向基板とをシール剤９０３で貼り合わせる。シール剤９０３にはフィラーが混入されていて、このフィラーとスペーサ９０１によって均一な間隔を持って２枚の基板が貼り合わせることができる。その後、両基板の間に液晶材料９０７を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図１１に示すアクティブマトリクス型液晶表示装置が完成する。
このようなアクティブマトリクス型液晶表示装置の構成を図１２の斜視図を用いて説明する。図１２では、図９〜図１１との関連を明確にするため、共通する符号を用いて説明する。図１２においてアクティブマトリクス基板は、ガラス基板７０１上に形成された、画素部８０２と、駆動回路８０１とその他の信号処理回路９１３とで構成される。駆動回路はゲート配線７７０に接続するものと、ソース配線７４７に接続するものとで構成がことなり、それぞれ別々に形成される。画素部８０２には画素ＴＦＴ８０６と保持容量８０７が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。画素ＴＦＴ８０６はゲート配線７７０とソース配線７４７の交点に応じて設けられている。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）９１０が外部入力端子９１１に接続していて画像信号などを入力するのに用いる。
そして接続配線９１２でそれぞれの駆動回路に接続している。また、対向基板９０４には図示していないが透明電極が設けられている。
このようにして作製されるアクティブマトリクス型液晶表示装置は反射型であり、携帯型情報端末の表示装置として好適に用いることができる。特に、本発明のレーザーアニール法を採用することにより、作製されるＴＦＴは高速動作が可能となり、駆動回路を一体形成したアクティブマトリクス型液晶表示装置の高精細化やデジタル駆動などを可能とすることができる。
図９（Ｃ）または図１０において（実施例１）、画素電極７６８を透明導電膜で形成すれば、透過型の表示装置を形成することができる。透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。また、ＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れている。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
図１３は本発明の画素構造を用いて作製される反射型液晶表示装置のアクティブマトリクス型液晶表示装置を直視型の表示装置として用いる例を示す。アクティブマトリクス基板１３０３には画素部１３０１及び駆動回路部１３０２が形成され、シール材１３０６により対向基板１３０４が接着され、その間に液晶層１３０５が形成されている。
図１３の構成は、フロントライトを用いた反射型液晶表示装置の例であり、偏光板１３０７上にフロントライトシステム１３０８を設ける。反射型液晶表示装置は、昼間明るい場所では外光を利用して画像の表示を行うが、夜間など十分な外光を導入できない場合には、フロントライトを用いて表示を行う方式を採用することができる。いずれにしても、本発明の画素構造とすることにより、画素部における画素電極の占める割合が大きくなり、明るい画像表示を実現することができる。また、フロントライトを用いる場合には、照射する光の強度を小さくすることができ、このような液晶表示装置を組み込んだ電子装置の消費電力を少なくすることができる。
本実施例では、実施例１で示したアクティブマトリクス基板を、エレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示装置（以下、ＥＬ表示装置と記す）に適用する場合について説明する。
図１４は画素部の断面図を示し、スイッチング用ＴＦＴ９０１、電流制御用ＴＦＴ９０２、保持容量９０３が形成されている様子を示す。これらのＴＦＴは実施例１と同様の工程で作製される。スイッチング用ＴＦＴ９０１はｎチャネル型ＴＦＴであり、ゲート電極９５１の下の半導体層９５５にチャネル形成領域９０４、ＬＤＤ領域となる第２の不純物領域９０５、ソースまたはドレイン領域となる第１の不純物領域９０６を有している。そして、半導体層９５５はソース配線９５３と接続電極９６１により接続されている。
電流制御用ＴＦＴ９０２はｐチャネル型ＴＦＴであり、ゲート電極９５２の下の半導体層９５６にチャネル形成領域９０７、ソースまたはドレイン領域となる第３の不純物領域９０８を有している。そして、電流制御用ＴＦＴ９０２のソース側は電源線９６４と接続し、ドレイン側はドレイン電極９６５と接続している。さらに、ドレイン電極９６５には透明導電膜で形成される画素電極９６６が接続している。また、容量配線９５２と半導体層９５６とが重なる領域において保持容量９０３が形成される。また、保護絶縁膜９５９、層間絶縁膜９６０は実施例１と同様のものとする。
図１４の断面図は、図１５の画素部の上面図で示すＢ−Ｂ’線に対応したものである。ソース配線９５３は、画素電極９６７及び隣接する画素電極９７１の下側に形成され、端部がソース配線７５３と重なり部を形成することにより遮光性を高めている。
画素部には、絶縁膜でなるバンク９６７が形成され、溶液塗布によりポリビニルカルバゾールなどの材料でなる発光層９６８が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層９６９、アルミニウム合金でなる陰極９７０が形成される。この場合、陰極９７０がパッシベーション膜としても機能する。こうして自発光型のＥＬ素子が形成される。
本実施例の場合、発光層９６８で発生した光はアクティブマトリクス基板の方に向かって放射される。
このように、本発明の画素構造とすることにより、アクティブマトリクス型の自発光表示装置において開口率を向上させることができる。その結果、明るく鮮明な画像表示を可能とする。
本実施例では、本発明の表示装置を組み込んだ半導体装置について示す。このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図１６と図１７に示す。
図１６（Ａ）は携帯電話であり、本体２９０１、音声出力部９００２、音声入力部２９０３、表示装置２９０４、操作スイッチ２９０５、アンテナ２９０６から構成されている。本発明は表示装置２９０４に適用することができ、特に、実施例４で示す反射型の液晶表示装置は低消費電力化の観点から適している。
図１６（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本発明は表示装置９１０２に適用することができる。特に、実施例４で示す反射型の液晶表示装置は低消費電力化の観点から適している。
図１６（Ｃ）はモバイルコンピュータ或いは携帯型情報端末であり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本発明は表示装置９２０５に適用することができる。
特に、実施例４で示す反射型の液晶表示装置は低消費電力化の観点から適している。
図１６（Ｄ）はテレビ受像器であり、本体９４０１、スピーカー９４０２、表示装置９４０３、受信装置９４０４、増幅装置９４０５等で構成される。本発明は表示装置９４０３に適用することができる。特に、実施例４で示す反射型の液晶表示装置は低消費電力化の観点から適している。
図１６（Ｅ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。直視型の表示装置９５０２、９５０３は特に、実施例４で示す反射型の液晶表示装置は低消費電力化の観点から適している。
図１７（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、表示装置９６０３、キーボード９６０４で構成される。本発明は表示装置９６０３に適用することができる。特に、実施例４で示す反射型の液晶表示装置は低消費電力化の観点から適している。
図１７（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置９７０２に適用することができる。特に、実施例４で示す反射型の液晶表示装置は低消費電力化の観点から適している。
図１７（Ｃ）はデジタルカメラであり、本体９８０１、表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。本発明は表示装置９８０２に適用することができる。特に、実施例４で示す反射型の液晶表示装置は低消費電力化の観点から適している。
図１８（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２で構成される。本発明は投射装置３６０１やその他の信号制御回路に適用することができる。
図１８（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４で構成される。本発明は投射装置３７０２やその他の信号制御回路に適用することができる。
尚、図１８（Ｃ）は、図１８（Ａ）及び図１８（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１８（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
また、図１８（Ｄ）は、図１８（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図１８（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
本発明の結晶化方法の工程を示す図。 本発明の結晶化方法にデュアルビームレーザーアニール法を適用する場合の工程図。 レーザーアニール法における核生成領域及び結晶成長方向を説明する上面図。 本発明の結晶化方法に適用するクラスターツール型装置の構成図。 クラスターツール型装置に付随する反応室の一例を説明する図。 クラスターツール型装置に付随するレーザー処理室の一例を説明する図。 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を説明する断面図。 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を説明する断面図。 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を説明する断面図。 液晶表示装置における画素の構成を説明する上面図。 アクティブマトリクス型表示装置の断面図。 アクティブマトリクス型液晶表示装置の斜視図。 フロントライトを用いた反射型液晶表示装置の構成を説明する図。 ＥＬ表示装置の画素部の構成を説明する断面図。 ＥＬ表示装置の画素部の構成を説明する上面図。 半導体装置の一例を示す図。 半導体装置の一例を示す図。 プロジェクターの一例を示す図。

Claims (10)

  1. スイッチング用ＴＦＴのゲート電極と、
    電流制御用ＴＦＴのゲート電極と、
    前記スイッチング用ＴＦＴのゲート電極に近接して設けられた前記スイッチング用ＴＦＴの半導体層と、
    前記電流制御用ＴＦＴのゲート電極に近接して設けられた前記電流制御用ＴＦＴの半導体層と、
    前記スイッチング用ＴＦＴのゲート電極および前記電流制御用ＴＦＴのゲート電極と同一面上に設けられたソース配線と、
    前記スイッチング用ＴＦＴのゲート電極、前記電流制御用ＴＦＴのゲート電極、および前記ソース配線を覆う絶縁膜と、
    前記絶縁膜の上方に設けられ、前記ソース配線および前記スイッチング用ＴＦＴの半導体層に電気的に接続された第１の接続配線と、
    前記絶縁膜の上方に設けられ、前記電流制御用ＴＦＴのゲート電極および前記スイッチング用ＴＦＴの半導体層に電気的に接続された第２の接続配線と、
    前記絶縁膜の上方に設けられ、前記電流制御用ＴＦＴの半導体層と電気的に接続された画素電極と、発光層と、前記画素電極と対向する電極とを有するＥＬ素子と、
    を有することを特徴とするＥＬ表示装置。
  2. スイッチング用ＴＦＴのゲート電極と、
    電流制御用ＴＦＴのゲート電極と、
    前記スイッチング用ＴＦＴのゲート電極に近接して設けられた前記スイッチング用ＴＦＴの半導体層と、
    前記電流制御用ＴＦＴのゲート電極に近接して設けられた前記電流制御用ＴＦＴの半導体層と、
    前記スイッチング用ＴＦＴのゲート電極および前記電流制御用ＴＦＴのゲート電極と同一面上に設けられたソース配線と、
    前記スイッチング用ＴＦＴのゲート電極、前記電流制御用ＴＦＴのゲート電極、および前記ソース配線を覆う絶縁膜と、
    前記絶縁膜の上方に設けられ、前記ソース配線および前記スイッチング用ＴＦＴの半導体層に電気的に接続された第１の接続配線と、
    前記絶縁膜の上方に設けられ、前記電流制御用ＴＦＴのゲート電極および前記スイッチング用ＴＦＴの半導体層に電気的に接続された第２の接続配線と、
    前記絶縁膜の上方に設けられ、前記電流制御用ＴＦＴに電気的と接続された電源線と、
    前記絶縁膜の上方に設けられ、前記電流制御用ＴＦＴの半導体層と電気的に接続された画素電極と、発光層と、前記画素電極と対向する電極とを有するＥＬ素子と、
    を有することを特徴とするＥＬ表示装置。
  3. スイッチング用ＴＦＴのゲート電極と、
    電流制御用ＴＦＴのゲート電極と、
    前記スイッチング用ＴＦＴのゲート電極に近接して設けられた前記スイッチング用ＴＦＴの半導体層と、
    前記電流制御用ＴＦＴのゲート電極に近接して設けられた前記電流制御用ＴＦＴの半導体層と、
    前記スイッチング用ＴＦＴのゲート電極および前記電流制御用ＴＦＴのゲート電極と同一面上に設けられたソース配線と、
    前記スイッチング用ＴＦＴのゲート電極、前記電流制御用ＴＦＴのゲート電極、および前記ソース配線を覆う絶縁膜と、
    前記絶縁膜の上方に設けられ、前記スイッチング用ＴＦＴのゲート電極に電気的に接続されたゲート配線と、
    前記絶縁膜の上方に設けられ、前記ソース配線および前記スイッチング用ＴＦＴの半導体層に電気的に接続された第１の接続配線と、
    前記絶縁膜の上方に設けられ、前記電流制御用ＴＦＴのゲート電極および前記スイッチング用ＴＦＴの半導体層に電気的に接続された第２の接続配線と、
    前記絶縁膜の上方に設けられ、前記電流制御用ＴＦＴの半導体層と電気的に接続された画素電極と、発光層と、前記画素電極と対向する電極をと有するＥＬ素子と、
    を有することを特徴とするＥＬ表示装置。
  4. スイッチング用ＴＦＴのゲート電極と、
    電流制御用ＴＦＴのゲート電極と、
    前記スイッチング用ＴＦＴのゲート電極に近接して設けられた前記スイッチング用ＴＦＴの半導体層と、
    前記電流制御用ＴＦＴのゲート電極に近接して設けられた前記電流制御用ＴＦＴの半導体層と、
    前記スイッチング用ＴＦＴのゲート電極および前記電流制御用ＴＦＴのゲート電極と同一面上に設けられたソース配線と、
    前記スイッチング用ＴＦＴのゲート電極、前記電流制御用ＴＦＴのゲート電極、および前記ソース配線を覆う絶縁膜と、
    前記絶縁膜の上方に設けられ、前記スイッチング用ＴＦＴのゲート電極と電気的に接続されたゲート配線と、
    前記絶縁膜の上方に設けられ、前記ソース配線および前記スイッチング用ＴＦＴの半導体層に電気的に接続された第１の接続配線と、
    前記絶縁膜の上方に設けられ、前記電流制御用ＴＦＴのゲート電極および前記スイッチング用ＴＦＴの半導体層に電気的に接続された第２の接続配線と、
    前記絶縁膜の上方に設けられ、前記電流制御用ＴＦＴに電気的と接続された電源線と、
    前記絶縁膜の上方に設けられ、前記電流制御用ＴＦＴの半導体層と電気的に接続された画素電極と、発光層と、前記画素電極と対向する電極とを有するＥＬ素子と、
    を有することを特徴とするＥＬ表示装置。
  5. 請求項４において前記第１の接続配線、前記第２の接続配線、前記ゲート配線、および前記電源線は同一面上に同一の材料で形成されていることを特徴とするＥＬ表示装置。
  6. 請求項１乃至請求項５のいずれか一項において、前記スイッチング用ＴＦＴのゲート電極、前記電流制御用ＴＦＴのゲート電極、および前記ソース配線は同一の材料で形成されていることを特徴とするＥＬ表示装置。
  7. 請求項６において、前記ＥＬ表示装置は、前記スイッチング用ＴＦＴのゲート電極、前記電流制御用ＴＦＴのゲート電極、および前記ソース配線と同一の材料で形成された保持容量の一方の電極を有することを特徴とするＥＬ表示装置。
  8. 請求項１乃至請求項７のいずれか一項において、前記第１および第２の接続配線は同一の材料で形成されていることを特徴とするＥＬ表示装置。
  9. スイッチング用ＴＦＴのゲート電極と、
    電流制御用ＴＦＴのゲート電極と、
    前記スイッチング用ＴＦＴのゲート電極に近接して設けられた前記スイッチング用ＴＦＴの半導体層と、
    前記電流制御用ＴＦＴのゲート電極に近接して設けられた前記電流制御用ＴＦＴの半導体層と、
    前記スイッチング用ＴＦＴのゲート電極および前記電流制御用ＴＦＴのゲート電極と同一面上に設けられたソース配線と、
    前記スイッチング用ＴＦＴのゲート電極、前記電流制御用ＴＦＴのゲート電極、および前記ソース配線を覆う絶縁膜と、
    前記絶縁膜の上方に設けられ、前記スイッチング用ＴＦＴのゲート電極と電気的に接続されたゲート配線と、
    前記絶縁膜の上方に設けられ、前記ソース配線および前記スイッチング用ＴＦＴの半導体層に電気的に接続された第１の接続配線と、
    前記絶縁膜の上方に設けられ、前記電流制御用ＴＦＴのゲート電極および前記スイッチング用ＴＦＴの半導体層に電気的に接続された第２の接続配線と、
    前記絶縁膜の上方に設けられ、前記電流制御用ＴＦＴに電気的と接続された電源線と、
    前記絶縁膜の上方に設けられ、前記電流制御用ＴＦＴの半導体層と電気的に接続された画素電極と、発光層と、前記画素電極と対向する電極を有するＥＬ素子と、
    を有するＥＬ表示装置の作製方法であって、
    前記スイッチング用ＴＦＴの半導体層および前記電流制御用ＴＦＴの半導体層の半導体層を形成する工程と、
    前記スイッチング用ＴＦＴのゲート電極、前記電流制御用ＴＦＴのゲート電極、前記ソース配線を同時に形成する工程と、
    前記絶縁膜を形成する工程と、
    前記絶縁膜の上方に、前記ゲート配線、前記第１の接続配線、前記第２の接続配線、前記電源線を同時に形成する工程と、
    前記画素電極を形成する工程と、
    を有することを特徴とするＥＬ表示装置の作製方法。
  10. 請求項９において、前記ＥＬ表示装置は、保持容量を有し、前記保持容量の一方の電極は前記スイッチング用ＴＦＴのゲート電極、前記電流制御用ＴＦＴのゲート電極、前記ソース配線と同時に形成されることを特徴とするＥＬ表示装置の作製方法。
JP2008108422A 2008-04-18 2008-04-18 Ｅｌ表示装置 Expired - Lifetime JP5063461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008108422A JP5063461B2 (ja) 2008-04-18 2008-04-18 Ｅｌ表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008108422A JP5063461B2 (ja) 2008-04-18 2008-04-18 Ｅｌ表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000134006A Division JP4558140B2 (ja) 2000-05-02 2000-05-02 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011190293A Division JP5063803B2 (ja) 2011-09-01 2011-09-01 Ｅｌ表示装置の作製方法

Publications (2)

Publication Number Publication Date
JP2008252101A true JP2008252101A (ja) 2008-10-16
JP5063461B2 JP5063461B2 (ja) 2012-10-31

Family

ID=39976616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008108422A Expired - Lifetime JP5063461B2 (ja) 2008-04-18 2008-04-18 Ｅｌ表示装置

Country Status (1)

Country Link
JP (1) JP5063461B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564506B2 (en) 2009-08-05 2013-10-22 Sony Corporation Correction circuit and display device
JP2017092490A (ja) * 2012-01-10 2017-05-25 株式会社半導体エネルギー研究所 半導体装置
JP7180967B2 (ja) 2016-05-12 2022-11-30 株式会社半導体エネルギー研究所 レーザ加工装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634996A (ja) * 1992-07-14 1994-02-10 Seiko Epson Corp ドライバ内蔵型アクティブマトリクス表示パネル
JPH0728089A (ja) * 1993-07-07 1995-01-31 Nec Corp 液晶表示パネル
JPH07111341A (ja) * 1993-10-12 1995-04-25 Nec Corp 電流制御型発光素子アレイ
JPH08160460A (ja) * 1994-12-09 1996-06-21 Sanyo Electric Co Ltd 液晶表示装置
JPH10161564A (ja) * 1996-11-28 1998-06-19 Casio Comput Co Ltd 表示装置
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11231805A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634996A (ja) * 1992-07-14 1994-02-10 Seiko Epson Corp ドライバ内蔵型アクティブマトリクス表示パネル
JPH0728089A (ja) * 1993-07-07 1995-01-31 Nec Corp 液晶表示パネル
JPH07111341A (ja) * 1993-10-12 1995-04-25 Nec Corp 電流制御型発光素子アレイ
JPH08160460A (ja) * 1994-12-09 1996-06-21 Sanyo Electric Co Ltd 液晶表示装置
JPH10161564A (ja) * 1996-11-28 1998-06-19 Casio Comput Co Ltd 表示装置
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11231805A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564506B2 (en) 2009-08-05 2013-10-22 Sony Corporation Correction circuit and display device
JP2017092490A (ja) * 2012-01-10 2017-05-25 株式会社半導体エネルギー研究所 半導体装置
JP7180967B2 (ja) 2016-05-12 2022-11-30 株式会社半導体エネルギー研究所 レーザ加工装置

Also Published As

Publication number Publication date
JP5063461B2 (ja) 2012-10-31

Similar Documents

Publication Publication Date Title
JP5393726B2 (ja) 半導体装置の作製方法
JP4850858B2 (ja) 半導体装置の作製方法
US6803296B2 (en) Method of manufacturing a semiconductor device with leveling of a surface of a semiconductor film through irradiation
JP5072157B2 (ja) 半導体装置の作製方法
US7998845B2 (en) Semiconductor device and method of manufacturing the same
US20070032049A1 (en) Process for manufacturing a semiconductor device
US7297579B2 (en) Semiconductor device and manufacturing method thereof
US7199027B2 (en) Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP4683761B2 (ja) 半導体装置の作製方法
US7091110B2 (en) Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer
JP4230160B2 (ja) 半導体装置の作製方法
JP4558140B2 (ja) 半導体装置の作製方法
JP5063461B2 (ja) Ｅｌ表示装置
KR100998159B1 (ko) 반도체 장치 및 그 제조 방법
JP5063803B2 (ja) Ｅｌ表示装置の作製方法
JP4860055B2 (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4522642B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP5078201B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120807

R150 Certificate of patent or registration of utility model

Ref document number: 5063461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term