KR950007358B1 - 박막트랜지스터의 제조방법 - Google Patents

박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR950007358B1
KR950007358B1 KR1019920011679A KR920011679A KR950007358B1 KR 950007358 B1 KR950007358 B1 KR 950007358B1 KR 1019920011679 A KR1019920011679 A KR 1019920011679A KR 920011679 A KR920011679 A KR 920011679A KR 950007358 B1 KR950007358 B1 KR 950007358B1
Authority
KR
South Korea
Prior art keywords
forming
trench
insulating film
active layer
pattern
Prior art date
Application number
KR1019920011679A
Other languages
English (en)
Other versions
KR940003075A (ko
Inventor
하형찬
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920011679A priority Critical patent/KR950007358B1/ko
Priority to US08/085,559 priority patent/US5407846A/en
Priority to JP5162080A priority patent/JPH07118544B2/ja
Publication of KR940003075A publication Critical patent/KR940003075A/ko
Priority to US08/392,103 priority patent/US5508531A/en
Application granted granted Critical
Publication of KR950007358B1 publication Critical patent/KR950007358B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

박막트랜지스터의 제조방법
제1a도 내지 제1d도는 본 발명에 따른 박막트랜지스터의 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 제1실리콘산화막 2 : 실리콘 질화막
3 : 제2실리콘산화막 4 : 제1다결정실리콘층
5,5´ : 게이트 절연막 6,6´ : 제2다결정실리콘층
8A : 소오스전극 8B : 드레인 전극
11 : 트랜치 16 : 게이트전극
20 : 공간
본 발명은 고집적 SRAM 및 액정표시장치(Liquid Crystal Display ; 이하 LCD라 칭함)에 사용되는 박막트랜지스터(Thin Film Transistor ; 이하 TFT라 칭함)의 제조방법에 관한 것으로서, 특히, 좁은 면적에서도 충분한 채널길이를 확보할 수 있으며, TFT오프시 누설전류를 감소시킬 수 있고, TFT은 시에도 충분한 채널 면적을 확보하게 되어 구동전류를 증가시킬 수 있으며, 좁은 면적에서도 TFT제조가 가능하므로 SRAM의 단위 셀(cell)의 면적을 줄일 수 있으며, 고집적 SRAM제조에 유리하고, LCD제조시 패널(panel)에서 TFT가 차지하는 면적을 줄여 해상도를 높일 수 있는 TFT제조방법에 관한 것이다.
일반적인 TFT제조방법은 절연막위에 TFT 채널이 되는 실리콘층을 평면으로 형성한후, 그 상부에 게이트 절연막과 게이트 전극을 형성하고, 이온 주입으로 소오스/드레인전극을 형성한다.
상기와 같은 종래 기술에 따른 TFT는 단위셀의 면적이 증가되고 고집적 차세대 SRAM에는 적용하기 어렵고, 고해상도를 요구하는 LCD의 제조시 TFT가 차지하는 면적을 최소화해야 하므로 이 경우에도 일반적인 TFT제조방법을 적용하게 되면 해상도가 떨어지게 되는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명의 목적을 트랜치의 내부에 채널이 되는 실리콘층의 양면에 게이트전극을 형성하여 좁은 면적에서도 충분한 채널길이를 확보할 수 있어서, TFT오프시 누설전류를 감소시키고, TFT온 시의 구동전류를 증가시켜 소자동작의 신뢰성이 향상되고, 소자의 소집적화에 유리하며, LCD의 해상도를 향상시킬 수 있는 TFT제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 TFT제조방법의 특징은, 소정구조의 반도체기판상에 형성되어 있는 제1절연막 상에 트랜치를 형성하는 공정과, 상기 구조의 전표면에 제2절연막을 형성하는 공정과, 상기 트랜치 내측의 제2절연막 상에 상기 제3절연막 패턴을 형성하되 상기 제2절연막과는 식각선택비차가 있는 물질로 형성하는 공정과, 상기 트랜치에 중앙부분이 걸쳐지는 양측으로 제3절연막 패턴을 노출시키는 도전패턴으로된 활성층을 형성하는 공정과, 상기 트랜치 내측의 제3절연막 패턴을 제거하여 트랜치 내측의 제2절연막과 채널의 사이 공간을 노출시키는 공정과, 상기 활성층의 표면에 게이트 절연막을 형성하는 공정과, 상기 트랜치 내의 활성층의 양측면 게이트 절연막 상에 도전패턴으로된 게이트전극을 형성하여 상기 노출되어 있는 공간을 메우는 공정과, 상기 트랜치 외측의 활성층에 소오스/드레인전극을 형성하는 공정을 구비함에 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하고자 한다.
제1a도 내지 제1d도는 본 발명에 따른 박막트랜지스터의 제조 공정도이다.
먼저, 소정 구조이 반도체기판(도시되지 않음)상에 도포되어 있는 제1실리콘 산화막(1)상의 예정된 부분에 사진식각 공정을 진행하여 트랜치(11)를 형성하고, 상기 구조의 전표면에 실리콘 질화막(2)을 도포한다(제1a도 참조).
그다음 상기 실리콘 질화막(2)상에 제2실리콘 산화막(3)을 예정된 두께로 증착한 후, 트랜치(11) 내벽의 제2실리콘 산화막(3)만 남도록 트랜치(11)를 덮는 마스크(Mask)를 형성하여 트랜치(11)주위의 제2실리콘 산화막(3)을 제거하여 제2실리콘 산화막(3) 패턴을 형성하고, 마스크를 제거한다. 이때 상기 제2실리콘 산화막(3)과 실리콘 질화막(2)을 선택한 이유는 후속 제2실리콘 산화막(3)의 식각 공정시의 편의를 위하여 서로 식각선택비차가 있는 물질로 형성하여야 하기 때문이다. 따라서 제2실리콘 산화막(3)과 실리콘 질화막(2)를 서로 다른 절연 물질로 형성할 수도 있다(제1b도 참조).
그후, 상기 구조의 전표면에 제1다결정 실리콘층(4)을 형성하고, 사진 식각공정을 실시하여 상기 트랜치(11)에 중앙부분이 걸쳐져 있는 TFT의 활성성층 되는 TFT의 활성층이 되는 직사각 형상의 제1다결정 실리콘층(4) 패턴을 성형한후, 상기 제1다결정실리콘층(4) 패턴에 TFT의 채널을 형성하기 위한 이온주입을 행한다. 이때 트랜치(11)내부에 형성된 제1다결정실리콘층(4) 패턴의 양측에서 상기 제2실리콘 산화막(3) 패턴이 노출된다.
그다음 습식 식각공정으로 상기 제1다결정실리콘층(4) 패턴 하부에 있는 제2실리콘 산화막(3)을 제거하여 상기 트랜치(11)에 형성된 제1다결정실리콘층(4) 패턴과 실리콘 질화막(2) 사이에 공간(20)이 형성된다(제1c도 참조).
그후, 상기 제1다결정실리콘층(4) 패턴이 노출되어 있는 표면에 게이트 절연막(5)(5')을 형성하고, 상기 게이트절연막(5)(5')상에 게이트전극이 되는 도전층, 예를 들어 다결정실리콘층을 증착하여, 상기 게이트절연막, (5')상부와 게이트절연막(5)의 상부 공간(20)을 메꾼 제2다결정실리콘(6), (6')을 형성한다.
그다음 게이트 모양의 마스크(도시되지 않음)을 사용하여 제2다결정실리콘(6), (6')과 게이트절연막(5')를 패터닝하여 제2다결정실리콘층(6), (6')패턴으로된 게이트전극(16)을 형성한다. 이때 상기 게이트전극(16)은 상기 트랜치(11)와 오버랩되어 종방향으로 길게 형성되어 제1다결정실리콘층(4)의 양측 단부가 노출된다. 여기서 상기 제1 및 제2다결정실리콘층(4), (6) 대신에 비정질 실리콘 또는 다른 실리콘계를 사용할 수도 있다.
그다음 상기 노출되어 있는 제1다결정실리콘층(4)에 이온주입을 행하여 소오스전극(8A) 및 드레인전극(8B)을 형성한다. 여기서, 상기 소오스전극(8A) 및 드레인전극(8B)의 이온주입에 의한 도핑대신에 고체소스를 이용하여 형성할 수도 있다(제1d도 참조).
상술한 본 발명의 방법에 의하면, 트랜치 내부에 채널영역의 상,하부에서 게이트전극이 둘러싸는 트랜치 서라운딩 게이트 TFT를 제조함으로써 TFT동작시 채널폭을 넓혀줌으로써 구동전류를 증가시킬 수 있으며, 좁은 면적에서도 충분한 채널 길이를 확보하게 되어 누설전류를 감소시킬 수 있고, 고집적 SRAM제조시 단위 셀의 면적을 줄일 수 있으므로 칩(chip)의 크기를 줄일 수 있으며, 고해상도를 요구하는 LCD제조시 TFT가 차지하는 면적을 최소화할 수 있어 일반적인 TFT보다 더 높은 해상도를 얻을 수 있다.

Claims (5)

  1. 반도체기판상에 도포된 제1절연막에 트랜치를 일방향으로 길게 형성하는 공정과, 상기 구조의 전표면에 제2절연막을 형성하는 공정과, 상기 트랜치 측벽과 저부면에 상기 제2절연막과는 식각선택비차가 있는 물질로 제3절연막 패턴을 형성하는 공정과, 상기 트랜치의 일부분과 걸쳐지고 다른 방향으로 연장된 불순물이 도핑된 활성층을 형성하는 공정과, 상기 제3절연막 패턴을 습식식각으로 제거하여 트랜치 내측의 제2절연막과 활성층의 사이에 공간을 형성하는 공정과, 상기 활성층의 표면에 게이트 절연막을 형성하는 공정과, 상기 게이트절연막 상부에 도전패턴을 형성하고, 트랜치 내측의 공간에 도전패턴을 채워 게이트전극을 형성하는 공정과, 상기 트랜치 외측에서 노출되는 활성층에 소오스/드레인전극을 형성하는 공정을 구비하는 박막트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 소오스/드레인전극에 불순물을 이온주입하는 대신 고체 소스를 이용하여 불순물을 도핑하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  3. 제1항에 있어서, 상기 활성층을 다결정 실리콘, 비정질 실리콘 또는 다른 실리콘 계중 어느 하나를 선택 사용하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  4. 제1항에 있어서, 상기 제1 및 제3절연막을 실리콘산화막으로 형성하고, 상기 제2절연막을 실리콘질화막으로 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  5. 제1항에 있어서, 상기 도전패턴을 다결정 실리콘, 비정질 실리콘 또는 다른 실리콘 계중 어느하나를 선택 사용하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
KR1019920011679A 1992-07-01 1992-07-01 박막트랜지스터의 제조방법 KR950007358B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019920011679A KR950007358B1 (ko) 1992-07-01 1992-07-01 박막트랜지스터의 제조방법
US08/085,559 US5407846A (en) 1992-07-01 1993-06-30 Method of manufacturing a thin film transistor
JP5162080A JPH07118544B2 (ja) 1992-07-01 1993-06-30 薄膜トランジスター及びその製造方法
US08/392,103 US5508531A (en) 1992-07-01 1995-02-22 Thin film transistor (TFT) and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920011679A KR950007358B1 (ko) 1992-07-01 1992-07-01 박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR940003075A KR940003075A (ko) 1994-02-19
KR950007358B1 true KR950007358B1 (ko) 1995-07-10

Family

ID=19335697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920011679A KR950007358B1 (ko) 1992-07-01 1992-07-01 박막트랜지스터의 제조방법

Country Status (3)

Country Link
US (2) US5407846A (ko)
JP (1) JPH07118544B2 (ko)
KR (1) KR950007358B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773871A (en) * 1993-06-24 1998-06-30 Northern Telecom Limited Integrated circuit structure and method of fabrication thereof
US5904515A (en) * 1995-01-27 1999-05-18 Goldstar Electron Co., Ltd. Method for fabricating a thin film transistor with the source, drain and channel in a groove in a divided gate
US5567958A (en) * 1995-05-31 1996-10-22 Motorola, Inc. High-performance thin-film transistor and SRAM memory cell
US5700727A (en) * 1995-07-24 1997-12-23 Micron Technology, Inc. Method of forming a thin film transistor
KR100403323B1 (ko) * 1996-06-29 2004-05-10 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
KR100268930B1 (ko) * 1996-11-12 2000-10-16 김영환 박막트랜지스터의 구조 및 그 제조방법
KR100257072B1 (ko) * 1997-07-25 2000-05-15 김영환 박막트랜지스터 및 그의 제조방법
US6008505A (en) * 1997-07-25 1999-12-28 Lg Semicon Co., Ltd. Thin film transistor and method for fabricating the same
KR100259078B1 (ko) 1997-08-14 2000-06-15 김영환 박막트랜지스터 및 이의 제조방법
KR100328126B1 (ko) * 1998-11-26 2002-08-14 한국전자통신연구원 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법
KR100892341B1 (ko) * 2002-05-30 2009-04-08 주식회사 하이닉스반도체 캐패시터의 제조 방법
GB0324189D0 (en) * 2003-10-16 2003-11-19 Univ Cambridge Tech Short-channel transistors
KR100984359B1 (ko) * 2003-11-20 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판
TWI332707B (en) * 2005-08-04 2010-11-01 Au Optronics Corp Array substrate of a liquid crystal display and method of fabricating the same
CN100461432C (zh) * 2006-11-03 2009-02-11 北京京东方光电科技有限公司 一种薄膜晶体管沟道结构
TWI361492B (en) * 2008-07-25 2012-04-01 Au Optronics Corp Thin film transistor substrate, electric apparatus, and method for fabricating the same
US8264077B2 (en) * 2008-12-29 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips
JP5898527B2 (ja) * 2011-03-04 2016-04-06 株式会社半導体エネルギー研究所 半導体装置
US8772849B2 (en) * 2011-03-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP5933300B2 (ja) * 2011-03-16 2016-06-08 株式会社半導体エネルギー研究所 半導体装置
US8878288B2 (en) * 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) * 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8847233B2 (en) * 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
KR102195709B1 (ko) * 2012-09-18 2020-12-30 삼성디스플레이 주식회사 임프린팅을 적용한 전자소자 제조방법 및 이로부터 제조된 전자소자
US9391168B2 (en) * 2012-09-18 2016-07-12 Samsung Display Co., Ltd. Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
TWI599035B (zh) * 2016-08-11 2017-09-11 創王光電股份有限公司 垂直結構薄膜電晶體及其製造方法
KR102172878B1 (ko) * 2018-08-17 2020-11-02 재단법인대구경북과학기술원 쇼트 채널 tft 제작 방법 및 쇼트채널 tft 구조
KR20200057140A (ko) * 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치
CN113327974B (zh) * 2021-01-29 2023-11-24 上海先进半导体制造有限公司 场效应晶体管及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2537202B2 (ja) * 1986-07-07 1996-09-25 株式会社東芝 半導体装置
US5160491A (en) * 1986-10-21 1992-11-03 Texas Instruments Incorporated Method of making a vertical MOS transistor
US5250450A (en) * 1991-04-08 1993-10-05 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5229310A (en) * 1991-05-03 1993-07-20 Motorola, Inc. Method for making a self-aligned vertical thin-film transistor in a semiconductor device
JP2603886B2 (ja) * 1991-05-09 1997-04-23 日本電信電話株式会社 薄層ｓｏｉ型絶縁ゲート型電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
KR940003075A (ko) 1994-02-19
JPH0677487A (ja) 1994-03-18
JPH07118544B2 (ja) 1995-12-18
US5407846A (en) 1995-04-18
US5508531A (en) 1996-04-16

Similar Documents

Publication Publication Date Title
KR950007358B1 (ko) 박막트랜지스터의 제조방법
US5742363A (en) Liquid crystal display and method for fabricating the same in which the gate electrode is formed from two layers having differing widths
US7517738B2 (en) Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
KR100205388B1 (ko) 액정표시장치 및 그 제조방법
US5658806A (en) Method for fabricating thin-film transistor with bottom-gate or dual-gate configuration
KR100259078B1 (ko) 박막트랜지스터 및 이의 제조방법
KR100205373B1 (ko) 액정표시소자의 제조방법
US5668391A (en) Vertical thin film transistor
KR0151195B1 (ko) 박막 트랜지스터의 구조 및 제조방법
KR0141774B1 (ko) 액정표시장치 및 그 제조방법
US6291863B1 (en) Thin film transistor having a multi-layer stacked channel and its manufacturing method
US6458633B1 (en) Thin film transistor and method for fabricating the same
JP3287038B2 (ja) 液晶表示装置
JP3087031B2 (ja) 薄膜トランジスタの構造及びその製造方法
US5607865A (en) Structure and fabrication method for a thin film transistor
US6589826B2 (en) Thin film transistor and a method of forming the same
JP2733909B2 (ja) 薄膜トランジスタ及びその製造方法
KR100331845B1 (ko) 박막트랜지스터제조방법
KR100257072B1 (ko) 박막트랜지스터 및 그의 제조방법
KR100290899B1 (ko) 반도체소자및이의제조방법
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
KR0186090B1 (ko) 박막트랜지스터 제조방법
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
JP2754184B2 (ja) 薄膜トランジスタ及びその製造方法
KR950001163B1 (ko) 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee