JP2016184174A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016184174A
JP2016184174A JP2016110574A JP2016110574A JP2016184174A JP 2016184174 A JP2016184174 A JP 2016184174A JP 2016110574 A JP2016110574 A JP 2016110574A JP 2016110574 A JP2016110574 A JP 2016110574A JP 2016184174 A JP2016184174 A JP 2016184174A
Authority
JP
Japan
Prior art keywords
wiring
substrate
transistor
layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016110574A
Other languages
English (en)
Other versions
JP6261655B2 (ja
Inventor
早川　昌彦
Masahiko Hayakawa
昌彦 早川
悠太 森谷
Yuta Moriya
悠太 森谷
準也 後藤
Junya Goto
準也 後藤
荒井　康行
Yasuyuki Arai
康行 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016184174A publication Critical patent/JP2016184174A/ja
Application granted granted Critical
Publication of JP6261655B2 publication Critical patent/JP6261655B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Inorganic Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

【課題】信頼性の高い半導体装置を提供する。
【解決手段】第１の基板上に駆動回路及び画素部を有し、第１の基板と１つのシール材で固定された第２の基板を有し、駆動回路は第１のトランジスタを有し、画素部は第２のトランジスタを有し、第１のトランジスタ及び第２のトランジスタはそれぞれ酸化物半導体層を有し、シール材は、駆動回路部及び画素部を囲み、閉じられた１つのパターン形状を有し、駆動回路は、シール材、第１の基板、及び第２の基板で囲まれる第１の閉空間に設けられ、画素部は、シール材、第１の基板、及び第２の基板で囲まれる第２の閉空間に設けられ、第１の閉空間は減圧状態である、或いは第１の閉空間には乾燥空気が充填され、第２の閉空間には液晶材料が充填されている半導体装置。
【選択図】図１

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、ガラス基板等の絶縁性表面を有する基板上に形成された、厚さ数ｎｍ〜数百ｎｍ程
度の半導体薄膜により構成されるトランジスタが注目されている。トランジスタは、ＩＣ
（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）及び電気光学装置を始めとした電子デバイス
に広く応用されている。トランジスタは、特に液晶表示装置等に代表される、画像表示装
置のスイッチング素子として開発が急がれている。
また、半導体特性を示す金属酸化物（以下「酸化物半導体」ともいう）をチャネル形成領
域とするトランジスタが既に知られている。
トランジスタは、チャネル形成領域がゲート電極より下層に設けられるトップゲート型と
、チャネル形成領域がゲート電極より上層に設けられるボトムゲート型に大別される。こ
れらのトランジスタは、少なくとも５枚のフォトマスクにより作製されることが一般的で
ある。
また、信頼性を向上するため、シール部でセンサ部を二重に密閉する液晶表示装置が特許
文献１に記載されている。
特開平１１−８４４２４号公報
本発明の一態様は、トランジスタの作製に用いるフォトリソグラフィ工程を従来よりも少
なくし、且つ、信頼性の高い半導体装置を提供することを課題の一とする。
酸化物半導体層をチャネル形成領域とするトランジスタ（以下「酸化物半導体トランジス
タ」という）は、雰囲気の影響を受けることがあり、例えば、高温高湿の雰囲気であると
、特性変動を引き起こす恐れがある。
特に酸化物半導体トランジスタの酸化物半導体層が十分に保護膜で覆われていない場合、
特性変動が生じやすい。
フォトリソグラフィ工程を従来よりも少なくしようとすると、酸化物半導体層をエッチン
グする工程を省略せざるを得ない。酸化物半導体層をエッチングする工程を省略すると、
酸化物半導体層を十分に保護膜で覆うことができなくなる。これにより、酸化物半導体層
に水分が混入し、特性変動を引き起こす恐れがある。
開示される発明の一様態では、酸化物半導体層をチャネル形成領域とするトランジスタ、
及び当該トランジスタにより形成される回路を、閉じたパターン形状を有するシール材で
囲む。当該トランジスタ又は回路が形成される第１の基板、当該シール材、当該第１の基
板と当該シール材で固定された第２の基板との間に、閉空間を形成する。当該閉空間を減
圧状態、或いは当該閉空間に乾燥空気を充填することにより、安定した電気特性を有する
トランジスタ、及びそのようなトランジスタを有する回路を得ることが可能である。さら
に、そのような回路を用いて半導体装置を作製すると、信頼性の高い半導体装置を得るこ
とができる。
開示される発明の一様態は、第１の基板上に酸化物半導体層を有するトランジスタを含む
回路と、当該第１の基板とシール材で固定された第２の基板とを有し、当該シール材、当
該第１の基板、及び当該第２の基板で囲まれる閉空間は、減圧状態、或いは乾燥空気を充
填することを特徴とする半導体装置に関する。
開示される発明の一様態において、当該シール材は、少なくとも当該トランジスタを囲み
、閉じられたパターン形状を有することを特徴とする半導体装置に関する。
開示される発明の一様態は、第１の基板上に酸化物半導体層を有するトランジスタを含む
駆動回路及び画素部と、当該第１の基板と第１のシール材及び第２のシール材で固定され
た第２の基板とを有し、当該駆動回路のトランジスタは、当該第１のシール材で囲まれ、
当該画素部のトランジスタは、当該第２のシール材で囲まれ、当該第１のシール材、当該
第１の基板、及び当該第２の基板で囲まれる第１の閉空間と、当該第２のシール材、当該
第１の基板、及び当該第２の基板で囲まれる第２の閉空間と、当該第１の閉空間は減圧状
態、或いは乾燥空気を充填し、当該第２の閉空間には液晶材料が充填されていることを特
徴とする半導体装置に関する。
開示される発明の一様態において、当該第２の基板はガラス基板であることを特徴とする
半導体装置に関する。
開示される発明の一様態において、当該第１の基板は半導体基板、またはガラス基板であ
ることを特徴とする半導体装置に関する。
開示される発明の一様態において、当該酸化物半導体層は、Ｉｎ、Ｇａ、Ｚｎの少なくと
も一を含むことを特徴とする半導体装置に関する。
開示される発明の一様態において、当該第１のシール及び当該第２のシールは、閉じられ
たパターン形状を有することを特徴とする半導体装置に関する。
開示される発明の一態様により、トランジスタの作製に用いるフォトリソグラフィ工程を
従来よりも少なくし、且つ、信頼性の高い半導体装置を提供することができる。
本発明の一態様を示す上面図及び断面図。 本発明の一態様を示す上面図。 本発明の一態様を示す断面図。 本発明の一態様を示す断面図。 本発明の一態様を示す断面図。 本発明の一態様を示す上面図及び断面図。 本発明の一態様を示す回路図。 本発明の一態様を説明する図。 本発明の一態様を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
本実施の形態の半導体装置の上面図及び断面図を、それぞれ図１（Ａ）及び図１（Ｂ）に
示す。
図１（Ａ）は、画素部３０２及び液晶層３０５を、第１の基板３０１と第２の基板３０３
との間にシール材３０４によって封止したパネルの平面図であり、図１（Ｂ）は、図１（
Ａ）のＸ−Ｘ’における断面図に相当する。
図１（Ａ）及び図１（Ｂ）に示す半導体装置は、第１の基板３０１、第２の基板３０３、
第１の基板３０１と第２の基板３０３との間のシール材３０４、端子電極３１０、ＦＰＣ
（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）３０６を有している。また第１
の基板３０１上には、画素部３０２、駆動回路３０８、及び駆動回路３０９を有している
。駆動回路３０８及び駆動回路３０９はそれぞれ、酸化物半導体トランジスタによって形
成されている。さらに画素部３０２のスイッチング素子も酸化物半導体トランジスタによ
って形成されていてもよい。例えば、駆動回路３０８はゲート側の駆動回路であり、駆動
回路３０９はソース側の駆動回路である。なお、酸化物半導体トランジスタで構成するた
め、Ｎ型のトランジスタのみを駆動回路３０８及び駆動回路３０９に用いる。
上記シール材３０４は、第１の基板３０１上に設けられた画素部３０２、駆動回路３０８
、及び駆動回路３０９それぞれを囲み、閉じられたパターン形状を有している。また第２
の基板３０３は、第１の基板３０１とシール材３０４によって固定されている。
駆動回路３０８、第１の基板３０１、第２の基板３０３、及びシール材３０４によって囲
まれる閉空間、並びに駆動回路３０９、第１の基板３０１、第２の基板３０３、及びシー
ル材３０４によって囲まれる閉空間は減圧状態とする、又は乾燥空気が充填される。
駆動回路３０８及び駆動回路３０９それぞれを囲み、閉じた形状を有するシール材３０４
を形成し、上記複数の閉空間を減圧状態にする又は乾燥空気を充填することによって、駆
動回路３０８及び駆動回路３０９に含まれる酸化物半導体トランジスタの酸化物半導体層
に水分が混入するのを防ぎ、安定した電気特性を有する酸化物半導体トランジスタを得る
ことができる。なお、図１（Ａ）のシール材の配置に限定されず、閉じた形状を有するシ
ール材で駆動回路３０８と駆動回路３０９を両方囲み形成される１つの閉空間を、減圧状
態にする又は乾燥空気を充填してもよい。また、閉じた形状を有する第１のシール材で駆
動回路３０８を囲み形成される第１の閉空間と、閉じた形状を有する第２のシール材で駆
動回路３０９を囲み形成される第２の閉空間を、減圧状態にする又は乾燥空気を充填して
もよい。この場合、第３のシール材で画素部３０２を囲み形成される第３の閉空間には、
液晶材料が充填される。
駆動回路３０８及び駆動回路３０９を形成する複数の酸化物半導体トランジスタが、安定
した電気特性を有していると、そのような駆動回路を有する半導体装置全体の信頼性を向
上させることが可能である。具体的には、駆動回路の酸化物半導体トランジスタの酸化物
半導体層に水分が混入することを防ぐことにより、駆動回路の劣化や異常動作を抑制する
ことができ、信頼性の高い表示装置を提供することができる。
なお、駆動回路３０８及び駆動回路３０９に酸化物トランジスタ以外の素子、例えば、ダ
イオードやキャパシタ等を設けてもよい。この場合、少なくとも酸化物半導体トランジス
タ、或いは駆動回路全体を１つ又は複数のシール材で囲み、水分を混入させないことが重
要である。
画素部３０２、第１の基板３０１、第２の基板３０３、及びシール材３０４によって囲ま
れる閉空間には、液晶層３０５が封止されている。
また、第１の基板３０１上のシール材３０４によって囲まれている領域より外側の領域に
、端子電極３１０を有している。端子電極３１０は、異方性導電膜３０７を介してＦＰＣ
３０６に接続されている。ＦＰＣ３０６は、外部からの信号や電位を伝達する役目を担う
。
なお、別途異なる基板に作製された駆動回路の接続方法は、特に限定されるものではなく
、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、ＴＣＰ（Ｔａ
ｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａ
ｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。
図７（Ａ）に、液晶表示装置に用いる半導体装置１００の構成の一例を説明する。半導体
装置１００は、基板１０１上に画素領域１０２と、ｍ個（ｍは１以上の整数）の端子１０
５及び端子１０７を有する端子部１０３と、ｎ個（ｎは１以上の整数）の端子１０６を有
する端子部１０４を有している。また、半導体装置１００は、端子部１０３に電気的に接
続するｍ本の配線２１２と、端子部１０４に電気的に接続するｎ本の配線２１６と、配線
２０３を有している。また、画素領域１０２は、縦ｍ個（行）×横ｎ個（列）のマトリク
ス状に配置された複数の画素１１０を有している。ｉ行ｊ列の画素１１０（ｉ、ｊ）（ｉ
は１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、配線２１２−ｉ、配線２１６−ｊ
にそれぞれ電気的に接続されている。また、各画素は、容量電極または容量配線として機
能する配線２０３と接続され、配線２０３は端子１０７と電気的に接続されている。また
、配線２１２−ｉは端子１０５−ｉと電気的に接続され、配線２１６−ｊは端子１０６−
ｊと電気的に接続されている。
端子部１０３及び端子部１０４は外部入力端子であり、外部に設けられた制御回路とＦＰ
Ｃ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等を用いて接続される。外部
に設けられた制御回路から供給される信号は、端子部１０３及び端子部１０４を介して半
導体装置１００に入力される。図７（Ａ）では、端子部１０３を画素領域１０２の左右外
側に形成し、２カ所から信号を入力する構成を示している。また、端子部１０４を画素領
域１０２の上下外側に形成し、２カ所から信号を入力する構成を示している。２カ所から
信号を入力することにより、信号の供給能力が高まるため、半導体装置１００の高速動作
が容易となる。また、半導体装置１００の大型化や高精細化に伴う配線抵抗の増大による
信号遅延の影響を軽減することができる。また、半導体装置１００に冗長性を持たせるこ
とが可能となるため、半導体装置１００の信頼性を向上させることができる。なお、図７
（Ａ）では端子部１０３及び端子部１０４をそれぞれ２カ所設ける構成としているが、そ
れぞれ１カ所設ける構成としても構わない。
図７（Ｂ）は、画素１１０の回路構成を示している。画素１１０は、トランジスタ１１１
と、液晶素子１１２と、容量素子１１３を有している。トランジスタ１１１のゲート電極
は配線２１２−ｉに電気的に接続され、トランジスタ１１１のソース電極またはドレイン
電極の一方は配線２１６−ｊに電気的に接続されている。また、トランジスタ１１１のソ
ース電極またはドレイン電極の他方は、液晶素子１１２の一方の電極と、容量素子１１３
の一方の電極に電気的に接続されている。液晶素子１１２の他方の電極は、電極１１４に
電気的に接続されている。電極１１４の電位は、０Ｖや、ＧＮＤや、共通電位などの固定
電位としておけばよい。容量素子１１３の他方の電極は、配線２０３に電気的に接続され
ている。
トランジスタ１１１は、液晶素子１１２に配線２１６から供給される画像信号を入力させ
るか否かを選択する機能を有する。配線２１２−ｉにトランジスタ１１１をオン状態とす
る信号が供給されると、トランジスタ１１１を介して配線２１６−ｊの画像信号が液晶素
子１１２に供給される。液晶素子１１２は、供給される画像信号（電位）に応じて、光の
透過率が制御される。容量素子１１３は、液晶素子１１２に供給された電位を保持するた
めの保持容量（Ｃｓ容量ともいう）としての機能を有する。容量素子１１３は、必ずしも
設ける必要はないが、容量素子１１３を設けることにより、トランジスタ１１１がオフ状
態の時にソース電極とドレイン電極間に流れる電流（オフ電流）に起因する、液晶素子１
１２に与えられた電位の変動を抑制することができる。
上述のトランジスタ１１１のチャネル領域が形成される半導体層の材料に、酸化物半導体
を用いることができる。酸化物半導体は、エネルギーギャップが３．０〜３．５ｅＶ以上
と大きく、可視光に対する透過率が大きい。また、酸化物半導体を適切な条件で加工して
得られたトランジスタにおいては、オフ電流を使用時の温度条件下（例えば、２５℃）に
おいて、１００ｚＡ（１×１０−１９Ａ）以下、もしくは１０ｚＡ（１×１０−２０Ａ）
以下、さらには１ｚＡ（１×１０−２１Ａ）以下とすることができる。このため、容量素
子１１３を設けなくても液晶素子１１２に印加された電位の保持が可能となる。また、消
費電力の小さい液晶表示装置を実現することができるため、トランジスタ１１１のチャネ
ル領域が形成される半導体層として酸化物半導体層を用いることが好ましい。
またトランジスタ１１１のチャネル領域として、酸化物半導体層の他に、単結晶半導体層
、多結晶半導体層、微結晶半導体層、非晶質半導体層等を用いてもよい。半導体材料とし
ては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、または
ガリウムヒ素等を挙げることができる。なお、本実施の形態で説明する表示装置は、画素
領域内に半導体層が残る構成であるため、上記半導体を用いた表示装置を透過型の表示装
置として用いる場合は、半導体層を極力薄くするなどして、可視光の透過率を高めること
が好ましい。
図２は画素部３０２に設けられる画素１１０の平面構成を示す上面図であり、図３は、画
素１１０の積層構成を示す断面図である。なお、図２におけるＡ１−Ａ２、Ｂ１−Ｂ２、
Ｃ１−Ｃ２、Ｄ１−Ｄ２の鎖線は、図３（Ａ）乃至図３（Ｄ）における断面Ａ１−Ａ２、
断面Ｂ１−Ｂ２、断面Ｃ１−Ｃ２、断面Ｄ１−Ｄ２に相当する。
本実施の形態に示すトランジスタ１１１は、ドレイン電極２０６ｂを、Ｕ字型（Ｃ字型、
コの字型、または馬蹄型）のソース電極２０６ａで囲む形状としている。このような形状
とすることで、トランジスタの面積が小さくても、十分なチャネル幅を確保することが可
能となり、トランジスタの導通時に流れる電流（オン電流ともいう）の量を増やすことが
可能となる。
また、画素電極２１０と電気的に接続するドレイン電極２０６ｂと、ゲート電極２０２の
間に生じる寄生容量が大きいと、フィードスルーの影響を受けやすくなるため、液晶素子
１１２に供給された電位が正確に保持できず、表示品位が低下する要因となる。本実施の
形態に示すように、ソース電極２０６ａをＵ字型としてドレイン電極２０６ｂを囲む形状
とすることで、十分なチャネル幅を確保しつつ、ドレイン電極２０６ｂとゲート電極２０
２間に生じる寄生容量を小さくすることができるため、液晶表示装置の表示品位を向上さ
せることができる。
配線２０３は、容量電極または容量配線として機能する。本実施の形態では、配線２０３
とドレイン電極２０６ｂを重畳させて容量素子１１３を形成している。
また、本実施の形態で説明する半導体装置は、工程簡略化のため島状半導体層を形成する
ためのフォトリソグラフィ工程やエッチング工程を行わないため、画素領域の全てに半導
体層２０５が残る構成となる。その結果、配線２１２−ｉがゲート電極として機能し、配
線２１６−ｊがソース電極またはドレイン電極の一方として機能し、配線２１６−ｊ＋１
がソース電極またはドレイン電極の他方として機能する第１の寄生トランジスタが生じる
。
また、配線２０３がゲート電極として機能し、配線２１６−ｊがソース電極またはドレイ
ン電極の一方として機能し、配線２１６−ｊ＋１がソース電極またはドレイン電極の他方
として機能する第２の寄生トランジスタが生じる。
また、画素電極２１０がゲート電極として機能し、絶縁層２０７がゲート絶縁層として機
能し、配線２１６−ｊがソース電極またはドレイン電極の一方として機能し、配線２１６
−ｊ＋１がソース電極またはドレイン電極の他方として機能する第３の寄生トランジスタ
が生じる。
第１の寄生トランジスタは、配線２１２−ｉにトランジスタ１１１をオン状態とする電位
が供給されると、第１の寄生トランジスタもオン状態となり、配線２１６−ｊと配線２１
６−ｊ＋１が電気的に接続されることとなる。第１の寄生トランジスタにより配線２１６
−ｊと配線２１６−ｊ＋１が電気的に接続されると、双方の画像信号が干渉し、正確な画
像信号を液晶素子１１２に供給することが困難となる。
また、第２の寄生トランジスタがＮ型のトランジスタとして機能する場合、配線２０３に
供給された電位よりも、配線２１６−ｊまたは配線２１６−ｊ＋１の電位が低くなり、そ
の電位差の絶対値が第２の寄生トランジスタのしきい値よりも大きくなると、画素電極２
１０の下に位置する半導体層２０５にチャネルが形成され、第２の寄生トランジスタがオ
ン状態となる。
第２の寄生トランジスタがオン状態となると、配線２１６−ｊと配線２１６−ｊ＋１が電
気的に接続されることとなる。第２の寄生トランジスタにより配線２１６−ｊと配線２１
６−ｊ＋１が電気的に接続されると、双方の画像信号が干渉し、正確な画像信号を液晶素
子１１２に供給することが困難となる。
また、第３の寄生トランジスタがＮ型のトランジスタとして機能する場合、画素電極２１
０に供給された、または保持された電位よりも、配線２１６−ｊまたは配線２１６−ｊ＋
１の電位が低くなり、その電位差の絶対値が第３の寄生トランジスタのしきい値よりも大
きくなると、画素電極２１０の下に位置する半導体層２０５にチャネルが形成され、第３
の寄生トランジスタがオン状態となる。
第３の寄生トランジスタがオン状態となると、配線２１６−ｊと配線２１６−ｊ＋１が電
気的に接続されることとなる。第３の寄生トランジスタにより配線２１６−ｊと配線２１
６−ｊ＋１が電気的に接続されると、双方の画像信号が干渉し、正確な画像信号を液晶素
子１１２に供給することが困難となる。また、画素の開口率を大きくするなどの理由によ
り、画素電極２１０を配線２１６−ｊや配線２１６−ｊ＋１に近づけると、第３の寄生ト
ランジスタの影響がより強くなる。
そこで、本実施の形態では、画素１１０に半導体層２０５が除去された溝部２３０を設け
、上述の寄生トランジスタが生じない構成とする。溝部２３０を、配線２１２−ｉの線幅
方向の両端部を越えて横切る様に設けることで、第１の寄生トランジスタの生成を防ぐこ
とができる。また、溝部２３０を、配線２０３の線幅方向の両端部を越えて横切る様に設
けることで、第２の寄生トランジスタの生成を防ぐことができる。なお、配線２１２−ｉ
上の溝部２３０もしくは、配線２０３上の溝部２３０は、それぞれ複数設けてもよい。
また、溝部２３０を配線２１６−ｊと画素電極２１０との間、または配線２１６−ｊ＋１
と画素電極２１０との間の少なくともどちらか一方に、配線２１６−ｊまたは配線２１６
−ｊ＋１が延在する方向と平行な方向に沿って、画素電極２１０の端部２３１及び端部２
３２を越えて形成する。これにより、第３の寄生トランジスタの生成を防ぐことができる
。なお、溝部２３０は、配線２１６−ｊまたは配線２１６−ｊ＋１と平行に設けられてい
る必要はなく、また、屈曲部または湾曲部を有していてもよい。
なお、図２では、配線２１２−ｉと配線２０３に挟まれた領域で溝部２３０が途切れてい
るが、配線２１２−ｉの線幅方向の端部を越えて設けられた溝部２３０を延伸し、配線２
０３の幅方向の端部を越えて設けられた溝部２３０と接続した構成としてもよい。
また、配線２０３上に溝部２３０を設けずに、配線２０３の電位を、配線２１６−ｊまた
は配線２１６−ｊ＋１に供給される電位よりも低い電位としておくことで、第２の寄生ト
ランジスタの生成を防ぐこともできる。ただし、この場合は、上記電位を配線２０３に供
給するための電源を別途設ける必要がある。
また、半導体層２０５が除去された溝部２３０の大きさに特に制限はないが、寄生トラン
ジスタの生成を確実に防ぐため、配線２１６−ｊまたは配線２１６−ｊ＋１が延在する方
向と直交する方向における、溝部２３０内の半導体層が除去された部分の距離は１μｍ以
上とすることが好ましく、２μｍ以上とするとさらに好ましい。
断面Ａ１−Ａ２は、トランジスタ１１１及び容量素子１１３の積層構造を示している。ト
ランジスタ１１１は、ボトムゲート構造のトランジスタである。断面Ｂ１−Ｂ２は、画素
電極２１０及び溝部２３０を含む、配線２１６−ｊから配線２１６−ｊ＋１までの積層構
造を示している。また、断面Ｃ１−Ｃ２は、配線２１６−ｊと、配線２１２−ｉの交差部
における積層構造を示している。また、断面Ｄ１−Ｄ２は、配線２１６−ｊ＋１と、配線
２１２−ｉの交差部と、溝部２３０の積層構造を示している。
図３（Ａ）に示す断面Ａ１−Ａ２において、基板２００上に下地層２０１が形成され、下
地層２０１上にゲート電極２０２及び配線２０３が形成されている。また、ゲート電極２
０２及び配線２０３上に、ゲート絶縁層２０４と半導体層２０５が形成されている。また
、半導体層２０５上にソース電極２０６ａ及びドレイン電極２０６ｂが形成されている。
また、半導体層２０５の一部に接し、ソース電極２０６ａ及びドレイン電極２０６ｂ上に
絶縁層２０７が形成されている。絶縁層２０７上には画素電極２１０が形成され、絶縁層
２０７に形成されたコンタクトホール２０８を介してドレイン電極２０６ｂに電気的に接
続されている。
配線２０３とドレイン電極２０６ｂが、ゲート絶縁層２０４と半導体層２０５を間に挟ん
で重なっている部分が容量素子１１３として機能する。ゲート絶縁層２０４と半導体層２
０５は誘電体層として機能する。配線２０３と画素電極２１０の間に形成される誘電体層
を多層構造とすることで、一つの誘電体層にピンホールが生じても、ピンホールは他の誘
電体層で被覆されるため、容量素子１１３を正常に機能させることができる。また、酸化
物半導体の比誘電率は１４乃至１６と大きいため、半導体層２０５に酸化物半導体を用い
ると、容量素子１１３の容量値を大きくすることが可能となる。
図３（Ｂ）に示す断面Ｂ１−Ｂ２において、基板２００上に下地層２０１が形成され、下
地層２０１上にゲート絶縁層２０４が形成され、ゲート絶縁層２０４上に半導体層２０５
が形成されている。半導体層２０５上に配線２１６−ｊ及び配線２１６−ｊ＋１が形成さ
れ、半導体層２０５と、配線２１６−ｊ及び配線２１６−ｊ＋１上に絶縁層２０７が形成
されている。また、絶縁層２０７上に画素電極２１０が形成されている。
配線２１６−ｊ＋１と画素電極２１０の間に、ゲート絶縁層２０４の一部、半導体層２０
５の一部、及び絶縁層２０７の一部が除去された溝部２３０が形成されている。溝部２３
０は、少なくともその底面において半導体層を有していない構成となっている。
図３（Ｃ）に示す断面Ｃ１−Ｃ２において、基板２００上に下地層２０１が形成され、下
地層２０１上に配線２１２−ｉが形成されている。また、配線２１２−ｉ上に、ゲート絶
縁層２０４と半導体層２０５が形成されている。また、半導体層２０５上に配線２１６−
ｊが形成され、配線２１６−ｊ上に絶縁層２０７が形成されている。
図３（Ｄ）に示す断面Ｄ１−Ｄ２において、基板２００上に下地層２０１が形成され、下
地層２０１上に配線２１２−ｉが形成されている。また、配線２１２−ｉ上に、ゲート絶
縁層２０４と半導体層２０５が形成されている。また、半導体層２０５上に配線２１６−
ｊ＋１が形成され、配線２１６−ｊ＋１上に絶縁層２０７が形成されている。また、ゲー
ト絶縁層２０４の一部、半導体層２０５の一部、及び絶縁層２０７の一部が除去された溝
部２３０が形成されている。
次に、端子１０５及び端子１０６の構成例について、図６（Ａ１）乃至図６（Ｂ２）を用
いて説明する。図６（Ａ１）及び図６（Ａ２）は、端子１０５の上面図及び断面図をそれ
ぞれ図示している。図６（Ａ１）におけるＪ１−Ｊ２の鎖線は、図６（Ａ２）における断
面Ｊ１−Ｊ２に相当する。また、図６（Ｂ１）及び図６（Ｂ２）は、端子１０６の上面図
及び断面図をそれぞれ図示している。図６（Ｂ１）におけるＫ１−Ｋ２の鎖線は、図６（
Ｂ２）における断面Ｋ１−Ｋ２に相当する。なお、断面Ｊ１−Ｊ２及び断面Ｋ１−Ｋ２に
おいて、Ｊ２及びＫ２は、基板端部に相当する。
断面Ｊ１−Ｊ２において、基板２００上に下地層２０１が形成され、下地層２０１上に配
線２１２が形成されている。また、配線２１２上に、ゲート絶縁層２０４、半導体層２０
５、及び絶縁層２０７が形成されている。絶縁層２０７上に電極２２１が形成され、電極
２２１は、ゲート絶縁層２０４、半導体層２０５、及び絶縁層２０７に形成されたコンタ
クトホール２１９を介して配線２１２に電気的に接続されている。
断面Ｋ１−Ｋ２において、基板２００上に、下地層２０１、ゲート絶縁層２０４、及び半
導体層２０５が形成されている。半導体層２０５上に配線２１６が形成され、配線２１６
上に絶縁層２０７が形成されている。絶縁層２０７上に電極２２２が形成され、電極２２
２は、絶縁層２０７に形成されたコンタクトホール２２０を介して配線２１６に電気的に
接続されている。
なお、端子１０７の構成も、端子１０５または端子１０６と同様の構成とすることができ
る。
また、画素領域１０２と端子部１０４はｎ本の配線２１６で接続されているが、画素領域
１０２から端子部１０４が有する端子１０６に至るまでの配線２１６の引き回しにおいて
、隣接する配線２１６同士が近い場合は、隣接する配線２１６の電位差によって、隣接す
る配線２１６間に存在する半導体層２０５中に寄生チャネルが形成され、隣接する配線２
１６同士が電気的に接続されてしまう恐れがある。
このような現象は、絶縁層を介して、画素領域１０２から端子部１０４までの領域全体、
もしくは、隣接する配線２１６の間に導電層を設け、該導電層の電位を半導体層２０５中
に寄生チャネルが形成されない電位としておくことで防ぐことができる。
例えば、半導体層２０５に酸化物半導体を用いる場合、多くの酸化物半導体はＮ型の半導
体となりやすいため、導電層の電位を配線２１６に供給される電位よりも低い電位として
おけばよい。
また、後述するコンタクトホール形成工程において、隣接する配線２１６間の半導体層２
０５を除去することでも、隣接する配線２１６同士の電気的な接続を防ぐことができる。
続いて、図２、図３（Ａ）乃至図３（Ｂ）、図６（Ａ１）乃至図６（Ｂ２）、図７（Ａ）
乃至図７（Ｂ）を用いて説明した液晶表示装置の画素部の作製方法について、図４（Ａ）
乃至図４（Ｃ）及び図５（Ａ）乃至図５（Ｃ）を用いて説明する。なお、図４（Ａ）乃至
図４（Ｃ）及び図５（Ａ）乃至図５（Ｃ）における断面Ａ１−Ａ２、断面Ｊ１−Ｊ２、及
び断面Ｋ１−Ｋ２は、図２、図３（Ａ）乃至図３（Ｂ）、図６（Ａ１）乃至図６（Ｂ２）
におけるＡ１−Ａ２、Ｊ１−Ｊ２、及びＫ１−Ｋ２の鎖線で示した部位の断面図である。
なお図１における駆動回路３０８及び駆動回路３０９に設けられるトランジスタの構成及
び作製工程は、図２、図３（Ａ）乃至図３（Ｄ）、図４（Ａ）乃至図４（Ｃ）、図５（Ａ
）乃至図５（Ｃ）、及び図７（Ａ）乃至図７（Ｂ）に示されるトランジスタ１１１と同様
である。そのため駆動回路３０８及び駆動回路３０９に設けられるトランジスタの構成及
び作製工程は、トランジスタ１１１の説明を援用すればよい。
まず、基板２００上に下地層２０１となる絶縁層を５０ｎｍ以上３００ｎｍ以下、好まし
くは１００ｎｍ以上２００ｎｍ以下の厚さで形成する。基板２００は、ガラス基板、セラ
ミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基
板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等
の金属の基板や半導体基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板とし
ては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノ
ケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基
板などを用いることができる。また、基板２００として、第３世代（５５０ｍｍ×６５０
ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第
４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１０
０ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７
０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４０
０ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３
４００ｍｍ）等のガラス基板を用いることができる。本実施の形態では、基板２００にア
ルミノホウケイ酸ガラスを用いる。
下地層２０１は、窒化アルミニウム、酸化窒化アルミニウム、窒化シリコン、酸化シリコ
ン、窒化酸化シリコンまたは酸化窒化シリコンから選ばれた一又は複数の絶縁層による積
層構造により形成することができ、基板２００からの不純物元素の拡散を防止する機能が
ある。なお、本明細書中において、窒化酸化珪素とは、その組成として、酸素よりも窒素
の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、
組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原子
％、水素が１０〜３０原子％の範囲で含まれるものをいう。下地層２０１は、スパッタリ
ング法、ＣＶＤ法、塗布法、印刷法等を適宜用いることができる。
本実施の形態では、下地層２０１として、窒化シリコンと酸化シリコンの積層を用いる。
具体的には、基板２００上に窒化シリコンを５０ｎｍの厚さで形成し、該窒化シリコン上
に酸化シリコンを１５０ｎｍの厚さで形成する。なお、下地層２０１中にリン（Ｐ）や硼
素（Ｂ）がドープされていても良い。
また、下地層２０１に、塩素、フッ素などのハロゲン元素を含ませることで、基板２００
からの不純物元素の拡散を防止する機能をさらに高めることができる。下地層２０１に含
ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得
られる濃度ピークにおいて、１×１０１５／ｃｍ３以上１×１０２０／ｃｍ３以下とすれ
ばよい。
また、下地層２０１として酸化ガリウムを用いてもよい。また、下地層２０１を酸化ガリ
ウムと上記絶縁層の積層構造としてもよい。酸化ガリウムは帯電しにくい材料であるため
、絶縁層のチャージアップによるしきい値電圧の変動を抑えることができる。
次に、下地層２０１上にスパッタリング法、真空蒸着法、またはメッキ法を用いて１００
ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さで導電層を形
成し、第１のフォトリソグラフィ工程により、レジストマスクを形成し、導電層を選択的
にエッチング除去し、ゲート電極２０２、配線２０３、配線２１２を形成する。
ゲート電極２０２、配線２０３、配線２１２を形成するための導電層は、モリブデン（Ｍ
ｏ）、チタン（Ｔｉ）、タングステン（Ｗ）タンタル（Ｔａ）、アルミニウム（Ａｌ）、
銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）等の金属材料又
はこれらを主成分とする合金材料を用いて、単層又は積層して形成することができる。
導電層は配線となるため、低抵抗材料であるＡｌやＣｕを用いるのが好ましい。ＡｌやＣ
ｕを用いることで、信号遅延を低減し、高画質化を実現することができる。なお、Ａｌは
耐熱性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しや
すい。Ａｌのマイグレーションを防ぐため、Ａｌに、Ｍｏ、Ｔｉ、Ｗなどの、Ａｌよりも
融点の高い金属材料を積層することが好ましい。また、導電層にＡｌを含む材料を用いる
場合には、以後の工程におけるプロセス最高温度を３８０℃以下とすることが好ましく、
３５０℃以下とするとよい。
また、導電層にＣｕを用いる場合も、マイグレーションによる不良やＣｕ元素の拡散を防
ぐため、Ｍｏ、Ｔｉ、Ｗなどの、Ｃｕよりも融点の高い金属材料を積層することが好まし
い。また、導電層にＣｕを含む材料を用いる場合には、以後の工程におけるプロセス最高
温度を４５０℃以下とすることが好ましい。
本実施の形態では、導電層として下地層２０１上に厚さ５ｎｍのＴｉ層を形成し、Ｔｉ層
上に厚さ２５０ｎｍのＣｕ層を形成する。その後、第１のフォトリソグラフィ工程により
導電層を選択的にエッチング除去し、ゲート電極２０２、配線２０３、配線２１２を形成
する（図４（Ａ）参照）。また、形成されたゲート電極２０２、配線２０３、配線２１２
の端部がテーパー形状であると、後に積層する絶縁層や導電層の被覆性が向上するため好
ましい。
なお、フォトリソグラフィ工程に用いるレジストマスクはインクジェット法で形成しても
よい。インクジェット法では、フォトマスクを使用しないため、更に製造コストを低減す
ることができる。また、レジストマスクはエッチング工程の後に剥離するものとし、各フ
ォトリソグラフィ工程における説明は省くこととする。また、特段の説明が無い限り、本
明細書で言うフォトリソグラフィ工程には、レジストマスクの形成工程と、導電層または
絶縁層のエッチング工程と、レジストマスクの剥離工程が含まれているものとする。
次いで、ゲート電極２０２、配線２０３、配線２１２上にゲート絶縁層２０４を５０ｎｍ
以上８００ｎｍ以下、好ましくは１００ｎｍ以上６００ｎｍ以下の厚さで形成する。ゲー
ト絶縁層２０４には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコ
ン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウ
ム、酸化タンタル、酸化ガリウム、酸化イットリウム、酸化ハフニウム、ハフニウムシリ
ケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が導入されたハフニウムシリケート
、窒素が導入されたハフニウムアルミネート等を用いることができ、プラズマＣＶＤ法や
スパッタリング法等で形成することができる。また、ゲート絶縁層２０４は単層に限らず
異なる層の積層でも良い。例えば、１層目のゲート絶縁層としてプラズマＣＶＤ法により
窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、１層目のゲート絶縁層の上に２層目の
ゲート絶縁層として酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、ゲート絶縁層２
０４としても良い。
ゲート絶縁層２０４の形成は、スパッタリング法やプラズマＣＶＤ法などの他、μ波（例
えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法などの成膜方法を適用する
ことができる。
本実施の形態では、ゲート絶縁層２０４として、窒化シリコンと酸化シリコンの積層を用
いる。具体的には、下地層２０１、ゲート電極２０２、配線２０３、配線２１２上に窒化
シリコンを５０ｎｍの厚さで形成し、該窒化シリコン上に酸化シリコンを１００ｎｍの厚
さで形成する。
また、ゲート絶縁層２０４は保護層としても機能する。Ｃｕを含むゲート電極２０２を、
窒化シリコンを含む絶縁層で覆う構成とすることで、ゲート電極２０２からのＣｕ拡散を
防ぐことができる。
また、ゲート絶縁層２０４には、この後形成する半導体層に酸化物半導体を用いる場合に
は、酸化物半導体と同種の成分を含む絶縁材料を用いてもよい。ゲート絶縁層２０４を異
なる層の積層とする場合には、酸化物半導体に接する層を酸化物半導体と同種の成分を含
む絶縁材料とすればよい。このような材料は酸化物半導体との相性が良く、これをゲート
絶縁層２０４に用いることで、酸化物半導体との界面の状態を良好に保つことができるか
らである。ここで、「酸化物半導体と同種の成分」とは、酸化物半導体の構成元素から選
択される一または複数の元素を意味する。例えば、酸化物半導体がＩｎ−Ｇａ−Ｚｎ系の
酸化物半導体材料によって構成される場合、同種の成分を含む絶縁材料としては酸化ガリ
ウムなどがある。
また、ゲート絶縁層２０４を積層構造とする場合には、酸化物半導体と同種の成分を含む
絶縁材料でなる膜と、該膜の成分材料とは異なる材料を含む膜との積層構造としても良い
。
また、酸化物半導体層に水素、水酸基及び水分がなるべく含まれないようにするために、
酸化物半導体層の成膜の前処理として、スパッタリング装置の予備加熱室で基板２００を
予備加熱し、基板２００やゲート絶縁層２０４に吸着した水素、水分などの不純物を脱離
し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ま
しい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、ゲート
絶縁層２０４の成膜前に、ゲート電極２０２、配線２０３、及び配線２１２まで形成した
基板２００にも同様に行ってもよい。
半導体層２０５に用いる酸化物半導体層としては、四元系金属の酸化物であるＩｎ−Ｓｎ
−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化
物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ
−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や
、Ｉｎ−Ｇａ−Ｏ系の材料、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−
Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含ま
せてもよい。
酸化物半導体層は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、
及びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、こ
の後行う脱水化または脱水素化は有効である。
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリ
ウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その化学量論比
は問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または
複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧ
ａ及びＣｏなどがある。
本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用
いてスパッタリング法により３０ｎｍの厚さで形成する。また、酸化物半導体層は、希ガ
ス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下に
おいてスパッタリング法により形成することができる（図４（Ｂ）参照）。
酸化物半導体層をスパッタリング法で作製するためのターゲットとしては、例えば、組成
比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の金属酸化物タ
ーゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ層を成膜する。また、このターゲットの材料及び
組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比
］の金属酸化物ターゲットを用いてもよい。
また、金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上
９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜し
た酸化物半導体層を緻密な膜とすることができる。
酸化物半導体層を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物など
の不純物が除去された高純度ガスを用いることが好ましい。
酸化物半導体層の成膜は、減圧状態に保持された成膜室内に基板を保持し、基板温度を１
００℃以上６００℃以下好ましくは３００℃以上５００℃以下として行う。なお、第１の
フォトリソグラフィ工程により形成された配線層にＡｌが用いられている場合は、基板温
度を３８０℃以下、好ましくは３５０℃以下とし、また、第１のフォトリソグラフィ工程
により形成された配線層にＣｕが用いられている場合は、基板温度を４５０℃以下とする
。
基板を加熱しながら成膜することにより、成膜した酸化物半導体層に含まれる水素、水分
、水素化物、または水酸化物などの不純物濃度を低減することができる。また、スパッタ
リングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分
が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体層を成膜する
。
成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ
、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手
段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライ
オポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含
む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で
成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）が軽減でき、膜厚分布も均一となるために好ましい。
また、酸化物半導体層中のナトリウム（Ｎａ）、リチウム（Ｌｉ）、カリウム（Ｋ）など
のアルカリ金属の濃度は、Ｎａは５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃ
ｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下、Ｌｉは５×１０１５ｃｍ−３
以下、好ましくは１×１０１５ｃｍ−３以下、Ｋは５×１０１５ｃｍ−３以下、好ましく
は１×１０１５ｃｍ−３以下とすることが好ましい。
酸化物半導体は不純物に対して鈍感であり、酸化物半導体中にはかなりの金属不純物が含
まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソー
ダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導
体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．
６２１−６３３）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体
を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成
する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化
物半導体層に接する絶縁層が酸化物である場合、当該絶縁層中に拡散してＮａ＋となる。
また、Ｎａは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を
分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向
にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化
が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジス
タの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素の濃度が十分に低い場合
において顕著に現れる。したがって、酸化物半導体中の水素の濃度が５×１０１９ｃｍ−
３以下、特に５×１０１８ｃｍ−３以下である場合には、酸化物半導体中のアルカリ金属
の濃度を上記の値にすることが強く求められる。
次いで、第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層中の過剰な
水素（水や水酸基を含む）を除去（脱水化または脱水素化）した後、酸素を供給して酸化
物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。ま
た、酸化物半導体層と、該酸化物半導体層が接する絶縁層との界面に生じた欠陥を低減す
ることができる。
第１の加熱処理は、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰
囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の
露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好まし
くは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、２５０℃以上７５０
℃以下、または４００℃以上基板の歪み点未満の温度で行う。ただし、第１のフォトリソ
グラフィ工程により形成された配線層にＡｌが用いられている場合は、加熱処理の温度を
３８０℃以下、好ましくは３５０℃以下とし、また、第１のフォトリソグラフィ工程によ
り形成された配線層にＣｕが用いられている場合は、加熱処理の温度を４５０℃以下とす
る。本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体
層に対して窒素雰囲気下で４５０℃、１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスに
は、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しな
い不活性ガスが用いられる。
例えば、第１の加熱処理として、高温に加熱した不活性ガス中に基板を移動させて入れ、
数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行
ってもよい。
加熱処理を、窒素または希ガスなどの不活性ガス、酸素、超乾燥エアのガス雰囲気下で行
なう場合は、これらの雰囲気に水、水素などが含まれないことが好ましい。また、加熱処
理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好
ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下）とすることが好ましい。
このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠
乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体では、キャリア
濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望まし
くは１．４５×１０１０／ｃｍ３未満となる。例えば、室温（２５℃）でのオフ電流（こ
こでは、単位チャネル幅（１μｍ）あたりの値）は、１００ｚＡ／μｍ（１ｚＡ（ゼプト
アンペア）は１×１０−２１Ａ）以下、望ましくは、１０ｚＡ／μｍ以下となる。また、
８５℃では、１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、望ましくは１０ｚＡ／
μｍ（１×１０−２０Ａ／μｍ）以下となる。このように、Ｉ型化（真性化）または実質
的にＩ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジス
タ１１１を得ることができる。
また、高純度化された酸化物半導体を有するトランジスタは、しきい値電圧やオン電流な
どの電気的特性に温度依存性がほとんど見られない。また、光劣化によるトランジスタ特
性の変動も少ない。
このように、高純度化され、十分な酸素の供給により電気的にＩ型（真性）化した酸化物
半導体を有するトランジスタは、電気的特性変動が抑制されており、電気的に安定である
。よって安定した電気的特性を有する酸化物半導体を用いた信頼性の高い液晶表示装置を
提供することができる。
次いで、半導体層２０５上に、ソース電極２０６ａ、ドレイン電極２０６ｂ、及び配線２
１６となる導電層を形成する。ソース電極２０６ａ、ドレイン電極２０６ｂ、及び配線２
１６に用いる導電層は、ゲート電極２０２と同様の材料及び方法で形成することができる
。また、ソース電極２０６ａ、ドレイン電極２０６ｂ、及び配線２１６に用いる導電層と
して、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウ
ム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化ス
ズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３
―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることが
できる。
本実施の形態では、導電層として半導体層２０５上に厚さ５ｎｍのＴｉ層を形成し、Ｔｉ
層上に厚さ２５０ｎｍのＣｕ層を形成する。その後、第２のフォトリソグラフィ工程によ
り、レジストマスクを形成し、導電層を選択的にエッチング除去し、ソース電極２０６ａ
、ドレイン電極２０６ｂ、及び配線２１６を形成する（図４（Ｃ）参照）。
次いで、ソース電極２０６ａ、ドレイン電極２０６ｂ、及び配線２１６上に絶縁層２０７
を形成する（図５（Ａ）参照）。絶縁層２０７は、ゲート絶縁層２０４または下地層２０
１と同様の材料及び方法で形成することができる。なお、水素や水などが混入しにくいと
いう点では、スパッタリング法による形成が好適である。絶縁層２０７に水素が含まれる
と、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き
抜きが生じ、酸化物半導体層が低抵抗化（Ｎ型化）する恐れがある。従って、絶縁層２０
７は、水素及び水素を含む不純物が含まれない手段を用いて成膜することが重要である。
絶縁層２０７としては、代表的には酸化シリコン、酸化窒化シリコン、酸化ハフニウム、
酸化アルミニウム、酸化ガリウムなどの無機絶縁材料を用いることができる。酸化ガリウ
ムは帯電しにくい材料であるため、絶縁層のチャージアップによるしきい値電圧の変動を
抑えることができる。なお、半導体層２０５に酸化物半導体を用いる場合、絶縁層２０７
として、または、絶縁層２０７と積層して、酸化物半導体と同種の成分を含む金属酸化物
層を形成してもよい。
本実施の形態では、絶縁層２０７として膜厚２００ｎｍの酸化シリコンをスパッタリング
法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施
の形態では１００℃とする。酸化シリコン層のスパッタリング法による成膜は、希ガス（
代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下にお
いて行うことができる。また、ターゲットには、酸化シリコンまたはシリコンを用いるこ
とができる。例えば、シリコンをターゲットに用いて、酸素を含む雰囲気下でスパッタを
行うと酸化シリコンを形成することができる。
絶縁層２０７の成膜時における成膜室内の残留水分を除去するためには、吸着型の真空ポ
ンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した
成膜室で成膜した絶縁層２０７は、絶縁層２０７中に含まれる不純物の濃度を低減するこ
とができる。また、絶縁層２０７の成膜室内の残留水分を除去するための排気手段として
は、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
絶縁層２０７を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの
不純物が除去された高純度ガスを用いることが好ましい。
次いで、減圧雰囲気下、不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア雰囲
気下で第２の加熱処理（好ましくは２００℃以上６００℃以下、例えば２５０℃以上５５
０℃以下）を行ってもよい。ただし、第１のフォトリソグラフィ工程、または第２のフォ
トリソグラフィ工程により形成された配線層にＡｌが用いられている場合は、加熱処理の
温度を３８０℃以下、好ましくは３５０℃以下とし、また、上記配線層にＣｕが用いられ
ている場合は、加熱処理の温度を４５０℃以下とする。例えば、窒素雰囲気下で４５０℃
、１時間の第２の加熱処理を行ってもよい。第２の加熱処理を行うと、酸化物半導体層の
一部（チャネル形成領域）が絶縁層２０７と接した状態で昇温され、酸素を含む絶縁層２
０７から酸素を半導体層２０５へ供給することができる。なお、上記雰囲気に水、水素な
どが含まれないことが好ましい。
次いで、第３のフォトリソグラフィ工程により、レジストマスクを形成し、ドレイン電極
２０６ｂ上の絶縁層２０７の一部を選択的に除去し、コンタクトホール２０８を形成する
。また、断面Ｋ１−Ｋ２断面における配線２１６上の絶縁層２０７の一部を選択的に除去
し、コンタクトホール２２０を形成する。また、断面Ｊ１−Ｊ２断面における配線２１２
上では、絶縁層２０７、半導体層２０５、及びゲート絶縁層２０４の一部を選択的に除去
し、コンタクトホール２１９を形成する。（図５（Ｂ）参照）。なお、図示していないが
、本フォトリソグラフィ工程において、溝部２３０もコンタクトホール２１９と同様に形
成する。このため、溝部２３０の側面は、絶縁層２０７、半導体層２０５、及びゲート絶
縁層２０４が露出している。
絶縁層２０７、半導体層２０５、及びゲート絶縁層２０４のエッチングは、ドライエッチ
ングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いる
エッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化
硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）を用いる
ことができる。
ドライエッチングとしては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉ
ｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結
合型プラズマ）エッチング法を用いることができる。また、下地層２０１は基板２００か
らの不純物元素の拡散を防止する機能を有するため、上記エッチングに際して、下地層２
０１が極力エッチングされることのないように、エッチング条件を調整することが好まし
い。
一般に、半導体層のエッチングとコンタクトホールの形成は、異なるフォトリソグラフィ
工程及びエッチング工程により別々に実施されるが、本実施の形態に示す作製工程によれ
ば、一回のフォトリソグラフィ工程とエッチング工程により、同時に実施することが可能
となる。よって、フォトマスクの削減のみならず、フォトリソグラフィ工程そのものを削
減することができ、その後のエッチング工程も削減することができる。すなわち、少ない
フォトリソグラフィ工程により、低コストで、生産性よく液晶表示装置を作製することが
できる。
また、本実施の形態に示す作製工程によれば、酸化物半導体層にフォトレジストが直接形
成されることがない。また、酸化物半導体層のチャネル形成領域が絶縁層２０７で保護さ
れているため、その後のフォトレジストの剥離洗浄工程においても、酸化物半導体層のチ
ャネル形成領域に水分が付着することがないため、トランジスタ１１１の特性バラツキが
低減され、信頼性が向上する。
次いで、絶縁層２０７上に、スパッタリング法、真空蒸着法などを用いて、画素電極２１
０、電極２２１、及び電極２２２となる透光性を有する導電層（透明導電層ともいう）を
３０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の厚さで形成する
（図５（Ｃ）参照）。
透光性を有する導電層としては、酸化タングステンを含むインジウム酸化物、酸化タング
ステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを
含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜
鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を
用いることができる。また、１枚乃至１０枚のグラフェンシート（グラファイトの１層分
）よりなる材料を用いてもよい。
また、本実施の形態では透過型の液晶表示装置の画素部の作製方法について例示したが、
透過型に限らず、反射型や半透過型の液晶表示装置の画素部にも適用することができる。
反射型の液晶表示装置の画素部を得る場合は、画素電極として光反射率の高い導電層（反
射導電層ともいう）、例えば、アルミニウム、チタン、銀、ロジウム、ニッケルなどの可
視光の反射率が高い金属、或いは、これら金属の少なくとも１つを含む合金、またはそれ
らの積層を用いればよい。半透過型の液晶表示装置の画素部を得る場合は、一つの画素電
極を、透明導電層と反射導電層とで形成し、透過部分と反射部分とを設ける。
本実施の形態では、透光性を有する導電層として厚さ８０ｎｍのＩＴＯ層を形成し、第４
のフォトリソグラフィ工程により、レジストマスクを形成し、透光性を有する導電層を選
択的にエッチングして、画素電極２１０、電極２２１、及び電極２２２を形成する。
画素電極２１０は、コンタクトホール２０８を介してドレイン電極２０６ｂに電気的に接
続される。また、電極２２１はコンタクトホール２１９を介して配線２１２に電気的に接
続される。また、電極２２２はコンタクトホール２２０を介して配線２１６に電気的に接
続される。
また、端子部１０３及び端子部１０４に形成されるコンタクトホール２１９及びコンタク
トホール２２０において、配線２１２及び配線２１６を露出した状態のままとせず、ＩＴ
Ｏなどの酸化物導電性材料で覆うことは重要である。配線２１２及び配線２１６は金属層
であるため、配線２１２及び配線２１６を露出した状態のままとすると、露出表面が酸化
され、ＦＰＣ等との接触抵抗が増大する。接触抵抗の増大は、外部から入力される信号の
遅延や波形のなまりを生じ、外部からの信号が正確に伝達されず、半導体装置の信頼性が
低下してしまう。配線２１２及び配線２１６の露出表面を、ＩＴＯなどの酸化物導電性材
料で覆うことにより、接触抵抗の増大を防ぎ、半導体装置の信頼性を向上させることがで
きる。
本実施の形態によれば、従来よりも少ないフォトリソグラフィ工程により半導体装置を作
製することが可能となる。よって、低コストで、生産性の良い半導体装置を作製すること
ができる。
また、本実施の形態では、シール材により駆動回路を囲むことで、駆動回路に設けられる
酸化物半導体トランジスタの酸化物半導体層に水分が混入するのを防ぐことができる。こ
れにより、信頼性の高い半導体装置を作製することができる。
なお本実施の形態では、ボトムゲート構造のトランジスタを例として説明したが、トップ
ゲート構造のトランジスタに適用することも可能である。
図８（Ａ）乃至図８（Ｂ）及び図９（Ａ）乃至図９（Ｂ）に、比較例のトランジスタ及び
実施の形態の記載に基づいて作製した酸化物半導体トランジスタの特性を示す。
本実施例では、比較例のトランジスタ及び実施の形態の記載に基づいて作製した酸化物半
導体トランジスタに、ゲートバイアスストレス試験を行い、それぞれの比較を行った。な
お本実施例において比較例のトランジスタとは、シール材によって囲まれていないトラン
ジスタを指す。このような比較例のトランジスタは、水分が混入可能である。
図８（Ａ）は、実施の形態の記載に基づいて作製した酸化物半導体トランジスタの試験後
のゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係（Ｖｇ−Ｉｄ曲線）を示す。図８（
Ｂ）は、比較例のトランジスタのＶｇ−Ｉｄ曲線である。なお図８（Ａ）及び図８（Ｂ）
において、温度２５℃とし、ゲート電圧＋３０Ｖを最大２０００秒の間、印加して試験を
行った。
図８（Ａ）及び図８（Ｂ）を比較すると、比較例のトランジスタでは、ゲート電圧（Ｖｇ
）が０Ｖでのドレイン電流（Ｉｄ）の立ち上がりに変動が生じることが示される。一方、
実施の形態の記載に基づいて作製した酸化物半導体トランジスタでは、ゲート電圧（Ｖｇ
）が０Ｖでのドレイン電流（Ｉｄ）の立ち上がりは、ほぼ一定である。
図９（Ａ）は、実施の形態の記載に基づいて作製した酸化物半導体トランジスタの試験後
のＶｇ−Ｉｄ曲線を示す。図９（Ｂ）は、比較例のトランジスタのＶｇ−Ｉｄ曲線である
。なお図９（Ａ）及び図９（Ｂ）において、ゲート電圧−３０Ｖを最大２０００秒の間、
印加して試験を行った。その他の試験条件については、図８（Ａ）及び図８（Ｂ）と同様
である。
図９（Ａ）及び図９（Ｂ）においても、図８（Ａ）及び図８（Ｂ）と同様に、比較例のト
ランジスタでは、ゲート電圧（Ｖｇ）が０Ｖでのドレイン電流（Ｉｄ）の立ち上がりに変
動が生じるが、実施の形態の記載に基づいて作製した酸化物半導体トランジスタでは、ゲ
ート電圧（Ｖｇ）が０Ｖでのドレイン電流（Ｉｄ）の立ち上がりは、ほぼ一定である。
以上本実施例により、開示される発明の一様態により、電気特性が安定したトランジスタ
が得られることが示された。
上記のような電気特性が安定したトランジスタを用いて半導体装置を作製すると、信頼性
の高い半導体装置を得ることができる。
１００ 半導体装置
１０１ 基板
１０２ 画素領域
１０３ 端子部
１０４ 端子部
１０５ 端子
１０５−ｉ 端子
１０６ 端子
１０６−ｊ 端子
１０７ 端子
１１０ 画素
１１１ トランジスタ
１１２ 液晶素子
１１３ 容量素子
１１４ 電極
２００ 基板
２０１ 下地層
２０２ ゲート電極
２０３ 配線
２０４ ゲート絶縁層
２０５ 半導体層
２０６ａ ソース電極
２０６ｂ ドレイン電極
２０７ 絶縁層
２０８ コンタクトホール
２１０ 画素電極
２１２ 配線
２１２−ｉ 配線
２１６ 配線
２１６−ｊ 配線
２１６−ｊ＋１ 配線
２１９ コンタクトホール
２２０ コンタクトホール
２２１ 電極
２２２ 電極
２３０ 溝部
２３１ 端部
２３２ 端部
３０１ 基板
３０２ 画素部
３０３ 基板
３０４ シール材
３０５ 液晶層
３０６ ＦＰＣ
３０７ 異方性導電膜
３０８ 駆動回路
３０９ 駆動回路
３１０ 端子電極

Claims (2)

  1. 第１の基板上に駆動回路及び画素部を有し、
    前記第１の基板と１つのシール材で固定された第２の基板を有し、
    前記駆動回路は第１のトランジスタを有し、
    前記画素部は第２のトランジスタを有し、
    前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ酸化物半導体層を有し、
    前記シール材は、前記駆動回路部及び前記画素部を囲み、閉じられた１つのパターン形状を有し、
    前記駆動回路は、前記シール材、前記第１の基板、及び前記第２の基板で囲まれる第１の閉空間に設けられ、
    前記画素部は、前記シール材、前記第１の基板、及び前記第２の基板で囲まれる第２の閉空間に設けられ、
    前記第１の閉空間は減圧状態である、或いは前記第１の閉空間には乾燥空気が充填され、
    前記第２の閉空間には液晶材料が充填されていることを特徴とする半導体装置。
  2. 請求項１において、前記酸化物半導体層は、Ｉｎ、Ｇａ、Ｚｎの少なくとも一を含むことを特徴とする半導体装置。
JP2016110574A 2011-01-28 2016-06-02 半導体装置 Expired - Fee Related JP6261655B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011017082 2011-01-28
JP2011017082 2011-01-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012013861A Division JP2012168520A (ja) 2011-01-28 2012-01-26 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2016184174A true JP2016184174A (ja) 2016-10-20
JP6261655B2 JP6261655B2 (ja) 2018-01-17

Family

ID=46577095

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012013861A Withdrawn JP2012168520A (ja) 2011-01-28 2012-01-26 半導体装置およびその作製方法
JP2016110574A Expired - Fee Related JP6261655B2 (ja) 2011-01-28 2016-06-02 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012013861A Withdrawn JP2012168520A (ja) 2011-01-28 2012-01-26 半導体装置およびその作製方法

Country Status (3)

Country Link
US (2) US9494829B2 (ja)
JP (2) JP2012168520A (ja)
KR (6) KR20120087838A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US9625764B2 (en) 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI649794B (zh) 2012-11-08 2019-02-01 日商半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
JP6502638B2 (ja) * 2014-09-10 2019-04-17 株式会社ジャパンディスプレイ 液晶表示装置およびマザー基板
US20170322470A1 (en) * 2014-11-19 2017-11-09 Sharp Kabushiki Kaisha Liquid crystal display device
JP6560556B2 (ja) * 2015-07-16 2019-08-14 株式会社ジャパンディスプレイ 表示装置
US20170026553A1 (en) * 2015-07-24 2017-01-26 Apple Inc. Displays With Camera Window Openings
KR102600189B1 (ko) * 2016-05-04 2023-11-09 엘지디스플레이 주식회사 박막 트랜지스터 기판
JP2019159062A (ja) * 2018-03-12 2019-09-19 パナソニック液晶ディスプレイ株式会社 液晶表示装置、液晶表示装置の製造方法及び電子機器
US11426818B2 (en) 2018-08-10 2022-08-30 The Research Foundation for the State University Additive manufacturing processes and additively manufactured products
CN109493726A (zh) * 2018-12-04 2019-03-19 武汉华星光电半导体显示技术有限公司 显示面板
CN115762418A (zh) * 2021-09-03 2023-03-07 乐金显示有限公司 像素电路、像素电路驱动方法及包括像素电路的显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0792475A (ja) * 1993-09-20 1995-04-07 Semiconductor Energy Lab Co Ltd 液晶表示装置
JPH08500910A (ja) * 1992-06-26 1996-01-30 トムソン−エルセーデー 平面スクリーン用回路の封止・パッシベーション装置
US5517344A (en) * 1994-05-20 1996-05-14 Prime View Hk Limited System for protection of drive circuits formed on a substrate of a liquid crystal display
JPH09269511A (ja) * 1996-03-29 1997-10-14 Seiko Epson Corp 液晶装置、その駆動方法及び表示システム
US20010048502A1 (en) * 1997-12-31 2001-12-06 Kyu-Sun Moon Liquid crystal displays and manufacturing methods thereof
JP2007171942A (ja) * 2005-11-24 2007-07-05 Semiconductor Energy Lab Co Ltd 液晶表示装置の作製方法
JP2010157702A (ja) * 2008-12-01 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62251723A (ja) 1986-04-25 1987-11-02 Seiko Epson Corp ドライバ−内蔵液晶パネル
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US6980275B1 (en) 1993-09-20 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3838393B2 (ja) 1997-09-02 2006-10-25 株式会社半導体エネルギー研究所 イメージセンサを内蔵した表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR20010001665A (ko) * 1999-06-07 2001-01-05 구본준 박막트랜지스터형 액정표시장치의 박막트랜지스터 어레이와 그 제조방법.
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR20020055787A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 액정표시장치용 어레이 기판 및 그의 제조방법
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003295218A (ja) * 2002-04-04 2003-10-15 Advanced Display Inc 表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP4954447B2 (ja) 2003-03-07 2012-06-13 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
TWI360702B (en) 2003-03-07 2012-03-21 Semiconductor Energy Lab Liquid crystal display device and method for manuf
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101061763B1 (ko) * 2004-06-29 2011-09-05 엘지디스플레이 주식회사 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조방법
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR101189147B1 (ko) * 2005-09-30 2012-10-10 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
WO2007060901A1 (en) 2005-11-24 2007-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
KR101255327B1 (ko) * 2005-12-27 2013-04-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009051050A1 (en) * 2007-10-19 2009-04-23 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving thereof
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR20090105543A (ko) * 2008-04-03 2009-10-07 삼성전자주식회사 표시 기판 및 이의 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20100165280A1 (en) * 2008-12-25 2010-07-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101604480B1 (ko) * 2009-02-18 2016-03-17 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08500910A (ja) * 1992-06-26 1996-01-30 トムソン−エルセーデー 平面スクリーン用回路の封止・パッシベーション装置
JPH0792475A (ja) * 1993-09-20 1995-04-07 Semiconductor Energy Lab Co Ltd 液晶表示装置
US5517344A (en) * 1994-05-20 1996-05-14 Prime View Hk Limited System for protection of drive circuits formed on a substrate of a liquid crystal display
JPH09269511A (ja) * 1996-03-29 1997-10-14 Seiko Epson Corp 液晶装置、その駆動方法及び表示システム
US20010048502A1 (en) * 1997-12-31 2001-12-06 Kyu-Sun Moon Liquid crystal displays and manufacturing methods thereof
JP2007171942A (ja) * 2005-11-24 2007-07-05 Semiconductor Energy Lab Co Ltd 液晶表示装置の作製方法
JP2010157702A (ja) * 2008-12-01 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法

Also Published As

Publication number Publication date
KR20200006150A (ko) 2020-01-17
US10134766B2 (en) 2018-11-20
KR102439926B1 (ko) 2022-09-05
JP2012168520A (ja) 2012-09-06
KR20120087838A (ko) 2012-08-07
KR102251755B1 (ko) 2021-05-14
KR20190053152A (ko) 2019-05-17
JP6261655B2 (ja) 2018-01-17
US20170033129A1 (en) 2017-02-02
KR102513072B1 (ko) 2023-03-24
US20120194756A1 (en) 2012-08-02
KR20210056300A (ko) 2021-05-18
KR20220027139A (ko) 2022-03-07
KR20220124139A (ko) 2022-09-13
KR102369451B1 (ko) 2022-03-04
US9494829B2 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
JP6261655B2 (ja) 半導体装置
JP7472334B2 (ja) 表示装置
US12046604B2 (en) Liquid crystal display device, EL display device, and manufacturing method thereof
US20200176608A1 (en) Logic circuit and semiconductor device
JP6087111B2 (ja) 半導体装置
JP5917630B2 (ja) 半導体装置
JP5639850B2 (ja) 半導体装置
TWI750464B (zh) 半導體裝置及其製造方法
EP2486595B1 (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171212

R150 Certificate of patent or registration of utility model

Ref document number: 6261655

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees