KR101255327B1 - 액정표시장치 및 그 제조 방법 - Google Patents

액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101255327B1
KR101255327B1 KR1020050130740A KR20050130740A KR101255327B1 KR 101255327 B1 KR101255327 B1 KR 101255327B1 KR 1020050130740 A KR1020050130740 A KR 1020050130740A KR 20050130740 A KR20050130740 A KR 20050130740A KR 101255327 B1 KR101255327 B1 KR 101255327B1
Authority
KR
South Korea
Prior art keywords
electrode
line
horizontal portion
common
drain electrode
Prior art date
Application number
KR1020050130740A
Other languages
English (en)
Other versions
KR20070068768A (ko
Inventor
조명준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050130740A priority Critical patent/KR101255327B1/ko
Publication of KR20070068768A publication Critical patent/KR20070068768A/ko
Application granted granted Critical
Publication of KR101255327B1 publication Critical patent/KR101255327B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 특히 스토리지 캐패시터의 용량의 감소없이 개구율을 증대시킬 수 있는 액정 표시장치 및 그 제조 방법에 관한 것이다.
이 액정 표시장치는 하부 기판상에 형성된 게이트 라인과; 상기 게이트 라인과 동일 평면상에 형성된 공통 라인과; 상기 게이트 라인 및 공통 라인을 덮도록 형성된 게이트 절연막과; 상기 게이트 라인과 절연되게 교차하여 화소 영역을 정의하는 데이터 라인과; 상기 데이터 라인과 접속된 소스 전극과; 상기 소스 전극과 대향되게 형성됨과 아울러 상기 공통 라인과 게이트 절연막을 사이에 두고 중첩되도록 수평방향으로 돌출된 형상으로 형성되어 스토리지 캐패시터를 구성하는 드레인 전극과; 상기 데이터 라인, 상기 소스 전극 및 상기 드레인 전극을 덮는 보호막과; 상기 보호막을 관통하여 상기 드레인 전극을 노출시키는 제1 컨택홀과; 상기 제1 컨택홀을 통해 상기 드레인 전극과 접속된 화소 전극과; 상기 게이트 절연막 및 상기 보호막을 관통하여 상기 공통 라인을 노출시키는 제2 컨택홀과; 상기 제2 컨택홀을 통해 상기 공통라인과 접속되는 공통 전극을 구비한다.

Description

액정표시장치 및 그 제조 방법{Liquid Crystal Display Device And Fabricating Method Thereof}
도 1은 종래 액정표시장치의 박막 트랜지스터 기판을 나타내는 평면도.
도 2는 도 1에 도시된 박막 트랜지스터 기판을 I-I'선을 따라 절단하여 나타내는 단면도.
도 3은 본 발명에 따른 액정표시장치의 박막 트랜지스터 기판을 나타내는 평면도.
도 4는 도 2에 도시된 박막 트랜지스터 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ', Ⅴ-Ⅴ'선을 따라 절단하여 나타내는 단면도.
도 5a 및 도 5b는 본 발명에 따른 박막 트랜지스터 기판의 제조 방법 중 제1 마스크 공정을 구체적으로 설명하기 위한 평면도 및 단면도.
도 6a 및 도 6b는 본 발명에 따른 박막 트랜지스터 기판의 제조 방법 중 제2 마스크 공정을 구체적으로 설명하기 위한 평면도 및 단면도.
도 7a 및 도 7b는 본 발명에 따른 박막 트랜지스터 기판의 제조 방법 중 제3 마스크 공정을 구체적으로 설명하기 위한 평면도 및 단면도.
도 8a 및 도 8b는 본 발명에 따른 박막 트랜지스터 기판의 제조 방법 중 제4 마스크 공정을 구체적으로 설명하기 위한 평면도 및 단면도.
<도면의 주요 부분에 대한 부호의 설명>
2, 102 : 게이트 라인 4, 104 : 데이터 라인
6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극
10, 110 : 소스 전극 12, 112 : 드레인 전극
113, 126, 136, 180 : 컨택홀 14, 114 : 화소 전극
16, 116 : 공통 라인 18, 118 : 공통 전극
20, 120 : 스토리지 캐패시터 124 : 게이트 패드
122 : 게이트 패드 하부 전극 128 : 게이트 패드 상부 전극
134 : 데이터 패드 132 : 데이터 패드 하부 전극
138 : 데이터 패드 상부 전극 45, 145 : 하부 기판
46, 146 : 게이트 절연막 52, 152 : 보호막
155A : 활성층 155B : 오믹접촉층
본 발명은 액정 표시 장치에 관한 것으로, 특히 스토리지 캐패시터의 용량의 감소없이 개구율을 증대시킬 수 있는 액정 표시장치 및 그 제조 방법에 관한 것이 다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계 인가형과 수평 전계 인가형으로 대별된다.
수직 전계 인가형 액정 표시 장치는 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 수직 전계에 의해 액정을 구동하게 된다. 이러한 수직 전계 인가형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.
수평 전계 인가형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 액정을 구동하게 된다. 이러한 수평 전계 인가형 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다. 이하, 수평 전계 인가형 액정 표시 장치에 대하여 상세히 살펴보기로 한다.
수평 전계 인가형 액정 표시 장치는 서로 대향하여 합착된 박막 트랜지스터 기판(하판) 및 칼러 필터 기판(상판)과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
박막 트랜지스터 기판은 화소 단위의 수평 전계 형성을 위한 다수의 신호 배선들 및 박막 트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 칼라 필터 기판은 칼러 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다.
도 1은 종래의 수평 전계 인가형 박막 트랜지스터 기판을 도시한 평면도이 고, 도 2는 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(45) 위에 게이트 절연막(46)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 형성하도록 형성된 화소 전극(14) 및 공통 전극(18)과, 공통 전극(18)과 접속된 공통 라인(16)을 구비한다. 그리고, 박막 트랜지스터 기판은 게이트 절연막(46) 및 보호막(52)을 사이에 두고 화소 전극(14)과 공통 전극 라인(16)의 중첩으로 형성된 스토리지 캐패시터(20)를 추가로 구비한다.
게이트 신호를 공급하는 게이트 라인(2)과 데이터 신호를 공급하는 데이터 라인(4)은 교차 구조로 형성되어 화소 영역(P1)을 정의한다.
액정 구동을 위한 기준 전압을 공급하는 공통 라인(16)은 화소 영역을 사이에 두고 게이트 라인(2)과 나란하게 형성된다.
박막 트랜지스터(6)는 게이트 라인(2)의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소 전극(14)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(6)는 게이트 라인(2)과 접속된 게이트 전극(8), 데이터 라인(4)과 접속된 소스 전극(10), 화소 전극(14)과 접속되어 소스전극과 대향하는 드레인 전극(12)을 구비한다.
화소 전극(14)은 보호막(52)을 관통하는 제1 컨택홀(13)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속되어 화소 영역(P1)에 형성된다. 이러한 화소 전극(14)은 드레인 전극(12)과 접속되고 인접한 게이트 라인(2)과 나란하게 형성되는 제1 수평부(14A)와, 공통라인(16)과 중첩되어 스토리지 상부 전극을 형성하는 제2 수평부(14C)와, 제1 수평부(14A) 및 제2 수평부(14C) 사이에 연결되어 서로 나란하게 형성된 핑거부(14B)를 구비한다.
공통 전극(18)은 공통 라인(16)과 접속되어 화소 영역(P1)에 형성된다. 이러한 공통 전극(18)은 화소 영역(P1)에서 화소 전극(14)의 핑거부(14B)와 나란하게 형성된다.
이에 따라, 박막 트랜지스터(6)를 통해 화소 신호가 공급된 화소 전극(14)과, 공통 라인(16)을 통해 기준 전압(이하, 공통 전압)이 공급된 공통 전극(18) 사이에는 수평 전계가 형성된다. 특히, 화소 전극(14)의 핑거부(14B)와 공통 전극(18) 사이에 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 기판과 칼라 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역(P1)을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
스토리지 캐패시터(20)는 공통 라인(16)과, 그 공통 라인(16)과 게이트 절연막(46) 및 보호막(52)을 사이에 두고 중첩된 화소 전극(14)으로 구성된다. 이러한 스토리지 캐패시터(20)는 화소 전극(14)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
한편, 화소 영역(P1)에 형성된 공통 전극(18)은 불투명한 게이트 금속으로 형성됨에 따라 액정 표시장치의 개구율을 저하시키는 원인이 된다.
만약 개구율을 향상시키기 위해 불투명한 금속으로 이루어진 공통 라인(16)의 폭(d1)을 줄이게 되면, 화소 영역(P1)의 개구 면적은 넓어지므로 개구율을 향상시킬 수 있다. 그러나 공통 라인(16)의 폭(d1)을 줄이게 되면, 공통 라인(16)과 스토리지 상부 전극(14C)과의 중첩 면적이 감소되므로 중첩 면적에 비례하는 스토리지 캐패시터(20)의 용량(Cpxl)이 감소하게 된다. 이와 같이 종래의 수평 전계형 액정표시장치에서는 스토리지 캐패시터(20)의 용량을 확보하면서 개구율 증대시키기 어렵다.
따라서 본 발명의 목적은 스토리지 캐패시터의 용량의 감소없이 개구율을 증대시킬 수 있는 액정 표시장치 및 그 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정 표시장치는 하부 기판상에 형성된 게이트 라인과; 상기 게이트 라인과 동일 평면상에 형성된 공통 라인과; 상기 게이트 라인 및 공통 라인을 덮도록 형성된 게이트 절연막과; 상기 게이트 라인과 절연되게 교차하여 화소 영역을 정의하는 데이터 라인과; 상기 데이터 라인과 접속된 소스 전극과; 상기 소스 전극과 대향되게 형성됨과 아울러 상기 공통 라인과 게이트 절연막을 사이에 두고 중첩되도록 수평방향으로 돌출된 형상으로 형성되어 스토리지 캐패시터를 구성하는 드레인 전극과; 상기 데이터 라인, 상기 소스 전극 및 상기 드레인 전극을 덮는 보호막과; 상기 보호막을 관통하여 상기 드레인 전극을 노출시키는 제1 컨택홀과; 상기 제1 컨택홀을 통해 상기 드레인 전극과 접속된 화소 전극과; 상기 게이트 절연막 및 상기 보호막을 관통하여 상기 공통 라인을 노출시키는 제2 컨택홀과; 상기 제2 컨택홀을 통해 상기 공통라인과 접속되는 공통 전극을 구비한다.
상기 공통 라인은 이전 단 게이트 라인과 나란하게 형성된 제1 수평부와; 상기 드레인 전극과 중첩되는 제2 수평부와; 상기 제1 수평부 및 제2 수평부를 연결시키는 연결부를 구비한다.
상기 공통 전극은 상기 공통 라인의 제1 수평부와 중첩되는 수평부와; 상기 공통 전극의 수평부에서 화소 영역 내로 돌출되어 형성된 핑거부를 구비한다.
상기 화소 전극은 상기 게이트 라인과 나란하게 형성되어 상기 드레인 전극과 중첩되는 수평부와; 상기 화소 전극의 수평부에서 화소 영역 내로 돌출되어 형성된 핑거부를 구비한다.
상기 드레인 전극의 면적은 상기 공통 라인의 제2 수평부 면적의 80%이상인 것을 특징으로 한다.
그리고 본 발명에 따른 액정표시장치의 제조 방법은 하부 기판상 게이트 라인 및 상기 게이트 라인과 동일 평면상에 형성된 공통라인을 형성하는 단계와; 상기 게이트 라인 및 공통 라인을 덮도록 게이트 절연막을 형성하는 단계와; 상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 채널부를 사이에 두며 상기 공통라인과 중첩되도록 수평방향으로 돌출된 드레인 전극을 형성하는 단계와; 상기 게이트 절연막, 상기 데이터 라인, 상기 소스 전극 및 상기 드레인 전극을 덮고, 상기 드레인 전극을 노출시키는 제1 컨택홀, 상기 공통 라인을 노출시키는 제2 컨택홀 포함하는 보호막을 형성하는 단계와;상기 제1 컨택홀을 통해 상기 드레인 전극과 접속되는 화소 전극 및 상기 제2 컨택홀을 통해 상기 공통라인과 접속되는 공통 전극을 형성하는 단계를 포함한다.
상기 공통 라인을 형성하는 단계는 이전 단 게이트 라인과 나란한 제1 수평부와, 상기 드레인 전극과 중첩되는 제2 수평부와, 상기 제1 수평부 및 제2 수평부를 연결시키는 연결부를 상기 공통라인과 동시에 형성한다.
상기 공통 전극을 형성하는 단계는 상기 공통 라인의 제1 수평부와 중첩되는 수평부와, 상기 공통 전극의 수평부에서 화소 영역 내로 돌출되는 핑거부를 상기 공통 전극과 동시에 형성한다.
상기 화소 전극을 형성하는 단계는 상기 게이트 라인과 나란하게 형성되어 상기 드레인 전극과 중첩되는 수평부와, 상기 화소 전극의 수평부에서 화소 영역 내로 돌출되는 핑거부를 상기 화소 전극과 동시에 형성한다.
상기 드레인 전극의 면적은 상기 공통 라인의 제2 수평부 면적의 80%이상인 것을 특징으로 한다.
삭제
삭제
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발 명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계 인가형과 수평 전계 인가형으로 대별된다.
특히, 수평 전계 인가형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 액정을 구동하게 된다. 이러한 수평 전계 인가형 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다.
이러한 수평 전계 인가형 액정 표시 장치는 서로 대향하여 합착된 박막 트랜지스터 기판(하판) 및 칼러 필터 기판(상판)과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
박막 트랜지스터 기판은 화소 단위의 수평 전계 형성을 위한 다수의 신호 배선들 및 박막 트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 칼라 필터 기판은 칼러 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다.
도 3은 본 발명에 따른 수평 전계 인가형 액정 표시장치의 박막 트랜지스터 기판을 도시한 평면도이고, 도 4는 도 3에 도시된 박막 트랜지스터 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ', Ⅴ-Ⅴ' 선을 따라 절단하여 도시한 단면도이다.
도 3 및 도 4에 도시된 박막 트랜지스터 기판은 하부 기판(145) 위에 게이트 절연막(146)을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인(102) 및 데이터 라인(104), 게이트 라인(102) 및 데이터 라인(104)과 화소 전극(114)에 접 속된 박막 트랜지스터(106), 화소 영역에서 수평 전계를 형성하기 위한 화소 전극(114) 및 공통 전극(118), 공통 전극(118)과 접속된 공통 라인(116)과, 화소 전극(114)과 접속된 스토리지 캐패시터(120)을 구비한다. 그리고, 박막 트랜지스터 기판은 게이트 라인(102)과 접속된 게이트 패드(124), 데이터 라인(104)과 접속된 데이터 패드(134), 공통 라인(116)과 접속된 공통 패드(미도시)를 더 구비한다.
게이트 라인(102)은 게이트 드라이버(미도시)로부터의 스캔 신호를, 데이터 라인(104)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 게이트 라인(102) 및 데이터 라인(104)은 게이트 절연막(154)을 사이에 두고 교차하여 각 화소 영역(P2)을 정의한다.
박막 트랜지스터(106)는 게이트 라인(102)의 스캔 신호에 응답하여 데이터 라인(104) 상의 비디오 신호가 화소 전극(114)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102)과 접속된 게이트 전극(108), 데이터 라인(104)과 접속된 소스 전극(110), 소스 전극(110)과 마주하며 제1 컨택홀(113)을 통해 화소 전극(114)과 접속된 드레인 전극(112), 게이트 절연막(146)을 사이에 두고 게이트 전극(108)과 중첩되어 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(155A) 및 활성층(155A)과 소스 및 드레인 전극(110, 112)과의 오믹 접촉을 위한 오믹 컨택층(155B)을 포함하는 반도체 패턴(155)을 구비한다.
게이트 라인(102)은 게이트 패드(124)를 통해 게이트 드라이버(미도시)와 접속된다. 게이트 패드(124)는 게이트 라인(102)으로부터 연장되어 형성된 게이트 패드 하부 전극(122)과, 게이트 절연막(146) 및 보호막(152)을 관통하여 게이트 패드 하부 전극(122)을 노출시키는 제3 컨택홀(126)과, 제3 컨택홀(126)을 통해 게이트 패드 하부 전극(122)과 접속되는 게이트 패드 상부 전극(128)을 구비한다.
공통 라인(116)에 공통 전압원(미도시)으로부터의 공통 전압을 공급하는 공통 패드(미도시)는 상기 게이트 패드(124)와 동일한 구조로 형성된다.
데이터 라인(104)은 데이터 패드(134)를 통해 데이터 드라이버(미도시)와 접속된다. 데이터 패드(134)는 데이터 라인(104)으로부터 연장되어 형성된 데이터 패드 하부 전극(132)과, 보호막(152)을 관통하여 데이터 패드 하부 전극(132)을 노출시키는 제4 컨택홀(136)과, 제4 컨택홀(136)을 통해 데이터 패드 하부 전극(132)과 접속되는 데이트 패드 상부 전극(138)을 구비한다.
화소 전극(114)은 보호막(152)을 관통하는 제1 컨택홀(113)을 통해 박막 트랜지스터(106)의 드레인 전극(112)과 접속되어 화소 영역(P2)에 형성된다. 이러한 화소 전극(114)은 드레인 전극(112)과 접속되고 인접한 게이트 라인(102)과 나란하게 형성됨과 아울러 공통 라인(116)과 중첩되게 형성된 수평부(114A)와 수평부(114A)에 접속되어 화소 영역(P2) 내로 돌출되어 나란하게 형성된 핑거부(114B)를 구비한다.
공통 라인(116)은 공통 전극(118)을 통해 액정 구동을 위한 기준 전압, 즉 공통 전압을 각 화소에 공급한다. 이러한 공통 라인(116)은 이전 단 게이트 라인과 나란함과 아울러 공통 전극(118)과 중첩되는 제1 수평부(116A)와, 게이트 라인(102)과 나란함과 아울러 화소 전극의 수평부(114A)와 중첩되는 제2 수평부(116C) 와, 제1 수평부(116A) 및 제2 수평부(116C)를 연결시키는 연결부(116B)를 구비한다.
공통 전극(118)은 게이트 절연막(146) 및 보호막(152)을 관통하여 공통라인(116)을 노출시키는 제2 컨택홀(180)을 통해 공통 라인(116)과 접속된다. 이러한 공통 전극(118)은 공통 라인의 제1 수평부(116A)와 접속되고 인접한 게이트 라인과 나란하게 형성된 수평부(118A)와 공통 전극의 수평부(118A)에 접속되어 화소 영역(P2)내로 돌출되어 화소 전극의 핑거부(114B)와 나란하게 형성된 핑거부(118B)를 구비한다.
이러한 공통 라인(116)을 통해 공통 전극(118)에 기준 전압이 공급되고 박막 트랜지스터(106)를 통해 화소 전극(114)에 비디오 신호가 공급되면, 공통 전극의 핑거부(118B) 및 화소 전극의 핑거부(114B) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 기판과 칼라 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
이러한 공통 전극의 핑거부(118B) 및 화소 전극의 핑거부(114B)는 도 3에 도시된 바와 같이 데이터 라인(104)과 함께 꺽인 사선(＜)형상으로 형성되거나, 직선(stripe)형으로 형성될 수 있으며, 이외에도 다양한 형상으로 형성될 수 있게 된다. 또한 상기 공통전극(118) 및 화소 전극의 핑거부(114B)는 꺽인 사선(＜) 형상으로 형성하고 상기 데이터 라인(104)은 직선형으로 형성할 수도 있다.
스토리지 캐패시터(120)는 공통 라인의 제2 수평부(116C)와, 그 공통 라인의 제2 수평부(116C)와 게이트 절연막(146)을 사이에 두고 중첩되며 화소 전극(114)과 접속된 드레인 전극(112)으로 구성된다. 드레인 전극(112)은 스토리지 캐패시터(120)의 용량을 확보하기 위해 공통 라인의 제2 수평부(116C)와 중첩되도록 공통 라인의 제2 수평부(116C)를 따라 돌출된 형상으로 형성된다. 이러한 스토리지 캐패시터(120)는 화소 전극(114)에 충전된 비디오 신호가 다음 신호가 충전될 때까지 안정적으로 유지할 수 있게 된다.
본 발명에서 화소 영역(P2)에 형성되는 공통 라인(116) 및 드레인 전극(112)의 폭(d2, d3)은 도 1 및 도 2에 도시된 종래 공통 라인(16)의 폭(d1)보다 좁게 형성된다.
이와 같이 화소 영역(P2)내에 형성되는 본 발명의 공통 라인(116) 및 드레인 전극(112)은 불투명 금속으로 형성된다. 그러나 불투명 금속으로 형성되는 본 발명의 공통 라인(116)의 폭(d2)이 종래 불투명 금속으로 형성되는 공통 라인의 폭(d1)보다 좁게 형성되기 때문에 본 발명에 따른 화소 영역(P2)에서 빛이 투과될 수 있는 면적은 종래 화소영역(P1)에서보다 더 넓게 형성될 수 있다. 본 발명은 화소 영역(P2)에서 빛이 투과될 수 있는 면적이 넓어짐에 따라 개구율을 증대시킬수 있다.
한편, 스토리지 캐패시터(120)의 용량은 다음과 같은 관계식을 만족한다.
Figure 112005076794136-pat00001
상기의 [수학식 1]에서 C는 스토리지 캐패시터 용량, ε은 유전율, d는 전극간 거리 , A는 전극간 중첩면적을 의미한다.
본 발명의 드레인 전극(112)은 보호막(152)을 사이에 두고 공통 라인의 제2 수평부(116C)와 스토리지 캐패시터(120)을 구성한다.
상술한 바와 같이 본 발명은 불투명한 공통 라인(116)의 폭(d2)을 종래의 공통라인의 폭(d1)보다 좁게 형성시킴과 아울러 드레인 전극(112)을 공통 라인의 제2 수평부(116C)의 수평부를 따라 중첩되도록 돌출된 형상으로 형성시킨다. 이에 따라 폭이 좁아짐으로써 발생하는 본 발명의 스토리지 캐패시터(120)의 중첩 면적을 드레인 전극(112)의 수평길이 증가로 보상한다. 이때 화소 신호를 안정적으로 유지하기 위한 스토리지 캐패시터의 용량을 확보하기 위해 드레인 전극(112)은 한 화소 영역 내의 공통 라인의 제2 수평부(116C)의 80%이상 중첩되도록 형성하는 것이 바람직하다.
또한 종래 스토리지 캐패시터(20)를 구성하는 전극(16, 14C) 사이의 수직 거리(t1)는 게이트 절연막(46) 및 보호막(52)의 중첩으로 이루어지고, 본 발명의 스토리지 캐패시터(120)를 구성하는 전극(116, 112) 사이의 수직 거리(t2)는 게이트 절연막(146)만으로 이루어짐에 따라 본 발명에 따른 스토리지 캐패시터의 전극간 거리가 더 가까워진다(t1 > t2). 따라서 상기 [수학식 1]에 따르면 스토리지 캐패 시터(120)의 구성 전극(116C, 112)간의 수직 거리(t2)가 종래의 스토리지 캐패시터(20)의 구성 전극(16, 14C)간의 수직 거리(t1)보다 가까워지므로 본 발명에 따른 스토리지 캐패시터의 용량(CS/D)은 증대될 수 있다.
이와 같이 본 발명은 공통 라인(116)의 폭을 줄여 빛이 투과될 수 영역을 확보함과 아울러 게이트 절연막(146)을 사이에 두고 공통 라인의 제2 수평부(116C) 및 수평방향으로 돌출된 형상으로 형성된 드레인 전극(112)의 중첩으로 형성된 스토리지 캐패시터(120)를 구비함에 따라 스토리지 캐패시터의 용량(CS/D)을 감소시키지 않고 개구율을 증대시킬 수 있다.
이와 같이, 스토리지 캐패시터 용량의 감소없이 개구율을 증대시킬 수 있는 본 발명의 박막 트랜지스터 기판은 다음과 같이 4 마스크 공정으로 형성된다.
도 5a 및 도 5b를 참조하면, 제1 마스크 공정을 통해 하부 기판(145) 상에 게이트 라인(102), 게이트 전극(108), 게이트 패드 하부 전극(122), 공통 라인(116)을 포함하는 게이트 금속 패턴이 형성된다.
게이트 금속 패턴의 형성을 상세히 설명하면, 하부 기판(145) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(102), 게이트 전극(108), 게이트 패드 하부 전극(122), 공통 라인(116)을 포함하는 게이트 금속 패턴이 형성된다. 게이트 금속층으로는 Al, Mo, Cr계 등의 금속이 단일층 또는 이중층 구조로 이용된다.
도 6a 및 도 6b를 참조하면, 게이트 금속 패턴이 형성된 하부 기판(145) 상에 게이트 절연막(146)이 도포된다. 그리고 제2 마스크 공정을 통해 게이트 절연막(146) 위에 활성층(155A) 및 오믹 컨택층(155B)을 포함하는 반도체 패턴(155)과, 데이터 라인(104), 소스 전극(110), 드레인 전극(112), 데이터 패드 하부 전극(132)을 포함하는 소스/드레인 금속 패턴이 형성된다.
반도체 패턴(155) 및 소스/드레인 금속 패턴의 형성과정을 상세히 설명하면, 게이트 금속 패턴이 형성된 하부 기판(145) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(146), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(146)의 재료로는 SiOx, SiNx 등의 무기 절연 물질이 이용된다. 소스/드레인 금속층으로는 Al, Mo, Cr계 등의 금속이 단일층 또는 이중층 구조로 이용된다. 그 다음, 소스/드레인 금속층 위에 제2 마스크를 이용한 포토리소그래피 공정으로 제1 높이와 제2 높이의 단차를 갖는 포토레지스트 패턴을 형성하게 된다. 단차를 갖는 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(104), 소스 전극(110), 그 소스 전극(110)과 일체화됨과 아울러 공통라인(116)과 중첩되도록 돌출된 형상인 드레인 전극(112)을 포함하는 소스/드레인 금속 패턴이 형성된다. 그리고, 동일한 포토레지스트 패턴을 이용한 건식 식각 공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 컨택층(155B)과 활성층(155A)이 형성된다. 이어서, 포토레지스트 패턴을 애싱하고 노출된 소스/드레인 금속 패턴을 오믹 컨택층(155A)과 함께 식각함으로써 소스 전극(110) 및 드레 인 전극(112)이 분리된다.
그 다음, 스트립 공정으로 소스/드레인 금속 패턴 위에 남아 있던 포토레지스트 패턴이 제거된다.
도 7a 및 도 7b를 참조하면, 반도체 패턴(155) 및 소스/드레인 금속 패턴이 형성된 게이트 절연막(146) 상에 제3 마스크 공정을 통해 제1 내지 제4 컨택홀들(113, 180, 126, 136)을 포함하는 보호막(152)이 형성된다.
제1 내지 제4 컨택홀들(113, 180, 126, 136)을 포함하는 보호막(152)의 형성을 상세히 설명하면, 소스/드레인 금속 패턴이 형성된 게이트 절연막(146) 상에 PECVD 등의 증착 방법으로 보호막(152)이 전면 형성된다. 이어서, 보호막(152)이 제3 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 패터닝됨으로써 제1 내지 제4 컨택홀들(113, 180, 126, 136)이 형성된다. 제1 컨택홀(113)은 보호막(152)을 관통하여 드레인 전극(112)을, 제2 컨택홀(180)은 공통 라인의 제1 수평부(116A)를, 제3 컨택홀(126)은 보호막(152) 및 게이트 절연막(146)을 관통하여 게이트 패드 하부 전극(122)을, 제4 컨택홀(136)은 보호막(152)을 관통하여 데이터 패드 하부 전극(132)을 노출시킨다.
여기서, 보호막(152)의 재료로는 게이트 절연막(146)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
도 8a 및 도 8b를 참조하면, 제4 마스크 공정을 통해 보호막(152) 상에 화소 전극(114), 공통 전극(118), 게이트 패드 상부 전극(128), 데이터 패드 상부 전극 (138)을 포함하는 투명 도전 패턴이 형성된다.
투명 도전 패턴의 형성을 상세히 설명하면, 보호막(152) 상에 스퍼터링 등의 증착 방법으로 투명 도전막이 도포된다. 이어서 제4 마스크를 이용한 포토리소그래피 공정과 식각 공정을 통해 투명 도전막이 패텅님됨으로써 화소 전극(114), 게이트 패드 상부 전극(128), 데이터 패드 상부 전극(138)을 포함하는 투명 도전 패턴이 형성된다. 화소 전극(114)은 제1 컨택홀(113)을 통해 노출된 드레인 전극(112)과 접속된다. 공통 전극(118)은 제2 컨택홀(180)을 통해 노출된 공통 라인의 제1 수평부(116A)와 접속된다. 게이트 패드 상부 전극(128)은 제3 컨택홀(126)을 통해 노출된 게이트 패드 하부 전극(122)과 접속된다. 데이터 패드 상부 전극(136)은 제4 컨택홀(136)을 통해 노출된 데이터 하부 전극(132)과 접속된다.
여기서, 투명 도전막의 재료로는 ITO(Indium Tin Oxide) 등이 이용된다.
상술한 바와 같이 본 발명의 스토리지 캐패시터는 게이트 절연막을 사이에 두고 중첩되는 공통 라인과 드레인 전극으로 구성된다.
또한 본 발명의 드레인 전극은 스토리지 캐패시터의 용량을 확보하기 위해 공통 라인과 중첩되도록 수평방향으로 돌출된 형상으로 형성된다.
그리고 불투명 금속으로 형성되는 본 발명의 공통라인 및 드레인 전극의 폭은 종래 공통 라인의 폭보다 좁아짐에 따라 화소 영역에 형성되는 불투명 금속의 면적을 감소시켜 화소 영역에서 빛이 투과될 수 있는 영역이 넓어진다.
이와 같이 본 발명은 화소 영역에서 빛이 투과될 수 있는 면적이 넓어짐에 따라 개구율을 증대시킬수 있다.
또한, 본 발명의 스토리지 캐패시터를 구성하는 전극 사이의 수직 거리는 게이트 절연막의 수직 두께만으로 이루어져 종래보다 가까워진다. 또한 본 발명은 스토리지 캐패시터의 수평중첩 길이가 증가되어 수직 중첩길이의 감소로 줄어드는 중첩면적을 보상한다. 이와 같이 본 발명은 수평 중첩길이의 증가됨과 아울러 전극 사이의 수직 거리가 가까워짐에 따라 스토리지 캐패시터의 용량이 확보될 수 있다.
따라서 본 발명은 공통 라인의 폭을 줄여 빛이 투과될 수 영역을 확보함과 아울러 공통 라인 및 돌출된 형상으로 형성된 드레인 전극이 게이트 절연막을 사이에 두고 중첩됨으로써 형성된 스토리지 캐패시터를 구비함에 따라 스토리지 캐패시터의 용량의 감소없이 개구율을 증대시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명으 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

  1. 하부 기판상에 형성된 게이트 라인;
    상기 게이트 라인과 동일 평면상에 형성된 공통 라인과;
    상기 게이트 라인 및 공통 라인을 덮도록 형성된 게이트 절연막과;
    상기 게이트 라인과 절연되게 교차하여 화소 영역을 정의하는 데이터 라인과;
    상기 데이터 라인과 접속된 소스 전극과;
    상기 소스 전극과 대향되게 형성됨과 아울러 상기 공통 라인과 게이트 절연막을 사이에 두고 중첩되며, 화소 영역 내로 연장되어 그 일부가 스토리지 캐패시터의 상부전극을 구성하는 드레인 전극과;
    상기 데이터 라인, 상기 소스 전극 및 상기 드레인 전극을 덮는 보호막과;
    상기 보호막을 관통하여 상기 드레인 전극을 노출시키는 제1 컨택홀과;
    상기 제1 컨택홀을 통해 상기 드레인 전극과 접속된 화소 전극과;
    상기 게이트 절연막 및 상기 보호막을 관통하여 상기 공통 라인을 노출시키는 제2 컨택홀과;
    상기 제2 컨택홀을 통해 상기 공통라인과 접속되는 공통 전극을 구비하며,
    상기 공통 라인은 이전 단 게이트 라인과 나란하게 형성된 제1 수평부와; 상기 드레인 전극과 중첩되고 상기 스토리지 캐패시터의 하부전극을 구성하는 제2 수평부와; 상기 제1 수평부 및 제2 수평부를 연결시키는 연결부를 구비하고,
    상기 공통 전극은 상기 공통 라인의 제1 수평부와 중첩되는 수평부와; 상기 공통 전극의 수평부에서 화소 영역 내로 돌출되어 형성된 핑거부를 구비하며,
    상기 화소 전극은 상기 게이트 라인과 나란하게 형성되어 상기 드레인 전극과 중첩되는 수평부와; 상기 화소 전극의 수평부에서 화소 영역 내로 돌출되어 형성된 핑거부를 구비하되,
    상기 제2 수평부는 화소 영역 내에서 수평방향으로 돌출됨에 따라 상기 제1 수평부 대비 두껍게 형성되고,
    상기 드레인 전극의 일부는 상기 제2 수평부 면적의 80%이상을 차지하며 중첩되도록 상기 제2 수평부를 따라 돌출된 형상을 가지며,
    상기 스토리지 캐패시터는 상기 드레인 전극의 일부와 상기 제2 수평부 면적의 중첩도에 따라 평면 상에서 수평 중첩 길이가 증가되고 수직 중첩 길이가 감소하는 구조를 갖는 것을 특징으로 액정표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 하부 기판상 게이트 라인 및 상기 게이트 라인과 동일 평면상에 형성된 공통라인을 형성하는 단계와;
    상기 게이트 라인 및 공통 라인을 덮도록 게이트 절연막을 형성하는 단계와;
    상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 채널부를 사이에 두며 상기 공통라인과 중첩되며, 화소 영역 내로 연장되어 그 일부가 스토리지 캐패시터의 상부전극을 구성하는 드레인 전극을 형성하는 단계와;
    상기 게이트 절연막, 상기 데이터 라인, 상기 소스 전극 및 상기 드레인 전극을 덮고, 상기 드레인 전극을 노출시키는 제1 컨택홀, 상기 공통 라인을 노출시키는 제2 컨택홀 포함하는 보호막을 형성하는 단계와;
    상기 제1 컨택홀을 통해 상기 드레인 전극과 접속되는 화소 전극 및 상기 제2 컨택홀을 통해 상기 공통라인과 접속되는 공통 전극을 형성하는 단계를 포함하고,
    상기 공통 라인을 형성하는 단계는 이전 단 게이트 라인과 나란한 제1 수평부와, 상기 드레인 전극과 중첩되고 상기 스토리지 캐패시터의 하부전극을 구성하는 제2 수평부와, 상기 제1 수평부 및 제2 수평부를 연결시키는 연결부를 상기 공통라인과 동시에 형성하며,
    상기 공통 전극을 형성하는 단계는 상기 공통 라인의 제1 수평부와 중첩되는 수평부와, 상기 공통 전극의 수평부에서 화소 영역 내로 돌출되는 핑거부를 상기 공통 전극과 동시에 형성하고,
    상기 화소 전극을 형성하는 단계는 상기 게이트 라인과 나란하게 형성되어 상기 드레인 전극과 중첩되는 수평부와, 상기 화소 전극의 수평부에서 화소 영역 내로 돌출되는 핑거부를 상기 화소 전극과 동시에 형성하되,
    상기 제2 수평부는 화소 영역 내에서 수평방향으로 돌출됨에 따라 상기 제1 수평부 대비 두껍게 형성되고,
    상기 드레인 전극의 일부는 상기 제2 수평부 면적의 80%이상을 차지하며 중첩되도록 상기 제2 수평부를 따라 돌출된 형상을 가지며,
    상기 스토리지 캐패시터는 상기 드레인 전극의 일부와 상기 제2 수평부 면적의 중첩도에 따라 평면 상에서 수평 중첩 길이가 증가되고 수직 중첩 길이가 감소하는 구조를 갖는 것을 특징으로 하는 액정표시장치의 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020050130740A 2005-12-27 2005-12-27 액정표시장치 및 그 제조 방법 KR101255327B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050130740A KR101255327B1 (ko) 2005-12-27 2005-12-27 액정표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050130740A KR101255327B1 (ko) 2005-12-27 2005-12-27 액정표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070068768A KR20070068768A (ko) 2007-07-02
KR101255327B1 true KR101255327B1 (ko) 2013-04-16

Family

ID=38504637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130740A KR101255327B1 (ko) 2005-12-27 2005-12-27 액정표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101255327B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107045235A (zh) * 2010-02-26 2017-08-15 株式会社半导体能源研究所 液晶显示装置
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US9494829B2 (en) * 2011-01-28 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device containing the same
KR101874789B1 (ko) * 2011-10-27 2018-07-06 엘지디스플레이 주식회사 액정표시장치
KR102406703B1 (ko) * 2015-08-31 2022-06-08 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그를 가지는 액정 표시 패널

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050097135A (ko) * 2004-03-31 2005-10-07 엘지.필립스 엘시디 주식회사 횡전계형 액정 표시 장치 및 이의 제조 방법
KR20050114800A (ko) * 2004-06-01 2005-12-07 엘지.필립스 엘시디 주식회사 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20050119271A (ko) * 2004-06-16 2005-12-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050097135A (ko) * 2004-03-31 2005-10-07 엘지.필립스 엘시디 주식회사 횡전계형 액정 표시 장치 및 이의 제조 방법
KR20050114800A (ko) * 2004-06-01 2005-12-07 엘지.필립스 엘시디 주식회사 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20050119271A (ko) * 2004-06-16 2005-12-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20070068768A (ko) 2007-07-02

Similar Documents

Publication Publication Date Title
JP4755168B2 (ja) フリンジフィールド型液晶表示パネル及びその製造方法
KR100560402B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
KR100560399B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100566816B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20070000893A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101362960B1 (ko) 액정표시장치와 그 제조방법
KR100560404B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100560403B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101323477B1 (ko) 액정표시장치 및 그 제조 방법
KR101255327B1 (ko) 액정표시장치 및 그 제조 방법
KR100560401B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20050001936A (ko) 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101157222B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
US11150502B2 (en) Display substrate and display device
KR101350609B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100679100B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR100560400B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101260989B1 (ko) 액정표시패널 및 그 제조방법
KR101222537B1 (ko) 액정표시패널 및 그 제조방법
KR101252082B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100983579B1 (ko) 액정표시장치 및 그의 제조방법
KR101009666B1 (ko) 액정표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7