JP2016001743A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016001743A
JP2016001743A JP2015143166A JP2015143166A JP2016001743A JP 2016001743 A JP2016001743 A JP 2016001743A JP 2015143166 A JP2015143166 A JP 2015143166A JP 2015143166 A JP2015143166 A JP 2015143166A JP 2016001743 A JP2016001743 A JP 2016001743A
Authority
JP
Japan
Prior art keywords
transistor
signal line
potential
photodiode
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015143166A
Other languages
English (en)
Other versions
JP6122910B2 (ja
Inventor
黒川　義元
Yoshimoto Kurokawa
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015143166A priority Critical patent/JP6122910B2/ja
Publication of JP2016001743A publication Critical patent/JP2016001743A/ja
Application granted granted Critical
Publication of JP6122910B2 publication Critical patent/JP6122910B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
    • H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
    • H04N1/195—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a two-dimensional array or a combination of two-dimensional arrays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/117—Identification of persons
    • A61B5/1171—Identification of persons based on the shapes or appearances of their bodies or parts thereof
    • A61B5/1172—Identification of persons based on the shapes or appearances of their bodies or parts thereof using fingerprinting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13318—Circuits comprising a photodetector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/13356—Structural association of cells with optical devices, e.g. polarisers or reflectors characterised by the placement of the optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133615—Edge-illuminating devices, i.e. illuminating from the side
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133621—Illuminating devices providing coloured light
    • G02F1/133622—Colour sequential illumination
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Nonlinear Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • Biophysics (AREA)
  • Pathology (AREA)
  • Veterinary Medicine (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】フォトセンサを有する半導体装置において、トランジスタ数を削減し、表示品位
及び／または撮像品位を向上させることを目的とする。
【解決手段】ゲートが選択信号線に電気的に接続され、ソースまたはドレインの一方に出
力信号線が電気的に接続され、他方に基準信号線が電気的に接続されたトランジスタと、
リセット信号線にアノードまたはカソードの一方が電気的に接続され、他方にトランジス
タのバックゲートが電気的に接続されたフォトダイオードを有し、フォトダイオードを順
バイアスとしてトランジスタのバックゲート電位を初期化し、逆バイアスとしたフォトダ
イオードの光の強度に応じた逆方向電流で前記バックゲート電位を変化させ、トランジス
タをオンすることで前記出力信号線の電位を変化させ、光の強度に応じた信号を得る。
【選択図】図１

Description

本発明の一態様は、フォトセンサを有する画素がマトリクス状に配置された半導体装置と
、その駆動方法に関する。また、当該半導体装置を有する電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
近年、光を検出するセンサ素子（「フォトセンサ」ともいう）を搭載した半導体装置が注
目されている。フォトセンサを有する半導体装置の例としては、ＣＣＤイメージセンサや
ＣＭＯＳイメージセンサなどが挙げられる。これらは、デジタルスチルカメラや携帯電話
などの撮像機能を有する電子機器に用いられている。
また、表示領域にフォトセンサを搭載した半導体装置は、被検出物（ペン、指など）が表
示領域に接触したことを検出することができるため、タッチパネル又はタッチスクリーン
などとも呼ばれている（以下、これを単に「タッチパネル」と呼ぶ）。フォトセンサを半
導体装置の表示領域に設けることにより、表示領域が入力領域を兼ねることができ、その
一例として、特許文献１に画像取り込み機能を備えた半導体装置が開示されている。
特開２００１−２９２２７６号公報
上記の様な半導体装置において、高解像度で被検出物を撮像するためには、微小な受光素
子を高密度に集積化する必要がある。単純に設計ルールを小さくするだけでは、受光素子
（フォトダイオード）の受光部の面積減少による受光感度の低下が起こり、撮像時のノイ
ズの原因となってしまう。
また、フォトセンサを表示領域に搭載した半導体装置においては、画素内に表示を行う表
示素子部と、被検出物の検出を行うフォトセンサ部とを併設するため、表示素子の専有面
積が少なく、表示品質が十分でない問題があった。
なお、本明細書において、フォトセンサとはセンサ素子（フォトダイオード及びトランジ
スタを含む）を意味し、フォトセンサ部とは該センサ素子が設けられる領域を意味する。
そのため、より少ないトランジスタ数でフォトセンサを構成し、フォトセンサ部の専有面
積を小さくすることが望まれている。削減するトランジスタの面積分は受光素子や表示素
子に割り当てることができる。
また、トランジスタのオフ電流が大きいと、撮像機能のダイナミックレンジを低下させる
要因となるため、よりオフ電流の小さいトランジスタでフォトセンサを構成することが望
まれている。
従って、開示する本発明の一態様は、フォトセンサ部の専有面積が小さく、高品質の撮像
機能または表示機能を有した半導体装置を提供することを目的とする。
本明細書で開示する本発明の一態様は、バックゲートの電位を変更することでしきい値電
圧を変更することができ、極めてオフ電流が小さい１つまたは２つのトランジスタ及び、
１つのフォトダイオードでフォトセンサを構成する表示装置または半導体装置に関する。
本明細書で開示する本発明の一態様は、選択信号線にゲートが電気的に接続され、出力信
号線にソースまたはドレインの一方が電気的に接続され、基準信号線にソースまたはドレ
インの他方が電気的に接続された第１のトランジスタと、リセット信号線にアノードまた
はカソードの一方が電気的に接続されたフォトダイオードと、を有し、フォトダイオード
のアノードまたはカソードの他方は、第１のトランジスタのバックゲートと電気的に接続
されていることを特徴とする半導体装置である。
また、本明細書で開示する本発明の他の一態様は、表示領域の画素内に形成された表示素
子部と、表示素子部に併設されたフォトセンサ部と、を有し、フォトセンサ部には、選択
信号線にゲートが電気的に接続され、出力信号線にソースまたはドレインの一方が電気的
に接続され、基準信号線にソースまたはドレインの他方が電気的に接続された第１のトラ
ンジスタと、リセット信号線にアノードまたはカソードの一方が電気的に接続されたフォ
トダイオードと、を有し、フォトダイオードのアノードまたはカソードの他方は、第１の
トランジスタのバックゲートと電気的に接続されていることを特徴とする半導体装置であ
る。
上記構成において、フォトダイオードのアノードまたはカソードの他方とソースまたはド
レインの一方が電気的に接続され、第１のトランジスタのバックゲートにソースまたはド
レインの他方が電気的に接続された第２のトランジスタを設けても良い。
フォトダイオードには、シリコン半導体を用いたｐｎ型またはｐｉｎ型のものを用いるこ
とができる。特に、人の視感度に近い波長領域に光吸収特性を持つ非晶質シリコン半導体
をｉ型半導体層に用いたｐｉｎ型が好ましい。
また、フォトダイオードを第１及び第２のトランジスタの一部と重なるように形成するこ
とでフォトセンサ部の面積を小さくすることができる。または、フォトダイオードの受光
面を広くすることができる。
第１及び第２のトランジスタには、シリコン半導体を用いて形成したトランジスタを使用
することもできるが、高純度化された極めてキャリアの少ない酸化物半導体で形成したト
ランジスタを用いることが好ましい。該酸化物半導体層を具備するトランジスタは、チャ
ネル幅１μｍあたりのオフ電流密度を室温下において１０ａＡ（１×１０−１７Ａ／μｍ
）以下にすること、さらには、１ａＡ（１×１０−１８Ａ／μｍ）以下、さらには１０ｚ
Ａ（１×１０−２０Ａ／μｍ）以下にすることが可能である。従って、本発明の一態様で
あるフォトセンサでは、出力信号線への不必要な電位の出力を防ぐことができる。
また、本明細書で開示する本発明の他の一態様は、フォトダイオードと、フォトダイオー
ドのアノードまたはカソードの一方とバックゲートが電気的に接続された第１のトランジ
スタと、フォトダイオードのアノードまたはカソードの他方と電気的に接続されたリセッ
ト信号線と、第１のトランジスタのゲートが電気的に接続された選択信号線と、第１のト
ランジスタのソースまたはドレインの一方が電気的に接続された出力信号線と、第１のト
ランジスタのソースまたはドレインの他方が電気的に接続された基準信号線と、を有し、
リセット信号線をフォトダイオードが順バイアスとなる電位としてバックゲートの電位を
初期化し、リセット信号線をフォトダイオードが逆バイアスとなる電位とし、光の強度に
応じたフォトダイオードの逆方向電流によりバックゲートの電位を変化させ、選択信号線
を第１のトランジスタがオンする電位として出力信号線の電位を変化させ、選択信号線を
第１のトランジスタがオフする電位として出力信号線の電位を保持し、出力信号線の電位
を出力信号線と電気的に接続された回路に出力することを特徴とする半導体装置の駆動方
法である。
また、本明細書で開示する本発明の他の一態様は、フォトダイオードと、バックゲートを
有する第１のトランジスタと、フォトダイオードのアノードまたはカソードの一方とソー
スまたはドレインの一方が電気的に接続され、第１のトランジスタのバックゲートにソー
スまたはドレインの他方が電気的に接続された第２のトランジスタと、フォトダイオード
のアノードまたはカソードの他方と電気的に接続されたリセット信号線と、第１のトラン
ジスタのゲートが電気的に接続された選択信号線と、第１のトランジスタのソースまたは
ドレインの一方が電気的に接続された出力信号線と、第１のトランジスタのソースまたは
ドレインの他方が電気的に接続された基準信号線と、第２のトランジスタのゲートが電気
的に接続されたゲート信号線と、を有し、リセット信号線をフォトダイオードが順バイア
スとなる電位とし、ゲート信号線を第２のトランジスタがオンする電位として、バックゲ
ートの電位を初期化し、リセット信号線をフォトダイオードが逆バイアスとなる電位とし
、光の強度に応じたフォトダイオードの逆方向電流によりバックゲートの電位を変化させ
、ゲート信号線を第２のトランジスタがオフする電位として、バックゲートの電位を保持
し、選択信号線を第１のトランジスタがオンする電位として、出力信号線の電位を変化さ
せ、選択信号線を第１のトランジスタがオフする電位として、出力信号線の電位を保持し
、出力信号線の電位を出力信号線と電気的に接続された回路に出力することを特徴とする
半導体装置の駆動方法である。
なお、第１のトランジスタには、バックゲートに任意の電位を供給することで第１のトラ
ンジスタのしきい値電圧を変化させられるものを用いる。バックゲートの電位は、バック
ゲート信号線に電気的に接続されたフォトダイオードに照射される光の強度によって変化
させることができる。これにより、該トランジスタのしきい値電圧を変化させ、出力信号
線の電位を調整することができる。
本発明の一態様により、高解像度かつノイズの少ない高品質の撮像機能及び／または表示
機能を有した半導体装置を提供することができる。
本発明の一態様におけるフォトセンサの構成を説明する図、及びそのタイミングチャート。 従来のフォトセンサの構成を説明する図、及びそのタイミングチャート。 表示領域に表示素子部とフォトセンサ部が併設された半導体装置の構成を説明する図。 表示領域に表示素子部とフォトセンサ部が併設された半導体装置の構成を説明する図。 トランジスタの構造を説明する断面図。 トランジスタの作製方法を説明する断面図。 表示領域に表示素子部とフォトセンサ部が併設された半導体装置の断面図。 表示領域に表示素子部とフォトセンサ部が併設された半導体装置の断面図。 表示領域に表示素子部とフォトセンサ部が併設された半導体装置の断面図。 表示領域に表示素子部とフォトセンサ部が併設された半導体装置の断面図。 本発明の一態様における半導体装置を用いた電子機器の一例を示す図。 本発明の一態様における半導体装置の構成を説明する図。 本発明の一態様における半導体装置を用いた電子機器の一例を示す図。 トランジスタの構造を説明する断面図。 本発明の一態様におけるフォトセンサの構成を説明する図。 本発明の一態様におけるフォトセンサの動作を説明するタイミングチャート。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様
な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一態様における半導体装置の一例について、図面を参照して
説明する。
図１（Ａ）は、撮像機能を有する半導体装置の画素マトリクスに配置されたフォトセンサ
について、１画素分の構成を例示したものであり、フォトダイオード２０４、及びトラン
ジスタ２０５を有している。
フォトダイオード２０４は、アノードがフォトダイオードリセット信号線（以下、リセッ
ト信号線と言う）２０９に、カソードがバックゲート信号線２０６に、それぞれ電気的に
接続されている。トランジスタ２０５は、ソース又はドレインの一方がフォトセンサ基準
信号線（以下、基準信号線と言う）２１１に、ソース又はドレインの他方がフォトセンサ
出力信号線（以下、出力信号線と言う）２１２に、ゲートがゲート信号線（以下、選択信
号線と言う）２０８に、バックゲートがバックゲート信号線２０６に、それぞれ電気的に
接続されている。
ここで、フォトセンサ部１０６を構成する素子は、１つのトランジスタと、１つのフォト
ダイオードのみであり、極めて小面積のフォトセンサ部を構成することができる。本構成
は、本発明の一態様における特徴である。なお、図１（Ａ）には、後述する動作の一例を
明確に説明するためにプリチャージ回路２００を図示してあるが、該回路は必須ではなく
、抵抗分割方式などを用いても良い。
なお、従来のフォトセンサの構成においては、フォトダイオードの他に３個または４個の
トランジスタを必要としていた。ここで、従来例として、３個のトランジスタを用いたフ
ォトセンサの構成及び動作を説明する。
図２（Ａ）は、３個のトランジスタを用いたフォトセンサの従来例を示す図である。フォ
トダイオード２００２、転送トランジスタ２００４、リセットトランジスタ２００６、増
幅トランジスタ２００８及び各種配線でフォトセンサが構成されている。
ここで、フォトダイオード２００２は、転送トランジスタ２００４のソースまたはドレイ
ン側の一方に接続されており、転送トランジスタ２００４のソースまたはドレイン側の他
方には信号電荷蓄積部２０１０（ＦＤ：フローティングディフュージョンとも呼ぶ）が形
成される。信号電荷蓄積部２０１０にはリセットトランジスタ２００６のソースまたはド
レイン側の一方と、増幅トランジスタ２００８のゲートが接続されている。更に、増幅ト
ランジスタに選択トランジスタが接続し、４個のトランジスタを用いる構成もある。
次に、図２（Ｂ）のタイミングチャートを用いて動作を説明する。まず、電源線２１００
（ＶＤＤ）に電源電位が供給される。続いて、転送信号（ＴＲＦ）が転送トランジスタ２
００４のゲートに入力され、転送トランジスタ２００４がオンし、リセット信号（ＲＳＴ
）がリセットトランジスタ２００６のゲートに入力され、リセットトランジスタ２００６
がオンする。このとき、信号電荷蓄積部２０１０（ＦＤ）及びフォトダイオード２００２
のカソードは、リセット電源線２１１０の電位となる。その後、リセットトランジスタ２
００６はオフになり、光の強度に応じた電流がフォトダイオード２００２に流れて、信号
電荷蓄積部２０１０（ＦＤ）の電位は低下する。転送トランジスタ２００４がオフすると
、オフした時点での電位が信号電荷蓄積部２０１０（ＦＤ）に保持される。そして、増幅
トランジスタ２００８を介して信号出力線２１２０に信号が出力される。その後、電源線
２１００への電源電位の供給が遮断される。このような順序で信号が出力される。
この様な従来例に対して、本発明の一態様ではトランジスタを１つに削減することができ
る。以下、本発明の一態様に用いるトランジスタと回路の構成、及び回路の駆動方法につ
いて説明する。
トランジスタ２０５には、フォトダイオード２０４が生成する電気信号を増幅する役割が
あるため、高い移動度特性が必要である。また、出力信号線２１２に不必要な電位を出力
することを防ぐため、低いオフ電流特性を有することが好ましい。そのため、トランジス
タ２０５には、シリコン半導体を用いて形成したトランジスタを使用することもできるが
、極めて低いオフ電流特性を有する酸化物半導体を用いたトランジスタを使用することが
より好ましい。
例えば、酸化物半導体には、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化
物半導体を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれ
た一つ、または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及び
Ｍｎ、またはＧａ及びＣｏなどがある。
また、トランジスタ２０５は、バックゲートを有し、バックゲートの電位を変更すること
で、しきい値電圧を変更することが可能なトランジスタである。このようなトランジスタ
は、ボトムゲート型トランジスタの場合、層間絶縁膜を介して、チャネル部を覆う電極を
形成し、これをバックゲートとすることで容易に形成できる。以下、トランジスタ２０５
には、バックゲートの電位を高くする方向に変化させることで、しきい値電圧の絶対値が
低くなる方向に変化し、バックゲートの電位を低くする方向に変化させることで、しきい
値電圧の絶対値が高くなる方向に変化するｎ−ｃｈ型トランジスタを用いる例として説明
する。
次に、プリチャージ回路について説明する。図１において、画素１列分のプリチャージ回
路２００は、トランジスタ２１３、プリチャージ信号線２１４を有する。なお、プリチャ
ージ回路２００に、ＯＰアンプやＡ／Ｄ変換回路を接続することができる。
プリチャージ回路２００では、画素内におけるフォトセンサの動作に先立ち、フォトセン
サ信号線の電位を基準電位に設定する。図１の構成では、プリチャージ信号線２１４を”
Ｈ（Ｈｉｇｈ）”とし、トランジスタ２１３をオンすることで、出力信号線２１２を基準
電圧（ここでは高電位とする）に設定することができる。なお、図示はしないが、出力信
号線２１２の電位を安定させるために、出力信号線２１２に保持容量を設けることも有効
である。なお、該基準電位は、低電位とする構成としても良い。
次に、本実施の形態のフォトセンサの読み出し動作について、図１（Ｂ）のタイミングチ
ャートを用いて説明する。図１（Ｂ）では、リセット信号線２０９の電位（ＲＳＴ）、選
択信号線２０８の電位（ＳＥＬ）、バックゲート信号線２０６の電位（ＢＧ）、出力信号
線２１２の電位（ＯＵＴ）、プリチャージ信号線２１４の電位（ＰＣＧ）を上から順に記
している。
時刻Ａにおいて、リセット信号線２０９の電位（ＲＳＴ）を”Ｈ”とすると、フォトダイ
オード２０４に順方向バイアスがかかり、バックゲート信号線２０６の電位（ＢＧ）がリ
セット電位となる。このリセット電位とは、リセット信号線２０９の電位（ＲＳＴ）の”
Ｈ”電位よりもフォトダイオード２０４のＶｆ分だけ低い電位である。なお、このリセッ
ト電位は、バックゲート信号線２０６の寄生容量及びトランジスタ２０５のバックゲート
部の容量が信号電荷蓄積部となって保持される。この段階がリセット動作の開始となる。
このとき、トランジスタ２０５は、リセット電位分によって生じるしきい値電圧変化分だ
けしきい値電圧が低い方向に変化する。
また、時刻Ａにおいて、プリチャージ信号線２１４の電位（ＰＣＧ）を”Ｈ”とすると、
出力信号線２１２の電位（ＯＵＴ）は”Ｈ”にプリチャージされる。ただし、タイミング
としては、時刻Ａに限らずトランジスタ２０５がオンする前であればいつでも良い。
時刻Ｂにおいて、リセット信号線２０９の電位（ＲＳＴ）を”Ｌ（Ｌｏｗ）”とすると、
フォトダイオード２０４に光の強度に応じた逆方向電流が流れ、バックゲート信号線２０
６の電位（ＢＧ）がリセット電位から低下し始める。この段階でリセット動作が終了し、
累積動作が開始する。その結果、バックゲート信号線２０６の電位（ＢＧ）も変化する。
一例として、照度Ａの光、または照度Ａよりも照度が高い照度Ｂの光をフォトダイオード
２０４に照射したときの動作を説明する。照度Ａの光がフォトダイオード２０４に照射さ
れると、フォトダイオード２０４には逆方向電流が流れ、バックゲート信号線２０６の電
位（ＢＧ）は、リセット電位からあるレベルの電位まで期間Ｔを要して低下する。一方、
照度Ｂの光がフォトダイオード２０４に照射されると、フォトダイオード２０４には照度
Ａの場合よりも多くの逆方向電流が流れ、バックゲート信号線２０６の電位（ＢＧ）は、
リセット電位からあるレベルの電位まで期間Ｔよりも短い期間で低下する。すなわち、フ
ォトダイオード２０４に照射される光の照度が高い程、一定期間におけるバックゲート信
号線２０６の電位（ＢＧ）の変化量は大きい。
このとき、トランジスタ２０５のバックゲートの電位は、リセット電位よりも低い電位と
なるため、しきい値電圧が高い方向に変化する。
次に、プリチャージ信号線２１４の電位（ＰＣＧ）を”Ｌ”とし、出力信号線２１２（Ｏ
ＵＴ）のプリチャージを終了させる。時刻Ｃにおいて、選択信号線２０８の電位（ＳＥＬ
）を”Ｈ”にすると、トランジスタ２０５がオンし、例えばグラウンド電位とした基準信
号線２１１と出力信号線２１２とが、トランジスタ２０５を介して導通する。この段階が
選択動作の開始となる。このとき、トランジスタ２０５は、上述した様にしきい値電圧が
変化しており、その電気特性に従った電流が流れて出力信号線２１２の電位（ＯＵＴ）は
低下していく。なお、基準信号線２１１はグラウンド電位とは限らず、必要な電位を与え
ても良い。
時刻Ｄにおいて、選択信号線２０８の電位（ＳＥＬ）を”Ｌ”にすると、トランジスタ２
０５がオフし、出力信号線２１２の電位（ＯＵＴ）は保持される。この段階で累積動作及
び選択動作が終了する。ここで、出力信号線２１２の電位（ＯＵＴ）は、累積動作中にフ
ォトダイオード２０４に照射されている光の強度に応じて変化したものである。従って、
出力信号線２１２（ＯＵＴ）の電位を取得することで、累積動作中にフォトダイオード２
０４に照射されていた光の強度を知ることができる。
以上のリセット動作、累積動作、及び選択動作を画素マトリクスの行毎に順次繰り返すこ
とで撮像を行うことができる。
なお、上記動作は、フォトダイオード２０４のカソードがトランジスタ２０５のバックゲ
ート側に接続して構成した場合の一例である。同様な出力信号を発生させる動作は、フォ
トダイオード２０４のアノードがトランジスタ２０５のバックゲート側に接続した構成の
場合においても可能である。
先に説明した動作は、バックゲート信号線２０６の電位（ＢＧ）を”Ｈ”に初期化し、フ
ォトダイオード２０４に光を照射することによって生じる逆方向電流で放電させ、トラン
ジスタを介して出力信号を出力するものである。
一方、フォトダイオード２０４が逆に接続された場合は、バックゲート信号線２０６の電
位（ＢＧ）を”Ｌ”に初期化し、フォトダイオード２０４に光を照射することによって生
じる逆方向電流で充電させ、トランジスタを介して出力信号を出力することができる。
以上により、本実施の形態におけるフォトセンサは、各々１つのフォトダイオード及びト
ランジスタと、各種信号線で構成することができる。また、トランジスタを１つに削減し
たことにより、フォトセンサ部１つあたりの専有面積を小さくすることができ、高集積化
や、表示素子面積またはフォトダイオードの受光面積の拡大ができる。また、トランジス
タの形成に酸化物半導体を用いることで、極めてオフ電流の低い回路を構成することがで
き、ダイナミックレンジの広い撮像を行うことができる。
本実施の形態におけるフォトセンサは、例えばＣＭＯＳイメージセンサなどの高密度にフ
ォトセンサ部が集積化された半導体装置に応用することが有効である。
次に、本実施の形態におけるフォトセンサを表示装置に応用し、タッチセンサまたはイメ
ージセンサとして用いる場合の構成について説明する。
図３に表示装置の構成の一例を示す。表示装置１００は、画素回路１０１、表示素子制御
回路１０２及びフォトセンサ制御回路１０３を有する。画素回路１０１は、行列方向にマ
トリクス状に配置された複数の画素１０４を有する。各々の画素１０４には、表示素子部
１０５とフォトセンサ部１０６を有する例を示してあるが、フォトセンサ部１０６は全て
の画素に設ける必要はない。フォトセンサ部１０６を設ける画素の間隔は、実施者が目的
によって決定すれば良い。
図３に示す表示素子制御回路１０２は、表示素子部１０５を制御するための回路であり、
ソース信号線（ビデオデータ信号線など）を介して表示素子部１０５に信号を入力する表
示素子駆動回路１０７と、ゲート信号線（走査線）を介して表示素子部１０５に信号を入
力する表示素子駆動回路１０８を有する。
例えば、表示素子駆動回路１０８は、特定の行に配置された画素が有する表示素子を選択
する機能を有する。また、表示素子駆動回路１０７は、選択された行の画素が有する表示
素子に任意の電位を与える機能を有する。なお、表示素子駆動回路１０８によりゲート信
号線に高電位を印加された表示素子では、トランジスタがオンし、表示素子駆動回路１０
７によりソース信号線に与えられる電位が供給される。
フォトセンサ制御回路１０３は、フォトセンサ部１０６を制御するための回路であり、フ
ォトセンサ出力信号線及びフォトセンサ基準信号線等の信号線側のフォトセンサ読み出し
回路１０９と、フォトダイオードリセット信号線及び読み取り行を選択するゲート信号線
等の走査線側のフォトセンサ駆動回路１１０を有する。
フォトセンサ駆動回路１１０は、特定の行に配置された画素が有するフォトセンサ部１０
６に対して、上述したリセット動作、累積動作、及び選択動作を行う機能を有する。また
、フォトセンサ読み出し回路１０９は、選択された行の画素が有するフォトセンサ部１０
６の出力信号を取り出す機能を有する。なお、フォトセンサ読み出し回路１０９は、アナ
ログ信号であるフォトセンサの出力をＯＰアンプを用いてアナログ信号のまま外部に取り
出す構成や、Ａ／Ｄ変換回路を用いてデジタル信号に変換してから外部に取り出す構成を
含むことができる。
画素１０４の回路図について、図４を用いて説明する。画素１０４は、トランジスタ２０
１、保持容量２０２及び液晶素子２０３を有する表示素子部１０５と、フォトダイオード
２０４及びトランジスタ２０５を有するフォトセンサ部１０６とを有する。
表示素子部１０５において、トランジスタ２０１は、ゲートがゲート信号線２０７（ＧＬ
）に、ソース又はドレインの一方がソース信号線２１０（ＳＬ）に、ソース又はドレイン
の他方が保持容量２０２の一方の電極と液晶素子２０３の一方の電極に、それぞれ電気的
に接続されている。保持容量２０２の他方の電極と液晶素子２０３の他方の電極は一定の
電位に保たれている。液晶素子２０３は、一対の電極の間に液晶層を含む素子である。
トランジスタ２０１は、保持容量２０２への電荷の注入もしくは排出を制御する機能を有
する。例えば、ゲート信号線２０７（ＧＬ）に高電位が印加されると、ソース信号線２１
０（ＳＬ）の電位が保持容量２０２と液晶素子２０３に印加される。保持容量２０２は、
液晶素子２０３に印加する電圧に相当する電荷を保持する機能を有する。
画像表示は、液晶素子２０３に電圧を印加することで偏光方向が変化する現象を利用し、
液晶素子２０３を透過する光の明暗（階調）を作ることで実現される。透過型液晶表示装
置の場合、液晶素子２０３を透過する光の光源にはバックライトを用いる。
トランジスタ２０１は、非晶質シリコン、微結晶シリコン、または多結晶シリコンなどの
半導体層を用いて形成することも可能であるが、酸化物半導体を用いて形成することが好
ましい。酸化物半導体を用いたトランジスタは、極めてオフ電流の低い特性を示し、電荷
保持機能を高めることができる。
なお、ここでは、表示素子部１０５が液晶素子を有する場合について説明したが、発光素
子などの他の素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御
される素子であり、具体的には発光ダイオード（ＬＥＤ）や有機発光ダイオード（ＯＬＥ
Ｄ）等が挙げられる。
フォトセンサ部１０６においては、前述した構成をそのまま用いることができる。なお、
プリチャージ回路２００は、フォトセンサ読み出し回路１０９に含まれる。
この様に本実施の形態におけるフォトセンサは、表示装置に応用することができ、タッチ
センサまたはイメージセンサとしての機能を表示装置に付加することができる。また、ト
ランジスタ数を削減し、フォトセンサ部を小面積とすることで表示素子部の面積を拡大す
ることができ、表示装置の画質を向上することができる。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能であ
る。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる構成のフォトセンサについて説明する。
なお、本実施の形態におけるフォトセンサは、実施の形態１のフォトセンサに一つのトラ
ンジスタを追加した構成である。従って、実施の形態１のフォトセンサの構成と共通であ
る部分の説明については、実施の形態１を参照することができる。
図１５は、撮像機能を有する半導体装置の画素マトリクスに配置されたフォトセンサにつ
いて、１画素分の構成を例示したものであり、フォトダイオード４０４、第１のトランジ
スタ４０５、及び第２のトランジスタ４０６を有している。
フォトダイオード４０４は、アノードがフォトダイオードリセット信号線（以下、リセッ
ト信号線と言う）４０９に電気的に接続され、カソードが配線４０７に電気的に接続され
ている。第１のトランジスタ４０５は、ゲートがゲート信号線（以下、選択信号線と言う
）４１１に電気的に接続され、ソースまたはドレインの一方がフォトセンサ出力信号線（
以下、出力信号線と言う）４１３に電気的に接続され、ソース又はドレインの他方がフォ
トセンサ基準信号線（以下、基準信号線と言う）４１２に電気的に接続され、第１のトラ
ンジスタ４０５のバックゲートが、バックゲート信号線４０８に電気的に接続されている
。また、第２のトランジスタ４０６は、ゲートがゲート信号線４１０に電気的に接続され
、ソースまたはドレインの一方が配線４０７に電気的に接続され、ソースまたはドレイン
の他方がバックゲート信号線４０８に電気的に接続されている。
ここで、フォトセンサ部３０６を構成する素子は、２つのトランジスタと、１つのフォト
ダイオードのみであり、極めて小面積のフォトセンサ部を構成することができるため、フ
ォトセンサを高密度で集積することが容易となる。なお、図１５には、後述する動作の一
例を明確に説明するためにプリチャージ回路４００を図示してあるが、該回路は必須では
なく、抵抗分割方式などを用いても良い。
第１のトランジスタ４０５は、バックゲートを有し、バックゲートの電位を変更すること
で、しきい値電圧を変更することが可能なトランジスタである。このようなトランジスタ
は、ボトムゲート型トランジスタの場合、層間絶縁膜を介して、チャネル部を覆う電極を
形成し、これをバックゲートとすることで、容易に実現できる。
また、第１のトランジスタ４０５は、フォトダイオード４０４が生成する電気信号を増幅
する機能を有するため、高移動度が必要である。一方で、フォトセンサの出力信号線４１
３に不必要な電位を出力することを防ぐため、オフ電流が極めて低いトランジスタで構成
する必要がある。
第２のトランジスタ４０６は、フォトダイオード４０４の出力信号を第１のトランジスタ
４０５のバックゲートに電荷容量として累積し、また、当該電荷容量を保持する機能を有
するため、移動度が高く、また、オフ電流が極めて低いトランジスタで構成する必要があ
る。
このようなトランジスタを実現するには、半導体層に酸化物半導体を用いることが好まし
い。酸化物半導体の詳細な説明については、実施の形態１を参照することができる。
図１５において、フォトセンサ１列分のプリチャージ回路４００は、トランジスタ４１４
を有し、トランジスタ４１４のゲートはプリチャージ信号線４１５を有する。また、プリ
チャージ回路４００の後段に、ＯＰアンプやＡ／Ｄ変換回路を接続することができる。な
お、プリチャージ回路の詳細な説明については、実施の形態１を参照することができる。
次に、フォトセンサ部３０６の動作について、図１６のタイミングチャートを用いて説明
する。
次に、本実施の形態のフォトセンサの読み出し動作について、図１６（Ａ）のタイミング
チャートを用いて説明する。図１６（Ａ）では、リセット信号線４０９の電位（ＲＳＴ）
、ゲート信号線４１０（ＧＳＬ）、選択信号線４１１の電位（ＳＥＬ）、バックゲート信
号線４０８の電位（ＢＧ）、配線４０７（Ｌ１）、出力信号線４１３の電位（ＯＵＴ）、
プリチャージ信号線４１５の電位（ＰＣＧ）を上から順に記している。
時刻Ａにおいて、リセット信号線４０９の電位（ＲＳＴ）を”Ｈ（Ｈｉｇｈ）”、ゲート
信号線４１０の電位（ＧＳＬ）を”Ｈ”とする（リセット動作開始）と、フォトダイオー
ド４０４に順バイアスが印加され、第２のトランジスタ４０６がオン状態となるため、フ
ォトダイオード４０４を介して配線４０７の電位（Ｌ１）が”Ｈ”となり、フォトダイオ
ード４０４及び第２のトランジスタ４０６を介して、バックゲート信号線４０８の電位（
ＢＧ）が”Ｈ”となる。また、プリチャージ信号線４１５の電位（ＰＣＧ）を”Ｈ”とす
ると、トランジスタ４１４がオン状態となり、出力信号線４１３の電位（ＯＵＴ）は”Ｈ
”にプリチャージされる。
時刻Ｂにおいて、リセット信号線４０９の電位（ＲＳＴ）を”Ｌ（Ｌｏｗ）”とし、ゲー
ト信号線４１０の電位（ＧＳＬ）を”Ｈ”のままとする（リセット動作終了、累積動作開
始）と、フォトダイオード４０４に光の強度に応じた逆方向電流が流れ、バックゲート信
号線４０８の電位（ＢＧ）及び配線４０７の電位（Ｌ１）が低下し始める。ここで、第１
のトランジスタ４０５のバックゲートの電位が変化するため、しきい値電圧が変化する。
時刻Ｃにおいて、ゲート信号線４１０の電位（ＧＳＬ）を”Ｌ”とし、第２のトランジス
タ４０６をオフ状態とする（累積動作終了）と、バックゲート信号線４０８の電位（ＢＧ
）は一定となる。ここで、当該電位は、累積動作中にフォトダイオード４０４が供給した
電荷量により決まる。すなわち、フォトダイオード４０４に照射されていた光の強度に応
じて決定される。また、第２のトランジスタ４０６は、酸化膜半導体層で形成したオフ電
流が極めて低いトランジスタで構成しているため、後の選択動作を行うまで、上記電荷量
を一定に保つことが可能である。
なお、ゲート信号線４１０の電位（ＧＳＬ）を”Ｌ”とする際に、ゲート信号線４１０と
バックゲート信号線４０８との間における寄生容量により、バックゲート信号線４０８の
電位、すなわち、バックゲートの電位に変化が生じる。該電位の変化量が大きい場合、累
積動作中にフォトダイオード４０４が供給した電荷量を精密に取得できないことになる。
電位の変化量を低減するには、第２のトランジスタ４０６のゲート−ソース（もしくはゲ
ート−ドレイン）間容量を低減する、第１のトランジスタ４０５のバックゲート側のゲー
ト容量を増大する、バックゲート信号線４０８に保持容量を設ける、などの対策が有効で
ある。なお、図１６（Ａ）では、これらの対策を施し、上記電位変化を無視できるとして
いる。
つづいて、時刻Ｄ以前に、プリチャージ信号線４１５の電位（ＰＣＧ）を”Ｌ”としてお
き、出力信号線４１３のプリチャージを終了しておく。時刻Ｄに、選択信号線４１１の電
位（ＳＥＬ）を”Ｈ”にする（選択動作開始）と、第１のトランジスタ４０５がオン状態
となり、基準信号線４１２と出力信号線４１３とが、第１のトランジスタ４０５を介して
導通する。すると、出力信号線４１３の電位（ＯＵＴ）は、低下していく。
ここで、出力信号線４１３の電位（ＯＵＴ）が低下する速さは、第１のトランジスタ４０
５のソースとドレイン間の電流に依存する。すなわち、出力信号線４１３の電位（ＯＵＴ
）は、累積動作中にフォトダイオード４０４に照射されている光の強度に応じて決定され
る。
より具体的には、フォトダイオード４０４に照射されている光が強いほど、バックゲート
信号線４０８の電位は低くなり、第１のトランジスタ４０５のしきい値電圧は高くなるの
で、第１のトランジスタ４０５がオン状態である時のソースとドレイン間の抵抗値が高く
なり、出力信号線４１３の電位（ＯＵＴ）が低下する速さは遅くなる。したがって、出力
信号線４１３の電位は高くなる。逆に、フォトダイオード４０４に照射されている光が弱
いほど、出力信号線４１３の電位は低くなる。
時刻Ｅにおいて、選択信号線４１１の電位（ＳＥＬ）を”Ｌ”にする（選択動作終了）と
、第１のトランジスタ４０５がオフ状態となり、出力信号線４１３の電位（ＯＵＴ）は、
一定値となる。ここで、一定値となる値は、フォトダイオード４０４に照射されている光
の強度に応じて決定される。したがって、出力信号線４１３の電位（ＯＵＴ）を取得する
ことで、累積動作中にフォトダイオード４０４に照射されていた光の強度を知ることがで
きる。
続いて、図１６（Ａ）のタイミングチャートを用いて説明した動作とは異なる動作につい
て、図１６（Ｂ）のタイミングチャートを用いて説明する。
時刻Ａにおいて、リセット信号線４０９の電位（ＲＳＴ）を”Ｈ”、ゲート信号線４１０
の電位（ＧＳＬ）を”Ｈ”とする（リセット動作開始）と、フォトダイオード４０４に順
バイアスが印加され、第２のトランジスタ４０６がオン状態となるため、フォトダイオー
ド４０４を介して配線４０７の電位（Ｌ１）が”Ｈ”となり、フォトダイオード４０４及
び第２のトランジスタ４０６を介して、バックゲート信号線４０８の電位（ＢＧ）が”Ｈ
”となる。また、プリチャージ信号線４１５の電位（ＰＣＧ）を”Ｈ”とすると、トラン
ジスタ４１４がオン状態となり、出力信号線４１３の電位（ＯＵＴ）は”Ｈ”にプリチャ
ージされる。
時刻Ｂにおいて、リセット信号線４０９の電位（ＲＳＴ）を”Ｌ”とし、ゲート信号線４
１０の電位（ＧＳＬ）を”Ｌ”として、第２のトランジスタ４０６をオフ状態とする（リ
セット動作終了、累積動作開始）と、フォトダイオード４０４に光の強度に応じた逆方向
電流が流れ、配線４０７の電位（Ｌ１）が低下し始める。フォトダイオード４０４は、光
が照射されると逆方向電流が増大するので、照射される光の強度に応じて配線４０７の電
位（Ｌ１）は変化する。なお、バックゲート信号線４０８の電位（ＢＧ）は変化しない。
時刻Ｆにおいて、ゲート信号線４１０の電位（ＧＳＬ）を”Ｈ”とすると、第２のトラン
ジスタ４０６がオン状態となり、バックゲート信号線４０８と配線４０７とが第２のトラ
ンジスタ４０６を介して導通する。そのため、バックゲート信号線４０８の電位（ＢＧ）
と配線４０７の電位（Ｌ１）は、同電位となる。ここで、フォトダイオード４０４に照射
する光の強度に依存して、バックゲート信号線４０８の電位（ＢＧ）と配線４０７の電位
（Ｌ１）は変化する。すなわち、第１のトランジスタ４０５のバックゲートの電位が変化
するため、しきい値電圧が変化する。
時刻Ｃにおいて、ゲート信号線４１０の電位（ＧＳＬ）を”Ｌ”とし、第２のトランジス
タ４０６をオフ状態とする（累積動作終了）と、バックゲート信号線４０８の電位（信Ｂ
Ｇ）は一定となる。ここで、当該電位は、累積動作中にフォトダイオードが供給した電荷
量により決まる。すなわち、フォトダイオード４０４に照射されていた光の強度に応じて
決定される。また、第２のトランジスタ４０６は、酸化膜半導体層で形成したオフ電流が
極めて低い薄膜トランジスタで構成しているため、後の選択動作を行うまで、上記電荷量
を一定に保つことが可能である。
なお、ゲート信号線４１０の電位（ＧＳＬ）を”Ｌ”とする際に、ゲート信号線４１０と
バックゲート信号線４０８との間における寄生容量により、バックゲート信号線４０８の
電位、すなわち、バックゲートの電位に変化が生じる。該電位の変化量が大きい場合、累
積動作中にフォトダイオード４０４が供給した電荷量を精密に取得できないことになる。
該電位の変化量を低減するには、第２のトランジスタ４０６のゲート−ソース（もしくは
ゲート−ドレイン）間容量を低減する、第１のトランジスタ４０５のバックゲート側のゲ
ート容量を増大する、バックゲート信号線４０８に保持容量を設ける、などの対策が有効
である。なお、図１６（Ｂ）では、これらの対策を施し、上記電位変化を無視できるとし
ている。
つづいて、時刻Ｄより前に、プリチャージ信号線４１５の電位（ＰＣＧ）を”Ｌ”として
おき、出力信号線４１３のプリチャージを終了しておく。時刻Ｄに、選択信号線４１１の
電位（ＳＥＬ）を”Ｈ”にする（選択動作開始）と、第１のトランジスタ４０５がオン状
態となり、基準信号線４１２と出力信号線４１３とが、第１のトランジスタ４０５を介し
て導通する。すると、出力信号線４１３の電位（ＯＵＴ）は、低下していく。
ここで、出力信号線４１３の電位（ＯＵＴ）が低下する速さは、第１のトランジスタ４０
５のソースとドレイン間の電流に依存する。すなわち、出力信号線４１３の電位（ＯＵＴ
）は、累積動作中にフォトダイオード４０４に照射されている光の強度に応じて決定され
る。
より具体的には、フォトダイオード４０４に照射されている光が強いほど、バックゲート
信号線４０８の電位は低くなり、第１のトランジスタ４０５のしきい値電圧は高くなるの
で、第１のトランジスタ４０５がオン状態である時のソースとドレイン間の抵抗値が高く
なり、出力信号線４１３の電位（ＯＵＴ）が低下する速さは遅くなる。したがって、出力
信号線４１３の電位は高くなる。逆に、フォトダイオード４０４に照射されている光が弱
いほど、出力信号線４１３の電位は低くなる。
時刻Ｅにおいて、選択信号線４１１の電位（ＳＥＬ）を”Ｌ”にする（選択動作終了）と
、第１のトランジスタ４０５がオフ状態となり、出力信号線４１３の電位（ＯＵＴ）は、
一定値となる。ここで、一定値となる値は、フォトダイオード４０４に照射されている光
の強度に応じて決定される。したがって、出力信号線４１３の電位（ＯＵＴ）を取得する
ことで、累積動作中にフォトダイオード４０４に照射されていた光の強度を知ることがで
きる。
上記のように、個々のフォトセンサの動作は、リセット動作、累積動作、選択動作を繰り
返すことで実現される。また、以上のリセット動作、累積動作、及び選択動作をマトリク
スの行毎に順次繰り返すことで撮像を行うことができる。
なお、上記動作は、フォトダイオード４０４のカソードが第２のトランジスタ４０６に接
続して構成した場合の一例である。フォトダイオード４０４のアノードが第２のトランジ
スタ４０６側に接続した構成の場合においても、同様な出力信号を発生させる動作を実現
できる。
先に説明した動作は、バックゲート信号線４０８の電位（ＢＧ）を”Ｈ”に初期化し、フ
ォトダイオード４０４に光を照射することによって生じる逆方向電流で放電させ、トラン
ジスタを介して出力信号を出力するものである。
一方、フォトダイオード４０４が逆に接続された場合は、バックゲート信号線４０８の電
位（ＢＧ）をローレベルに初期化し、フォトダイオード４０４に光を照射することによっ
て生じる逆方向電流で充電させ、トランジスタを介して出力信号を出力することができる
。
以上により、本実施の形態におけるフォトセンサは、各々１つのフォトダイオード及び２
つのトランジスタと、各種信号線で構成することができる。また、トランジスタを削減し
たことにより、フォトセンサ部１つあたりの専有面積を小さくすることができ、高集積化
や、表示素子面積またはフォトダイオードの受光面積の拡大ができる。また、トランジス
タの形成に酸化物半導体を用いることで、極めてオフ電流の低い回路を構成することがで
き、ダイナミックレンジの広い撮像を行うことができる。
本実施の形態におけるフォトセンサは、例えばイメージセンサなどの高密度にフォトセン
サ部が集積化された半導体装置に応用することが有効である。
なお、本実施の形態におけるフォトセンサを表示装置に応用し、タッチセンサまたはイメ
ージセンサとして用いる場合の構成については、実施の形態１を参照することができる。
本実施の形態は、他の実施の形態又は実施例に記載した構成と適宜組み合わせて実施する
ことが可能である。
（実施の形態３）
本実施の形態では、本明細書に開示する半導体装置に適用できるトランジスタの例を示す
。
本明細書に開示する半導体装置に適用できるトランジスタの構造は特に限定されず、例え
ばトップゲート構造、又はボトムゲート構造のスタガ型及びプレーナ型などを用いること
ができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造
でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であ
っても良い。
なお、図５（Ａ）乃至（Ｄ）にトランジスタの断面構造の一例を以下に示す。本発明の一
態様は、これらのトランジスタのゲート電極と対向し、ゲート絶縁膜、チャネル形成領域
となる半導体層、絶縁膜を介して形成された導電層をバックゲート電極として用いること
を特徴としている。一例として、図１４に図５（Ａ）のトランジスタにバックゲートを設
けた構成を示すが、他のトランジスタについても同様にゲート電極と対向した位置にバッ
クゲートを設ければよい。
図５（Ａ）乃至（Ｄ）に示すトランジスタは、酸化物半導体を用いるものである。酸化物
半導体を用いることのメリットは、高い移動度と低いオフ電流が得られることであるが、
もちろん、他の半導体を用いてもよい。
図５（Ａ）に示すトランジスタ２４１０は、ボトムゲート構造のトランジスタの一つであ
り、逆スタガ型トランジスタともいう。
トランジスタ２４１０は、絶縁表面を有する基板２４００上に、ゲート電極層２４０１、
ゲート絶縁層２４０２、酸化物半導体層２４０３、ソース電極層２４０５ａ、及びドレイ
ン電極層２４０５ｂを含む。また、これらを覆う様に絶縁層２４０７及び保護絶縁層２４
０９が形成されている。
なお、バックゲートを設けるには、図１４に示すようにトランジスタ２４１１の絶縁層２
４０７または保護絶縁層２４０９の上に、チャネル形成領域と重なる様にバックゲートと
して用いる導電層２４１２を形成する。トップゲート構造を除く以下の構造についても同
様な構成とすることができる。
図５（Ｂ）に示すトランジスタ２４２０は、チャネル保護型と呼ばれるボトムゲート構造
の一つであり逆スタガ型トランジスタともいう。
トランジスタ２４２０は、絶縁表面を有する基板２４００上に、ゲート電極層２４０１、
ゲート絶縁層２４０２、酸化物半導体層２４０３、酸化物半導体層２４０３のチャネル形
成領域を覆うチャネル保護層として機能する絶縁層２４２７、ソース電極層２４０５ａ、
及びドレイン電極層２４０５ｂを含む。また、これらを覆う様に保護絶縁層２４０９が形
成されている。
図５（Ｃ）示すトランジスタ２４３０はボトムゲート型のトランジスタであり、絶縁表面
を有する基板である基板２４００上に、ゲート電極層２４０１、ゲート絶縁層２４０２、
ソース電極層２４０５ａ、ドレイン電極層２４０５ｂ、及び酸化物半導体層２４０３を含
む。また、これらを覆う様に絶縁層２４０７及び保護絶縁層２４０９が形成されている。
トランジスタ２４３０においては、ゲート絶縁層２４０２は基板２４００及びゲート電極
層２４０１上に接して設けられ、ゲート絶縁層２４０２上にソース電極層２４０５ａ、ド
レイン電極層２４０５ｂが接して設けられている。そして、ゲート絶縁層２４０２、及び
ソース電極層２４０５ａ、ドレイン電極層２４０５ｂ上に酸化物半導体層２４０３が設け
られている。
図５（Ｄ）に示すトランジスタ２４４０は、トップゲート構造のトランジスタの一つであ
る。トランジスタ２４４０は、絶縁表面を有する基板２４００上に、絶縁層２４３７、酸
化物半導体層２４０３、ソース電極層２４０５ａ、及びドレイン電極層２４０５ｂ、ゲー
ト絶縁層２４０２、ゲート電極層２４０１を含み、ソース電極層２４０５ａ、ドレイン電
極層２４０５ｂにそれぞれ配線層２４３６ａ、配線層２４３６ｂが接して設けられ電気的
に接続している。この構造にバックゲートを設けるには、酸化物半導体層２４０３を形成
する前に導電層と絶縁層をチャネル形成領域と重なる領域に形成しておく。
本実施の形態では、上述のとおり、トランジスタを構成する半導体層に酸化物半導体層２
４０３を用いる。酸化物半導体層２４０３に用いる酸化物半導体材料としては、四元系金
属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物や、三元系金属の酸化物であ
るＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ
−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系
金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物や、二元系金属の酸化物であるＩｎ−Ｚ
ｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ
−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物や
、Ｉｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系金属酸化物、Ｚｎ−Ｏ系金属酸化物などを用いるこ
とができる。また、上記酸化物半導体にＳｉを含んでもよい。ここで、例えば、Ｉｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物のことであ
り、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
また、酸化物半導体層２４０３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記され
る薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた
一つ、または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭ
ｎ、またはＧａ及びＣｏなどがある。
酸化物半導体層２４０３を用いたトランジスタ２４１０、２４２０、２４３０、２４４０
は、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像イメ
ージデータ等の電気信号の保持時間を長くすることができるため、消費電力を抑制する効
果を奏する。
また、酸化物半導体層２４０３を用いたトランジスタ２４１０、２４２０、２４３０、２
４４０は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。従って、
例えば表示装置などでは、同一基板上に駆動回路部を作製することができるため、部品点
数を削減することができる。
絶縁表面を有する基板２４００には、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガ
ラスなどのガラス基板を用いることができる。
ボトムゲート構造のトランジスタ２４１０、２４２０、２４３０においては、下地膜とな
る絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の
拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又
は酸化窒化シリコン膜から選ばれた一つ、又は複数の膜による積層構造により形成するこ
とができる。
ゲート電極層２４０１には、モリブデン、チタン、クロム、タンタル、タングステン、ア
ルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合
金材料を用いることができる。また、ゲート電極層２４０１は単層に限らず、異なる膜の
積層でも良い。
ゲート絶縁層２４０２には、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒
化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層
、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができ、プラズマＣＶＤ
法やスパッタ法等で形成することができる。また、ゲート絶縁層２４０２は単層に限らず
異なる膜の積層でも良い。例えば、第１のゲート絶縁層としてプラズマＣＶＤ法により膜
厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１
のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上２００ｎｍ以下の酸化シリ
コン層（ＳｉＯｘ（ｘ＞０））を積層して、合計膜厚２００ｎｍのゲート絶縁層とする。
ソース電極層２４０５ａ、ドレイン電極層２４０５ｂに用いる導電膜としては、例えば、
Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、またはこれらの元素を
含む合金等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方
または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、
Ａｌ膜に生ずるヒロックやウィスカー等の発生を防止する元素（Ｓｉ、ＮｄまたはＳｃな
ど）が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
また、ソース電極層２４０５ａ、ドレイン電極層２４０５ｂに接続する配線層２４３６ａ
、配線層２４３６ｂなどの導電膜も、ソース電極層２４０５ａ、ドレイン電極層２４０５
ｂと同様な材料を用いて形成することができる。
また、ソース電極層２４０５ａ、ドレイン電極層２４０５ｂ（これと同じ層で形成される
配線層を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金
属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（Ｚ
ｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸
化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料にシリ
コンを含ませたものを用いることができる。
絶縁層２４０７、２４２７、２４３７は、代表的には酸化シリコン膜、酸化窒化シリコン
膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いること
ができる。
保護絶縁層２４０９は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒
化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
また、トランジスタの構造に起因する表面凹凸を低減するために保護絶縁層２４０９上に
平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾ
シクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率
材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁
膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
このように、本実施の形態において、酸化物半導体層を含むトランジスタを用いることに
より、高機能な半導体装置を提供することができる。
本実施の形態は、他の実施の形態又は実施例に記載した構成と適宜組み合わせて実施する
ことが可能である。
（実施の形態４）
本実施の形態は、酸化物半導体層を含むトランジスタ、及び作製方法の一例を図面を用い
て詳細に説明する。
図６（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図６（Ａ）乃至（Ｅ）に
示すトランジスタ２５１０は、図５（Ａ）に示すトランジスタ２４１０と同様なボトムゲ
ート構造の逆スタガ型トランジスタである。
本実施の形態の半導体層に用いる酸化物半導体は、ドナーとなる性質を持つ水素を酸化物
半導体から極力除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純
度化することによりｉ型（真性）の酸化物半導体、又はｉ型（真性）に限りなく近い酸化
物半導体としたものである。すなわち、不純物を添加してｉ型化するのでなく、水素や水
等の不純物を極力除去したことにより、高純度化されたｉ型（真性半導体）又はそれに近
づけることを特徴としている。従って、トランジスタ２５１０が有する酸化物半導体層は
、高純度化され電気的にｉ型（真性）化した酸化物半導体層である。
また、高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近い）、キャ
リア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好
ましくは１×１０１１／ｃｍ３未満である。
酸化物半導体中にキャリアが極めて少ないため、トランジスタのオフ電流を少なくするこ
とができる。オフ電流は少なければ少ないほど好ましい。
具体的には、上述の酸化物半導体層を具備するトランジスタは、チャネル幅１μｍあたり
のオフ電流密度を室温下において１０ａＡ（１×１０−１７Ａ／μｍ）以下にすること、
さらには、１ａＡ（１×１０−１８Ａ／μｍ）以下、さらには１０ｚＡ（１×１０−２０
Ａ／μｍ）以下にすることが可能である。
また、上述の酸化物半導体層を具備するトランジスタ２５１０はオン電流の温度依存性が
ほとんど見られず、オフ電流の変化も非常に小さい。
以下、図６（Ａ）乃至（Ｅ）を用い、基板２５０５上にトランジスタ２５１０を作製する
工程を説明する。
まず、絶縁表面を有する基板２５０５上に導電膜を形成した後、第１のフォトリソグラフ
ィ工程とエッチング工程でゲート電極層２５１１を形成する。なお、レジストマスクをイ
ンクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォ
トマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板２５０５は、実施の形態３に示した基板２４００と同様な基板を用
いることができる。本実施の形態では基板２５０５としてガラス基板を用いる。
下地膜となる絶縁膜を基板２５０５とゲート電極層２５１１との間に設けてもよい。下地
膜は、基板２５０５からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸
化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一つ、又は複
数の膜による積層構造により形成することができる。
また、ゲート電極層２５１１には、モリブデン、チタン、タンタル、タングステン、アル
ミニウム、銅、ネオジム、スカンジウム等の金属材料、又はこれらを主成分とする合金材
料を用いることができる。また、ゲート電極層２５１１は単層に限らず異なる膜の積層で
も良い。
次いで、ゲート電極層２５１１上にゲート絶縁層２５０７を形成する。ゲート絶縁層２５
０７には、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層
、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミ
ニウム層、又は酸化ハフニウム層を用いることができ、プラズマＣＶＤ法又はスパッタ法
等で形成することができる。また、ゲート絶縁層２５０７は単層に限らず異なる膜の積層
でも良い。
本実施の形態の酸化物半導体には、不純物が除去され、ｉ型化又は実質的にｉ型化された
酸化物半導体を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に
対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そ
のため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。
例えば、マイクロ波（例えば、周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは
、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化
物半導体と高品質なゲート絶縁層とが密接することにより、界面準位を低減して界面特性
を良好なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタ法やプ
ラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によっ
てゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても良い。
いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導
体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。ここではスパ
ッタ法を用いる例について説明する。
ゲート絶縁層２５０７、酸化物半導体膜２５３０に水素、水酸基及び水分がなるべく含ま
れないようにするために、酸化物半導体膜２５３０の成膜の前処理として、スパッタ装置
の予備加熱室でゲート電極層２５１１が形成された基板２５０５、又はゲート絶縁層２５
０７までが形成された基板２５０５を予備加熱し、基板２５０５に吸着した水素、水分な
どの不純物を脱離させ排気することが好ましい。なお、予備加熱室に設ける排気手段はク
ライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの
予備加熱は、絶縁層２５１６の成膜前に、ソース電極層２５１５ａ及びドレイン電極層２
５１５ｂまで形成した基板２５０５にも同様の処理を行ってもよい。
次いで、ゲート絶縁層２５０７上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ
以上３０ｎｍ以下の酸化物半導体膜２５３０を形成する（図６（Ａ）参照）。
なお、酸化物半導体膜２５３０をスパッタ法により成膜する前に、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、ゲート絶縁層２５０７の表面に付着している
粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、
アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加し、イオン化したアルゴンを基
板に衝突させて表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウ
ム、酸素などを用いてもよい。
酸化物半導体膜２５３０に用いる酸化物半導体は、実施の形態３に示した四元系金属の酸
化物や、三元系金属の酸化物や、二元系金属の酸化物や、Ｉｎ−Ｏ系金属酸化物、Ｓｎ−
Ｏ系金属酸化物、Ｚｎ−Ｏ系金属酸化物などの酸化物半導体を用いることができる。また
、上記酸化物半導体にＳｉを含んでもよい。本実施の形態では、酸化物半導体膜２５３０
としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する
。この段階での断面図が図６（Ａ）に相当する。また、酸化物半導体膜２５３０は、希ガ
ス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下に
おいてスパッタ法により形成することができる。
酸化物半導体膜２５３０をスパッタ法で作製するためのターゲットとしては、例えば、組
成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の金属酸化物
を用いる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の金属酸
化物を用いてもよい。これらのターゲットの充填率は９０％以上１００％以下、好ましく
は９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることに
より、成膜した酸化物半導体膜は緻密な膜となる。
酸化物半導体膜２５３０を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好
ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタに
よる膜の損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除
去されたスパッタガスを導入し、上記ターゲットを用いて基板２５０５上に酸化物半導体
膜２５３０を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたもの
であってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ
２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気さ
れるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットとの間の距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）が軽減でき、膜厚分布も均一となるために好ましい。
次いで、酸化物半導体膜２５３０を第２のフォトリソグラフィ工程とエッチング工程で島
状の酸化物半導体層に加工する。ここで、島状の酸化物半導体層を形成するためのレジス
トマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で
形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート絶縁層２５０７にコンタクトホールを形成する場合、その工程は酸化物半導
体膜２５３０の加工時に同時に行うことができる。
なお、ここでの酸化物半導体膜２５３０のエッチングは、ドライエッチングでもウェット
エッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜２５３０のウェット
エッチングに用いるエッチング液としては、燐酸、酢酸及び硝酸を混ぜた溶液、または、
ＩＴＯ−０７Ｎ（関東化学社製）を用いればよい。
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第１の加熱処理は、窒素、またはヘ
リウム、ネオン、アルゴン等の希ガス雰囲気中で、４００℃以上７５０℃以下、または４
００℃以上基板の歪み点未満の温度で行う。ここでは、加熱処理装置の一つである電気炉
に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処
理を行い、脱水化または脱水素化した酸化物半導体層２５３１とする（図６（Ｂ）参照）
。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスに
は、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しな
い不活性ガスが用いられる。
例えば、第１の加熱処理として、６５０℃以上７００℃以下の高温に加熱した不活性ガス
中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性
ガス中から出すＧＲＴＡを行ってもよい。
なお、第１の加熱処理においては、加熱処理装置に導入する不活性ガスに、水、水素など
が含まれないことが好ましい。または、該不活性ガスの純度を、６Ｎ（９９．９９９９％
）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下
、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純
度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導
入してもよい。加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度は、６Ｎ以上、
好ましくは７Ｎ以上、（即ち、酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下
、好ましくは０．１ｐｐｍ以下）とすることが好ましい。特にこれらのガスには、水、水
素などが含まれないことが好ましい。酸素ガス又はＮ２Ｏガスの作用によって、脱水化ま
たは脱水素化処理による不純物の排除工程で脱離してしまった酸化物半導体を構成する主
成分材料である酸素を供給することができる。この工程により、酸化物半導体層を高純度
化させ電気的にｉ型（真性）化することができる。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜２５３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置か
ら基板を取り出し、フォトリソグラフィ工程を行う。
なお、第１の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体
層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びド
レイン電極層上に絶縁層を形成した後、のいずれで行っても良い。
また、ゲート絶縁層２５０７にコンタクトホールを形成する場合、その工程は酸化物半導
体膜２５３０に第１の加熱処理を行う前でも行った後に行ってもよい。
また、酸化物半導体を２回に分けて成膜し、２回に分けて加熱処理を行って結晶化した酸
化物半導体層を用いても良い。この様な工程を行うことで、下地部材を問わず、膜表面に
垂直にｃ軸配向した膜厚の厚い結晶領域を形成することができる。
例えば、３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、窒素、酸素、希ガス
、または乾燥空気の雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５
０℃以下の第１の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有す
る第１の酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第２の酸
化物半導体膜を形成し、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以
下の第２の加熱処理を行う。
この工程により、第１の酸化物半導体膜が種結晶となり、第２の酸化物半導体膜全体を下
部から上部に向かって結晶成長させることができ、結果として膜厚の厚い結晶領域を有す
る酸化物半導体層が形成される。
次いで、ゲート絶縁層２５０７、及び酸化物半導体層２５３１上に、ソース電極層及びド
レイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース
電極層、及びドレイン電極層に用いる導電膜としては、実施の形態３に示したソース電極
層２４０５ａ、ドレイン電極層２４０５ｂと同様の材料を用いることができる。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層２５１５ａ、ドレイン電極層２５１５ｂを形成した後、レジ
ストマスクを除去する（図６（Ｃ）参照）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体層２５３１上で隣り合うソース電
極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタ
のチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の場合には、数ｎｍ〜
数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を
用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うとよい。超
紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジ
スタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動
作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ることが
できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、多階
調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多
階調マスクは透過した光が複数の強度となるため、部分的に膜厚の異なるレジストマスク
を形成することができる。該レジストマスクは、アッシングを行うことで形状を変形させ
ることができるため、フォトリソグラフィ工程を行わずに異なる形状のレジストマスクを
形成することができる。従って、露光マスク数を削減することができ、対応するフォトリ
ソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体層２５３１がエッチングされ、分断する
ことのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみ
をエッチングし、酸化物半導体層２５３１を全くエッチングしないという条件を得ること
は難しく、導電膜のエッチングの際に酸化物半導体層２５３１は一部のみがエッチングさ
れ、溝部（凹部）を有する酸化物半導体層となることもある。
本実施の形態では、導電膜としてＴｉを用い、酸化物半導体層２５３１にはＩｎ−Ｇａ−
Ｚｎ−Ｏ系酸化物半導体を用いるため、エッチャントには過水アンモニア水（アンモニア
、水、過酸化水素水の混合液）を用いると良い。
次いで、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層２５１６を形成する。こ
の絶縁層２５１６を形成する前にＮ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ
処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい
。
絶縁層２５１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層２５１６
に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層２
５１６に水素が含まれると、その水素が酸化物半導体層に侵入する現象や、水素が酸化物
半導体層中の酸素を引き抜く現象が生じることがある。この場合、酸化物半導体層のバッ
クチャネル側が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されることがある。
従って、絶縁層２５１６は、水素及び水素を含む不純物が含まれない手段を用いて成膜す
ることが重要である。
本実施の形態では、絶縁層２５１６として膜厚２００ｎｍの酸化シリコン膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的に
はアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行う
ことができる。また、ターゲットには、酸化シリコンまたはシリコンを用いることができ
る。例えば、シリコンをターゲットに用いて、酸素を含む雰囲気下でスパッタを行うと酸
化シリコンを形成することができる。酸化物半導体層に接して形成する絶縁層２５１６に
は、水分や、水素イオンや、水酸基などの不純物をほとんど含まず、これらが外部から侵
入することをブロックする無機絶縁膜を用いることが好ましい。代表的には酸化シリコン
膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用
いることができる。
酸化物半導体膜２５３０の成膜時と同様に、絶縁層２５１６の成膜室内の残留水分を除去
するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。ク
ライオポンプを用いて排気した成膜室で成膜した絶縁層２５１６は、膜中に含まれる不純
物の濃度を低減することができる。また、絶縁層２５１６の成膜室内の残留水分を除去す
るための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであって
もよい。
絶縁層２５１６を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物な
どの不純物が除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）は絶縁層２５１６と接した状態で昇温される。
以上の工程を経ることによって、酸化物半導体膜に対して第１の加熱処理を行って水素、
水分、水酸基又は水素化物（水素化合物ともいう）などの不純物と同時に減少してしまっ
た酸化物半導体を構成する主成分材料の一つである酸素を供給することができる。従って
、酸化物半導体層は高純度化され電気的にｉ型（真性）化する。
以上の工程でトランジスタ２５１０が形成される（図６（Ｄ）参照）。
また、絶縁層に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱
処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純物
を酸化シリコン層中に拡散させることができる。つまり、酸化物半導体層中に含まれる該
不純物をより低減させる効果を奏する。
絶縁層２５１６上にさらに保護絶縁層２５０６を形成してもよい。例えば、スパッタ法を
用いて窒化シリコン膜を形成する。保護絶縁層には、水分などの不純物をほとんど含まず
、更にこれらの外部からの侵入を防ぐことのできる無機絶縁膜である窒化シリコン膜、窒
化アルミニウム膜などを用いると良い。本実施の形態では、保護絶縁層２５０６に窒化シ
リコン膜を用いる（図６（Ｅ）参照）。
保護絶縁層２５０６に用いる窒化シリコン膜は、絶縁層２５１６まで形成された基板２５
０５を１００℃以上４００℃以下の温度に加熱し、水素及び水分が除去された高純度窒素
を含むスパッタガスを導入し、シリコンのターゲットを用いて成膜する。この場合におい
ても、絶縁層２５１６と同様に、処理室内の残留水分を除去しつつ保護絶縁層２５０６を
成膜することが好ましい。
保護絶縁層の形成後、さらに大気中で１００℃以上２００℃以下、１時間以上３０時間以
下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよ
いし、室温から加熱温度への昇温と加熱温度から室温までの降温を１サイクルとする処理
を複数回繰り返して行ってもよい。
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトラ
ンジスタを用いることにより、オフ状態における電流値（オフ電流値）をより低くするこ
とができる。
また、高純度化された酸化物半導体層を含むトランジスタは、高い電界効果移動度が得ら
れるため、高速駆動が可能である。従って、例えば表示装置などでは同一基板上に駆動回
路部を作製することができるため、部品点数を削減することができる。
本実施の形態は、他の実施の形態又は実施例に記載した構成と適宜組み合わせて実施する
ことが可能である。
（実施の形態５）
本実施の形態では、本明細書に開示する表示装置の一例である液晶表示装置について説明
する。
図７に、液晶表示装置の断面図の一例を示す。本実施の形態における液晶表示装置では、
絶縁表面を有する基板１００１上に、フォトダイオード１００２、トランジスタ１００３
ａ、１００３ｂ、保持容量１００４、液晶素子１００５が設けられている。なお、図７中
央の一点鎖線から左側にフォトセンサ、右側に表示素子のそれぞれ一部を示している。な
お、図７は、実施の形態１で説明したフォトセンサ部及び表示素子部の構成を例示したも
のであるが、実施の形態２で説明したフォトセンサ部の構成であっても良い。
トランジスタ１００３ａ、１００３ｂには、実施の形態３に示した構造のトランジスタを
用いることができ、本実施の形態では逆スタガ型のトランジスタを用いる。
フォトセンサに設けられたトランジスタ１００３ａには、保護絶縁膜１０３１上にバック
ゲート電極１０３０が形成されている。該バックゲート電極は延在してフォトダイオード
１００２のカソードと電気的に接続されている。なお、バックゲート電極は、保護絶縁膜
１０３１上ではなく、絶縁膜１０３３上に形成されていても良い。
フォトダイオード１００２は、ｐ型の導電型を付与する不純物を含むｐ型半導体層１０４
１、真性半導体の特性を有するｉ型半導体層１０４２及びｎ型の導電型を付与する不純物
を含むｎ型半導体層１０４３からなり、ｐｉｎ接合を積層型で形成している。
代表例としては、ｉ型半導体層１０４２に非晶質シリコンを用いたフォトダイオードが挙
げられる。この場合、ｐ型半導体層１０４１、及びｎ型半導体層１０４３にも非晶質シリ
コンを用いることはできるが、電気伝導度が高い微結晶シリコンを用いることが好ましい
。このｉ型半導体層１０４２に非晶質シリコンを用いたフォトダイオードは、光吸収特性
が人の視感度に近く、赤外線による誤動作を防ぐことができる。
ここで、フォトダイオードのアノードであるｐ型半導体層１０４１は、信号配線１０３５
と電気的に接続され、カソードであるｎ型半導体層１０４３は、上述の様にトランジスタ
１００３ａのバックゲート電極と電気的に接続されている。なお、信号配線１０３５は、
実施の形態１に示したリセット信号線に相当する。
なお、図示はしないが、ｐ型半導体層１０４１の光入射面側には透光性を有する導電層が
設けられていても良い。また、ｎ型半導体層１０４３の絶縁膜１０３３の界面側には導電
層が設けられていても良い。例えば、バックゲート電極１０３０が延在し、ｎ型半導体層
１０４３を覆う様な形であっても良い。これらの導電層を設けることで、ｐ型半導体層１
０４１またはｎ型半導体層１０４３の抵抗による電荷の損失を低減することができる。
なお、本実施の形態では、フォトダイオード１００２がｐｉｎダイオードである場合を例
示しているが、フォトダイオード１００２はｐｎダイオードであっても良い。この場合は
、ｐ型半導体層及びｎ型半導体層に高品質の結晶シリコンを用いることが好ましい。
また、フォトダイオードの構造としては、図８に示す様な横接合型であっても良い。横接
合型フォトダイオードのｐｉｎ接合は、まずｉ型半導体層を形成し、その一部にｐ型を付
与する不純物とｎ型を付与する不純物とを添加することでｐ型半導体層１１４１、ｉ型半
導体層１１４２及びｎ型半導体層１１４３を設けることができる。
トランジスタ１００３ｂは、液晶素子の駆動を行うために表示素子に設けられている。ト
ランジスタ１００３ｂのソース電極またはドレイン電極の一方は画素電極１００７と電気
的に接続され、ソース電極またはドレイン電極の他方は、図示されていないが信号配線に
電気的に接続されている。
保持容量１００４は、トランジスタ１００３ａ、１００３ｂと共に形成することが可能で
ある。保持容量１００４の容量配線及び容量電極は、該トランジスタのゲート電極及びソ
ース電極またはドレイン電極を作製する工程において形成され、容量である絶縁膜は、ゲ
ート絶縁膜を作製する工程において形成される。保持容量１００４は、液晶素子１００５
と並列にトランジスタ１００３ｂのソース電極またはドレイン電極の一方と電気的に接続
されている。
液晶素子１００５は、画素電極１００７と、液晶１００８と、対向電極１００９とを有す
る。画素電極１００７は、平坦化絶縁膜１０３２上に形成されており、トランジスタ１０
０３ｂ及び、保持容量１００４と電気的に接続されている。また、対向電極１００９は、
対向基板１０１３上に形成されており、画素電極１００７と対向電極１００９の間に、液
晶１００８が挟まれている。
画素電極１００７と、対向電極１００９の間のセルギャップは、スペーサー１０１６を用
いて制御することが出来る。図７では、フォトリソグラフィで選択的に形成された柱状の
スペーサー１０１６を用いてセルギャップを制御しているが、球状のスペーサーを画素電
極１００７と対向電極１００９の間に分散させることで、セルギャップを制御することも
出来る。なお、図７におけるスペーサー１０１６の位置は一例であり、スペーサーの位置
は実施者が任意に決定することができる。
また、液晶１００８は、基板１００１と対向基板１０１３の間において、封止材により囲
まれている。液晶１００８の注入は、ディスペンサ式（滴下式）を用いても良いし、ディ
ップ式（汲み上げ式）を用いていても良い。
画素電極１００７には、透光性を有する導電性材料、例えばインジウム錫酸化物（ＩＴＯ
）、酸化珪素を含むインジウム錫酸化物、有機インジウム、有機スズ、酸化亜鉛、酸化亜
鉛を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、ガ
リウムを含む酸化亜鉛、酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タン
グステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタン
を含むインジウム錫酸化物などを用いることが出来る。
また、本実施の形態では、透過型の液晶素子１００５を例に挙げているので、画素電極１
００７と同様に、対向電極１００９にも上述した透光性を有する導電性材料を用いること
が出来る。
画素電極１００７と液晶１００８の間には配向膜１０１１が、対向電極１００９と液晶１
００８の間には配向膜１０１２が、それぞれ設けられている。配向膜１０１１、配向膜１
０１２はポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ
、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施
されている。ラビングは、配向膜に圧力をかけながら、ナイロンなどの布を巻いたローラ
ーを回転させて、上記配向膜の表面を一定方向に擦ることで行うことが出来る。なお、酸
化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向
膜１０１１、配向膜１０１２を直接形成することも可能である。
また、液晶素子１００５と重なるように、特定の波長領域の光を通すことができるカラー
フィルタ１０１４が、対向基板１０１３上に形成されている。カラーフィルタ１０１４は
、顔料を分散させたアクリル系樹脂などの有機樹脂を対向基板１０１３上に塗布した後、
フォトリソグラフィを用いて選択的に形成することができる。また、顔料を分散させたポ
リイミド系樹脂を対向基板１０１３上に塗布した後、エッチングを用いて選択的に形成す
ることもできる。或いは、インクジェットなどの液滴吐出法を用いることで、選択的にカ
ラーフィルタ１０１４を形成することもできる。なお、カラーフィルタ１０１４を用いな
い構成とすることもできる。
また、フォトダイオード１００２と重なるように、光を遮蔽することが出来る遮蔽膜１０
１５が対向基板１０１３上に形成されている。遮蔽膜１０１５を設けることで、対向基板
１０１３を透過したバックライト光が、直接フォトダイオード１００２に照射されること
を防ぐことができる。また、画素間における液晶１００８の配向の乱れに起因するディス
クリネーションが視認されるのを防ぐことができる。遮蔽膜１０１５には、カーボンブラ
ック、低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、ク
ロムを用いた膜で、遮蔽膜１０１５を形成することも可能である。
また、基板１００１の画素電極１００７が形成されている面とは反対の面に、偏光板１０
１７を設け、対向基板１０１３の対向電極１００９が形成されている面とは反対の面に、
偏光板１０１８を設ける。
液晶素子は、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の他、ＶＡ（Ｖｅｒｔｉｃａｌ
Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（ｏｐｔｉｃａｌｌｙ ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）型等
であっても良い。なお、本実施の形態では、画素電極１００７と対向電極１００９の間に
液晶１００８が挟まれている構造の液晶素子１００５を例に挙げて説明したが、本発明の
一態様に係る半導体装置はこの構成に限定されない。ＩＰＳ型のように、一対の電極が、
共に基板１００１側に形成されている液晶素子であっても良い。
フォトダイオード１００２で検出される外光は、矢印１０２５で示す向きで基板１００１
に侵入し、フォトダイオード１００２に到達する。例えば、被検出物１０２１がある場合
は、外光が遮られるため、フォトダイオード１００２への外光の入射は遮られる。
一方で、液晶素子１００５を透過したバックライトからの光は、被検出物１０２１がある
場合は、該被検出物で反射した光がフォトダイオード１００２に入射する。これらは互い
に逆の作用をしているが、時系列的な変化を読み取れば被検出物の有無を検出することが
でき、タッチパネルとしての機能を持たせることができる。
また、被検出物を基板１００１に密着させ、被検出物を透過する外光または被検出物を反
射するバックライトからの光をフォトダイオードで検出させることにより密着型のイメー
ジセンサとして機能させることもできる。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能であ
る。
（実施の形態６）
本実施の形態では、実施の形態５とは異なる表示装置の一例である液晶表示装置について
説明する。
以下に説明する事項以外は、実施の形態５の構成と同様とすることができる。例えば、ト
ランジスタ、フォトダイオード、及び液晶素子などは同じ材料で構成したものを用いるこ
とができる。
図９は、実施の形態５とは異なる表示装置の断面図の一例である。実施の形態５では、フ
ォトセンサを作製した基板側から光が入射するのに対し、本実施の形態では、対向基板側
、すなわち液晶層を通してフォトセンサに光が入射する構成となっている。
従って、対向基板１０１３に形成された遮蔽膜１０１５のフォトダイオード１００２と重
なる領域には、開口が必要となる。その開口部分には図示したようにカラーフィルタが形
成されていても良い。Ｒ（赤）、Ｇ（緑）、Ｂ（青）の個別のカラーフィルタを備えたフ
ォトセンサを画素回路に複数配置することでカラーセンサとすることができ、カラーイメ
ージセンサ機能を持たせることができる。
なお、実施の形態５ではフォトダイオード１００２のｐ型半導体層１０４１側から光入射
が行える構造としたが、本実施の形態では実施の形態５と同様の構造とした場合に、ｎ型
半導体層１０４３側からの光入射となる。ｐ型半導体層側から光入射を行う理由の１つは
、拡散長の短いホールを有効に取り出すこと、すなわちフォトダイオードから電流を多く
取り出すことであるが、設計上の電流値が満足すればｎ型半導体層側から光入射を行って
も良い。
なお、フォトダイオード１００２のｐ型半導体層１０４１とｎ型半導体層１０４３を入れ
替えて形成することで、容易にｐ型半導体層側からの光入射を行うことができる。ただし
、この場合は、トランジスタ１００３ａのバックゲート電極１０３０との接続がｐ型半導
体層（アノード）側となるため、実施の形態５の構成とは動作方法が異なる。なお、各動
作方法については、実施の形態１を参照されたい。
また、図１０の様にトランジスタ１００３ａ上にフォトダイオード１００２を重ねて形成
する構成としても良い。この場合、トランジスタ１００３ａのバックゲート電極１０３０
とフォトダイオード１００２のｎ型半導体層１０４３の接続を容易に行うことができ、ｐ
型半導体層１０４１側からの光入射も可能となる。また、広い面積にフォトダイオードを
形成することができ、受光感度を向上させることができる。
なお、図９及び図１０の構成において、図示はしないが、フォトダイオード１００２の光
入射面側には透光性を有する導電層が設けられていても良い。また、フォトダイオード１
００２の光入射面とは反対側の面には導電層が設けられていても良い。これらの導電層を
設けることで、ｐ型半導体層１０４１またはｎ型半導体層１０４３の抵抗による電荷の損
失を低減することができる。
本実施の形態では、フォトダイオード１００２の受光面とは反対側に遮蔽膜２０１５を設
ける。遮蔽膜２０１５を設けることで、基板１００１を透過して表示パネル内に入射した
バックライトからの光が、直接フォトダイオード１００２に照射されることを防ぐことが
でき、高精度の撮像を行うことができる。遮蔽膜２０１５には、カーボンブラック、低次
酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用い
た膜で、遮蔽膜２０１５を形成することも可能である。
フォトダイオード１００２で検出される外光は、矢印２０２５で示す向きで対向基板１０
１３に侵入し、フォトダイオード１００２に到達する。例えば、被検出物１０２１がある
場合は、外光が遮られるため、フォトダイオード１００２への外光の入射は遮られる。
一方で、液晶素子１００５を透過したバックライトからの光は、被検出物１０２１がある
場合は、該被検出物で反射した光がフォトダイオード１００２に入射する。これらは互い
に逆の作用をしているが、時系列的な変化を読み取れば被検出物の有無を検出することが
でき、タッチパネルとしての機能を持たせることができる。
また、被検出物を対向基板１０１３に密着させ、被検出物を透過する外光または被検出物
を反射するバックライトからの光をフォトダイオードで検出させることにより密着型のイ
メージセンサとして機能させることもできる。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能であ
る。
（実施の形態７）
本実施の形態では、フォトセンサを有する表示パネルを用いたライティングボード（黒板
、ホワイトボード等）の例を示す。
例えば、図１１の表示パネル９６９６の位置にフォトセンサを有する表示パネルを設ける
。
表示パネル９６９６は、フォトセンサと表示素子とを有している。
ここで、表示パネル９６９６の表面にはマーカー等を用いて自由に書き込みができる。
なお、定着剤が含まれていないマーカー等を用いれば文字の消去が容易である。
また、マーカーのインクを落としやすくするため、表示パネル９６９６の表面は十分な平
滑性を有していると良い。
例えば、表示パネル９６９６の表面がガラス基板等であれば平滑性は十分である。
また、表示パネル９６９６の表面に透明な合成樹脂シート等を貼り付けても良い。
合成樹脂としては例えばアクリル等を用いると好ましい。この場合、合成樹脂シートの表
面を平滑にしておくと好ましい。
そして、表示パネル９６９６は、表示素子を有しているので、特定の画像を表示するとと
もに表示パネル９６９６の表面にマーカーで記載することができる。
また、表示パネル９６９６は、フォトセンサを有しているので、プリンター等と接続して
おけばマーカーで記載した文字を読み取って印刷することも可能である。
さらに、表示パネル９６９６は、フォトセンサと表示素子を有しているので、画像を表示
させた状態で表示パネル９６９６表面にマーカーで文字、図形等を書き込むことにより、
フォトセンサで読み取ったマーカーの軌跡を画像と合成して映し出すこともできる。
なお、抵抗膜方式、静電容量方式等のセンシングを用いた場合、マーカー等での書き込み
と同時にしかセンシングをすることができない。
一方、フォトセンサを用いた場合、マーカー等で書き込んだ後、時間が経った場合でもい
つでもセンシングが可能な点で優れている。
本実施の形態は、他の実施の形態又は実施例に記載した構成と適宜組み合わせて実施する
ことが可能である。
本実施例では、パネルと光源の配置について説明する。図１２は、表示パネルの構造を示
す斜視図の一例である。図１２に示す表示パネルは、一対の基板間に液晶素子、フォトダ
イオード、薄膜トランジスタなどを含む画素が形成されたパネル１６０１と、第１の拡散
板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と
、反射板１６０６と、複数の光源１６０７を有するバックライト１６０８と、回路基板１
６０９とを有している。
パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板
１６０４と、導光板１６０５と、反射板１６０６とは、順に積層されている。光源１６０
７は導光板１６０５の端部に設けられており、導光板１６０５内部に拡散された光源１６
０７からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６
０４によって、対向基板側から均一にパネル１６０１に照射される。
なお、本実施例では、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、
拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板
は導光板１６０５とパネル１６０１の間に設けられていれば良い。よって、プリズムシー
ト１６０３よりもパネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリ
ズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い
。
またプリズムシート１６０３は、図１２に示した断面が鋸歯状の形状に限定されず、導光
板１６０５からの光をパネル１６０１側に集光できる形状を有していれば良い。
回路基板１６０９には、パネル１６０１に入力される各種信号を生成もしくは処理する回
路、パネル１６０１から出力される各種信号を処理する回路などが設けられている。そし
て図１２では、回路基板１６０９とパネル１６０１とが、ＦＰＣ１６１１（Ｆｌｅｘｉｂ
ｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を介して接続されている。なお、上記回路は、
ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法を用いてパネル１６０１に接続されていても良
いし、上記回路の一部がＦＰＣ１６１１にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用い
て接続されていても良い。
図１２では、光源１６０７の駆動を制御する制御系の回路が回路基板１６０９に設けられ
ており、該制御系の回路と光源１６０７とがＦＰＣ１６１０を介して接続されている例を
示している。ただし、該制御系の回路はパネル１６０１に形成されていても良く、この場
合はパネル１６０１と光源１６０７とがＦＰＣなどにより接続されるようにする。
なお、図１２は、パネル１６０１の端に光源１６０７を配置するエッジライト型の光源を
例示しているが、本発明の表示パネルは光源１６０７がパネル１６０１の直下に配置され
る直下型であっても良い。
例えば、被検出物である指１６１２をパネル１６０１の上面側から近づけると、バックラ
イト１６０８からの光が、パネル１６０１を通過し、その一部が指１６１２において反射
し、再びパネル１６０１に入射する。各色に対応する光源１６０７を順に点灯させ、色ご
とに撮像データの取得を行うことで、被検出物である指１６１２のカラーの撮像データを
得ることが出来る。また撮像データから位置を認識することができ、表示画像の情報と組
み合わせてタッチパネルとして機能させることができる。
本実施例は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能である。
本発明の一態様に係る半導体装置は、高分解能である撮像データの取得を行うことができ
るという特徴を有している。よって、本発明の一態様に係る半導体装置を用いた電子機器
は、半導体装置をその構成要素に追加することにより、より高機能化することができる。
例えば、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（
代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生
し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に
、本発明の一態様に係る半導体装置を用いることができる電子機器としては、携帯電話、
携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴー
グル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再
生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、
プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが
挙げられる。これら電子機器の具体例を図１３に示す。
図１３（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有
する。本発明の一態様に係る表示装置は、表示部５００２に用いることができる。表示部
５００２に本発明の一態様に係る半導体装置を用いることで、高分解能である撮像データ
の取得を行うことができ、より高機能のアプリケーションが搭載された表示装置を提供す
ることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広
告表示用などの全ての情報表示用表示装置が含まれる。
図１３（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、スイッチ５１０３
、操作キー５１０４、赤外線ポート５１０５等を有する。本発明の一態様に係る半導体装
置は、表示部５１０２に用いることができる。表示部５１０２に本発明の一態様に係る半
導体装置を用いることで、高分解能である撮像データの取得を行うことができ、より高機
能の携帯情報端末を提供することができる。
図１３（Ｃ）は現金自動預け入れ払い機であり、筐体５２０１、表示部５２０２、硬貨投
入口５２０３、紙幣投入口５２０４、カード投入口５２０５、通帳投入口５２０６等を有
する。本発明の一態様に係る半導体装置は、表示部５２０２に用いることができる。表示
部５２０２に本発明の一態様に係る表示装置を用いることで、高分解能である撮像データ
の取得を行うことができ、より高機能化された現金自動預け入れ払い機を提供することが
できる。そして、本発明の一態様に係る半導体装置を用いた現金自動預け入れ払い機は、
指紋、顔、手形、掌紋及び手の静脈の形状、虹彩等の、生体認証に用いられる生体情報の
読み取りを、より高精度で行うことが出来る。よって、生体認証における、本人であるに
もかかわらず本人ではないと誤認識してしまう本人拒否率と、他人であるにもかかわらず
本人と誤認識してしまう他人受入率とを、低く抑えることができる。
図１３（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、
表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタ
イラス５３０８等を有する。本発明の一態様に係る半導体装置は、表示部５３０３または
表示部５３０４に用いることができる。表示部５３０３または表示部５３０４に本発明の
一態様に係る半導体装置を用いることで、高分解能である撮像データの取得を行うことが
でき、より高機能の携帯型ゲーム機を提供することができる。なお、図１３（Ｄ）に示し
た携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型
ゲーム機が有する表示部の数は、これに限定されない。
本実施例は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能である。
１００ 表示装置
１０１ 画素回路
１０２ 表示素子制御回路
１０３ フォトセンサ制御回路
１０４ 画素
１０５ 表示素子部
１０６ フォトセンサ部
１０７ 表示素子駆動回路
１０８ 表示素子駆動回路
１０９ 回路
１１０ フォトセンサ駆動回路
２００ プリチャージ回路
２０１ トランジスタ
２０２ 保持容量
２０３ 液晶素子
２０４ フォトダイオード
２０５ トランジスタ
２０６ バックゲート信号線
２０７ ゲート信号線
２０８ 選択信号線
２０９ リセット信号線
２１０ ソース信号線
２１１ 基準信号線
２１２ 出力信号線
２１３ トランジスタ
２１４ プリチャージ信号線
３０６ フォトセンサ部
４００ プリチャージ回路
４０４ フォトダイオード
４０５ 第１のトランジスタ
４０６ 第２のトランジスタ
４０７ 配線
４０８ バックゲート信号線
４０９ リセット信号線
４１０ ゲート信号線
４１１ 選択信号線
４１２ 基準信号線
４１３ 出力信号線
４１４ トランジスタ
４１５ プリチャージ信号線
１００１ 基板
１００２ フォトダイオード
１００３ トランジスタ
１００４ 保持容量
１００５ 液晶素子
１００６ フォトダイオード
１００７ 画素電極
１００８ 液晶
１００９ 対向電極
１０１１ 配向膜
１０１２ 配向膜
１０１３ 対向基板
１０１４ カラーフィルタ
１０１５ 遮蔽膜
１０１６ スペーサー
１０１７ 偏光板
１０１８ 偏光板
１０２１ 被検出物
１０２５ 矢印
１０３０ バックゲート電極
１０３１ 保護絶縁膜
１０３２ 平坦化絶縁膜
１０３３ 絶縁膜
１０３５ 信号配線
１０４１ ｐ型半導体層
１０４２ ｉ型半導体層
１０４３ ｎ型半導体層
１００３ａ トランジスタ
１００３ｂ トランジスタ
１１４１ ｐ型半導体層
１１４２ ｉ型半導体層
１１４３ ｎ型半導体層
１６０１ パネル
１６０２ 拡散板
１６０３ プリズムシート
１６０４ 拡散板
１６０５ 導光板
１６０６ 反射板
１６０７ 光源
１６０８ バックライト
１６０９ 回路基板
１６１０ ＦＰＣ
１６１１ ＦＰＣ
１６１２ 指
２００２ フォトダイオード
２００４ 転送トランジスタ
２００６ リセットトランジスタ
２００８ 増幅トランジスタ
２０１０ 信号電荷蓄積部
２０１５ 遮蔽膜
２０２５ 矢印
２１００ 電源線
２１１０ リセット電源線
２１２０ 信号出力線
２４００ 基板
２４０１ ゲート電極層
２４０２ ゲート絶縁層
２４０３ 酸化物半導体層
２４０７ 絶縁層
２４０９ 保護絶縁層
２４１０ トランジスタ
２４１１ トランジスタ
２４１２ 導電層
２４２０ トランジスタ
２４２７ 絶縁層
２４３０ トランジスタ
２４３７ 絶縁層
２４４０ トランジスタ
２５０５ 基板
２５０６ 保護絶縁層
２５０７ ゲート絶縁層
２５１０ トランジスタ
２５１１ ゲート電極層
２５１６ 絶縁層
２５３０ 酸化物半導体膜
２５３１ 酸化物半導体層
２４０５ａ ソース電極層
２４０５ｂ ドレイン電極層
２４３６ａ 配線層
２４３６ｂ 配線層
２５１５ａ ソース電極層
２５１５ｂ ドレイン電極層
５００１ 筐体
５００２ 表示部
５００３ 支持台
５１０１ 筐体
５１０２ 表示部
５１０３ スイッチ
５１０４ 操作キー
５１０５ 赤外線ポート
５２０１ 筐体
５２０２ 表示部
５２０３ 硬貨投入口
５２０４ 紙幣投入口
５２０５ カード投入口
５２０６ 通帳投入口
５３０１ 筐体
５３０２ 筐体
５３０３ 表示部
５３０４ 表示部
５３０５ マイクロホン
５３０６ スピーカー
５３０７ 操作キー
５３０８ スタイラス
９６９６ 表示パネル

Claims (4)

  1. トランジスタと、
    フォトダイオードと、を有し、
    前記フォトダイオードのアノード又はカソードの一方は、前記トランジスタのバックゲートと電気的に接続されており、
    前記トランジスタは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層を有し、
    前記酸化物半導体層は、前記酸化物半導体層の表面に対して垂直になるようにｃ軸配向した結晶領域を有し、
    前記酸化物半導体層のキャリア濃度は、１×１０１２／ｃｍ３未満であり、
    前記トランジスタのチャネル幅１μｍあたりのオフ電流は、室温で１０ａＡ未満であることを特徴とする半導体装置。
  2. トランジスタと、
    フォトダイオードと、を有し、
    前記フォトダイオードのアノード又はカソードの一方は、前記トランジスタのバックゲートと電気的に接続されており、
    前記トランジスタは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層を有し、
    前記酸化物半導体層は、前記酸化物半導体層の表面に対して垂直になるようにｃ軸配向した結晶領域を有し、
    前記酸化物半導体層は、電気的にｉ型を示し、
    前記トランジスタのチャネル幅１μｍあたりのオフ電流は、室温で１０ａＡ未満であることを特徴とする半導体装置。
  3. 表示素子部とフォトセンサ部とを有し、
    前記表示素子部は、第１のトランジスタと、表示素子と、を有し、
    前記フォトセンサ部は、第２のトランジスタと、フォトダイオードと、を有し、
    前記フォトダイオードのアノード又はカソードの一方は、前記第２トランジスタのバックゲートと電気的に接続されており、
    前記第２のトランジスタは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層を有し、
    前記酸化物半導体層は、前記酸化物半導体層の表面に対して垂直になるようにｃ軸配向した結晶領域を有し、
    前記第２のトランジスタのチャネル幅１μｍあたりのオフ電流は、室温で１０ａＡ未満であることを特徴とする半導体装置。
  4. 前記第１のトランジスタは、前記バックゲートと同じ材料を含む導電層を介して、前記表示素子と電気的に接続されることを特徴とする半導体装置。
JP2015143166A 2010-02-12 2015-07-17 半導体装置 Expired - Fee Related JP6122910B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015143166A JP6122910B2 (ja) 2010-02-12 2015-07-17 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010028970 2010-02-12
JP2010028970 2010-02-12
JP2010053647 2010-03-10
JP2010053647 2010-03-10
JP2015143166A JP6122910B2 (ja) 2010-02-12 2015-07-17 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011025635A Division JP2011211171A (ja) 2010-02-12 2011-02-09 半導体装置及び、その駆動方法

Publications (2)

Publication Number Publication Date
JP2016001743A true JP2016001743A (ja) 2016-01-07
JP6122910B2 JP6122910B2 (ja) 2017-04-26

Family

ID=44367628

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011025635A Withdrawn JP2011211171A (ja) 2010-02-12 2011-02-09 半導体装置及び、その駆動方法
JP2015143166A Expired - Fee Related JP6122910B2 (ja) 2010-02-12 2015-07-17 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011025635A Withdrawn JP2011211171A (ja) 2010-02-12 2011-02-09 半導体装置及び、その駆動方法

Country Status (5)

Country Link
US (2) US8581170B2 (ja)
JP (2) JP2011211171A (ja)
KR (1) KR101830196B1 (ja)
TW (2) TWI545949B (ja)
WO (1) WO2011099343A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928644B2 (en) * 2010-02-19 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving display device
CN102804380B (zh) 2010-03-12 2015-11-25 株式会社半导体能源研究所 半导体装置
JP5721405B2 (ja) * 2010-11-22 2015-05-20 キヤノン株式会社 撮像システム、その制御方法及びプログラム
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013101420A (ja) * 2011-11-07 2013-05-23 Japan Display West Co Ltd 表示装置及び電子機器
WO2013190882A1 (ja) * 2012-06-19 2013-12-27 シャープ株式会社 金属酸化物トランジスタ
TWI821777B (zh) * 2012-09-24 2023-11-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI480788B (zh) * 2012-12-07 2015-04-11 Tera Xtal Technology Corp Touch sensing device and method
US20140263952A1 (en) * 2013-03-14 2014-09-18 Perkinelmer Holdings, Inc. High performance digital imaging system
JP6152729B2 (ja) * 2013-03-26 2017-06-28 ソニー株式会社 撮像装置および撮像表示システム
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
JP6392603B2 (ja) * 2013-09-27 2018-09-19 株式会社半導体エネルギー研究所 半導体装置
US20160241760A1 (en) * 2013-12-27 2016-08-18 Intel Corporation Display having an integrated camera
US9881954B2 (en) * 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102241704B1 (ko) 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9685476B2 (en) 2015-04-03 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9716852B2 (en) 2015-04-03 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Broadcast system
JP6704599B2 (ja) * 2015-04-28 2020-06-03 天馬微電子有限公司 半導体素子、半導体素子の製造方法、フォトダイオードアレイおよび撮像装置
US10163948B2 (en) 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
WO2017043516A1 (ja) * 2015-09-10 2017-03-16 シャープ株式会社 アクティブマトリクス基板及びその製造方法
JP6598626B2 (ja) * 2015-10-09 2019-10-30 三菱電機株式会社 液晶ディスプレイおよびマルチ画面ディスプレイ
KR20170061602A (ko) 2015-11-26 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR102514403B1 (ko) * 2016-07-13 2023-03-29 에스케이하이닉스 주식회사 픽셀 신호 리드아웃 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서
JPWO2018012563A1 (ja) * 2016-07-13 2019-05-09 シャープ株式会社 筆記入力装置
KR102566717B1 (ko) * 2016-12-12 2023-08-14 삼성전자 주식회사 생체 센서를 구비한 전자 장치
KR102649567B1 (ko) 2017-01-16 2024-03-21 삼성디스플레이 주식회사 광 센서 회로, 광 센서 화소 및 이를 포함하는 표시 장치
JP6892577B2 (ja) * 2017-04-28 2021-06-23 天馬微電子有限公司 イメージセンサ及びセンサ装置
KR102426008B1 (ko) * 2017-05-15 2022-07-29 삼성디스플레이 주식회사 입력감지회로 및 이를 포함하는 표시모듈
WO2018214069A1 (zh) * 2017-05-24 2018-11-29 深圳市汇顶科技股份有限公司 光学图像识别芯片、制造方法及终端设备
KR101894029B1 (ko) * 2017-07-21 2018-10-04 울산과학기술원 지문 압력 듀얼 센서 및 그 제조 방법
CN107479760B (zh) * 2017-09-22 2021-09-24 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示系统
US11893188B2 (en) 2018-05-18 2024-02-06 1004335 Ontario Inc. Optical touch sensor devices and systems
CN108766989B (zh) * 2018-06-01 2021-09-03 京东方科技集团股份有限公司 一种光学传感器件及其制作方法、显示器件、显示设备
CN108922940B (zh) * 2018-07-17 2020-03-06 京东方科技集团股份有限公司 光学检测像素单元、电路、光学检测方法和显示装置
CN108807495B (zh) * 2018-07-20 2021-01-26 京东方科技集团股份有限公司 阵列基板、显示面板及其测光方法和控制方法
CN109410844B (zh) * 2018-10-29 2023-12-29 武汉华星光电技术有限公司 像素驱动电路及显示装置
CN111611840B (zh) * 2019-02-22 2023-12-08 联咏科技股份有限公司 显示设备及其指纹感测方法
US10893225B2 (en) * 2019-06-03 2021-01-12 Innolux Corporation Electronic device having large dynamic range for image sensing
EP3985549A4 (en) * 2019-06-14 2023-03-01 Boe Technology Group Co., Ltd. SAMPLE PICTURE CAPTURE CIRCUIT, DISPLAY PANEL AND SAMPLE PICTURE CAPTURE METHOD
KR20210000766A (ko) 2019-06-25 2021-01-06 삼성디스플레이 주식회사 초음파 감지 장치와 이를 포함하는 표시 장치
KR20210001139A (ko) * 2019-06-27 2021-01-06 엘지디스플레이 주식회사 센서 패널과 이를 포함하는 표시장치
JP7458164B2 (ja) * 2019-10-23 2024-03-29 株式会社ジャパンディスプレイ 半導体装置
KR20210064483A (ko) * 2019-11-25 2021-06-03 삼성디스플레이 주식회사 입력 감지 기능을 갖는 표시 패널 및 표시 장치
US20230070145A1 (en) * 2020-02-06 2023-03-09 Novatek Microelectronics Corp. Readout integrated circuit
CN113221622A (zh) * 2020-02-06 2021-08-06 联咏科技股份有限公司 读出集成电路
JP7394655B2 (ja) * 2020-02-26 2023-12-08 日本放送協会 撮像装置及び放射線撮像装置
GB2594585B (en) 2020-04-03 2022-07-20 1004335 Ontario Inc Carrying On Business As A D Metro Optical touch sensor systems and optical detectors with noise mitigation
JP2021182033A (ja) * 2020-05-18 2021-11-25 株式会社ジャパンディスプレイ 基板及び表示装置
CN111640393B (zh) * 2020-06-30 2021-10-29 京东方科技集团股份有限公司 驱动方法、驱动电路及显示装置
CN112083593B (zh) * 2020-09-29 2021-12-03 Tcl华星光电技术有限公司 显示面板及显示装置
CN114582293B (zh) * 2022-03-10 2023-08-04 广东奥素液芯微纳科技有限公司 一种微流控有源矩阵驱动电路及微流控装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06133224A (ja) * 1992-10-16 1994-05-13 Casio Comput Co Ltd フォトセンサシステム及びフォトセンサシステムに使用されるフォトセンサ
JPH06291354A (ja) * 1993-03-31 1994-10-18 Casio Comput Co Ltd 画像読取装置
JPH11274451A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 固体撮像装置およびその駆動装置
JP2001109394A (ja) * 1999-07-23 2001-04-20 Semiconductor Energy Lab Co Ltd 画像認識装置一体型表示装置
JP2001160299A (ja) * 1999-12-02 2001-06-12 Casio Comput Co Ltd シフトレジスタ及び電子装置
JP2001292276A (ja) * 2000-01-31 2001-10-19 Semiconductor Energy Lab Co Ltd 密着型エリアセンサ及び密着型エリアセンサを備えた表示装置
JP2005005421A (ja) * 2003-06-11 2005-01-06 Sharp Corp 酸化物半導体発光素子
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP2009089351A (ja) * 2007-09-13 2009-04-23 Fujifilm Corp カプセル型内視鏡
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009535819A (ja) * 2006-08-31 2009-10-01 マイクロン テクノロジー， インク． 高性能画像センサのための透明チャネル薄膜トランジスタベースのピクセル
JP2009260254A (ja) * 2008-04-16 2009-11-05 Korea Electronics Telecommun 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2692218B2 (ja) * 1988-12-29 1997-12-17 ソニー株式会社 固体撮像素子
JP3556679B2 (ja) 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3621844B2 (ja) * 1999-02-24 2005-02-16 シャープ株式会社 増幅型固体撮像装置
US7242449B1 (en) 1999-07-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and integral image recognition/display apparatus
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP2001326343A (ja) * 2000-05-16 2001-11-22 Minolta Co Ltd 固体撮像装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002299632A (ja) 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
TW594336B (en) 2002-01-30 2004-06-21 Sanyo Electric Co Semiconductor display device, method for making the same, and active matrix type display device
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005183921A (ja) * 2003-11-27 2005-07-07 Seiko Epson Corp 固体撮像装置
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JPWO2006016662A1 (ja) 2004-08-11 2008-05-01 三洋電機株式会社 半導体素子マトリクスアレイ、その製造方法及び表示パネル
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4728170B2 (ja) 2006-05-26 2011-07-20 三菱電機株式会社 半導体デバイスおよびアクティブマトリクス型表示装置
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5000937B2 (ja) 2006-06-30 2012-08-15 三菱電機株式会社 半導体デバイスの製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090076322A1 (en) 2007-09-13 2009-03-19 Atsushi Matsunaga Capsule endoscope
KR20090040158A (ko) 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
JP2009147056A (ja) * 2007-12-13 2009-07-02 Seiko Epson Corp 半導体装置及びその製造方法
JP5167799B2 (ja) * 2007-12-18 2013-03-21 ソニー株式会社 固体撮像装置およびカメラ
KR100932205B1 (ko) * 2008-03-31 2009-12-16 한양대학교 산학협력단 화소 회로, 이를 포함하는 디스플레이 장치 및 화소 회로의동작 방법
JP2009253559A (ja) * 2008-04-03 2009-10-29 Sharp Corp 固体撮像装置および電子情報機器
JP2010016072A (ja) * 2008-07-02 2010-01-21 Canon Inc 薄膜トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
KR101721850B1 (ko) 2009-11-13 2017-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG10201500220TA (en) 2010-01-15 2015-03-30 Semiconductor Energy Lab Semiconductor device and method for driving the same
WO2011099336A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06133224A (ja) * 1992-10-16 1994-05-13 Casio Comput Co Ltd フォトセンサシステム及びフォトセンサシステムに使用されるフォトセンサ
JPH06291354A (ja) * 1993-03-31 1994-10-18 Casio Comput Co Ltd 画像読取装置
JPH11274451A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 固体撮像装置およびその駆動装置
JP2001109394A (ja) * 1999-07-23 2001-04-20 Semiconductor Energy Lab Co Ltd 画像認識装置一体型表示装置
JP2001160299A (ja) * 1999-12-02 2001-06-12 Casio Comput Co Ltd シフトレジスタ及び電子装置
JP2001292276A (ja) * 2000-01-31 2001-10-19 Semiconductor Energy Lab Co Ltd 密着型エリアセンサ及び密着型エリアセンサを備えた表示装置
JP2005005421A (ja) * 2003-06-11 2005-01-06 Sharp Corp 酸化物半導体発光素子
JP2009535819A (ja) * 2006-08-31 2009-10-01 マイクロン テクノロジー， インク． 高性能画像センサのための透明チャネル薄膜トランジスタベースのピクセル
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP2009089351A (ja) * 2007-09-13 2009-04-23 Fujifilm Corp カプセル型内視鏡
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009260254A (ja) * 2008-04-16 2009-11-05 Korea Electronics Telecommun 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法

Also Published As

Publication number Publication date
US8581170B2 (en) 2013-11-12
WO2011099343A1 (en) 2011-08-18
TW201631956A (zh) 2016-09-01
TW201206183A (en) 2012-02-01
US9524993B2 (en) 2016-12-20
JP2011211171A (ja) 2011-10-20
JP6122910B2 (ja) 2017-04-26
KR101830196B1 (ko) 2018-02-20
US20140061739A1 (en) 2014-03-06
US20110198484A1 (en) 2011-08-18
TWI618411B (zh) 2018-03-11
KR20120135406A (ko) 2012-12-13
TWI545949B (zh) 2016-08-11

Similar Documents

Publication Publication Date Title
JP6122910B2 (ja) 半導体装置
JP6701430B2 (ja) 半導体装置
JP6085019B2 (ja) 表示装置
JP6022526B2 (ja) 半導体装置
JP2011180583A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170403

R150 Certificate of patent or registration of utility model

Ref document number: 6122910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees