TWI478307B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI478307B
TWI478307B TW098133884A TW98133884A TWI478307B TW I478307 B TWI478307 B TW I478307B TW 098133884 A TW098133884 A TW 098133884A TW 98133884 A TW98133884 A TW 98133884A TW I478307 B TWI478307 B TW I478307B
Authority
TW
Taiwan
Prior art keywords
thin film
layer
film transistor
oxide semiconductor
nonlinear element
Prior art date
Application number
TW098133884A
Other languages
English (en)
Other versions
TW201030926A (en
Inventor
Shunpei Yamazaki
Kengo Akimoto
Shigeki Komori
Hideki Uochi
Tomoya Futamura
Takahiro Kasahara
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201030926A publication Critical patent/TW201030926A/zh
Application granted granted Critical
Publication of TWI478307B publication Critical patent/TWI478307B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0041Devices characterised by their operation characterised by field-effect operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

顯示裝置
本發明係有關於一種包含氧化物半導體的顯示裝置。
形成於平板(例如玻璃基板)上的薄膜電晶體為使用非晶矽或是多晶矽而製造,如一般可見的液晶顯示裝置。使用非晶矽所製造的薄膜電晶體的場效移動率很低,但可形成於玻璃基板的較大區域中。另一方面,使用多晶矽所製造的薄膜電晶體的場效移動率很高,但是須要例如雷射退火的結晶步驟,且無法總是適用於較大的玻璃基板。
有鑑於前述問題,使用氧化物半導體製造薄膜電晶體並將該電晶體應用於電子裝置或是光學裝置的技術已逐漸引人注目。例如,專利文件1及專利文件2揭示一種技術,薄膜電晶體可藉由該技術而製造,使用包含氧化鋅(ZnO)或是包含銦、鎵及鋅作為氧化物半導體膜,且此種電晶體用為影像顯示裝置的切換元件等。
[參考資料]
[專利文件1] 日本公開專利申請案第2007-123861號
[專利文件2] 日本公開專利申請案第2007-96055號
使用氧化物半導體所製造的其中具有通道形成區域的的薄膜電晶體具有以下特性:操作速度高於包含非晶矽的薄膜電晶體,且製造製程比包含多晶矽的薄膜電晶體簡單。也就是說,使用氧化物半導體則有可能在低製程溫度(範圍從室溫到300℃或更低)下製造具有很高場效移動率的薄膜電晶體。
為了要利用此種特性,並確保包含氧化物半導體(其於操作特性方面較優良,且可於低溫之下製造)的顯示裝置的可靠度,具有適當結構的保護電路等是必要的。此外,必須減少保護電路所佔用的面積,以達到減少顯示裝置的尺寸。
本發明之目標為提供適合的保護電路的結構。
本發明之另一目標為加強保護電路的功能,穩定操作,並藉由堆疊除了氧化物半導體之外的絕緣膜及導電膜,達成在各種用途之顯示裝置中的保護電路所佔用面積的減少。
本發明之一實施例為一種顯示裝置,其中保護電路係使用包含氧化物半導體的非線性元件形成。非線性元件包含具有不同氧含量的氧化物半導體的組成。更進一步,非線性元件包含的第一接線層及第二接線層的至少其中一者直接連接於閘極或是與閘極在相同步驟中形成的接線。
本發明之一說明性實施例為顯示裝置,其包含設置於具有絕緣表面的整個基板上的掃描線及信號線,以相互交錯,像素部位,其中將像素電極以矩陣設置,及使用氧化物半導體形成於像素部位之外的非線性元件。像素部位包含薄膜電晶體,通道形成區域形成於薄膜電晶體的第一氧化物半導體層中。像素部位的薄膜電晶體包含閘極、第一接線層、及第二接線層,閘極連接於掃描線,第一接線層連接於信號線且接觸第一氧化物半導體層,第二接線層連接於像素電極且接觸第一氧化物半導體層。此外,於像素部位與設於基板周圍的信號輸入端之間設置非線性元件。非線性元件包含閘極;覆蓋閘極的閘絕緣膜;在閘絕緣層之上且重疊於閘極的第一氧化物半導體層;覆蓋重疊於第一氧化物半導體層之通道形成區域的區域之通道保護層;及第一接線層及第二接線層,其各由堆疊導電層及第二氧化物半導體層而形成,且接觸第一氧化物半導體層,且其末端部位位於通道保護層之上,並重疊於閘極。更進一步,第一接線層及第二接線層的導電層接觸第一氧化物半導體層,且第二氧化物半導體層插設於其之間。非線性元件的閘極連接於掃描線或是信號線,且非線性元件的第一接線層或是第二接線層直接連接於閘極或是與閘極形成於相同層的接線,以對閘極施加電位。
本發明之另一說明性實施例為顯示裝置,其包含設置於具有絕緣表面的基板上的掃描線及信號線,以相互交錯,其中像素電極以矩陣設置的像素部位,及設於像素部位之外的區域的保護電路。像素部位包含薄膜電晶體,其中在第一氧化物半導體層中形成通道形成區域。像素部位中的薄膜電晶體包含連接於掃描線的閘極,連接於信號線並接觸第一氧化物半導體層的第一接線層,及連接於像素電極並接觸第一氧化物半導體層的第二接線層。在像素部位之外的區域中,設置連接掃描線及共用接線的保護電路,及連接信號線及共用接線的保護電路。各個保護電路包含具有閘極的非線性元件;覆蓋閘極的閘絕緣層;設於閘絕緣層之上且重疊於閘極的第一氧化物半導體層;覆蓋重疊於第一氧化物半導體層之通道形成層的區域的通道保護層;及第一接線層與第二接線層,其各藉由堆疊導電層及第二氧化物半導體層而形成,且接觸第一氧化物半導體層,且其端部設於通道保護層之上且重疊於閘極。更進一步,在保護電路所包含的非線性元件中,第一接線層及第二接線層的導電層接觸設於其之間的第一氧化物半導體層及第二氧化物半導體層,且第一接線層或是第二接線層直接連接於閘極或是與閘極形成於相同層上的接線。
注意,在本說明書中,僅為了方便而使用序數「第一」及「第二」,並不表示步驟順序及層的堆疊順序。此外,本說明書中的序數並不表示指定本發明的具體名稱。
根據本發明之一實施例,使用包含氧化物半導體的非線性元件形成保護電路,藉此,可獲得具有適用於保護電路的結構的顯示裝置。在非線性元件的第一氧化物半導體層與接線層之間的連接結構中,設置與第二氧化物半導體層接觸的區域,第二氧化物半導體層的導電度高於第一氧化物半導體層的導電度,如此則容許穩定操作。因此,可加強保護電路的功能,並使操作穩定。
或者,提供一種方法,其中第一或是第二接線層及閘極或是與閘極形成於相同層上的接線藉由設置達於第一或是第二接線層的接觸孔,及達於閘極或是與閘極形成於相同層上的接線的接觸孔,使用另一接線層而連接。然而,在此方法中,對於一個連接而言,形成兩個介面及兩個接觸孔。
在根據本發明之一實施例的保護電路所包含的非線性元件中,第一或是第二接線層的導電層直接連接於閘極或是與閘極形成於相同層上的接線;因此,對於一個連接而言,只形成一個介面及一個接觸孔。比起使用另一接線層的連接方法而言,因為一個連接所形成的介面數目只有一個,本發明之連接方法可減少接觸電阻。因此,包含非線性元件的保護電路能穩定地操作。此外,比起使用另一接線層的連接方法而言,因為一個連接所形成的接觸孔只有一個,本發明之連接方法可減少由連接部位所佔用的面積。因此,可減少保護電路佔用的面積,並可達成顯示裝置的尺寸的減少。
以下,將參照圖式說明本發明之實施例。本發明並不限於以下的說明,且熟知本技藝者當可知,可在不脫離本發明之範圍及精神之內,改變模式及細節。因此,本發明不應侷限於以下所述之實施例。注意,標示不同圖式中的相同部份的標號在以下說明之本發明之結構中皆相同。
(實施例1)
在本實施例中,參照圖式說明一種顯示裝置,其包含像素部位及保護電路,保護電路包含設置於像素部位鄰近的非線性元件。
圖1顯示顯示裝置中的信號輸入端、掃描線、信號線、包含非線性元件的保護電路、及像素部位之間的位置關係。在具有絕緣表面的基板10之上,掃描線13及信號線14交錯,以形成像素部位17。
像素部位17包含以矩陣設置的複數個像素18。像素18包含像素電晶體19,其連接於掃描線13、信號線14、儲存電容器部位20及像素電極21。
於此處所述的像素結構中,儲存電容器部位20的一個電極連接於像素電晶體19,其他電極連接於電容器線22。此外,像素電極21形成驅動顯示元件(例如液晶元件、發光元件或是對比媒體(電子墨水))的一個電極。此種顯示元件的其他電極係連接於共用端23。
將保護電路設置於像素部位17、掃描線輸入端11與信號線輸入端12之間。在此實施例中,設置複數個保護電路。因此,即使對掃描線13、信號線14及電容器匯流排線27施加因為靜電所造成的浪湧電壓等,像素電晶體19等依然不會破損。因此,當對保護電路施加浪湧電壓時,保護電路具有將電荷釋放到共用接線29或是共用接線28的結構。
在此實施例中,於顯示裝置中保護電路24、保護電路25、及保護電路26。不言自明,保護電路之結構並不限於上述。
圖2顯示保護電路之一範例。此保護電路包含非線性元件30及非線性元件31,其平行設置於掃描線13與共用接線29之間。非線性元件30及非線性元件31之各者為二端元件,例如二極體,或是三端元件,例如電晶體。舉例而言,非線性元件可藉由與像素部位之像素電晶體相同的步驟形成。舉例而言,可藉由將非性元件的閘極端連接於汲極端而獲得類似的特性。
非線性元件30的第一端(閘極)及第三端(汲極)連接於掃描線13,且第二端(源極)連接於共用接線29。非線性元件31的第一端(閘極)及第三端(汲極)連接於共用接線29,且第二端(源極)連接於掃描線13。也就是說,圖2所示之保護電路包含兩個電晶體,其之整流方向互為反向,且其將掃描線13與共用接線29相互連接。換而言之,保護電路具有之構造為:於掃描線13及共用接線29之間,連接整流方向為自掃描線13到共用接線29的電晶體及整流方向為自共用接線29到掃描線13的電晶體。
在圖2所示的保護電路中,當因為靜電等,相對於共用接線29為充正電或是充負電時,電流以消除該等電荷的方向流動。例如,若掃描線13為充正電,則電流以將正電荷釋放到共用接線29的方向流動。由於此種操作,則可避免連接於充電的掃描線13之像素電晶體19的靜電故障或是臨限電壓的位移。此外,可能可以避免充電的掃描線13與另一接線之間的絕緣層的介電故障,另一接線係與充電的掃描線13交錯,且絕緣層設置於其之間。
注意,在圖2中,使用整流方向互為反向的一對非線性元件:第一端(閘極)連接到掃描線13的非線性元件30,及第一端(閘極)連接到共用接線29的非線性元件31。共用接線29及掃描線13為經由各非線性元件的第二端(源極)與第三端(汲極)而連接;也就是說,非線性元件30與非線性元件31為平行。另一結構為可再加入一非線性元件,以加強保護電路的操作穩定性。例如,圖3顯示包含非線性元件30a及非線性元件30b,及非線性元件31a及非線性元件31b的保護電路,該保護電路設置於掃描線13及共用接線29之間。保護電路包含總共四個非線性元件:兩個各為第一端(閘極)連接於共用接線29的非線性元件(30b及31b),及兩個各為第一端(閘極)連接於掃描線13的非線性元件(30a及31a)。也就是說,兩對非線性元件連接於共用接線29與掃描線13之間,各對包含兩個非線性元件,因此其之整流方向互為反向。換而言之,於掃描線13與共用接線29之間設置兩個整流方向為自掃描線13到共用接線29的電晶體,及兩個整流方向為自共用接線29到掃描線13的電晶體。當共用接線29及掃描線13相互連接,且四個非線性元件為此種樣式時,即使對掃描線13施加浪湧電壓,或甚至是由靜電來充電共用接線29時,仍可避免電荷直接流過掃描線13。注意,圖9A顯示四個非線性元件設置於基板上的範例,圖9B為其等效電路圖。圖9B的等效電路圖等效於圖3,且示於圖9B的非線性元件對應於示於圖3的非線性元件。明確而言,非線性元件740a對應於非線性元件30b;非線性元件740b對應於非線性元件31b;非線性元件740c對應於非線性元件30a;且非線性元件740d對應於非線性元件31a。此外,圖9A及9B中的掃描線651及共用接線650分別對應於圖3中的掃描線13及共用接線29。因此,圖9A中所示之在基板上設置四個線性元件的保護電路的範例為圖3所示之保護電路的另一範例。
圖8A顯示保護電路之一範例,其使用奇數個非線性元件而形成為基板上,圖8B為其等效電路圖。在此電路中,非線性元件730b及非線性元件730a連接於非線性元件730c以作為切換元件。藉著此種方式的非線性元件的串聯,可以分散瞬間施加於保護電路之非線性元件的瞬間負載。
圖2顯示為掃描線13所設置的保護電路;然而,可為信號線14設置具有相似結構的保護電路。
圖4A為顯示保護電路之一範例的平面圖,圖4B為其等效電路圖。圖5為沿著圖4A之直線Q1-Q2所取之橫剖面圖。以下參照圖4A、4B及圖5來說明保護電路之結構範例。
非線性元件170a及非線性元件170b分別包含閘極111與閘極16,其係使用與掃描線13相同之層而形成。於閘極111及閘極16之上形成閘絕緣膜102。於閘絕緣膜102之上,形成第一氧化物半導體層113,並形成通道保護層116,以覆蓋重疊於第一氧化物半導體層113之通道形成區域的區域。相對設置第一接線層117a及第二接線層117b,使通道保護層116及第一氧化物層113插入第一及第二接線層117a及117b之間。注意,非線性元件170a及非線性元件170b的主要部份具有相同的結構。
在本發明之實施例中,使用與閘極111相同之層所形成的掃描線13及非線性元件170a的第三端(汲極)直接經由設置於閘絕緣膜103中的接觸孔128而連接。因此,可將一個連接所形成的介面數目減少為一個,且可將一個連接所形成的接觸孔數目減少為一個。
第一氧化物半導體層113係設於相對的第一接線層117a及第二接線層117b之下,並覆蓋閘極111,使閘絕緣膜102插入第一氧化物半導體層113及閘極111之間。換而言之,設置第一氧化物半導體層113,以與閘極111重疊,並接觸覆蓋於重疊通道形成區域的區域之通道保護層116的下表面部位,閘絕緣膜102的上表面部位,及第二氧化物半導體層114a及114b的下表面部位。於此,第一接線層117a所具有之結構為其中依序從第一氧化物半導體層113之側堆疊第二氧化物半導體層114a及導電層115a。相似的,第二接線層117b所具有之結構為其中依序從第一氧化物半導體層113之側堆疊第二氧化物半導體層114b及導電層115b。
第二氧化物半導體層(114a及114b)係設置於導電層(115a及115b)與第一氧化物半導體層113之間,並接觸之,第二氧化物半導體層的導電度高於第一氧化物半導體層113的導電度。因此,具有不同物理特性的氧化物半導體層相互接觸,也就是說,第一氧化物半導體層113與導電度較第一氧化物半導體層113為高的第二氧化物半導體層(114a及114b)相互接觸。於非線性元件170a及非線性元件170b中設置此種接觸結構,藉此使穩定的操作為可能。換而言之,可增加熱穩定度,如此穩定的操作則為可能。因此,可加強保護電路的功能,接著穩定操作。此外,可減少接面漏電量並改善非線性元件170a及非線性元件170b的特性。
在此說明書中,組成式表示成InMO3 (ZnO)m (m>0)的薄膜形成為用於第一氧化物半導體層的氧化物半導體,而使用該薄膜形成的非線性元件及薄膜電晶體作為半導體層。注意,M表示自Ga、Fe、Ni、Mn及Co中選擇出的一個或更多個金屬元素。除了僅包含Ga作為M的情況之外,還有包含Ga及除了Ga之外的任一上述金屬元素的情況,例如包含Ga及Ni,或是Ga及Fe。更進一步,在某些情況中,除了包含的金屬元素之外,上述的氧化物半導體包含過渡金屬元素,例如Fe或是Ni,或是包含過渡金屬的氧化物作為雜質元素。在此說明書中,薄膜亦稱為以In-Ga-Zn-O為基質的非單晶膜。
表1顯示由電感性耦合電漿質量光譜(ICP-MS)法所為之典型的量測範例。可於條件1之下獲得InGa0.95 Zn0.41 O3.33 的半導體膜,條件1為噴濺期間的氬氣流動速度設定為40sccm,以1:1:1(=In2 O3 :Ga2 O3 :ZnO)的比例使用包含氧化銦(In2 O3 )、氧化鎵(Ga2 O3 )及氧化鋅(ZnO)的目標物(In:Ga:Zn:=1:1:0.5)。更進一步,可藉由使用條件2而獲得InGa0.94 Zn0.4 O3.31 的氧化物半導體膜,條件2為噴濺期間的氬氣流動速度及氧氣流動速度分別設為10sccm及5sccm。
表2顯示藉由盧瑟福散射光譜(Rutherford Backscattering Spectrometry,RBS)法取代ICP-MS法而實施的量化量測結果。
藉由RBS量測條件1的樣本,可獲得InGa0.93 Zn0.44 O3.49 的氧化物半導體膜。更進一步,藉由RBS量測條件2的樣本,可獲得InGa0.92 Zn0.45 O3.86 的氧化物半導體膜。
作為以In-Ga-Zn-O為基質的非單晶膜的結晶結構,可由X光繞射(XRD)光譜法觀察出非晶結構。注意,受驗樣本的以In-Ga-Zn-O為基質的非單晶膜的結晶結構在藉由噴濺法形成膜之後,接受10分鐘到100分鐘的200℃到500℃的加熱處理,一般為300℃到400℃。更進一步,可以製造一種薄膜電晶體,其之電特性為例如109 或更高的開啟/關閉比例,及在±20V的閘極電壓時的10cm2 /V‧S或更高的移動率。
第二氧化物半導體層(114a及114b)具有之導電度高於第一氧化物半導體層113的導電度。因此,第二氧化物半導體層(114a及114b)具有之功能類似於本實施例中所述之非線性元件170a及非線性元件170b中之源極與汲極區域。將作為源極與汲極區域的第二氧化物半導體層(114a及114b)具有n型導電度,及從0.01eV到0.1eV的活化能(ΔE),且亦可稱為n+ 區。在第二氧化物半導體層為包含In、Ga、Zn、及O之非單晶氧化物半導體層的情況中,非單晶結構在某些情況中包含奈米結晶。
在重疊於第一氧化物半導體層113之通道形成區域的區域設置通道保護層116。因此,可形成第一接線層117a及第二接線層117b而不損壞第一氧化物半導體層的區域,第一氧化物半導體層之區域為位於對向於接觸閘絕緣膜之側的一側,且是所謂的後通道。
使用氧化物,例如氧化矽或是氧化鋁來形成通道保護層116。更進一步,當將氮化矽、氮化鋁、氮氧化矽或是氮氧化鋁堆疊於氧化矽或是氧化鋁之上時,可加強保護膜的功能。
在任何情況中,接觸第一氧化物半導體層113的通道保護層116為氧化物層,從而可避免自第一氧化物半導體層113抽取氧氣,並避免第一氧化物半導體層113變成不完全氧化的類型。此外,在第一氧化物半導體層113不直接接觸包含氮化物的絕緣層的結構中,可能可以避免因為氫氧根團等,使氮化物中的氫氣擴散並造成第一氧化物半導體層113中的缺陷。
根據此實施例,可獲得一種具有氧化物半導體的保護電路的顯示裝置。其中有導電度高於第一氧化物半導體層之導電度的區域,導電層及第一氧化物半導體層相互接觸,且第二氧化物半導體層插入於其間,從而可穩定操作。因此,可加強保護電路的功能,且可穩定操作。更進一步,與閘極111形成於相同層的掃描線13及非線性元件170a的第三端(汲極)直接經由設置於閘絕緣膜102中的接觸孔128而連接,因此,形成一個連接只需要一個接觸孔。結果,除了加強保護電路的功能及達成穩定操作之外,還可減少保護電路所佔用的面積,因此可達成顯示裝置的尺寸減少。特別而言,當保護電路包含的非線性元件的個數增加到三個或是四個時,可增加連接所使用的介面形成及接觸孔形成的效應增加。更進一步,設置通道保護層116容許第一接線層117a及第二接線層117b的形成,而不會損壞後通道。
注意,儘管圖4A、4B及圖5顯示設置於掃描線13的保護電路之範例,但可將類似的保護電路設置於信號線、電容器匯流排線等。
若為合適,可組合另一實施例的結構而實現本實施例。
(實施例2)
在此實施例中,參照圖6A到6C及圖7A到7C說明製造如實施例1所述之圖4A所示的保護電路的製程。圖6A到6C及圖7A到7C為取沿著圖4A的直線Q1-Q2的橫剖面圖。
在圖6A中,市售的矽酸硼鋇玻璃的玻璃基板、矽酸硼鋁鋇玻璃的玻璃基板等可用作為具有透光性的基板100。例如,組成中包含氧化鋇(BaO)較硼酸(B2 O3 )為多的玻璃基板及應變點為730℃或更高者為較佳。這是因為此種玻璃基板即使在於大約700℃的高溫下熱處理氧化物半導體層也不會變形。
接著,於整個基板100之上形成作為閘接線的導電膜,閘接線包含閘極111及掃描線13、電容器接線、及端部位的一端。導電膜較佳為自低阻抗的導電材料形成,例如鋁(Al)或是銅(Cu);然而,因為鋁具有很低的熱阻抗的缺點且容易被腐蝕,所以其係與具有熱阻抗的導電材料組合使用。作為具有熱阻抗的導電材料,可選擇使用鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc),或是包含其中任一元素的合金,或是包含其中任一元素的氮化物。
將要作為閘極111的導電膜形成為50nm到300nm的厚度。當要作為包含閘極111的接線層的導電膜的厚度為300nm或更少時,可以避免後續形成的半導體膜或是接線的斷接。更進一步,當要作為包含閘極111的接線層的導電膜的厚度為150nm或更多時,可以減少閘極的阻抗,並增加尺寸。
於此,當導電膜藉由噴濺法設置於整個基板100之表面上時,堆疊主要成分為鋁的薄膜以及鈦膜。
接著,在此實施例中,利用使用第一光罩所形成的阻抗遮罩,可藉由蝕刻移除形成於基板上的導電膜的不必要部份,以形成接線及電極(包含閘極111的閘接線、電容器接線及端子)。於此時實施蝕刻,以使閘極111的至少一個端部可逐漸變細。圖6A顯示此時的橫剖面圖。
然後,形成閘絕緣膜102。作為可用於閘絕緣膜102的絕緣膜,有例如氧化矽膜、氮化矽膜、氮氧化矽膜、氮化氧化矽膜、氧化鋁膜、氧化鎂膜、氮化鋁膜、氧化釔膜、氧化鉿膜或是氧化鉭膜。
於此,氮氧化矽膜表示包含的氧氣多於氮氣的膜,且包含濃度範圍分別為55%到65%的氧氣、1%到20%的氮氣、25%到35%的矽及0.1%到10%的氫。進一步,氮化氧化矽膜表示包含的氮氣多於氧氣的膜,且包含濃度範圍分別為15%到30%的氧氣、20%到35%的氮氣、25%到35%的矽及15%到25%的氫。
閘絕緣膜可為單層結構或是堆疊兩層或三層絕緣膜的層狀結構。例如,當使用氮化矽膜或是氮化氧化矽膜形成接觸基板的閘絕緣膜時,基板與閘絕緣膜之間的黏性會增加,且在使用玻璃基板做為基板的情況中,可避免基板中的雜質擴散到氧化物半導體層,且可避免包含閘極111的接線層的氧化。也就是說,可避免薄膜剝落,且可改善稍後完成的薄膜電晶體的電特性。
閘絕緣膜102的厚度為50nm到250nm。具有50nm或更多的厚度的閘絕緣膜可覆蓋包含閘極111之接線層的凸出及凹陷,為較佳者。於此,藉由電漿CVD法或是噴濺法形成100nm厚的氧化矽膜做為閘絕緣膜102。
接著,使用此實施例中之第二光罩形成的阻抗遮罩而蝕刻閘絕緣膜102,以形成達於掃描線13的接觸孔128。
然後,在形成第一氧化物半導體膜之前,於閘絕緣膜102上實施電漿處理。於此,實施顛倒噴濺法,也就是在引入氧氣及氬氣之後才產生電漿,因此暴露的閘絕緣層接受使用氧原子團或是氧氣的處理。因此,可移除黏著於表面的灰塵。
絕緣膜102的電漿處理及第一氧化物半導體膜及作為通道保護層的絕緣膜的形成可藉由接續的噴濺法而實施,不用暴露於空氣中。可藉由改變引入腔室內的氣體或是腔室中的目標物組而適當地實施接續膜形成。形成接續膜而不暴露於空氣可避免雜質混合。在實施接續膜形成而不會暴露於空氣的情況中,較佳者為使用多腔室型的製造設備。
特別而言,較佳者為接續實施接觸第一氧化物半導體膜的閘絕緣膜102的電漿處理,及第一氧化物半導體膜的形成。藉由類似如此的接續的膜形成,可形成堆疊膜之間的介面而不會被環境組成(例如濕氣或是污染雜質元素或是空氣中的灰塵)污染。因此,可以減少非線性元件及薄膜電晶體的特性變異。
注意,本說明書中的「接續的膜形成」表示於一連串的藉由噴濺之第一處理步驟到藉由噴濺的第二步驟的期間中,基板將於其中受處理的環境不會被已污染的環境所污染,例如空氣,且能保持控制為真空或是惰性氣體環境(但氣環境或是稀有氣體環境)。藉由接續的膜形成,可避免濕氣等附在欲處理的基板(其已被清理)上的同時實行膜形成。注意,接續的膜形成包含電漿處理,例如顛倒噴濺。
接著,第一氧化物半導體膜係以如下方式形成:已接受電漿處理的閘絕緣膜102不暴露於空氣中。以此種方式所形成的第一氧化物半導體膜可避免灰塵或是濕氣附著於閘絕緣膜102與第一氧化物半導體膜之間的介面。第一氧化物半導體膜可於與先前實施顛倒噴濺的相同腔室中形成,或是可於與先前實施顛倒噴濺的不同腔室中形成,只要不會暴露於空氣即可。
於此,第一氧化物半導體膜係於氬氣或是氧氣的環境中形成,條件為使用直徑為8英吋的包含In、Ga及Zn的氧化物半導體目標物(組成比例為In2 O3 :Ga2 O3 :ZnO=1:1:1),基板及目標物之間的距離設為170mm,壓力設為0.4Pa,直流(DC)電源設為0.5kW。注意,較佳者為脈衝直流(DC)電源,因為可減少灰塵且薄膜厚度為均勻。第一氧化物半導體膜的厚度設為5nm到200nm。於此實施例中,第一氧化物半導體膜的厚度為100nm。
導電度優於第二氧化物半導體膜之導電度的第一氧化物半導體膜係與第二氧化物半導體膜於不同條件下形成。例如,第一氧化物半導體膜之沉積條件中的氧氣流動速度比氬氣流動速度的比例設為高於第二氧化物半導體膜者。明確而言,第二氧化物半導體膜係於稀有氣體(例如氬氣或是氦氣)環境(或是包含10%或更少的氧氣及90%或更多的氬氣)中形成,而第一氧化物半導體膜係於氧氣環境(或是氧氣及氬氣的混合物,其中氧氣的流動速度等於或是大於氬氣的流動速度)中形成。
當第一氧化物膜係形成於包含大量的氧氣的環境中時,第一氧化物半導體膜的導電度可低於第二氧化物半導體層的導電度。此外,當第一氧化物半導體膜係形成於包含大量氧氣的環境中時,可設置具有高開啟/關閉比例的薄膜電晶體。
接著,在第一氧化物半導體膜的膜形成之後,於第一氧化物半導體膜上形成作為通道保護層的絕緣膜。藉由類似的接續的膜形成,在第一氧化物半導體膜的區域中,其位於接觸閘絕緣膜之側的對向側上,且為所謂的後通道部位,可形成堆疊膜之間的介面而不會被外界組成(例如濕氣或是污染雜質元素或是空氣中的灰塵)污染。因此,可以減少非線性元件的特性變異。
使用多腔室噴濺設備,其中設置氧化矽(人造石英)目標物及氧化物半導體膜的目標物,以形成氧化矽膜做為通道保護層,而不會使在先前步驟中所形成的第一氧化物半導體膜暴露於空氣。
接著,利用使用此實施例中之第三光罩所形成的阻抗遮罩,可蝕刻形成於第一氧化物半導體膜上的氧化矽膜,以形成通道保護層116。圖6B顯示此時的橫剖面圖。
然後,藉由噴濺法而於通道保護層116及第一氧化物半導體膜之上形成第二氧化物半導體膜。於此,在以下條件中實施噴濺沉積:使用直徑8英吋的氧化物半導體目標物,其包含比例為1:1:1(=In2 O3 :Ga2 O3 :ZnO)的銦(In)、鎵(Ga)及鋅(Zn),目標物及基板之間的距離為170mm,壓力設為0.4Pa,直流(DC)電源設為0.5kW,沉積溫度設為室溫,且氬氣流動速度設為40sccm。因此,形成包含In、Ga及Zn及氧的半導體膜做為第二氧化物半導體膜。儘管刻意使用組成比例為In2 O3 :Ga2 O3 :ZnO=1:1:1的目標物,但經常在膜形成之後得到包含1nm到10nm的晶粒的氧化物半導體膜。可控制晶粒的出現或是缺乏及及晶粒的密度,且可在1nm到10nm之內調整晶粒的直徑,反應性噴濺的沉積條件皆為適當調整,例如目標物組成比例、沉積壓力(0.1Pa到2.0Pa),電源(250W到300W:8英吋)、溫度(室溫到100℃)等。第二氧化物半導體膜的厚度設為5nm到20nm。不言自明,在膜包含晶粒的情況中,晶粒的尺寸不會超過膜厚度。在此實施例中,第二氧化物半導體膜的厚度為5nm。
然後,實施第四光微影處理。形成阻抗遮罩,蝕刻第一氧化物半導體膜及第二氧化物半導體膜。於此,使用ITO07N(Kanto Chemical Co.,Inc的產品)實施濕式蝕刻,以移除不必要的部位;因此,形成第一氧化物半導體層113及第二氧化物半導體層114。注意,於此之蝕刻可為乾式蝕刻,不限於濕式蝕刻。圖6C顯示此時的橫剖面圖。
接著,藉由噴濺法或是真空蒸鍍法,以金屬材料於第二氧化物半導體膜及閘絕緣膜102上形成導電膜105。作為導電膜105之材料,可選擇Al、Cr、Ta、Ti、Mo、或是W元素、或是包含上述元素的合金、組合上述數種元素的金屬膜等。
當於200℃到600℃下實行熱處理時,導電膜具有較佳之阻抗特性,以承受熱處理。因為鋁具有低熱阻抗及易被腐蝕的缺點,因此其與具有熱阻抗的導電材料組合使用。作為具有熱阻抗的導電材料,可選擇使用鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、或是鈧(Sc)元素,或是包含其中任一元素的合金,或是包含其中任一元素的氮化物。
於此,導電膜105為三層結構,其中形成Ti膜,包含Nd、Al-Nd膜的鋁膜堆疊於Ti膜上,且於其上堆疊另一Ti膜。或者,導電膜105為兩層結構,其中鈦膜堆疊於鋁膜上。進一步,導電膜105為包含矽或是鈦膜的單層鋁膜結構。圖7A顯示此時的橫剖面圖。
注意,因為接觸孔128係形成於閘絕緣膜102中,則作為源極與汲極層的導電膜105係經由接觸孔128,於形成的同時連接於掃描線13。
接著,實施第五光微影處理。形成阻抗遮罩131,並藉由蝕刻移除導電膜105的不必要部位。因此,形成導電層115a及115b(見圖7B)。此時,蝕刻可使用乾式蝕刻或是濕式蝕刻。於此,使用乾式蝕刻,其使用SiCl4 、Cl2 、及BCl3 的混合氣體而蝕刻導電膜,其中堆疊Al-Nd膜及Ti膜,以形成導電層115a及115b。圖7B顯示此時的橫剖面圖。
接著,較佳者為實施200℃到600℃的熱處理,一般為300℃到500℃。在此情況中,於350℃的氮氣環境或是空氣環境的鎔爐中實施熱處理一小時。熱處理容許以In-Ga-Zn-O為基質的非單晶膜的原子可重新排列。因為可藉由熱處理而釋放中斷載子移動的失真,則此時的熱處理(包含光退火)是非常重要的。只要可於氧化半導體膜的形成之後實施,則對於在何時實施熱處理沒有特殊限制;例如,可於像素電極的形成之後實施。藉由這些步驟,可完成其中第一氧化物半導體層113是通道形成區域的非線性元件170a。
接著,形成覆蓋非線性元件170a的層間絕緣膜107。層間絕緣膜107可藉由噴濺法,使用氮化矽膜、氧化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉭膜等形成。如上述,藉由使用五個光罩的五次光微影處理,可以完成包含複數個非線性元件(在此實施例中為非線性元件170a及170b)的保護電路。圖7C顯示此時的橫剖面圖。
形成將連接於薄膜電晶體的像素電極,其係由在保護電路的形成之後,與非線性元件相同的處理形成,且設置於顯示裝置的像素部位中。注意,未顯示像素部位中的薄膜電晶體。首先,利用未顯示的第六阻抗遮罩,在層間絕緣膜107中形成達於像素部位中的薄膜電晶體之汲極層之接觸孔(亦未顯示)。
然後,移除阻抗遮罩,之後,形成透明導電膜。作為透明導電膜的材料,可用氧化銦(In2 O3 )、氧化銦-氧化錫合金(In2 O3 -SnO2 ,簡稱為ITO)等,且可藉由噴濺法、真空蒸鍍法等形成透明導電膜。使用氯化的溶液而實施此種材料的蝕刻處理。然而,然而,因為ITO的蝕刻特別容易殘留,因此,為了要改善蝕刻可實施性,可使用氧化銦及氧化鋅的合金(In2 O3 -ZnO)。
接著,實施第七光微影處理。形成阻抗遮罩,藉由蝕刻移除透明導電膜的不必要部位,因此可形成像素電極。此外,電容器接線與像素電極藉由使用閘絕緣膜102及層間絕緣膜107而於電容器部位中(例如介電質)形成儲存電容器。此外,留下端部的透明導電膜以形成連接用的端電極,其做為源極接線的輸入端。
利用此種方式,形成像素電極以連接於複數個薄膜電晶體,薄膜電晶體係由與非線性元件相同的處理形成,藉此可於同時製造包含n通道TFT及保護電路的像素部位。設置接觸於導電度高於第一氧化物半導體層的第二氧化物半導體層的區域容許穩定操作。因此,可加強保護電路的功能且可穩定操作。與閘極111形成於相同層中的掃描線13經由設置於閘絕緣膜102中之接觸孔128而直接連接於非線性元件170a之第三端(汲極),藉此形成一個連接只需要一個介面,且形成一個連接只需要一個接觸孔。因此,除了加強保護電路的功能並達成穩定操作之外,還可減少保護電路所佔用的面積,因此,可達成顯示裝置的尺寸減少。換而言之,根據此實施例中所述的步驟,除了加強保護電路的功能並達成穩定操作之外,可以製造用於主動式矩陣顯示裝置的板子,其上設置有佔用小面積的保護電路。更進一步,設置通道保護層116容許可形成第一接線層117a及第二接線層117b而不會損壞後通道。
若為適當,此實施例可與述於另一實施例的結構組合實現。
(實施例3)
此實施例說明電子紙之一範例,其中在一基板上的像素部位中設置保護電路及薄膜電晶體,作為應用本發明之一實施例的顯示裝置。
圖10顯示主動式矩陣型的電子紙,其做為應用本發明之一實施例之顯示裝置。以類似於實施例2中的非線性元件的方式製造用於半導體裝置的薄膜電晶體581,其為包含氧化物半導體的薄膜電晶體,該氧化物半導體包含In、Ga及Zn作為半導體層,且具有優良的電特性。
圖10所示之電子紙為顯示裝置之一範例,其中設置扭轉球形顯示系統。扭轉球形顯示系統指的是其中使用被著色成黑色及白色的球形粒子作為顯示元件,且球形粒子設置於皆為電極層的第一電極層與第二電極層之間,且在第一電極層與第二電極層之間產生電位差,以控制球形粒子的方位,使其可實施顯示。
薄膜電晶體581具有底部閘極結構,其中源極層或是汲極層經由形成於絕緣層585中的開口而電連接於第一電極層587。球形粒子589設置於第一電極層587與第二電極層588之間。各球形粒子589包含一黑區590a、一白區590b及一空腔594,其環繞黑區590a及白區590b且其中填滿液體。球形粒子589的周圍以填充物595填滿,例如樹脂等(見圖10)。
更進一步,可以利用電泳元件代替扭轉球。使用直徑為大約10μm到20μm的微膠囊,其中充滿透明液體、充正電的白色微粒及充負電的黑色微粒。在設置於第一電極層與第二電極層之間的微膠囊中,當藉由第一電極層及第二電極層施加電場時,白色微粒及黑色微粒以對向的方向相互移動靠近,因此可顯示白色或是黑色。使用此種原理的顯示元件為電泳顯示元件,且其一般被稱為電子紙。電泳顯示元件的反射係數較液晶顯示元件的反射係數為高,因此,不需要輔助光線。此外,功率消耗低,且在陰暗處仍能辨識顯示部位。更進一步,只要顯示過影像一次,即使未供電予顯示部位,仍能保存該影像。因此,即使具有顯示功能的半導體裝置(簡稱為顯示裝置或是設有顯示裝置的半導體裝置)遠離作為電源的電波源,仍能儲存該顯示影像。
設於如此製造的電子紙中的保護電路的連接所用的接觸孔較少,因此,佔用較小面積。此外,在保護電路中,導電度高於第一氧化物半導體層的第二氧化物半導體層設置於第一氧化物半導體層與接線層之間。因此,保護電路具有加強的功能且能穩定操作。因此,本實施例之包含此種保護電路之電子紙具有高度穩定性。
若為適當,可將本實施例組合另一實施例所述之結構而實現。
(實施例4)
參照圖11A及11B、圖12、圖13、圖14、圖15及圖16,說明本實施例之顯示裝置,其為根據本發明之一實施例之半導體裝置之一範例。在該顯示裝置中,於一基板上的像素部位中,形成至少一保護電路、驅動電路之部份及薄膜電晶體。
作為保護電路之位於相同基板上的像素部位中的薄膜電晶體係以類似於實施例2中之非線性元件的方式形成。薄膜電晶體形成為n通道TFT;因此,使用n通道TFT所形成的驅動電路之部份可形成於與像素部位中的薄膜電晶體相同的基板上。
圖11A顯示主動式矩陣液晶顯示裝置之方塊圖的範例,其為根據本發明之一實施例的半導體裝置的範例。示於圖11A中的顯示裝置包含基板5300上的像素部位5301,其包含各設有顯示元件的複數個像素;掃描線驅動電路5302,其選擇像素;及信號線驅動電路5303,其控制輸入所選像素的視頻信號。
像素部位5301連接於信號線驅動電路5303,複數條信號線S1到Sm(未顯示)自信號線驅動電路5303以行的方向延伸,且連接於掃描線驅動電路5302,複數條掃描線G1到Gn(未顯示)自掃描線驅動電路5302以列的方向延伸。像素部位5301包含以矩陣設置的複數個像素(未顯示),對應於信號線S1到Sm及掃描線G1到Gn。此外,像素之各者連接於信號線Sj(信號線S1到Sm其中任一者)及掃描線Gi(掃描線G1到Gn其中任一者)。
更進一步,n通道TFT可藉由類似於實施例2所述之形成非線性元件之方法而連同非線性元件而形成。參照圖12說明包含n通道TFT的信號線驅動電路。
圖12之信號線驅動電路包含驅動IC 5601、切換群集5602_1到5602_M、第一接線5611、第二接線5612、第三接線5613及接線5621_1到5621_M。切換群集5602_1到5602_M之各者包含第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c。
驅動IC 5601連接於第一接線5611、第二接線5612、第三接線5613及接線5621_1到5621_M。切換群集5602_1到5602_M之各者連接於第一接線5611、第二接線5612及第三接線5613。此外,切換群集5602_1到5602_M分別連接於接線5621_1到5621_M。接線5621_1到5621_M之各者透過第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c而連接於三條信號線。例如,第J行的接線5621_J(接線5621_1到5621_M其中之一者)透過第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c而連接於信號線Sj-1、信號線Sj及信號線Sj+1。
注意,信號輸入第一接線5611、第二接線5612及第三接線5613之各者。
注意,驅動IC 5601較佳者為形成於單晶基板上。切換群集5602_1到5602_M較佳者為形成在與像素部位相同的基板上。因此,驅動IC 5601較佳者為透過FPC等連接於切換群集5602_1到5602_M。
接著,參照圖13之時序圖來說明圖12之信號線驅動電路之操作。圖13顯示選擇第i列中的掃描線Gi的時序圖。第i列中的掃描線Gi的選定期間分成第一次選定期間T1、第二次選定期間T2及第三次選定期間T3。此外,當選擇另一列中的掃描線時,圖12之信號線驅動電路以類似於圖13的方式操作。
注意,圖13的時序圖顯示第J行中的接線5621_J透過第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接於信號線Sj-1、信號線Sj及信號線Sj+1。
圖13之時序圖顯示當選擇第i列中的掃描線Gi時的時序,當開啟/關閉第一薄膜電晶體5603a時的時序5703a,當開啟/關閉第二薄膜電晶體5603b時的時序5703b,當開啟/關閉第三薄膜電晶體5603c時的時序5703c,及輸入第J行中的接線5621_J的信號5721_J。
在第一次選定期間T1、第二次選定期間T2及第三次選定期間T3中,不同的視頻信號輸入接線5621_1到5621_M。舉例而言,在第一次選定期間T1中被輸入接線5621_J的視頻信號輸入信號線Sj-1,在第二次選定期間T2中被輸入接線5621_J的視頻信號輸入信號線Sj,及在第三次選定期間T3中被輸入接線5621_J的視頻信號輸入信號線Sj+1。在第一次選定期間中被輸入的視頻信號、在第二次選定期間中被輸入的視頻信號及在第三次選定期間中被輸入的視頻信號分別標示為資料_j-1、資料_j及資料_j+1。
如圖13所示,在第一次選定期間T1中,第一薄膜電晶體5603a為開啟,且第二薄膜電晶體5603b及第三薄膜電晶體5603c為關閉。此時,輸入接線5621_J的資料_j-1經由第一薄膜電晶體5603a被輸入信號線Sj-1。在第二次選定期間T2中,第二薄膜電晶體5603b為開啟,且第一薄膜電晶體5603a及第三薄膜電晶體5603c為關閉。此時,輸入接線5621_J的資料_j經由第二薄膜電晶體5603b被輸入信號線Sj。在第三次選定期間T3中,第三薄膜電晶體5603c為開啟,且第一薄膜電晶體5603a及第二薄膜電晶體5603b為關閉。此時,輸入接線5621_J的資料_j+1經由第三薄膜電晶體5603c被輸入信號線Sj+1。
如上述,在圖12的信號線驅動電路中,一個閘極選定期間分成三個;因此,視頻信號可在一個閘極選定期間中,從一個接線5621輸入三條信號線。因此,在圖12的信號線驅動電路中,設有驅動IC5601的基板與設有像素部位的基板之間的連接的數目可減少到大約為信號線之數目的三分之一。當連接的數目減少到大約為信號線之數目的三分之一時,可以改善圖12之信號線驅動電路的可靠度、良率等。
注意,對於薄膜電晶體之設置、個數、驅動方法等沒有限制,只要一個閘極選定期間可分成複數個次選定期間,且視頻信號從個別的次選定期間中的一接線輸入複數條信號線即可,如圖12所示。
舉例而言,當視頻信號自個別的次選定期間中的一接線被輸入三條或更多條信號接線時,只需要加入一個薄膜電晶體及用於控制該薄膜電晶體的一個接線。注意,當一個閘極選定期間被分成四個或更多個次選定期間時,則一個次選定期間變得很短。因此,較佳者為將一個閘極選定期間分成兩個或三個次選定期間。
作為另一範例,如圖14所示,一個選定期間分成預充電期間Tp、第一次選定期間T1、第二次選定期間T2及第三次選定期間T3。圖14的時序圖顯示當選擇第i列中的掃描線Gi時的時序,當開啟/關閉第一薄膜電晶體5603a時的時序5803a,當開啟/關閉第二薄膜電晶體5603b時的時序5803b,當開啟/關閉第三薄膜電晶體5603c時的時序5803c,及當信號5821_J輸入第J行的接線5621_J時的時序。如圖14所示,在預充電期間Tp時,第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c為開啟。此時,輸入接線5621_J的預充電電壓vp經由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c而分別輸入信號線Sj-1、信號線Sj及信號線Sj+1。在第一次選定期間T1中,第一薄膜電晶體5603a為開啟,且第二薄膜電晶體5603b及第三薄膜電晶體5603c為關閉。此時,輸入接線5621_J的資料_j-1經由第一薄膜電晶體5603a被輸入信號線Sj-1。在第二次選定期間T2中,第二薄膜電晶體5603b為開啟,且第一薄膜電晶體5603a及第三薄膜電晶體5603c為關閉。此時,輸入接線5621_J的資料_j經由第二薄膜電晶體5603b被輸入信號線Sj。在第三次選定期間T3中,第三薄膜電晶體5603c為開啟,且第一薄膜電晶體5603a及第二薄膜電晶體5603b為關閉。此時,輸入接線5621_J的資料_j+1經由第三薄膜電晶體5603c被輸入信號線Sj+1。
如上述,在圖12之信號線驅動電路中,其應用圖14之時序圖,可藉由在次選定期間之前設置預充電期間而預充電信號線。因此,能以高速將視頻信號寫入像素中。注意,在圖14中,類似於圖13之部位由相同的參考標號標示,且省略相同部位或是具有相似功能的部位的說明。
現在,說明掃描線驅動電路之組成。掃描線驅動電路包含位移暫存器及緩衝器。又,在某些情況中,掃描線驅動電路可包含位準偏移器。在掃描線驅動電路中,當時脈信號(CLK)及開始脈衝信號(SP)輸入位移暫存器時,則產生選擇信號。藉由緩衝器而緩存及放大所產生的選擇信號,並將最後信號送到對應的掃描線。一條線中的像素中之電晶體之閘極連接於掃描線。更進一步,因為一條線中的像素中之電晶體必須同時開啟,則使用可饋入大量電流的緩衝器。
參照圖15及圖16來說明用作為掃描線驅動電路之一部份的位移暫存器的範例。
圖15顯示位移暫存器之電路組成。圖15所示之位移暫存器包含複數個正反器,也就是正反器5701_1到5701_n。更進一步,位移暫存器係藉由第一時脈信號、第二時脈信號、開始脈衝信號及重設信號的輸入而操作。
說明圖15所示之位移暫存器的連接關係。在圖15的位移暫存器中的第i階的正反器5701_i中(正反器5701_1到5701_n其中之一者),圖16所示之第一接線5501連接於第七接線5717_i-1;圖16所示之第二接線連接於第七接線5717_i+1;圖16所示之第三接線5503連接於第七接線5717_i;且圖16所示之第六接線連接於第五接線5715。
更進一步,圖16所示之第四接線5504連接於編號為奇數階的正反器中的第二接線5712,且連接於編號為偶數階的正反器中的第四接線5714。圖16所示之第五接線5505連接於第四接線5714。
注意,圖16所示之第一階的正反器5701_1之第一接線5501連接於第一接線5711,且圖16所示之第n階的正反器5701_n之第二接線5502連接於第六接線5716。
第一接線5711、第二接線5712、第三接線5713及第六接線5716可分別稱為第一信號線、第二信號線、第三信號線及第四信號線。第四信號線5714及第五接線5715可分別稱為第一電源線及第二電源線。
圖16顯示圖15所示之正反器之細部。圖16所示之正反器包含第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577及第八薄膜電晶體5578。注意,第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577及第八薄膜電晶體5578為n通道電晶體,且當閘極-源極電壓(Vgs )超過臨限電壓(Vth )則會開啟該等薄膜電晶體。
現在,以下將說明圖16所示之正反器的連接結構。
第一薄膜電晶體5571之第一電極(源極或是汲極其中之一者)連接於第四接線5504,第一薄膜電晶體5571之第二電極(源極或是汲極其中另一者)連接於第三接線5503。
第二薄膜電晶體5572之第一電極連接於第六接線5506。第二薄膜電晶體5572之第二電極連接於第三接線5503。
第三薄膜電晶體5573之第一電極連接於第五接線5505,第三薄膜電晶體5573之第二電極連接於第二薄膜電晶體5572之閘極,且第三薄膜電晶體5573之閘極連接於第五接線5505。
第四薄膜電晶體5574之第一電極連接於第六接線5506,第四薄膜電晶體5574之第二電極連接於第二薄膜電晶體5572之閘極,且第四薄膜電晶體5574之閘極連接於第一薄膜電晶體5571之閘極。
第五薄膜電晶體5575之第一電極連接於第五接線5505,第五薄膜電晶體5575之第二電極連接於第一薄膜電晶體5571之閘極,且第五薄膜電晶體5575之閘極連接於第一接線5501。
第六薄膜電晶體5576之第一電極連接於第六接線5506,第六薄膜電晶體5576之第二電極連接於第一薄膜電晶體5571之閘極,且第六薄膜電晶體5576之閘極連接於第二薄膜電晶體5572之閘極。
第七薄膜電晶體5577之第一電極連接於第六接線5506,第七薄膜電晶體5577之第二電極連接於第一薄膜電晶體5571之閘極,且第七薄膜電晶體5577之閘極連接於第二接線5502。第八薄膜電晶體5578之第一電極連接於第六接線5506,第八薄膜電晶體5578之第二電極連接於第二薄膜電晶體5572之閘極,且第八薄膜電晶體5578之閘極連接於第一接線5501。
注意,第一薄膜電晶體5571之閘極、第四薄膜電晶體5574之閘極、第五薄膜電晶體5575之第二電極、第六薄膜電晶體5576之第二電極、第七薄膜電晶體5577之第二電極所連接的點稱為節點5543。第二薄膜電晶體5572之閘極、第三薄膜電晶體5573之第二電極;第四薄膜電晶體5574之第二電極、第六薄膜電晶體之閘極及第八薄膜電晶體5578之第二電極所連接的點稱為節點5544。
第一接線5501、第二接線5502、第三接線5503及第四接線5504可分別稱為第一信號線、第二信號線、第三信號線及第四信號線。第五接線5505及第六接線5506可分別稱為第一電源線及第二電源線。
或者,可僅使用n通道TFT來製造信號線驅動電路及掃描線驅動電路,可由類似於形成實施例2中所述之非線性元件的方法並連同非線性元件來製造n通道TFT。因為藉由類似於形成實施例2中所述之非線性元件的方法並連同非線性元件所製造的n通道TFT具有高移動率,則可增加驅動電路的驅動頻率。舉例而言,包含藉由類似於形成實施例2中所述之非線性元件的方法並連同非線性元件所製造的n通道TFT的掃描線驅動電路可於高速下操作;因此,可例如增加框頻率或是插入黑螢幕。
此外,例如當掃描線驅動電路中的電晶體之通道寬度增加或是設置複數個掃描線驅動電路時,可實現較高的框頻率。當設置複數個掃描線驅動電路時,在一側上設置用以驅動編號為偶數的掃描線的掃描線驅動電路,且在對向側上設置用以驅動編號為奇數的掃描線的掃描線驅動電路;因此,可增加框頻率。更進一步,使用複數個掃描線驅動電路來輸出信號到相同的掃描線的優點在於可增加顯示裝置之尺寸。
在製造主動式矩陣發光顯示裝置的情況中,其為應用本發明之一實施例之半導體裝置的範例,較佳者為設置複數個掃描線驅動電路,因為在至少一個像素中可設置複數個薄膜電晶體。主動式矩陣發光顯示裝置的方塊圖範例示於圖11B。
圖11B所示之發光顯示裝置包含於基板5400上的像素部位5401,其包含各設有顯示元件的複數個像素;選擇像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404;及控制輸入所選像素的視頻信號的信號線驅動電路5403。
在將數位視頻信號輸入圖11B所示之發光顯示裝置的像素的情況中,藉由切換電晶體之開啟/關閉而使像素為發光狀態或是非發光狀態。因此,可使用面積比例灰階法或是時間比例灰階法而顯示灰階。面積比例灰階法指的是將一個像素分成複數個子像素,且基於視頻信號而分別驅動個別的子像素,以顯示灰階的驅動方法。更進一步,時間比例灰階法指的是控制像素為發光狀態的時間期間,以顯示灰階的驅動方法。
因為發光元件的反應時間短於液晶元件等的反應時間,因此發光元件適於採用時間比例灰階法。明確而言,在藉由時間灰階法而顯示的情況中,一個框期間分成複數個次框期間。然後,根據視頻信號,像素中的發光元件在各個次框期間中為發光狀態或是不發光狀態。藉由將一框分成複數個次框,則可根據視頻信號而控制在一個框期間中像素實際發光的總時間長度,而顯示灰階。
注意,圖11B之發光顯示裝置中,在一個像素包含兩個切換TFT的情況中,在第一掃描線驅動電路5402中產生被輸入第一掃描線的信號,第一掃描線為切換TFT其中之一者的閘接線,且在第二掃描線驅動電路5404中產生被輸入第二掃描線的信號,第二掃描線為另一切換TFT之之閘接線。然而,輸入第一掃描線及第二掃描線的此二信號可在一個掃描線驅動電路中產生。此外,舉例而言,取決於一個像素中所包含的TFT數目,可能有在各像素中設置用於控制切換元件的操作的複數條掃描線的情況。在此情況中,輸入掃描線的信號全部可在一個掃描線驅動電路中產生,或是可在複數個掃描線驅動電路中產生。
又,在發光顯示裝置中,可使用n通道TFT形成之驅動電路的一部份可連同像素部位的薄膜電晶體而設置於一個基板上。此外,信號線驅動電路及掃描線驅動電路可為僅使用n通道TFT而製造,n通道TFT為可藉由類似於形成實施例2中所述之非線性元件的方法而形成。
上述之驅動電路不僅可用於液晶顯示裝置或是發光顯示裝置,還可用於電子紙,其中利用電連接於切換元件的元件來驅動電子墨水。電子紙亦被稱為電泳裝置(電泳顯示器),並具有與普通紙張相同程度的可閱讀性、且其功率消耗比其他種顯示裝置為少、且厚度薄且重量輕的優點。
電泳顯示器有各種模式。電泳顯示器為其中複數個微膠囊散置於溶劑或是溶液中的裝置,微膠囊各包含帶正電的第一粒子及帶負電的第二粒子,且對微膠囊施加電場,以使微膠囊中的粒子以相反方向彼此接近,且僅顯示聚集於一側的粒子的顏色。注意,第一粒子或是第二粒子帶有著色劑,且當沒有電場時不會移動。又,第一粒子的顏色不同於第二粒子的顏色(粒子亦可為無色的)。
因此,電泳顯示器利用所謂的介電電泳效應,其中具有高介電常數的物質會移動朝向具有高電場的區域。電泳顯示器不需要極化板及對向基板,其為液晶顯示裝置所必須,因此其電泳顯示器的厚度及重量是液晶顯示器的大約一半。
在電子墨水中,於溶劑中散置微膠囊,且可被列印於玻璃、塑膠、纖維、紙等者的表面上。利用彩色濾波器或是包含彩色物質的粒子,彩色顯示亦為可能。
此外,可藉由於主動式矩陣基板上適當設置複數個微膠囊而完成主動式矩陣顯示裝置,以插入於兩個電極之間,且可藉由對微膠囊施加電場而實施顯示。例如,可使用利用薄膜電晶體所獲得之主動式矩陣基板,該薄膜電晶體為藉由類似於形成實施例2所述之非線性元件的方法而形成。
注意,微膠囊中的第一粒子及第二粒子可自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料或是其複合材料其中一種而形成。
設置於如此製造的顯示裝置中的保護電路對於接觸而言具有較少的接觸孔,因此,佔用較小的面積。此外,在保護電路中,於第一氧化物半導體層與接線層之間設置導電度高於第一氧化物半導體層的第二氧化物半導體層,其實現保護電路之功能加強及穩定操作。因此,包含此種保護電路之此實施例之顯示裝置為高度可靠的。
若為適當,此實施例可與另一實施例中所述之結構組合使用。
(實施例5)
根據本發明之一實施例,可連同非線性元件而製造薄膜電晶體,且該薄膜電晶體可用於像素部位,更進一步用於驅動電路,因此可以製造具有顯示功能的半導體顯示器(亦稱為顯示裝置)。此外,根據本發明之一實施例之薄膜電晶體及非線性元件可用於形成於具有像素部位之一個基板上的驅動電路的一部份或全部的驅動電路,因此,可形成面板上系統。
顯示裝置包含顯示元件。作為此種顯示元件,可使用液晶元件(又被稱為液晶顯示元件)或是發光元件(又被稱為發光顯示元件)。在其之類別中,發光顯示元件包含亮度受電流或是電壓控制,且具體包含無機電致發光(EL)元件、有機EL元件等的元件。更進一步,可使用對比度可由電效應改變的顯示媒體,例如電子墨水。
此外,顯示裝置包含一面板及一模組,於該面中封裝顯示元件,且包含設置於面板上的控制器的IC。本發明之一實施例更係有關於於製造顯示裝置的處理中,於完成顯示裝置之前的元件基板的一種模式,且元件基板設有複數個像素,其各具有用以供應電流予顯示元件的機構。明確而言,元件基板可為在只形成顯示元件的一個像素電極之後的狀態,在只形成作為像素電極的導電膜之後,但在蝕刻導電膜以做為像素電極之前的狀態,或是其他任何狀態。
本說明書中的顯示裝置指的是影像顯示裝置、顯示裝置或是光源(包含發光裝置)。更進一步,顯示裝置亦包含其之類別中的以下模組的任一者:連接器,例如撓性印刷電路(FPC)、捲帶式自動接合(TAB)帶、或是帶載體式封裝(TCP)所連接之模組;具有TAB帶或是TCP於其印刷接線板末端的模組;其中積體電路(IC)藉由玻璃上晶片(COG)法而直接設置於顯示元件之上的模組。
以下參照圖17A、17B及17C來說明根據本發明之一實施例之顯示裝置的一種模式的液晶顯示面板的外觀及橫剖面圖。圖17A及17B為面板的上視圖,其中在第一基板4001與第二基板4006之間以密封劑4005密封設置於第一基板4001上的薄膜電晶體4010及4011,及液晶元件4013。以類似於非線性元件的方法形成薄膜電晶體4010及4011,且其各包含具有半導體氧化物之半導體層,半導體氧化物包含In、Ga及Zn,且具有優良的電特性。圖17C為沿著圖17A及17B的直線M-N所取的橫剖面圖。
設置密封劑4005以圍繞像素部位4002及掃描線驅動電路4004,其設置於第一基板4001之上。第二基板4006係設置於像素部位4002及掃描線驅動電路4004之上。因此,像素部位4002及掃描線驅動電路4004及液晶層4008被密封劑4005密封於第一基板4001與第二基板4006之間。將信號線驅動電路4003設置於不同於密封劑4005於第一基板4001上所圍繞的部位,且該信號線驅動電路係由單晶半導體膜或是多晶半導體膜形成於分開製備的基板上。
注意,對於分開形成的驅動電路的連接方法沒有特殊限制,可使用COG法、電線連接法、TAB法等。圖17A顯示信號線驅動電路4003係由COG法設置的範例,圖17B顯示信號線驅動電路4003係由TAB法設置的範例。
設置於第一基板4001之上的像素部位4002及掃描線驅動電路4004的各者包含複數個薄膜電晶體。圖17C顯示包含於像素部位4002中的薄膜電晶體4010,及包含於掃描線驅動電路4004中的薄膜電晶體4011。絕緣層4020及4021為設置於薄膜電晶體4010及4011之上。
薄膜電晶體4010及4011之各者具有優良的電特性,且包含具有半導體氧化物的半導體層,半導體氧化物包含In、Ga及Zn。此外,薄膜電晶體4010及4011可藉由類似於形成實施例2中所述之非線性元件的方法且連帶於非線性元件而形成。在此實施例中,薄膜電晶體4010及4011為n通道薄膜電晶體。
包含於液晶元件4013中的像素電極為電連接於薄膜電晶體4010。液晶元件4013之對向電極層4031形成於第二基板4006之上。像素電極層4030、對向電極層4031、液晶層4008互相重疊的部位對應於液晶元件4013。注意,像素電極層4030及對向電極層4031分別設有為對準膜的絕緣層4032及絕緣層4033,並保持液晶層4008、絕緣層4032及絕緣層4033為插入於其中。
注意,第一基板4001及第二基板4006可由玻璃、金屬(一般為不鏽鋼)、陶瓷或是塑膠形成。作為塑膠,可使用纖維玻璃強化的塑膠(FRP)板、聚乙烯氟化物(PVF)膜、聚酯膜或是丙烯酸樹酯膜。或者,可使用鋁箔夾在PVF膜或是聚酯膜之間的片狀結構。
參考標號4035標示藉由選擇性地蝕刻絕緣膜所獲得的柱狀空間4035,其用以控制像素電極層4030與對向電極層4031之間的距離(單元空隙)。或者,可使用球狀空隙。
或者,使用不需要對準膜的藍色相位液晶。藍色相位是液晶相位的一種,其僅顯示於當增加膽固醇狀的液晶溫度時,在膽固醇狀液晶變成等向相位之前。藍色相位僅出現於狹窄的溫度範圍中;因此,液晶層4008使用包含5wt%或更多的對掌性劑,以擴大溫度範圍。包含藍色相位及對掌性劑的液晶組成的回應時間為10μs到100μs,且通常為等向性的;因此,不需要對準處理,且視角相關很小。
注意,在此實施例中說明透射性液晶顯示裝置;然而,可應用反射性液晶顯示裝置於本發明之實施例。
儘管本實施例之液晶顯示裝置具有依序設於較基板(觀視側)及著色層為外的極化板,及設於較基板為內的顯示元件之電極層,但極化板可設於較基板為內。極化板及著色層的堆疊結構不限於此實施例中所示者,且可根據極化板及著色層的材料、製造處理的條件而適當設定。更進一步,可設置作為黑色矩陣的阻光膜。
在此實施例中,為了要減少薄膜電晶體之表面不均勻,及為了要改善薄膜電晶體之可靠度,則實施例2所述之非線性元件及可藉由類似於形成非線性元件的方法形成,且連同非線性元件形成的薄膜電晶體被覆蓋保護膜或是絕緣層(絕緣層4020及4021),其作為平坦絕緣膜。注意,設置保護膜以避免漂浮於空氣中的雜質進入,例如有機物質、金屬物質或是濕氣,且較佳者為密集膜。可藉由使用氧化矽膜、氮化矽膜、氮氧化矽膜、氮化氧化矽膜;氧化鋁膜、氮化鋁膜、氮氧化鋁膜或是氮化氧化鋁膜的單一層或是堆疊層的噴濺法而形成保護膜。儘管在此實施例中為藉由噴濺法來形成保護膜,但不限於任何特定方法,且可選擇各種方法而形成之。
於此,絕緣膜4020形成為具有堆疊結構的保護膜。於此,藉由噴濺法形成氧化矽膜做為絕緣層4020的第一層。使用氧化矽膜做為保護膜的優良效用在於避免作為源極與汲極層的鋁膜的凸塊。
此外,絕緣層4020形成為保護膜的第二層。於此,藉由噴濺法形成氮化矽膜做為絕緣層4020的第二層。當氮化矽膜做為保護膜時,可以避免可移動的離子,例如鈉,進入半導體區,而改變TFT之電特性。
更進一步,在形成保護膜之後,可(在300℃到400℃)退火氧化物半導體層。
更進一步,形成絕緣層4021作為平坦絕緣膜。絕緣層4021可由具有熱阻抗的有機材料形成,例如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或是環氧化物。作為此種有機材料的替換物,可以使用低介電常數的材料(低k材料)、以矽氧烷為基質的樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)等。以矽酸鹽為基質的樹脂包含氟、烷基團、芳香族羥基團及氫其中至少一個的取代基。注意,絕緣層4021可藉由堆疊以該等材料形成的複數個絕緣膜而形成。
注意,矽氧烷樹脂為以矽氧烷為基質作為開始材料,且具有Si-O-Si鍵結的材料所形成的樹脂。以矽氧烷樹脂為基質的材料包含氟、烷基團、芳香族碳氫化合物及氫其中至少一個的取代基。
絕緣層4021的形成方法不限於特定方法,且可取決於絕緣層4021的材料而使用以下方法:噴濺法、SOG法、旋轉塗佈法、浸泡塗佈法、噴濺塗佈法、液滴排出法(例如噴墨法、篩選印刷法或是位移印刷法)、刮刀、滾動塗佈機、簾幕塗佈機、刀塗佈機等。在使用材料溶液而形成絕緣層4021的情況中,可於氧化物半導體層上同時實施(300℃到400℃)的退火,作為烘烤步驟。當絕緣層4021的烘烤步驟及氧化物半導體層的烘烤步驟結合時,可有效地製造半導體裝置。
像素電極層4030及對向電極層4031可由透光的導電材料形成,例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅、或是加入氧化矽的氧化銦錫。
包含導電高分子(亦稱為導電聚合物)的導電組成物可用於像素電極層4030及對向電極層4031。由導電組成物形成的像素電極較佳為具有10000Ω/平方或更少的片電阻,及在550nm的波長時為70%或更高的穿透率。更進一步,包含於導電組成物中的導電高分子的電阻較佳者為0.1Ω‧cm或更少。
做為導電高分子,可使用所謂的π電子共軛導電聚合物。聚苯胺或是其衍生物、聚比咯及其衍生物、聚塞吩及其衍生物、以上二或更多種之共聚物可作為其實例。
更進一步,從FPC 4018將各種信號及電位供給至分開形成的信號線驅動電路4003、掃描線驅動電路4004及像素部位4002。
在此實施例中,使用與包含於液晶元件4013中的像素電極層4030相同的導電膜形成連接端電極4015,且使用與薄膜電晶體4010及4011之源極與汲極電極層相同的導電膜形成端電極4016。
連接端電極4015經由非等向性導電膜4019而電連接於FPC 4018的一端。
儘管圖17A、17B及17C顯示信號線驅動電路4003分開形成且設置於第一基板4001上的範例,此實施例並不限於此種結構。掃描線驅動電路可分開形成然後設置,或是只有部份信號線驅動電路或是部份掃描線驅動電路分開形成然後設置。
圖18顯示形成液晶顯示模組作為使用TFT基板2600之半導體裝置的範例,係根據本發明之一實施例而製造TFT基板2600。
圖18顯示液晶顯示模組之一範例,其中TFT基板2600及對向基板2601藉由密封劑2602而相互固定,且包含TFT等的像素部位2603、包含液晶層的顯示元件2604、及著色層2605為設置於基板之間,以形成顯示區域。著色層2605為實施彩色顯示所必要者。在RGB系統的情況中,為像素設置對應於紅色、綠色及藍色的著色層。於TFT基板2600及對向基板2601之外設置極化板2606、2607及擴散板2613。光源包含冷陰極管2610及反射板2611,且電路板2612係經由撓性接線板2609連接於TFT基板2600之接線電路部位2608,並包含外部電路,例如控制電路及電源電路。可堆疊極化板及液晶層並使延遲板插設於其中。
對於液晶顯示模組而言,可具有扭轉向列(twisted nematic,TN)模式、平面中切換(in-plane-switching,IPS)模式、圖樣化垂直對準(patterned vertical alignment,PVA)模式、軸向對稱對準微單元(axially symmetric aligned micro-cell,ASM)模式、光學補償雙折射(optically compensated birefringence,OCB)模式、鐵電性液晶(ferroelectric liquid crystal,FLC)模式、抗鐵電性液晶(antiferroelectric liquid crystal,AFLC)模式等。
設置於如此製造的液晶面板中的保護電路對於連接而言設置較少接觸孔,因此,佔用較小的面積。此外,在保護電路中,於第一氧化物半導體層與接線層之間設置導電度高於第一氧化物半導體層之第二氧化物半導體層,如此實現保護電路之功能強化及操作穩定。因此,包含此種保護電路之此實施例的液晶面板為高度可靠。
若為適當,此實施例可組合於另一實施例所述之結構而實現。
(實施例6)
根據本發明之一實施例,可連同非線性元件而製造薄膜電晶體,且該薄膜電晶體可用於像素部位,更進一步用於驅動電路,因此可製造具有顯示功能的半導體裝置(亦稱為顯示裝置)。
本實施例說明發光顯示裝置之一範例,其作為根據本發明之一實施例之顯示裝置。於此,作為顯示裝置之顯示元件之一範例,說明使用電致發光的發光元件。根據發光材料為有機複合物或是無機複合物而分類使用電致發光的發光元件。一般而言,前者稱為有機EL元件,而後者稱為無機EL元件。
在有機EL元件中,藉由對發光元件施加電壓,電子及電洞分別由一對電極注入包含發光有機複合物的一層中,使電流流通。然後,該等載子(亦即,電子及電洞)重新結合,因此,激發發光有機複合物。當發光有機複合物自激發狀態回到基態時,則發出光線。因為此種機制,所以發光元件被稱為電流激發發光元件。
根據元件結構將無機EL元件分類成分散類型的無機EL元件及薄膜類型的無機EL元件。分散類型的無機EL元件具有發光層,其中發光材料係分散於接合劑中,且其發光機制為施體-受體重新結合類型的發光,其係利用施體位準及受體位準。薄膜類型的無機EL元件具有之結構為發光層夾設於介電層之間,介電層更進一步夾設於電極之間,且其發光機制為局部類型發光,其係使用金屬離子的內殼層電子轉移。注意,在此實施例中,使用有機EL元件作為發光元件。
圖19顯示像素結構之一範例,其中可應用數位時間灰階驅動,作為應用本發明之一實施例的半導體裝置的範例。
以下說明可應用數位時間灰階驅動的像素結構及操作。在此範例中,一個像素包含兩個n通道電晶體,在各電晶體中的通道形成區域包含一氧化物半導體層,該氧化物半導體層可藉由類似於實施例2所述之形成非線性元件的方法而形成,並連同非線性元件而形成。
像素6400包含切換電晶體6401、驅動電晶體6402、發光元件6404及電容器6403。切換電晶體6401之閘極連接於掃描線6406,切換電晶體6401之第一電極(源極與汲極其中之一者)連接於信號線6405,切換電晶體6401之第二電極(源極與汲極其中另一者)連接於驅動電晶體6402的閘極。驅動電晶體6402的閘極經由電容器6403連接於電源線6407,驅動電晶體6402的第一電極連接於電源線6407,且驅動電晶體6402的第二電極連接於發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共用電極6408。
發光元件6404之第二電極(共用電極6408)設定為低電源電位。低電源電位為小於高電源的電位,高電源電位為電源線6407所設定之參考值。可使用例如GND、0V等作為低電源電位。高電源電位及低電源電位之間的電位差量施加於發光元件6404,且電流施加於發光元件6404,因此發光元件6404發光。為了要使發光元件6404發光,則設定電位以使高電源電位與低電源電位之間的電位差量大於或是等於發光元件6404的順向臨限電壓。
驅動電晶體6402之閘電容可用作為電容器6403之代替物,因此可省略電容器6403。驅動電晶體6402之閘電容可形成於通道區域及閘電極之間。
在電壓-輸入電壓驅動法中,視頻信號輸入驅動電晶體6402之閘極,以實質開啟驅動電晶體6402或是實質關閉驅動電晶體6402。也就是說,驅動電晶體6402操作於線性區。因為驅動電晶體6402操作於線性區中,所以對於驅動電晶體6402之閘極施加高於電源線6407之電壓的電壓。注意,對於信號線6405施加高於或是等於電源線之電壓及驅動電晶體6402之Vth的總和的電壓。
在實施類比灰階驅動來取代數位時間灰階驅動的情況中,可藉由改變信號輸入而使用與圖19相同的像素結構。
在實施類比灰階驅動的情況中,施加大於或是等於發光元件6404的順向電壓及驅動電晶體6402之Vth的總和的電壓於驅動電晶體6402之閘極。發光元件6404的順向電壓表示可獲得所欲流明的電壓,且包含至少順向臨限電壓。輸入於飽和區中所操作之驅動電晶體6402之視頻信號,因此可將電流供給至發光元件6404。為了要使驅動電晶體6402操作於飽和區中,電源線6407的電位設定為高於驅動電晶體6402之閘極電位。當使用類比視頻信號時,可根據視頻信號而將電流饋入發光元件6404並實施類比灰階驅動。
注意,圖19所示之像素結構不限於此。舉例而言,於圖19所示的像素中可加入開關、電阻器、電容器、電晶體、邏輯電路等。
接著,參照圖20A到20C來說明發光元件的結構。取n通道驅動TFT作為範例來說明像素之橫剖面。TFT 7001、7011及7021作為用於半導體裝置的驅動TFT,其顯示於圖20A、20B及20C,且可藉由類似於形成實施例2所述之非線性元件的方法,並連同非線性元件而形成。TFT 7001、7011及7021具有優良的電特性,且各包含具有半導體氧化物的半導體層,半導體氧化物包含In、Ga及Zn。
此外,為了要擷取自發光元件所發出的光線,至少需要一個陽極及一個陰極來傳送光線。薄膜電晶體及發光元件係形成於基板上。發光元件可具有頂部發光結構,其中經由對向於基板的表面而擷取光線;底部發光結構,其中經由基板側上的表面而擷取光線;或是雙重發光結構,其中經由對向於基板的表面及基板側的表面而擷取光線。根據本發明之一實施例之像素結構可應用於具有任何發光結構的發光元件。
參照圖20A說明具有頂部發光結構的發光元件。
圖20A為像素之橫剖面圖,其中,作為驅動TFT的TFT 7001是n通道TFT,且在發光元件7002中所產生的光線發射到陽極7005側的情況。在圖20A中,發光元件7002的陰極7003電連接於作為驅動TFT的TFT 7001,發光層7004及陽極7005依序堆疊於陰極7003之上。陰極7003可使用任何導電材料形成,其具有低工作函數並反射光線。例如,較佳者為使用Ca、Al、MgAg、AlLi等。發光層7004可使用單層或是堆疊複數層而形成。當發光層7004為使用複數層而形成時,係藉由在陰極7003之上依序堆疊電子注入層、電子轉移層、發光層、電洞轉移層及電洞注入層而形成發光層7004。不必形成所有之該等層。陽極7005係使用自透光導電材料形成的透光導電膜而形成,透光導電材料有例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅或是加入氧化矽的氧化銦錫。
發光元件7002對應於陰極7003與陽極7005夾住發光層7004的區域。在圖20A所示的情況中,箭頭表示自發光元件7002發出到陽極7005側的光線。
接著,參照圖20B說明具有底部發光結構之發光元件。圖20B為像素之橫剖面圖,其中,驅動TFT 7011為n通道TFT,且光線自發光元件7012發射至陰極7013側的情況。在圖20B中,發光元件7012之陰極7013係形成於透光導電膜7017之上,其電連接於驅動TFT 7011,且發光層7014及陽極7015依序堆疊於陰極7013之上。可形成用以反射或是阻擋光線的阻光膜7016,以當陽極7015具有透光特性時,覆蓋陽極7015。對於陰極7013而言,在圖20A的情況中,對於陰極7013而言,任何具有低工作函數的導電材料皆可使用。注意,將陰極7013形成為其之厚度可讓陰極7013透光(較佳者為大約5nm到30nm)。例如,可使用厚度為20nm的鋁膜做為陰極7013。發光層7014可用單一層形成或是藉由堆疊複數層而形成,如圖20A的情況。陽極7015不需要透光,但可使用透光導電材料而形成,如圖20A的情況。對於阻光膜7016而言,可使用會反射光的金屬等;然而,不限於金屬膜。例如,可使用加入黑色染料的樹脂等。
發光元件7012對應於陰極7013及陽極7015夾住發光層7014的區域。在圖20B所示之像素的情況中,箭頭表示自發光元件7012發射到陰極7013的光線。
接著,參照圖20C說明具有雙重發光結構的發光元件。在圖20C中,發光元件7022的陰極7023形成於透光導電膜7027之上,其電連接於驅動TFT 7021,且發光層7024及陽極7025依序堆疊於陰極7023之上。如在圖20A的情況中,陰極7023可藉由具有低工作函數的任何導電材料形成。注意,將陰極7023形成為陰極7023可透光。例如,使用厚度為20nm的鋁膜做為陰極7023。發光層7024可使用單一層或是堆疊複數層而形成,如圖20A的情況。以類似於圖20A的方式,陽極7025可使用透光導電材料形成。
發光元件7022對應於陰極7023、發光元件7024及陽極7025相互重疊的區域。在圖20C所示的像素中,由箭頭表示自發光元件7022發射至陽極7025側及陰極7023側的光線。
儘管於此說明者為有機EL元件作為發光元件,但可設置無機EL元件作為發光元件。
注意,此實施例說明控制發光元件之驅動的薄膜電晶體(驅動TFT)電連接於發光元件的範例,但可使用電流控制TFT連接於驅動TFT與發光元件之間的結構。本實施例所說明之半導體裝置不限於圖20A到20C所示之結構,且可以基於本發明之技術精神而用各種方式改變。
接著,參照圖21A及21B說明為本發明之一模式的發光顯示面板(亦被稱為發光面板)的外觀及剖面。圖21A為面板之上視圖,其中在第一基板與第二基板之間以密封劑密封發光元件及薄膜電晶體。薄膜電晶體包含具有半導體氧化物的半導體層,半導體氧化物包含In、Ga及Zn,因此具有如非線性元件般的優良電特性。圖21B為沿著圖21A的H-I之橫剖面圖。
設置密封劑4505以包圍設置於第一基板4501之上的像素部位4502、信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b。此外,於像素部位4502、信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b之上形成第二基板4506。因此,以第一基板4501、密封劑4505及第二基板4506密封像素部位4502、信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b及填充物4507。以此方式,較佳者為以保護膜(例如接合膜或是紫外線固化樹脂膜)或是具有高度氣密性及些微排氣性的覆蓋材料而封裝(密封)發光顯示面板,不使其暴露於外界空氣中。
形成於第一基板4501之上的像素部位4502、信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b各包含複數個薄膜電晶體。包含於像素部位4502中的薄膜電晶體4510及包含於信號線驅動電路4503a中的薄膜電晶體4509顯示於圖21B的範例中。
薄膜電晶體4509及4510之各者具有優良電特性且包含具有半導體氧化物的半導體層,半導體氧化物包含In、Ga及Zn。可使用藉由類似於形成實施例2所述之非線性元件的方法,並連同非線性元件形成的薄膜電晶體作為薄膜電晶體4509及4510。在此實施例中,薄膜電晶體4509及4510為n通道薄膜電晶體。
此外,參考標號4511標示發光元件。作為包含於發光元件4511中的像素電極之第一電極層4517電連接於薄膜電晶體4510之源極或是汲極。注意,儘管發光元件4511具有堆疊第一電極層4517、電致發光層4512及第二電極層4513的結構,但發光元件4511的結構不限於此。發光元件4511的結構可取決於自發光元件4511的光擷取方向等而適當改變。
使用有機樹脂膜、無機絕緣膜或是有機聚矽氧烷膜形成分隔壁4520。較佳者為使用感光材料形成分隔壁4520,以使第一電極層4517上具有開口部位,以使開口部位的側壁形成為具有連續曲率的傾斜表面。
可使用單一層或是堆疊複數層而形成電致發光層4512。
為了要避免氧氣、氫氣、濕氣、二氧化碳等進入發光元件4511,則於第二電極層4513及分隔壁4520之上形成保護膜。可形成氮化矽膜、氮化氧化矽膜、DLC膜等作為保護膜。
此外,自FPC 4518a及4518b將各種信號及電位輸入信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b或是像素部位4502。
在此實施例中,使用與包含於發光元件4511中的第一電極層4517相同之導電膜而形成連接端電極4515。使用與包含於薄膜電晶體4509及4510中的源極與汲極層相同的導電膜而形成端電極4516。
連接端電極4515經由非等向性導電膜4519電連接於包含於FPC 4518a中的一端。
位於自發光元件4511擷取光線的方向中的第二基板必須具有透光特性。在此情況中,使用透光材料,例如玻璃板、塑膠板、聚酯膜、或是丙烯酸膜。
可使用紫外線固化樹脂、熱固性樹脂及惰性氣體,例如氮氣或是氬氣作為填充物4507。舉例而言,可使用聚乙烯氯化物(PVC)、丙烯酸、聚醯亞胺、環氧化物樹脂、矽樹脂、聚乙烯丁醛(PVB)、或是乙烯乙酸酯(EVA)。在此實施例中,使用氮氣作為填充物4507。
此外,若有需要,可於發光元件的發射表面上適當地設置光學膜,例如極化板、圓形極化板(包含橢圓形極化板)、延遲板(四分之一波板或是半波板)及彩色濾波器。更進一步,可利用抗反射膜而設置極化板或是圓形極化板。例如,可藉由表面的凹坑及凸出而擴散光而實施抗強光處理,如此則可減少強光。
藉由使用分開製備的基板之上的單晶半導體膜或是多晶半導體膜形成的驅動電路可設置作為信號線驅動電路4503a、4503b及掃描線驅動電路4504a及4504b。此外,只有信號線驅動電路或是其一部份,或者只有掃描線驅動電路或是其一部份可以分開形成然後設置。此實施例不限於圖21A及21B所示之結構。
安裝於如此製造的發光顯示裝置(顯示面板)液晶面板中的保護電路具有用於連接的較少接觸孔,因此,佔用較小面積。此外,在保護電路中,在第一氧化物半導體層與接線層之間設置導電度高於第一氧化物半導體層的第二氧化物半導體層,其實現保護電路之功能強化及操作穩定。因此,包含此種保護電路之此實施例之發光顯示裝置(顯示面板)為高度可靠的。
若為適當,本實施例可組合於另一實施例中所述之結構而實行。
(實施例7)
根據本發明之一實施例的顯示裝置可用為電子紙。電子紙可用於各種領域以供顯示資訊。例如,電子紙可用於電子書閱讀器(e-書閱讀器)、佈告、運輸工具(例如火車)中的廣告、各種卡片(例如信用卡)的顯示器等。此種電子應用的範例示於圖22A、22B及圖23。
圖22A顯示使用電子紙形成的佈告2631。若廣告媒體為印刷的紙張,則要手動置換廣告;然而,當使用應用本發明之實施例的電子紙時,可在短時間內改變廣告顯示。此外,可獲得沒有缺陷的穩定影像。更進一步,該佈告可無線傳送及接收資訊。
圖22B顯示運輸工具(例如火車)中的廣告2632。若廣告媒體為印刷的紙張,則要手動置換廣告;然而,當使用應用本發明之實施例的電子紙時,可在短時間內改變廣告顯示。此外,可獲得沒有缺陷的穩定影像。更進一步,該佈告可無線傳送及接收資訊。
圖23顯示電子書閱讀器2700之一範例。舉例而言,電子書閱讀器2700包含兩個外殼2701及2703。以樞鈕2711連接外殼2701及2703,而可沿著樞鈕2711打開或是闔上電子書閱讀器2700。藉由此種結構,可以如紙本書般處理電子書閱讀器2700。
顯示部位2705包含於外殼2701中,顯示部位2707包含於外殼2703中。顯示部位2705及顯示部位2707可顯示一個影像或是顯示不同影像。在顯示部位2705及顯示部位2707顯示不同影像的結構中,例如,右邊的顯示部位(圖23中的顯示部位2705)顯示文字,而左邊的顯示部位(圖23中的顯示部位2707)顯示影像。
圖23顯示外殼2701設有操作部位的範例。例如,外殼2701設有電源開關2721、操作鍵2723、揚聲器2725等。可以利用操作鍵2723翻頁。注意,可在與外殼的顯示部位相同的平面上設置鍵盤、指示裝置等。更進一步,外殼的後表面或是側表面上可設置外部連接端子(耳機端子、USB端子;可連接各種纜線,例如AC轉接頭或是USB纜線的端子等)、儲存媒體插入部位等。此外,電子書閱讀器2700可具有電子辭典的功能。
更進一步,電子書閱讀器2700可無線傳送及接收資訊。可自電子書供應商無線的購買或是下載想要的書的資料等。
設置於此實施例中之顯示裝置的保護電路對於連接具有較少接觸孔,因此,佔用較小面積。此外,在保護電路中,在第一氧化物半導體層與接線層之間設置導電度高於第一氧化物半導體層的第二氧化物半導體層,如此則實現保護電路的功能強化及穩定操作。因此,包含此種保護電路之此實施例之顯示裝置是高度可靠的。
若為適當,本實施例可組合於另一實施例所述之結構而實現。
(實施例8)
根據本發明之一實施例的半導體裝置可應用於各種電子設備(包含遊戲機)中。例如,對於電子設備而言,有電視機(也被稱為電視或是電視接收機)、電腦等的螢幕、相機,例如數位相機或是數位視頻相機、數位相框、手機(也被稱為攜帶式電話或是攜帶式電話裝置)、攜帶式遊戲機、攜帶式資訊終端機、音頻播放裝置及大型遊戲機,例如柏青哥機。
圖24A顯示電視裝置9600之一範例。顯示部位9603包含於電視裝置9600的外殼9601中。顯示部位9603可顯示影像。於此,外殼9601係由支架9605支撐。
可由外殼9601的操作開關或是分離的遙控器9610來操作電視裝置9600。可以利用遙控器9610的操作鍵9609來控制頻道及音量,且可控制顯示於顯示部位9603上的影像。此外,遙控器9610可具有顯示部位9607,於其上顯示遙控器9610將發出何種資訊。
注意,電視裝置9600設有接收機、數據機等。利用接收機,可接收一般的電視廣播。此外,當顯示裝置經由數據機連接於具有或是不具有纜線的通訊網路時,可實施單向(自傳送機到接收機)或是雙向(例如,在傳送機與接收機之間,或是在接收機之間)資訊通信。
圖24B顯示數位相框9700之例。例如,顯示部位9703設置於數位相框9700的外殼9701中。顯示部位9703可顯示各種影像,例如,顯示數位相機等所取得的影像,因此數位相框可作用如同一般的相框。
注意,數位相框9700設有操作部位、外部連接端子(例如USB端子或是可連接於各種纜線(包含USB纜線)的端子)、儲存媒體插入部位等。其可包含於與顯示部位相同的平面上;然而,因為可改善設計,因此較佳者為設置於顯示部位的側表面或是後表面上。例如,數位相機所取用的包含影像資料的記憶體插入數位相框之儲存媒體插入部位中,然後匯入影像資料。然後,可在顯示部位9703上顯示匯入的影像資料。
數位相框9700可無線傳送及接收資訊。經由無線通訊,可將想要的影像資料無線匯入數位相框9700並顯示之。
圖25a顯示可攜式遊戲機,其包含藉由連接器9893接合的外殼9881及外殼9891,以能開啟及闔上。顯示部位9882及顯示部位9883分別包含於外殼9881及外殼9891中。示於圖25a之可攜式遊戲機更包含揚聲器部位9884、儲存媒體插入部位9886、LED燈9890、輸入機構(操作鍵9885、連接端9887、感應器9888(其具有量測力量、位移、位置、速度、加速度、角速度、旋轉頻率、距離、光線、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電源、輻射、流動速度、濕度、梯度、振動、味道、或是紅外光的功能)等)。不言可知,可攜式遊戲機的結構不限於上述,且可為設有根據本發明之至少一個實施例的半導體裝置的任何結構。此外,可適當設置其他配件。示於圖25A的可攜式遊戲機具有閱讀程式或是儲存於儲存媒體中的資料的功能,並將其顯示於顯示部位上,且具有經由無線通訊而與另一台可攜式遊戲機共用資訊的功能。圖25A的可攜式遊戲機可具有除了上述之外的其他各種功能。
圖25B顯示吃角子老虎機9900,其為大型的遊戲機。顯示部位9903包含於吃角子老虎機9900的外殼9901中。吃角子老虎機9900更包含操作機構,例如開始桿或是停止開關、投幣孔、揚聲器等。不言可知,吃角子老虎機9900的結構不限於上述,且可為設有根據本發明之至少一個實施例的半導體裝置的任何結構。此外,可適當地設置其他配件。
圖26顯示手機1000之一範例。手機1000包含外殼1001,其中包含顯示部位1002,且更包含操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
可藉由手指等觸碰顯示部位1002而將資訊輸入圖26所示之手機1000。此外,可藉由手指等觸碰顯示部位2002而實施撥打電話或是文字傳訊。
顯示部位1002有三種主要模式。第一種模式是主要用於顯示影像的顯示模式。第二種模式是主要用於輸入資訊,例如文字的輸入模式。第三種模式是混合顯示模式及輸入模式的顯示-及-輸入模式。
例如,在撥打電話或是文字傳訊的情況中,顯示部位1002設定為主要用於輸入文字的文字輸入模式,且可在螢幕上實施文字輸入操作。在此情況中,較佳者為在顯示部位1002的將近整個螢幕上顯示鍵盤或是數個按鈕。
當在手機1000中設置包含感應器以偵測傾斜的偵測裝置(例如陀螺儀或是加速計)時,可藉由判定手機1000的方向(手機為水平放置或是垂直放置成風景模式或是人像模式)而自動切換顯示在顯示部位1002之上者。
更進一步,藉由觸碰顯示部位1002或是操作外殼1001之操作按鈕1003而可切換螢幕模式。或者,可取決於顯示於顯示部位1002上的影像種類而切換螢幕模式。例如,當信號為於顯示部位上所示之影像為移動影像的資料時,則將螢幕模式切換成顯示模式。當信號為文字資料時,則將螢幕模式切換成輸入模式。
更進一步,在輸入模式中,藉由顯示部位1002中的光學感應器偵測信號,且若已有一段時間未實施藉由觸碰顯示部位1002而輸入,則控制螢幕模式以使其自輸入模式切換成顯示模式。
顯示部位1002亦作用如同影像感應器。舉例而言,藉由手掌或是手指觸碰顯示部位而採擷掌印、指紋的影像,藉此可實施個人驗證。此外,當發出近紅外光的背光或是感光源設置於顯示部位中,可以採擷手指血管、手掌血管的影像。
設置於本實施例之電子紙中的保護電路用於連接之接觸孔較少,因此,佔用較小面積。此外,在保護電路中,在第一氧化物半導體層與接線層之間設置導電度高於第一氧化物半導體層的第二氧化物半導體層,如此則實現保護電路的功能強化及穩定操作。因此,包含此種保護電路之此實施例之電子設備為高度可靠。
若為適當,本實施例可組合於另一實施例而實現。本申請案係以2008年10月8日向日本專利局提出申請的日本專利申請案第2008-262158號為基礎,在此以參考資料方式合併其全部內容。
10...基板
11...掃描線輸入端
12...信號線輸入端
13...掃描線
14...信號線
17...像素部位
18...像素
19...像素電晶體
20...儲存電容器部位
21...像素電極
22...電容器線
23...共用端
24...保護電路
25...保護電路
26...保護電路
27...電容器匯流排線
28...共用接線
29...共用接線
30...非線性元件
30a...非線性元件
30b...非線性元件
31...非線性元件
31a...非線性元件
31b...非線性元件
100...基板
102...閘絕緣膜
105...導電膜
107...層間絕緣膜
111...閘極
113...第一氧化物半導體層
114...第二氧化物半導體層
114a...第二氧化物半導體層
114b...第二氧化物半導體層
115a...導電層
115b...導電層
116...通道保護層
117a...第一接線層
117b...第二接線層
128...接觸孔
170a...非線性元件
170b...非線性元件
581...薄膜電晶體
585...絕緣層
587...第一電極層
588...第二電極層
589...球形粒子
590a...黑區
590b...白區
595...填充物
650...共用接線
651...掃描線
730a...非線性元件
730b...非線性元件
730c...非線性元件
740a...非線性元件
740b...非線性元件
740c...非線性元件
740d...非線性元件
1000...手機
1001...外殼
1002...顯示部位
1003...操作按鈕
1004...外部連接埠
1005...揚聲器
1006...麥克風
2600...TFT基板
2601...對向基板
2602...密封劑
2603...像素部位
2604...顯示元件
2605...著色層
2606...極化板
2607...極化板
2608...接線電路部位
2609...撓性接線板
2610...冷陰極管
2611...反射板
2612...電路板
2613...擴散板
2631...佈告
2632...廣告
2700...電子書閱讀器
2701...外殼
2703...外殼
2705...顯示部位
2707...顯示部位
2711...樞鈕
2721...電源開關
2723...操作鍵
2725...揚聲器
4001...第一基板
4002...像素部位
4003...信號線驅動電路
4004...掃描線驅動電路
4005...密封劑
4006...第二基板
4008...液晶層
4010...薄膜電晶體
4011...薄膜電晶體
4013...液晶元件
4015...連接端電極
4016...端電極
4018...FPC
4019...非等向性導電膜
4020...絕緣層
4021...絕緣層
4030...像素電極層
4031...對向電極層
4032...絕緣層
4033...絕緣層
4035...柱狀空間
4501...第一基板
4502...像素部位
4503a...信號線驅動電路
4503b...信號線驅動電路
4504a...掃描線驅動電路
4504b...掃描線驅動電路
4505...密封劑
4506...第二基板
4507...填充物
4509...薄膜電晶體
4510...薄膜電晶體
4511...發光元件
4512...電致發光層
4513...第二電極層
4515...連接端電極
4516...端電極
4517...第一電極層
4518a、4518b...FPC
4519...非等向性導電膜
4520...分隔壁
5300...基板
5301...像素部位
5302...掃描線驅動電路
5303...信號線驅動電路
5400...基板
5401...像素部位
5402...第一掃描線驅動電路
5403...信號線驅動電路
5404...第二掃描線驅動電路
5501...第一接線
5502...第二接線
5503...第三接線
5504...第四接線
5505...第五接線
5506...第六接線
5543...節點
5544...節點
5571...第一薄膜電晶體
5572...第二薄膜電晶體
5573...第三薄膜電晶體
5574...第四薄膜電晶體
5575...第五薄膜電晶體
5576...第六薄膜電晶體
5577...第七薄膜電晶體
5578...第八薄膜電晶體
5601...驅動IC
5602_1~5602_M...切換群集
5603a...第一薄膜電晶體
5603b...第二薄膜電晶體
5603c...第三薄膜電晶體
5611...第一接線
5612...第二接線
5613...第三接線
5621_1~5621_M...接線
5701_1~5701_n...正反器
5703a...時序
5703b...時序
5703c...時序
5711...第一接線
5712...第二接線
5713...第三接線
5714...第四接線
5715...第五接線
5716...第六接線
5717_1~5717_n...第七接線
5721_1~5721_M...信號
5803a...時序
5803b...時序
5803c...時序
5821_J...信號
6400...像素
6401...切換電晶體
6402...驅動電晶體
6403...電容器
6404...發光元件
6405...信號線
6406...掃描線
6407...電源線
6408...共用電極
7001...TFT
7002...發光元件
7003...陰極
7004...發光層
7005...陽極
7011...TFT
7012...發光元件
7013...陰極
7014...發光層
7015...陽極
7016...阻光膜
7017...透光導電膜
7021...TFT
7022...發光元件
7023...陰極
7024...發光層
7025...陽極
7027...透光導電膜
9600...電視裝置
9601...外殼
9603...顯示部位
9605...支架
9607...顯示部位
9609...操作鍵
9610...遙控器
9700...數位相框
9701...外殼
9703...顯示部位
9881...外殼
9882...顯示部位
9883...顯示部位
9884...揚聲器部位
9885...操作鍵
9886...儲存媒體插入部位
9887...連接端
9888...感應器
9889...麥克風
9890...LED燈
9891...外殼
9893...連接器
9900...吃角子老虎機
9901...外殼
9903...顯示部位
圖1顯示於顯示裝置中的信號輸入端、掃描線、信號線、包含非線性元件的保護電路、及像素部位之間的位置關係。
圖2顯示保護電路之一範例。
圖3顯示保護電路之一範例。
圖4A及4B為顯示保護電路之一範例的平面圖及電路圖。
圖5為顯示保護電路之一範例的橫剖面圖。
圖6A到6C為顯示製造保護電路之製程的橫剖面圖。
圖7A到7C為顯示製造保護電路之製程的橫剖面圖。
圖8A及8B為顯示保護電路之一範例的平面圖及電路圖。
圖9A及9B為顯示保護電路之一範例的平面圖及電路圖。
圖10為電子紙的橫剖面圖。
圖11A及11B各為半導體裝置之方塊圖。
圖12顯示信號線驅動電路之結構。
圖13為信號線驅動電路之操作時序圖。
圖14為信號線驅動電路之操作時序圖。
圖15為顯示位移暫存器的圖。
圖16為顯示圖14之正反器之連接結構。
圖17A及17B為上視圖,圖17C為橫剖面圖,各顯示本發明之一實施例的半導體裝置。
圖18為顯示本發明之一實施例的半導體裝置的橫剖面圖。
圖19為顯示本發明之一實施例的半導體裝置的像素之等效電路。
圖20A到20C各顯示本發明之一實施例的半導體裝置。
圖21A為上視圖,圖21B為橫剖面圖,各顯示本發明之一實施例的半導體裝置。
圖22A及22B顯示電子紙的應用範例。
圖23為顯示電子書閱讀器的的外部圖。
圖24A為電視裝置之範例的外部圖,圖24B為數位相框之範例的外部圖。
圖25A及25B為各顯示遊戲機裝置之範例的圖。
圖26為手機之範例的外部圖。
13...掃描線
100...基板
102...閘絕緣膜
107...層間絕緣膜
111...閘極
113...第一氧化物半導體層
114a...第二氧化物半導體層
114b...第二氧化物半導體層
115a...導電層
115b...導電層
116...通道保護層
117a...第一接線層
117b...第二接線層
128...接觸孔
170a...非線性元件

Claims (10)

  1. 一種顯示裝置,包含:基板;掃描線;信號線,於該基板上與該掃描線交錯;像素部位,其中像素電極以矩陣設置,其中該像素部位包含一薄膜電晶體;以及第一非線性元件,設置於該基板上的該像素部位以外的區域中,其中,該薄膜電晶體及該第一非線性元件各包含:閘極電極;第一氧化物半導體層;第一接線層;及第二接線層,其中,該薄膜電晶體之閘極電極連接於該掃描線,其中,通道形成區域形成於該薄膜電晶體之該第一氧化物半導體層中,其中,該薄膜電晶體之該第一接線層連接於該信號線及該薄膜電晶體之該第一氧化物半導體層,其中,該薄膜電晶體之該第二接線層連接於該等像素電極之其中一者及該薄膜電晶體之該第一氧化物半導體層,其中,該第一非線性元件之該第一氧化物半導體層形成於該第一非線性元件的該閘極電極上, 其中,一通道保護層覆蓋一區域,該區域重疊於該第一非線性元件之該第一氧化物半導體層的通道形成區域,其中該第一非線性元件之該第一接線層及該第二接線層形成於該第一非線性元件的該通道保護層以及該第一非線性元件的該閘極電極上,其中,該第一非線性元件的該閘極電極連接於該掃描線,其中,該第一非線性元件的該第一接線層以及該第二接線層之其中一者直接連接於一接線,該接線以與該第一非線性元件的該閘極電極相同的層而形成,其中,包含氮化矽的第一絕緣膜形成於該薄膜電晶體以及該第一非線性元件之上,及其中,包含有機材料的第二絕緣膜形成於該第一絕緣膜之上。
  2. 一種顯示裝置,包含:基板;掃描線;信號線,於該基板上與該掃描線交錯;像素部位,其中像素電極以矩陣設置,其中,該像素部位包含薄膜電晶體;以及第一非線性元件,設置於該基板上的該像素部位以外的區域中,其中,該薄膜電晶體及該第一非線性元件各包含:閘極電極; 第一氧化物半導體層;第一接線層;及第二接線層,其中,該薄膜電晶體之該閘極電極連接於該掃描線,其中,通道形成區域形成於該薄膜電晶體之該第一氧化物半導體層中,其中,該薄膜電晶體之該第一接線層連接於該信號線以及該薄膜電晶體之該第一氧化物半導體層,其中,該薄膜電晶體之該第二接線層連接於該等像素電極之其中一者以及該薄膜電晶體之該第一氧化物半導體層,其中,該第一非線性元件之該第一氧化物半導體層形成於該第一非線性元件的該閘極電極上,其中,通道保護層覆蓋一區域,該區域重疊於該第一非線性元件之該第一氧化物半導體層的通道形成區域,其中,該第一非線性元件之該第一接線層以及該第二接線層形成於該第一非線性元件的該通道保護層以及該第一非線性元件的該閘極電極上,其中,該第一非線性元件的該閘極電極連接於該信號線,其中,該第一非線性元件的該第一接線層以及該第二接線層的其中一者直接連接於一接線,該接線係以與該第一非線性元件的閘極電極相同的層而形成,其中,包含氮化矽的第一絕緣膜形成於該薄膜電晶體 以及該第一非線性元件之上,及其中,包含有機材料的第二絕緣膜形成於該第一絕緣膜之上。
  3. 一種顯示裝置,包含:基板;掃描線;信號線,於該基板上與該掃描線交錯;像素部位,其中像素電極以矩陣設置,其中該像素部位包含一薄膜電晶體;及保護電路,包含第一非線性元件,其形成於該基板上且位於該像素部位以外的區域中,其中,該保護電路將該掃描線以及第一共用接線或該信號線以及第二共用接線彼此連接,其中,該薄膜電晶體及該第一非線性元件各包含:閘極電極;第一氧化物半導體層;第一接線層;及第二接線層,其中,該薄膜電晶體之該閘極電極連接於該掃描線,其中,通道形成區域形成於該薄膜電晶體之該第一氧化物半導體層中,其中,該薄膜電晶體之該第一接線層連接於該信號線以及該薄膜電晶體之該第一氧化物半導體層,其中,該薄膜電晶體之該第二接線層連接於該等像素 電極之其中一者以及該薄膜電晶體之該第一氧化物半導體層;其中,該第一非線性元件之該第一氧化物半導體層形成於該第一非線性元件的該閘極電極上;其中,通道保護層覆蓋一區域,該區域重疊於該第一非線性元件之該第一氧化物半導體層的通道形成區域,其中,該第一非線性元件之該第一接線層以及該第二接線層形成於該第一非線性元件的該通道保護層以及該第一非線性元件的該閘極電極上,其中,該第一非線性元件的該閘極電極連接於該掃描線,其中,該第一非線性元件的該第一接線層以及該第二接線層的其中一者直接連接於一接線,該接線係以與該第一非線性元件的該閘極電極相同的層而形成,其中,包含氮化矽的第一絕緣膜形成於該薄膜電晶體以及該第一非線性元件之上,及其中,包含有機材料的第二絕緣膜形成於該第一絕緣膜之上。
  4. 一種顯示裝置,包含:基板;掃描線;信號線,於該基板上與該掃描線交錯;像素部位,其中像素電極以矩陣設置,其中該像素部位包含一薄膜電晶體;及 保護電路,包含第一非線性元件,其形成於該基板上且位於該像素部位以外的區域中,其中,該保護電路將該掃描線以及第一共用接線或該信號線以及第二共用接線彼此連接,其中,該薄膜電晶體及該第一非線性元件各包含:閘極電極;第一氧化物半導體層;第一接線層;及第二接線層,其中,該薄膜電晶體之該閘極電極連接於該掃描線,其中,通道形成區域形成於該薄膜電晶體之該第一氧化物半導體層中,其中,該薄膜電晶體之該第一接線層連接於該信號線以及該薄膜電晶體之該第一氧化物半導體層,其中,該薄膜電晶體之該第二接線層連接於該等像素電極之其中一者以及該薄膜電晶體之該第一氧化物半導體層,其中,該第一非線性元件之該第一氧化物半導體層形成於該第一非線性元件的該閘極電極上,其中,通道保護層覆蓋一區域,該區域重疊於該第一非線性元件之該第一氧化物半導體層的通道形成區域,其中,該第一非線性元件之該第一接線層以及該第二接線層形成於該第一非線性元件的該通道保護層以及該第一非線性元件的該閘極電極上, 其中,該第一非線性元件的該閘極電極連接於該信號線,其中,該第一非線性元件的該第一接線層以及該第二接線層的其中一者直接連接於一接線,該接線係以與該第一非線性元件的該閘極電極相同的層而形成,其中,包含氮化矽的第一絕緣膜形成於該薄膜電晶體以及該第一非線性元件之上,及其中,包含有機材料的第二絕緣膜形成於該第一絕緣膜之上。
  5. 如申請專利範圍第1至4項之任一項的顯示裝置,更包含:第二非線性元件,包含:閘極電極;第一氧化物半導體層,形成於該第二非線性元件的該閘極電極上;通道保護層,覆蓋一區域,該區域重疊於該第二非線性元件之該第一氧化物半導體層的通道形成區域;以及第一接線層以及第二接線層,形成於該第二非線性元件的該通道保護層以及該第二非線性元件的該閘極電極之上,其中,該第二非線性元件的該閘極電極連接於該信號線。
  6. 如申請專利範圍第1至4項之任一項的顯示裝 置,其中,該第一非線性元件包含具有不同氧含量(oxygen contents)的氧化物半導體的組合。
  7. 如申請專利範圍第1至4項之任一項的顯示裝置,其中,該第一非線性元件的該第一接線層以及該第二接線層係藉由堆疊導電層以及第二氧化物半導體層而形成,以及其中,該導電層接觸該第一非線性元件的該第一氧化物半導體層,及其中,該第一非線性元件的該第二氧化物半導體層係設置於該導電層及該第一非線性元件的該第一氧化物半導體層之間。
  8. 如申請專利範圍第7項的顯示裝置,其中,該第一非線性元件的該第一氧化物半導體層的導電度低於該第二氧化物半導體層的導電度。
  9. 如申請專利範圍第8項的顯示裝置,其中,該第一非線性元件的該第一氧化物半導體層以及該第二氧化物半導體層包含銦、鎵以及鋅。
  10. 如申請專利範圍第1至4項之任一項的顯示裝置,其中,該顯示裝置設置於由以下所組成的群集中選出的一者之內:佈告、廣告、電子書閱讀器、電視裝置、數位相框、可攜式遊戲機、吃角子老虎機以及手機。
TW098133884A 2008-10-08 2009-10-06 顯示裝置 TWI478307B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008262158 2008-10-08

Publications (2)

Publication Number Publication Date
TW201030926A TW201030926A (en) 2010-08-16
TWI478307B true TWI478307B (zh) 2015-03-21

Family

ID=42075089

Family Applications (3)

Application Number Title Priority Date Filing Date
TW098133884A TWI478307B (zh) 2008-10-08 2009-10-06 顯示裝置
TW103146298A TWI570869B (zh) 2008-10-08 2009-10-06 顯示裝置
TW103146297A TWI548054B (zh) 2008-10-08 2009-10-06 顯示裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW103146298A TWI570869B (zh) 2008-10-08 2009-10-06 顯示裝置
TW103146297A TWI548054B (zh) 2008-10-08 2009-10-06 顯示裝置

Country Status (5)

Country Link
US (5) US8389988B2 (zh)
JP (8) JP5436129B2 (zh)
KR (5) KR101437964B1 (zh)
CN (1) CN101719493B (zh)
TW (3) TWI478307B (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005087480A1 (ja) * 2004-03-15 2005-09-22 Kaneka Corporation 新規なポリイミドフィルムおよびその利用
WO2010032619A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010032638A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
KR20220100086A (ko) 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN105206676B (zh) 2009-11-06 2019-12-10 株式会社半导体能源研究所 半导体装置及其制造方法
TWI424392B (zh) * 2010-01-29 2014-01-21 Prime View Int Co Ltd 主動元件陣列基板及使用其之平面顯示器
KR101887336B1 (ko) 2010-04-23 2018-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
US20130102115A1 (en) * 2010-07-08 2013-04-25 Sharp Kabushiki Kaisha Method for manufacturing active matrix substrate
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
EP2624326A4 (en) * 2010-09-29 2017-05-10 Posco Method for manufacturing a flexible electronic device using a roll-shaped motherboard, flexible electronic device, and flexible substrate
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
JP5876249B2 (ja) * 2011-08-10 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR101980749B1 (ko) * 2011-11-29 2019-05-22 엘지디스플레이 주식회사 표시장치
KR102051465B1 (ko) * 2012-06-18 2019-12-05 삼성디스플레이 주식회사 유기발광 표시장치
US10090374B2 (en) 2012-06-18 2018-10-02 Samsung Display Co., Ltd. Organic light-emitting display device
KR101389911B1 (ko) * 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
US20150295193A1 (en) * 2012-11-22 2015-10-15 University of Seoul Industry Cooperation Foundatio n Semiconductor device using paper as a substrate and method of manufacturing the same
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
TWI757837B (zh) * 2012-11-28 2022-03-11 日商半導體能源研究所股份有限公司 顯示裝置
KR20140081413A (ko) 2012-12-21 2014-07-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
KR102459007B1 (ko) 2012-12-25 2022-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103199513B (zh) * 2013-02-22 2016-04-06 合肥京东方光电科技有限公司 静电保护电路、显示装置和静电保护方法
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
JP6564559B2 (ja) 2013-05-10 2019-08-21 株式会社半導体エネルギー研究所 表示パネル及び電子機器
KR20240052069A (ko) 2013-05-20 2024-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN105308668B (zh) * 2013-06-27 2018-02-02 凸版印刷株式会社 薄膜晶体管阵列及其制造方法、图像显示装置及显示方法
JP6146165B2 (ja) * 2013-07-01 2017-06-14 セイコーエプソン株式会社 静電気保護回路、電気光学装置、及び電子機器
CN103441119B (zh) * 2013-07-05 2016-03-30 京东方科技集团股份有限公司 一种制造esd器件的方法、esd器件和显示面板
CN103972299B (zh) * 2014-04-28 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN103995407B (zh) * 2014-05-08 2016-08-24 京东方科技集团股份有限公司 阵列基板和显示面板
JP6615490B2 (ja) 2014-05-29 2019-12-04 株式会社半導体エネルギー研究所 半導体装置及び電子機器
TWI553379B (zh) * 2014-06-25 2016-10-11 群創光電股份有限公司 顯示面板和應用其之顯示裝置
KR102252147B1 (ko) * 2014-09-23 2021-05-14 엘지디스플레이 주식회사 정전기 방전회로
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
KR102322015B1 (ko) * 2015-04-07 2021-11-05 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조 방법 및 그에 따라 제조된 박막 트랜지스터 어레이 기판
CN105448224B (zh) * 2015-12-31 2018-05-25 上海中航光电子有限公司 显示面板及显示装置
CN105549288B (zh) * 2016-03-04 2021-03-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN108780621B (zh) * 2016-03-31 2020-07-31 夏普株式会社 有源矩阵基板的制造方法
KR20230019215A (ko) 2016-05-19 2023-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
US10147718B2 (en) * 2016-11-04 2018-12-04 Dpix, Llc Electrostatic discharge (ESD) protection for the metal oxide medical device products
WO2018167593A1 (ja) * 2017-03-13 2018-09-20 株式会社半導体エネルギー研究所 複合酸化物、およびトランジスタ
US10319749B1 (en) * 2017-12-28 2019-06-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, fabricating method for the same and display device
WO2020003056A1 (ja) 2018-06-29 2020-01-02 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
CN112384848A (zh) * 2018-08-06 2021-02-19 日东电工株式会社 透光性导电薄膜及调光薄膜
US11552441B2 (en) * 2018-12-06 2023-01-10 Canon Kabushiki Kaisha Display device and display method
JP2021001966A (ja) * 2019-06-21 2021-01-07 セイコーエプソン株式会社 電気光学装置、及び電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08179359A (ja) * 1994-12-20 1996-07-12 Casio Comput Co Ltd アクティブマトリックスパネル
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法

Family Cites Families (200)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS63106788A (ja) * 1986-10-24 1988-05-11 松下電器産業株式会社 アクテイブマトリツクス駆動型装置の製造方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2687667B2 (ja) 1990-04-17 1997-12-08 日本電気株式会社 マトリクス電極基板およびその製造方法
JPH04268956A (ja) 1991-02-25 1992-09-24 Toshiba Corp 文書作成装置
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JP3375659B2 (ja) 1991-03-28 2003-02-10 テキサス インスツルメンツ インコーポレイテツド 静電放電保護回路の形成方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH08179358A (ja) * 1994-12-20 1996-07-12 Casio Comput Co Ltd アクティブマトリックスパネル
JP3420653B2 (ja) * 1995-03-16 2003-06-30 株式会社東芝 薄膜トランジスタおよび液晶表示素子
JPH08254693A (ja) 1995-03-16 1996-10-01 Hitachi Ltd 液晶表示基板およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09281525A (ja) * 1996-02-15 1997-10-31 Hitachi Ltd 液晶表示基板およびその製造方法
JPH09265111A (ja) 1996-03-28 1997-10-07 Toshiba Corp アクティブマトリックスパネル
JP4022783B2 (ja) * 1996-04-19 2007-12-19 富士通株式会社 酸化物電子装置
JPH09297321A (ja) * 1996-04-30 1997-11-18 Hitachi Ltd 液晶表示基板および液晶表示装置
JPH1020336A (ja) * 1996-07-02 1998-01-23 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100252308B1 (ko) * 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
JPH10294469A (ja) * 1997-02-24 1998-11-04 Sanyo Electric Co Ltd 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びアニール装置
KR100506099B1 (ko) 1997-02-24 2005-09-26 산요덴키가부시키가이샤 다결정실리콘막제조방법,박막트랜지스터제조방법,및어닐링장치
JPH11183876A (ja) * 1997-12-24 1999-07-09 Casio Comput Co Ltd 液晶表示装置及びその駆動方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6043971A (en) 1998-11-04 2000-03-28 L.G. Philips Lcd Co., Ltd. Electrostatic discharge protection device for liquid crystal display using a COG package
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW498553B (en) 1999-03-11 2002-08-11 Seiko Epson Corp Active matrix substrate, electro-optical apparatus and method for producing active matrix substrate
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100386849B1 (ko) * 2001-07-10 2003-06-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시장치의 정전방전 방지회로
GB0119299D0 (en) 2001-08-08 2001-10-03 Koninkl Philips Electronics Nv Electrostatic discharge protection for pixellated electronic device
JP2003069028A (ja) * 2001-08-27 2003-03-07 Casio Comput Co Ltd 薄膜トランジスタパネル
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003179242A (ja) * 2001-12-12 2003-06-27 National Institute Of Advanced Industrial & Technology 金属酸化物半導体薄膜及びその製法
TWI280532B (en) * 2002-01-18 2007-05-01 Semiconductor Energy Lab Light-emitting device
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100555301B1 (ko) * 2002-08-13 2006-03-03 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 액정패널
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004246202A (ja) 2003-02-14 2004-09-02 Koninkl Philips Electronics Nv 静電放電保護回路を有する電子装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101195165B1 (ko) * 2003-11-14 2012-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
KR101116816B1 (ko) 2004-06-05 2012-02-28 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR20060100872A (ko) * 2005-03-18 2006-09-21 삼성전자주식회사 반투과 액정 표시 장치 패널 및 그 제조 방법
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
CN101694766A (zh) 2005-05-02 2010-04-14 株式会社半导体能源研究所 发光器件、以及电子器具
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007041096A (ja) * 2005-08-01 2007-02-15 Sanyo Epson Imaging Devices Corp 電気光学装置およびその製造方法、電子機器
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
US7477333B2 (en) * 2005-08-30 2009-01-13 Chunghwa Picture Tubes, Ltd. Liquid crystal display panel with electrostatic discharge protection
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5121221B2 (ja) * 2005-12-26 2013-01-16 株式会社半導体エネルギー研究所 半導体装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
US7420727B2 (en) 2006-01-13 2008-09-02 Ntera Limited Active matrix electrochromic display
JP2009524083A (ja) 2006-01-13 2009-06-25 エヌテラ リミテッド 反射型ディスプレイ装置
US7403319B2 (en) 2006-01-13 2008-07-22 Ntera Limited Electrochromic device employing gel or solid polymers having specific channel direction for the conduction of ions
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
JP2007293072A (ja) 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2007293073A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007316104A (ja) 2006-05-23 2007-12-06 Casio Comput Co Ltd 表示装置
KR100847640B1 (ko) 2006-05-23 2008-07-21 가시오게산키 가부시키가이샤 표시장치
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5110830B2 (ja) 2006-08-31 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
JP5325415B2 (ja) 2006-12-18 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP2008171989A (ja) 2007-01-11 2008-07-24 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法
JP2008171990A (ja) 2007-01-11 2008-07-24 Toppan Printing Co Ltd 電界効果型トランジスタとその製造方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JPWO2009034953A1 (ja) 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP5642967B2 (ja) 2007-11-22 2014-12-17 関東化学株式会社 エッチング液組成物
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI834207B (zh) 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR20110056542A (ko) 2008-09-12 2011-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101623224B1 (ko) * 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101644406B1 (ko) 2008-09-12 2016-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032619A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010032638A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102246123B1 (ko) 2008-09-19 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102275487B1 (ko) 2008-09-19 2021-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101579050B1 (ko) 2008-10-03 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2010053060A1 (en) 2008-11-07 2010-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN102422426B (zh) * 2009-05-01 2016-06-01 株式会社半导体能源研究所 半导体装置的制造方法
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP3540772A1 (en) 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101991006B1 (ko) 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20170085148A (ko) * 2009-10-09 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011052383A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
KR20110066370A (ko) * 2009-12-11 2011-06-17 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8957468B2 (en) * 2010-11-05 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Variable capacitor and liquid crystal display device
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
KR102300026B1 (ko) * 2015-01-08 2021-09-09 삼성디스플레이 주식회사 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08179359A (ja) * 1994-12-20 1996-07-12 Casio Comput Co Ltd アクティブマトリックスパネル
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法

Also Published As

Publication number Publication date
JP5781143B2 (ja) 2015-09-16
TW201030926A (en) 2010-08-16
US20170285425A1 (en) 2017-10-05
US9130067B2 (en) 2015-09-08
KR20140131491A (ko) 2014-11-13
CN101719493B (zh) 2014-05-14
KR20140062442A (ko) 2014-05-23
JP2019144566A (ja) 2019-08-29
US20150362806A1 (en) 2015-12-17
CN101719493A (zh) 2010-06-02
US8389988B2 (en) 2013-03-05
JP2023093427A (ja) 2023-07-04
KR20160057365A (ko) 2016-05-23
JP5921652B2 (ja) 2016-05-24
US20180203312A1 (en) 2018-07-19
JP6861753B2 (ja) 2021-04-21
KR101764623B1 (ko) 2017-08-03
JP2016165003A (ja) 2016-09-08
US10254607B2 (en) 2019-04-09
JP2014099618A (ja) 2014-05-29
KR20170083996A (ko) 2017-07-19
JP2018049277A (ja) 2018-03-29
KR101610136B1 (ko) 2016-04-07
TW201515179A (zh) 2015-04-16
KR101437964B1 (ko) 2014-09-05
US9915843B2 (en) 2018-03-13
JP6225211B2 (ja) 2017-11-01
JP2015097269A (ja) 2015-05-21
TWI570869B (zh) 2017-02-11
US20100084654A1 (en) 2010-04-08
TWI548054B (zh) 2016-09-01
JP2021121848A (ja) 2021-08-26
US9703157B2 (en) 2017-07-11
KR20100039811A (ko) 2010-04-16
JP2010113346A (ja) 2010-05-20
JP5436129B2 (ja) 2014-03-05
TW201515180A (zh) 2015-04-16
US20130175525A1 (en) 2013-07-11

Similar Documents

Publication Publication Date Title
JP7495538B2 (ja) 表示装置
TWI478307B (zh) 顯示裝置
JP6423046B2 (ja) 半導体装置
JP6258765B2 (ja) 半導体装置