JPH09265111A

JPH09265111A - アクティブマトリックスパネル

Info

Publication number: JPH09265111A
Application number: JP7340396A
Authority: JP
Inventors: Masahiro Tada; 正浩多田; Shiyuuichi Uchikoga; 修一内古閑
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-03-28
Filing date: 1996-03-28
Publication date: 1997-10-07

Abstract

(57)【要約】【課題】従来は、電極パッドに静電気によって帯電する
電荷を、静電気保護手段で十分保護できず、薄膜トラン
ジスタの特性の劣化があった。【解決手段】トランジスタ２１１のソース電極６７ａ１
とトランジスタ２１２のドレイン電極６７ａ２とが共に
補助配線１６ａに接続され、補助配線１６に接続され
る。ドレイン電極６７ｂ１とソース電極６７ｂ２とが信
号配線１２ａと１２とに接続される。ソース電極６７ａ
１、ドレイン電極６７ｂ１の図１中上下方向の幅をＷ１
とし、ドレイン電極６７ａ２、ソース電極６７ｂ２の上
下方向の幅をＷ２とする。またチャネル保護膜６５１、
６５２の図１中左右方向の長さをＬとする。この時Ｗ１
とＷ２とは、Ｗ１＞Ｗ２の関係を持つ（ただしＷ１＋Ｗ
２＝２Ｗ）。この様な構成とすることで薄膜トランジス
タ１３が劣化する信号配線１２への負の帯電を速やかに
放電し、薄膜トランジスタ１３の特性の劣化を防ぐ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
ックスパネルに関する。

【０００２】

【従来の技術】近年ノートブックタイプのパーソナルコ
ンピュータの販売台数は急速に増加しており、それと合
わせてマイクロプロセッサの高性能化、ディスプレイの
カラー化を始めとする高性能化が急速に進んでいる。

【０００３】現在ノートブックタイプのパーソナルコン
ピュータのディスプレイとしては、白黒及びカラーの液
晶表示装置として液晶ディスプレイＬＣＤ(Liquid Crys
talDisplay)が使用されている。ＬＣＤは低消費電力を
特徴としている。

【０００４】しかし、液晶表示装置を構成する物質の大
半は絶縁物であるため、液晶表示装置の製造工程中に静
電気が蓄積され、蓄積された静電気が液晶表示装置内で
放電する可能性がある。

【０００５】また、トランジスタを各画素のスイッチン
グ素子としてマトリックス状に配列するアクティブマト
リックスパネル型の液晶表示装置では、液晶表示装置内
で発生する静電気は画質を著しく劣化させる。

【０００６】また、画素に印加される電圧を制御するた
めに、導電性配線からなるアドレス配線と信号配線とが
絶縁物を介して格子状に配置される。そのため静電気に
よりアドレス配線と信号配線との間の電位差が大きくな
ると、アドレス配線と信号配線との間に設けられる絶縁
膜が破壊されるといった問題が生じる。

【０００７】絶縁膜が破壊されると、アドレス配線と信
号配線との間がショートし、アドレス配線と信号配線と
に与えられる信号が正確にトランジスタに伝達されず、
画素の電圧制御が行えず、液晶表示装置に点欠陥や線欠
陥等が生じ画質が著しく劣化することになる。

【０００８】また、アドレス配線や信号配線で生じた静
電気放電は、薄膜トランジスタ間のショートやトランジ
スタ等の素子特性を劣化させ、点欠陥や線欠陥等をもた
らし、画質を劣化させていた。

【０００９】上述される様な問題を解決した従来の構成
について図面を参照して説明する。図１０はアクティブ
マトリックスパネルの回路図で、図１１はアクティブマ
トリックスパネルの静電気保護手段の平面図で、図１２
は電圧と電流との関係を示す図である。

【００１０】複数のアドレス配線１１と複数の信号配線
１２とがマトリックス状に配置される。アドレス配線１
１と信号配線１２との交点には、画素を制御するスイッ
チング素子として薄膜トランジスタ１３(Thin Film Tra
nsistor)が接続される。アドレス配線１１あるいは信号
配線１２の終端には、薄膜トランジスタ１３に電力を供
給する電極パッド１４、１５が設けられる。薄膜トラン
ジスタ１３が配置される表示領域と電極パッド１４、１
５との間には、導電性の配線で形成される補助配線１６
が設けられる。補助配線１６とアドレス配線１１あるい
は信号配線１２とは、静電気保護手段１７を介して接続
される。

【００１１】静電気保護手段１７の構成について説明す
る。トランジスタ２１ａのソース電極６７ａ１とトラン
ジスタ２１ｂのドレイン電極６７ａ２とは共に補助配線
１６ａに接続される。またトランジスタ２１ａのゲート
電極６２ａは補助配線１６に接続される。ゲート電極６
２ａに接続される補助配線１６とトランジスタ２１ａの
ソース電極６７ａ１に接続される補助配線１６ａとはス
ルーホール１９ａによって接続される。ソース電極６７
ａ１とドレイン電極６７ｂ１とに互いに接触するチャネ
ル保護膜６５ａがｉ型半導体層６４ａ上に形成される。

【００１２】また、トランジスタ２１ａのドレイン電極
６７ｂ１とトランジスタ２１ｂのソース電極６７ｂ２と
が信号配線１２ａに接続される。トランジスタ２１ｂの
ゲート電極６２ｂは信号配線１２ｂにスルーホール１９
ｂによって接続される。信号配線１２ｂは信号配線１２
に接続される。ドレイン電極６７ａ２とソース電極６７
ｂ２とに互いに接触するチャネル保護膜６５ｂがｉ型半
導体層６４ｂ上に形成される。

【００１３】ここで、ソース電極６７ａ１、６７ｂ２あ
るいはドレイン電極６７ｂ１、６７ａ２の図１１中上下
方向の幅をＷとし、チャネル保護膜６５ａ、６５ｂの図
１１中左右方向の長さをＬとする。トランジスタ２１
ａ、２１ｂの各電極の幅Ｗは全て同一の幅であり、また
チャネル保護膜６５ａ、６５ｂの長さＬは同一の長さで
ある。トランジスタ２１ａの幅Ｗとトランジスタ２１ｂ
の幅Ｗとの和は２Ｗである。

【００１４】この様な構成をした静電気保護手段１７の
電圧に対する電流の関係について説明する（図１１参
照）。静電気保護手段１７には、しきい値電圧Ｖ_thから
電流が流れ始め、電圧０［Ｖ］を境にして左右対称の非
線形な電流が流れる。

【００１５】以上説明した様な構成をするアクティブマ
トリックスパネルの静電気保護手段の動作について説明
する。電極パッド１４、１５からアドレス配線１１ある
いは信号配線１２を介して薄膜トランジスタ１３に、所
定の電圧が印加され、印加された電圧によって薄膜トラ
ンジスタ１３を動作させ画素を制御し、液晶表示装置に
所望の図柄を表示する。ここで、液晶表示装置の製造装
置とアクティブマトリックスパネルとの間の摩擦や剥離
帯電によって、表示領域内に電位差が発生したとする。

【００１６】例えばアドレス配線１１ａに静電気が発生
したとする。するとアドレス配線１１ａとアドレス配線
１１ｂとの間に電位差が生じることになる。この電位差
は、経路１８（アドレス配線１１ａ→静電気保護手段１
７→補助配線１６→静電気保護手段１７→アドレス配線
１１ｂ）に示される通路を通り緩和され、薄膜トランジ
スタ１３の静電破壊を防止する。信号配線１２に静電気
が発生した場合も前述と同様の動作を行う。ここで、信
号配線１２に接続された静電気保護手段１７内では、信
号配線１２に帯電した電荷が正であれば、トランジスタ
２１ｂが動作し、負であれば、トランジスタ２２ａが動
作することで、帯電した電荷を放電させている。

【００１７】

【発明が解決しようとする課題】しかしながら、上記の
様な構成をするアクティブマトリックスパネルでは、静
電気に対して、静電気保護手段で十分に薄膜トランジス
タを保護することができず、薄膜トランジスタの特性が
劣化するという問題があった。

【００１８】この問題を解決するためには、静電気保護
手段に流れる電流を増加すれば良く、具体的には静電気
保護手段内のトランジスタのチャネル幅を広げるか、チ
ャネル長を短くする方法がある。しかし、チャネル幅を
広げれば、トランジスタ（静電気保護手段）の面積が大
きくなり、またチャネル長を短くすればトランジスタ
（静電気保護手段）の単位面積当たりに発生するジュー
ル熱が増加し、トランジスタ（静電気保護手段）の特性
が劣化するという問題があった。

【００１９】さらに、従来は静電気保護手段の電気的特
性が極性（正負）に依存しておらず、静電気によって電
荷が帯電する場所と極性とによって画素の薄膜トランジ
スタの特性が大きく劣化することもあった。

【００２０】例えば、信号配線が正に帯電した場合、画
素の薄膜トランジスタのゲート電極の電圧（ゲート電
圧）は、信号配線の電位に対して負であるため、薄膜ト
ランジスタに電流が流れない。そのため、電荷のほとん
どが静電気保護手段を介して放電される。しかし、信号
配線が負に帯電した場合、薄膜トランジスタのゲート電
圧は、信号配線に対して正であるため、薄膜トランジス
タに電流が流れ、電流が流れることにより発熱し、薄膜
トランジスタの特性を劣化させる。このため、信号配線
が負に帯電した場合は、正に帯電した場合よりも薄膜ト
ランジスタの特性の劣化が大きくなる。

【００２１】また、アドレス配線が負に帯電した場合、
薄膜トランジスタのゲート電圧が負となる。この時薄膜
トランジスタの半導体層の電気伝導率が低いため、半導
体層を介して薄膜トランジスタのゲート絶縁膜に電圧が
かかる。しかし、アドレス配線が正に帯電した場合、薄
膜トランジスタのゲート電圧が正となる。この時薄膜ト
ランジスタの半導体層の電気伝導率が高くなるため直接
薄膜トランジスタのゲート絶縁膜に電圧がかかる。この
ため、アドレス配線が正に帯電した場合、負に帯電した
場合よりも、薄膜トランジスタの劣化が大きくなるとい
う問題がある。

【００２２】また、静電気は自然発生するために、帯電
する電荷の量は一様でなく、極性も異なる。そこで、本
発明は上記従来の問題点に鑑みてなされたもので、静電
気によって帯電する電荷に対して、信号配線やアドレス
配線に接続される静電気保護手段（トランジスタ）を大
きくすることなく、また薄膜トランジスタの特性も劣化
させず、長期間安定した特性を持つアクティブマトリッ
クスパネルの提供を目的とする。

【００２３】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、マトリックス状に配置された複数の画
素と、前記画素に接続され、前記画素のスイッチングを
行う複数のスイッチング素子と、前記スイッチング素子
のソース電極あるいはドレイン電極に接続される複数の
信号配線と、前記スイッチング素子のゲート電極に接続
され、前記信号配線と交差して配置される複数のアドレ
ス配線と、前記画素が配置される画素領域外周部に設け
られる補助配線と、前記信号配線あるいは前記アドレス
配線の内少なくともどちらか一方に一端が接続され、他
端が前記補助配線に接続される静電気保護手段とから構
成されるアクティブマトリックスパネルにおいて、前記
静電気保護手段は、第１トランジスタと第２トランジス
タとからなり、該第１トランジスタのソース電極に該第
２トランジスタのドレイン電極が接続され、また該第１
トランジスタのドレイン電極に該第２トランジスタのソ
ース電極が接続され、かつ該第１トランジスタの該ソー
ス電極または該ドレイン電極のチャネル幅が、該第２ト
ランジスタの該ドレイン電極または該ソース電極のチャ
ネル幅と異なる構成である。チャネル幅は、第１トラン
ジスタ（または第２トランジスタ）のソース電極とドレ
イン電極との間に流れる電流の方向に対して直角方向の
ソース電極あるいはドレイン電極の長さとする。

【００２４】

【発明の実施の形態】以下、本発明の実施例を図面を参
照しながら説明していく。図１はアクティブマトリック
スパネルの第１実施例に係る静電気保護手段の平面図
で、図２はアクティブマトリックスパネルの第１実施例
に係る静電気保護手段のトランジスタの断面図で、図３
は補助配線に対する信号配線の電圧と静電気保護手段に
流れる電流との関係を示すグラフで、図４は（Ｗ１／Ｗ
２）としきい値との関係を示すグラフである。

【００２５】トランジスタ２１１のソース電極６７ａ１
とトランジスタ２１２のドレイン電極６７ａ２とは共に
補助配線１６ａに接続される。またトランジスタ２１１
のゲート電極６２１は補助配線１６に接続される。補助
配線１６と補助配線１６ａとはスルーホール７２１によ
って接続される。ソース電極６７ａ１とドレイン電極６
７ｂ１とに互いに接触するチャネル保護膜６５１がｉ型
半導体（アモルファスシリコン）層６４１上に形成され
る。ソース電極６７ａ１あるいはドレイン電極６７ｂ１
とｉ型半導体層６４１との接触部分には、図示しないｎ
型半導体（アモルファスシリコン）層が設けられる。

【００２６】また、トランジスタ２１１のドレイン電極
６７ｂ１とトランジスタ２１２のソース電極６７ｂ２と
が信号配線１２ａに接続される。トランジスタ２１２の
ゲート電極６２２は信号配線１２ｂにスルーホール７２
２によって接続される。信号配線１２ａは信号配線１２
ｂに接続される。信号配線１２ｂは信号配線１２に接続
される。ドレイン電極６７ａ２とソース電極６７ｂ２と
に互いに接触するチャネル保護膜６５２がｉ型半導体
（アモルファスシリコン）層６４２上に形成される。ソ
ース電極６７ｂ２あるいはドレイン電極６７ａ２とｉ型
半導体層６４２との接触部分には、図示しないｎ型半導
体（アモルファスシリコン）層が設けられる。

【００２７】また、トランジスタ２１１のゲート電極６
２１とトランジスタ２１２のゲート電極６２２と補助配
線１６とは同じ材料で同一平面上に形成される。また、
トランジスタ２１１のソース電極６７ａ１及びドレイン
電極６７ｂ１とトランジスタ２１２のソース電極６７ａ
１及びドレイン電極６７ｂ２と信号配線１２、１２ａ、
１２ｂと補助配線１６ａとは同じ材料で同一平面上に形
成される。

【００２８】また、トランジスタ２１１のソース電極６
７ａ１とトランジスタ２１２のドレイン電極６７ａ２と
がアドレス配線１１または信号配線１２に接続される時
は、トランジスタ２１１のドレイン電極６７ｂ１とトラ
ンジスタ２１２のソース電極６７ｂ２とは補助配線１６
に接続される。

【００２９】ここで、ソース電極６７ａ１、ドレイン電
極６７ｂ１の図１中上下方向の幅をＷ１とし、ドレイン
電極６７ａ２、ソース電極６７ｂ２の上下方向の幅をＷ
２とする。またチャネル保護膜６５１、６５２の図１中
左右方向の長さをＬとする。Ｗ１とＷ２とは、以下の式
（１）に示される様な関係を持つ。

【００３０】

【数１】Ｗ１＞Ｗ２ …（１）ただし、Ｗ１＋Ｗ２＝２Ｗとする。また、信号配線１２
に接続される静電気保護手段のトランジスタ２１１、２
１２及びその周辺の断面構成について説明する（図２参
照）。

【００３１】ガラス基板６１上には、アルミニウムから
なる熱伝導体７１が形成される。熱伝導体７１上に絶縁
膜７０が設けられる。絶縁膜７０には、ゲート電極６２
が形成され、ゲート電極６２を覆う様にゲート電極絶縁
膜６３が設けられる。ゲート電極絶縁膜６３にはｉ型半
導体からなる活性層６４が形成される。活性層６４上に
はチャネル絶縁膜６５が設けられる。少なくとも活性層
６４に接触するコンタクト層６６ａ、６６ｂが設けられ
る。コンタクト層６６ａ、６６ｂはｎ＋型半導体であ
る。少なくともコンタクト層６６ａあるいはコンタクト
層６６ｂに接触してソース電極６７ａあるいはドレイン
電極６７ｂが形成される。ゲート電極絶縁膜６３には信
号配線１２が熱伝導体７１と立体的に重なる様に接続さ
れる。また、熱伝導体７１は、ガラス基板６１の熱伝導
度に比べて１０倍以上の熱伝導度を持つ。熱伝導体７１
はＭｏあるいはＴａあるいはＷあるいはＣｒでも良い。

【００３２】また、薄膜トランジスタ１３も上述される
構成からなり、その場合にはソース電極６７ａは図示し
ない画素電極に接続される。以下、この様な構成からな
るアクティブマトリックスパネルの第１実施例の動作に
ついて説明する。

【００３３】表示領域内に設けられた所望の図柄を表示
するために画素が制御される。画素を制御させるために
は、スイッチング素子となる薄膜トランジスタ１３に所
望の電圧を印加しなければならない。アドレス配線１１
は、薄膜トランジスタ１３のゲート電極に所望の電圧を
印加する。また信号配線１２は、薄膜トランジスタ１３
のソース電極あるいはドレイン電極に所望の電圧を印加
する。所望の電圧を印加された薄膜トランジスタ１３
は、表示領域内に接続される画素を逐次制御しながら所
望の表示を行う。

【００３４】ここで、信号配線１２に静電気による電荷
が帯電したとする。信号配線１２に負の電荷が帯電した
場合に流れる電流は、トランジスタ２１１のソース電極
６７ａ１から６７ｂ１に流れる。この時、トランジスタ
２１２には電流は流れない。トランジスタ２１１に流れ
る電流は幅Ｗ１を増加させることで多く流すことができ
る。トランジスタ２１１に電流を多量に流すことで、薄
膜トランジスタ１３には電流が流れず、薄膜トランジス
タ１３の特性の劣化を防止することができる。

【００３５】また、信号配線１２に正の電荷が帯電して
も、薄膜トランジスタ１３のゲート電圧が０であるた
め、薄膜トランジスタ１３には電流が流れない。この様
な構成をした静電気保護手段１７の電圧に対する電流の
関係について説明する（図３参照）。補助配線１６に対
する信号配線１２の電圧を正とする。ただし、図中実線
は本発明を示し、破線は従来例を示す。

【００３６】静電気保護手段１７には、しきい値電圧Ｖ
_thから電流が流れ始め、しきい値Ｖ_thを越えて負の電圧
が印加された時に流れる電流は従来に比べて増加し、正
の電圧が印加されて流れる電流は従来に比べて減少す
る。

【００３７】また静電気保護手段１７に正負の電圧を印
加した時のパラメータ（Ｗ１／Ｗ２）と薄膜トランジス
タ１３のしきい値の変動量との関係について説明する
（図４参照）。ただし、Ｗ１とＷ２とは式（１）なる関
係がある。

【００３８】例えば、所定の信号配線１２に接続される
電極パッドに静電気による帯電した電荷が生じた場合を
考える。パラメータ（Ｗ１／Ｗ２）を変えた時の信号配
線１２に接続された薄膜トランジスタ１３のしきい値の
変動量を示す。Ｗ１＝Ｗ２の時、信号配線１２に正の電
荷が帯電した場合に比べ、負の電荷が帯電した場合の方
が、しきい値の変動量が大きい。ここで、（Ｗ１／Ｗ
２）＞１であれば（Ｗ１＞Ｗ、Ｗ２＜Ｗ）、信号配線へ
の負の帯電により、薄膜トランジスタ１３のドレイン電
極に負の電圧が印加される時間が短くなる。そのため信
号配線１２へ負の電荷が帯電した場合のしきい値の変動
量が減少する。

【００３９】また、薄膜トランジスタ１３に接続された
信号配線１２へ正の電荷が帯電した場合、しきい値の変
動量は増加する。静電気には正の場合と負の場合とがあ
り、（Ｗ１／Ｗ２）＞１とすれば、絶対値の等しい正負
の帯電に対するしきい値の変動量は等しくなる。この様
にすれば、従来に比べ信号配線１２に電荷が帯電した場
合、薄膜トランジスタ１３への静電気保護機能が向上す
る。

【００４０】以上述べた様な第１実施例のアクティブマ
トリックスでは、静電気により信号配線１２の静電気に
より電荷が帯電されても、薄膜トランジスタ１３に高電
圧が印加されることがなく、薄膜トランジスタ１３の特
性の変化（劣化）を防止し、長期間安定した液晶表示装
置を使用することができる。

【００４１】また、静電気保護手段１７を構成する要素
は、新たな製造工程を必要としないため、コストの上昇
を抑えることができる。次に、アクティブマトリックス
パネルの第２実施例の構成を図５と図６とを参照して説
明する。

【００４２】なお、上記第１実施例と同一構成要素に
は、同一符号を付し、重複する説明は省略する。第２実
施例の特徴は、幅Ｗ３のトランジスタ２１３と幅Ｗより
も大きいＷ４のトランジスタ２１４（静電気保護手段１
７）が補助配線１６とアドレス配線１１との間に設けら
れ、電極パッドに放電された静電気によるサージ電圧か
ら薄膜トランジスタ１３を保護することである。

【００４３】図５は、アクティブマトリックスパネルの
第２実施例の平面図で、図６は本発明のアクティブマト
リックスパネルの静電気保護手段に係るトランジスタの
断面図で、図７は補助配線に対するアドレス配線の電圧
と電流との関係を示すグラフである。

【００４４】トランジスタ２１３のソース電極６７ａ３
とトランジスタ２１４のドレイン電極６７ａ４とは共に
補助配線１６ａに接続される。またトランジスタ２１３
のゲート電極６２３スルーホール７２３を介して補助配
線１６に接続される。補助配線１６は補助配線１６ａに
接続される。ソース電極６７ａ３とドレイン電極６７ｂ
３とに互いに接触するチャネル絶縁膜６５３がｉ型半導
体（アモルファスシリコン）層６４３上に形成される。
ソース電極６７ａ３あるいはドレイン電極６７ｂ３とｉ
型半導体層６４３との接触部分には、図示しないｎ型半
導体（アモルファスシリコン）層が設けられる。

【００４５】また、トランジスタ２１３のドレイン電極
６７ｂ３とトランジスタ２１４のソース電極６７ｂ４と
はアドレス配線１１ａに接続される。トランジスタ２１
４のゲート電極６２４はアドレス配線１１ｂに接続され
る。アドレス配線１１ａは、スルーホール７２４を介し
てアドレス配線１１ｂに接続される。アドレス配線１１
ｂはアドレス配線１１に接続される。ドレイン電極６７
ａ４とソース電極６７ｂ４とに互いに接触するチャネル
絶縁膜６５４がｉ型半導体（アモルファスシリコン）層
６４４上に形成される。ソース電極６７ｂ４あるいはド
レイン電極６７ａ４とｉ型半導体層６４４との接触部分
には、図示しないｎ型半導体（アモルファスシリコン）
層が設けられる。

【００４６】ここで、トランジスタ２１３のゲート電極
６２３と、トランジスタ２１３のゲート電極６２４と、
アドレス配線１１とアドレス配線１１ｂとは同じ材料
（金属）からなり、同一平面上に形成される。また、ト
ランジスタ２１３のソース電極６７ａ３及びドレイン電
極６７ｂ３とトランジスタ２１４のソース電極６７ａ４
及びドレイン電極６７ｂ４と補助配線１６と補助配線１
６ａとアドレス配線１１ａとは同じ材料（金属）からな
り、同一平面上に形成される。また、トランジスタ２１
３のソース電極６７ａ３とトランジスタ２１４のドレイ
ン電極６７ａ４とがアドレス配線１１または信号配線１
２に接続される時は、トランジスタ２１３のドレイン電
極６７ｂ３とトランジスタ２１４のソース電極６７ｂ４
とは補助配線１６に接続される。

【００４７】ここで、ソース電極６７ａ３、６７ｂ３の
図１中上下方向の幅をＷ３とし、ドレイン電極６７ｂ
３、６７ａ４の上下方向の幅をＷ４とする。またチャネ
ル絶縁膜６５３、６５４の図５中左右方向の長さをＬと
する。Ｗ３とＷ４とは、以下の式（２）に示される様な
関係を持つ。

【００４８】

【数２】Ｗ４＞Ｗ３ …（２）ただし、Ｗ３＋Ｗ４＝２Ｗとする。また、アドレス配線
１１に接続される静電気保護手段のトランジスタ２１
３、２１４及びその周辺の断面構成について説明する
（図６参照）。

【００４９】ガラス基板６１上には、Ａｌからなる熱伝
導体７１が形成される。熱伝導体７１上には絶縁膜７０
が設けられる。絶縁膜７０には、ゲート電極６２が形成
され、ゲート電極６２を覆う様にゲート電極絶縁膜６３
が設けられる。ゲート電極絶縁膜６３にはｉ型半導体か
らなる活性層６４が形成される。活性層６４上にはチャ
ネル絶縁膜６５が設けられる。少なくとも活性層６４に
接触するコンタクト層６６ａ、６６ｂが設けられる。コ
ンタクト層６６ａ、６６ｂはｎ＋型半導体である。少な
くともコンタクト層６６ａあるいはコンタクト層６６ｂ
に接触してソース電極６７ａあるいはドレイン電極６７
ｂが形成される。絶縁膜７０にはアドレス配線１１が熱
伝導体７１と立体的に重なる様に接続される。また、熱
伝導体７１は、ガラス基板６１の熱伝導度に比べて１０
倍以上の熱伝導度を持つ。熱伝導体７１はＭｏあるいは
ＴａあるいはＷあるいはＣｒでも良い。

【００５０】また、薄膜トランジスタ１３も上述される
構成からなり、その場合にはソース電極６７ａは図示し
ない画素電極に接続される。以下、この様な構成からな
るアクティブマトリックスパネルの第２実施例の動作に
ついて説明する。

【００５１】表示領域内に設けられた所望の図柄を表示
するために画素が制御される。画素を制御させるために
は、スイッチング素子となる薄膜トランジスタ１３に所
望の電圧を印加しなければならない。アドレス配線１１
は、薄膜トランジスタ１３のゲート電極に所望の電圧を
印加する。また信号配線１２は、薄膜トランジスタ１３
のソース電極あるいはドレイン電極に所望の電圧を印加
する。所望の電圧を印加された薄膜トランジスタ１３
は、表示領域内に接続される画素を逐次制御しながら所
望の表示を行う。

【００５２】ここで、アドレス配線１１に静電気による
電荷が帯電したとする。アドレス配線１１に正の電荷が
帯電した場合に流れる電流は、トランジスタ２１４のソ
ース電極６７ｂ４から６７ａ４に流れる。この時、トラ
ンジスタ２１３には電流は流れない。トランジスタ２１
４に流れる電流は幅Ｗ４を増加させることで多く流すこ
とができる。トランジスタ２１４に電流を多量に流すこ
とで、薄膜トランジスタ１３のゲートに正の電圧が印加
される時間が短くなり、薄膜トランジスタ１３の特性の
劣化を防止する。

【００５３】この様な構成をした静電気保護手段１７の
電圧に対する電流の関係について説明する（図６参
照）。補助配線１６に対するアドレス配線１１の電圧を
正とする。ただし、図中実践は本発明を示し、破線は従
来例を示す。

【００５４】静電気保護手段１７には、しきい値電圧Ｖ
_thから電流が流れ始め、しきい値Ｖ_thを越えて正の電圧
が印加された時に流れる電流は従来に比べて増加し、負
の電圧が印加されて流れる電流は従来に比べて減少す
る。

【００５５】また静電気保護手段１７に正負の電圧を印
加した時のパラメータ（Ｗ３／Ｗ４）としきい値の変動
量との関係について説明する（図８参照）。ただし、Ｗ
３とＷ４とは式（２）なる関係を持つ。

【００５６】例えば、所定のアドレス配線１１に静電気
による電荷が帯電した場合を考える。パラメータ（Ｗ３
／Ｗ４）を変えた時のアドレス配線１１に接続されたト
ランジスタ１３のしきい値の変動量を示す。Ｗ３＝Ｗ４
の時、アドレス配線１１に、負の電荷が帯電した場合に
比べ、正の電荷が帯電した場合の方が、しきい値の変動
量が大きい。ここで、（Ｗ３／Ｗ４）＜１であれば（Ｗ
３＜Ｗ、Ｗ４＞Ｗ）、アドレス配線１１への正の帯電に
より薄膜トランジスタ１３のゲート電極に正の電圧が印
加される時間が短くなる。そのため正の電荷がアドレス
配線１１に帯電した場合のしきい値の変動量は減少す
る。

【００５７】また、薄膜トランジスタ１３に接続される
アドレス配線１１へ、負の電荷が帯電した場合のしきい
値の変動量は増加する。静電気には正の場合と負の場合
とがあり、（Ｗ３／Ｗ４）＜１とすれば、絶対値の等し
い正負の帯電に対するしきい値の変動量が等しくなる。
この様にすれば、従来に比べアドレス配線１１に電荷が
帯電した場合、薄膜トランジスタ１３への静電気保護機
能が向上する。

【００５８】第２実施例に述べた様な本発明のアクティ
ブマトリックスでは、静電気により信号配線１２あるい
はアドレス配線１１に静電気により電荷が帯電した場
合、薄膜トランジスタ１３に高電圧が印加されず、薄膜
トランジスタ１３の特性を変化（劣化）を防止し、長期
間安定した液晶表示装置を使用することができる。

【００５９】また、静電気保護手段１７を構成する要素
は、新たな製造工程を必要としないため、コストの上昇
を抑える。さらに、静電気保護手段１７のトランジスタ
２１１、２１２、２１３、２１４または薄膜トランジス
タ１３が静電気により導通すると、電流により活性層６
４で熱が発生する。発生した熱は活性層６４の温度を上
昇させると共に熱伝導体７１を介してガラス基板６１や
信号配線１２やアドレス配線１１へと流れる。熱伝導体
７１を設けることで、活性層６４の温度上昇を抑制する
ことができるため、トランジスタ２１１、２１２、２１
３、２１４または薄膜トランジスタ１３の特性が劣化す
ることが防止できる。また、例えば薄膜トランジスタ１
３を構成する各要素が積層される方向に対する熱伝導体
７１の厚さ、または熱伝導体７１とガラス基板６１とが
接触する接触面積を増加させることで、薄膜トランジス
タ１３（トランジスタ２１１、２１２、２１３、２１
４）等の特性を劣化させない。

【００６０】また、図９に示す様に、熱伝導体７１をＴ
ａまたはＭｏまたはＡｌから形成すると、熱伝導体７１
の膜厚を厚くすればする程（従来は膜厚が０）、トラン
ジスタ２１１、２１２、２１３、２１４（または薄膜ト
ランジスタ１３）のしきい値変動量を減少させることが
できる。しきい値変動量を減少させることで、トランジ
スタ２１１、２１２、２１３、２１４（薄膜トランジス
タ１３）の特性の劣化を防止できる。特に、Ａｌを用い
ると熱の伝導度が良く、しきい値の変動を大幅に減少さ
せることができる。

【００６１】そのため、静電気保護手段１７に幅の異な
るトランジスタを設けることにより、電極パッドのサー
ジ電圧に対する薄膜トランジスタ１３の信頼性を向上さ
せることができる。そのため、長期にわたって安定した
トランジスタ特性を得ることができる。

【００６２】また、チャネル長さＬを短くしてトランジ
スタ２１１、２１２、２１３または２１４に多くの電流
が流れるようにした場合にも、活性層６４で発生する熱
を熱伝導体７１により分散できるため、特性の劣化がな
い。また、熱伝導体７１が活性層６４よりも大きいため
トランジスタ２１１、２１２、２１３または２１４（薄
膜トランジスタ１３）が導通しない時に、光が照射され
た場合に発生する電流リークを防止することもできる。

【００６３】この様に静電気保護手段１７のトランジス
タ２１１、２１２、２１３または２１４（薄膜トランジ
スタ１３）に熱伝導体７１を設けることによりトランジ
スタの信頼性を向上させることができる。そのため長期
にわたって安定したトランジスタ特性を得ることができ
る。

【００６４】なお、本発明は上記実施例に限定されず、
その主旨を逸脱しない範囲で種々変形して実施できるこ
とは言うまでもない。例えば、抵抗は、信号配線あるい
はアドレス配線と同一材料から構成されていても良い。

【００６５】

【発明の効果】以上説明した様に本発明によれば、静電
気によって帯電する電荷に対して、信号線やアドレス線
に接続される静電気保護手段を大きくせず、薄膜トラン
ジスタの特性を劣化させず、長期間にわたって安定した
トランジスタ特性を得ることができる。

【図面の簡単な説明】

【図１】本発明のアクティブマトリックスパネルの第
１実施例に係る静電気保護手段の平面図

【図２】本発明のアクティブマトリックスパネルの第
１実施例に係る静電気保護手段のトランジスタの断面図

【図３】補助配線に対する信号配線の電圧と静電気保
護手段に流れる電流との関係を示すグラフ

【図４】パラメータ（Ｗ１／Ｗ２）としきい値との関
係を示すグラフ

【図５】本発明のアクティブマトリックスパネルの静
電気保護手段の第２実施例の平面図

【図６】本発明のアクティブマトリックスパネルの静
電気保護手段に係るトランジスタの断面図

【図７】補助配線に対する信号配線の電圧と静電気保
護手段に流れる電流との関係を示すグラフ

【図８】パラメータ（Ｗ３／Ｗ４）としきい値との関
係を示すグラフ

【図９】熱伝導体の膜圧としきい値との関係を示すグ
ラフ

【図１０】従来のアクティブマトリックスパネルの回
路図

【図１１】従来のアクティブマトリックスパネルの静
電気保護手段の平面図

【図１２】従来の電圧と電流との関係を示す図

【符号の説明】

１０画素１１、１１ａ、１１ｂアドレス配線１２、１２ａ、１２ｂ信号線１３薄膜トランジスタ１４、１５電極パッド１６、１６ａ補助配線１７静電気保護手段６１ガラス基板６２ゲート電極６３ゲート絶縁膜６４、６４ａ、６４ｂ活性層６５ａ、６５ｂチャネル保護膜６６ａ、６６ｂコンタクト層６７ａ、６７ａ１、６７ａ３、６７ｂ２、６７ｂ４ソ
ース電極６７ｂ、６７ａ２、６７ｂ１、６７ｂ３、６７ａ４ド
レイン電極７０絶縁膜７１熱伝導体２１１、２１２、２１３、２１４トランジスタ６２１、６２２、６２３、６２４ゲート電極６４１、６４２、６４３、６４４ｉ型半導体層６５１、６５２、６５３、６５４チャネル保護膜７２１、７２２、７２３、７２４スルーホール

Claims

【特許請求の範囲】

【請求項１】マトリックス状に配置された複数の画素
と、前記画素に接続され、前記画素のスイッチングを行
う複数のスイッチング素子と、前記スイッチング素子の
ソース電極あるいはドレイン電極に接続される複数の信
号配線と、前記スイッチング素子のゲート電極に接続さ
れ、前記信号配線と交差して配置される複数のアドレス
配線と、前記画素が配置される画素領域外周部に設けら
れる補助配線と、前記信号配線あるいは前記アドレス配
線の内少なくともどちらか一方に一端が接続され、他端
が前記補助配線に接続される静電気保護手段とから構成
されるアクティブマトリックスパネルにおいて、前記静
電気保護手段は、第１トランジスタと第２トランジスタ
とからなり、該第１トランジスタのソース電極が該第２
トランジスタのドレイン電極に接続され、また該第１ト
ランジスタのドレイン電極が該第２トランジスタのソー
ス電極に接続され、かつ該第１トランジスタの該ソース
電極または該ドレイン電極のチャネル幅が、該第２トラ
ンジスタの該ドレイン電極または該ソース電極のチャネ
ル幅と異なることを特徴とするアクティブマトリックス
パネル。
【請求項２】前記第１トランジスタまたは第２トランジ
スタは、基板と、前記基板に設けられる熱伝導体と、前
記熱伝導体に設けられる絶縁膜と、前記絶縁膜に設けら
れるゲート電極と、前記ゲート電極を覆う様に形成され
るゲート絶縁膜と、前記熱伝導体が前記基板と接触する
接触面積よりも小さい接触面積で該ゲート保護膜に設け
られる活性層と、前記活性層に設けられるチャネル保護
膜と、少なくとも前記活性層に接して形成されるコンタ
クト層と、少なくとも前記コンタクト層に接して形成さ
れるソース電極またはドレイン電極と、前記熱伝導体と
立体交差する様に前記ゲート保護膜に設けられる信号配
線あるいはアドレス配線とから構成されることを特徴と
する請求項１記載のアクティブマトリックスパネル。