JPH10268339A - アクティブマトリクス基板、該基板を用いた液晶表示装置ならびに配線の剥離および断線を防止する方法 - Google Patents

アクティブマトリクス基板、該基板を用いた液晶表示装置ならびに配線の剥離および断線を防止する方法

Info

Publication number
JPH10268339A
JPH10268339A JP7814497A JP7814497A JPH10268339A JP H10268339 A JPH10268339 A JP H10268339A JP 7814497 A JP7814497 A JP 7814497A JP 7814497 A JP7814497 A JP 7814497A JP H10268339 A JPH10268339 A JP H10268339A
Authority
JP
Japan
Prior art keywords
input terminal
connection wiring
width
boundary
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7814497A
Other languages
English (en)
Inventor
Teruhisa Nakabashi
輝久 中橋
Akio Nakayama
明男 中山
Shigeru Yanai
滋 谷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Display Inc
Original Assignee
Advanced Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Display Inc filed Critical Advanced Display Inc
Priority to JP7814497A priority Critical patent/JPH10268339A/ja
Publication of JPH10268339A publication Critical patent/JPH10268339A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 接続配線や入力端子の剥離および断線を防止
することのできるアクティブマトリクス基板、それを用
いた液晶表示装置ならびに配線の剥離および断線を防止
する方法を提供する。 【解決手段】 本発明のアクティブマトリクス基板は、
ガラス基板上に、ショートリングと、複数本の信号線
と、各画素ごとに設けられるスイッチング素子と、前記
各画素に対する駆動信号を外部から前記スイッチング素
子に入力するための入力端子と、該入力端子を前記ショ
ートリングに接続している接続配線とが少なくとも設け
られてなるアクティブマトリクス基板であって、前記接
続配線が境界部パターンを、前記入力端子と前記接続配
線との境界部に有している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示装置などの
平面型表示装置用のアクティブマトリクス基板の周辺電
極端子部およびそれを用いた液晶表示装置ならびにその
信頼性向上に関する。さらに詳しくは、ガラス基板から
表示パネル部を切断して面取りする際に面取り位置がば
らつくため、配線としての金属膜の剥離が生じて信頼性
が低下するのを防止するアクティブマトリクス基板およ
びそれを用いた液晶表示装置ならびにその信頼性向上に
関する。
【0002】
【従来の技術】液晶表示装置(liquid crystal displa
y、以下、LCDという)は、2枚のガラス基板と、液
晶材料と、偏光板と、バックライトとを少なくとも含ん
で構成されている。2枚のガラス基板上には少なくとも
透明電極が形成されており、かつ2枚のガラス基板は一
定間隔を保持してそのすき間に液晶材料が注入され、さ
らに2枚のガラス基板はその周囲で互いに貼着されてい
る。また、偏光板は互いに貼着された2枚のガラス基板
の外側にそれぞれ設けられ、さらにその一方の偏光板の
さらに外側にバックライトや駆動回路が配されて構成さ
れている。とりわけ、各画素ごとに薄膜トランジスタ
(thin film transistor、以下、TFTという)などの
スイッチング素子が設けられ、かつ、走査信号とデータ
信号により各画素が駆動されるアクティブマトリクス型
LCDは高視野角、高コントラストなどの特徴を有し、
AV用およびOA用のLCDに広く用いられている。
【0003】このような従来のアクティブマトリクス型
LCDの構造や製法などの例はたとえば特開平8−60
69号公報に開示されている。前記公報によれば、2枚
のガラス基板の一方は、ガラス基板上に各画素ごとにア
レイ状にTFTおよび画素電極が少なくとも設けられ、
その他、配向膜や必要に応じて蓄積容量などが設けられ
るとともに、各画素どうしのあいだにはゲート配線やソ
ース配線などの信号線がそれぞれ互いに並行に複数本ず
つ設けられて表示領域が構成されている。さらに、表示
領域の外側に、各信号線に対応してそれぞれ入力端子お
よび接続配線(入力端子および接続配線をあわせて、以
下、単に配線という)が配設されている。入力端子は、
信号線を経てスイッチング素子に駆動信号を外部から入
力するものである。接続配線は、後述するショートリン
グに入力端子を接続するものである。またさらに、ガラ
ス基板の外周部に、前記表示領域および配線をとり囲む
ようにしてショートリングが配設されている。前記配線
およびショートリングが配設されている部分を周辺電極
端子部という。このように構成されてアクティブマトリ
クス基板とされている。このアクティブマトリクス基板
のうち、ショートリングが形成されている外周部を切断
した状態の基板をTFTアレイ基板という。すなわち、
このTFTアレイ基板は、製造工程の途中までは接続配
線がショートリングにより連結されたアクティブマトリ
クス基板となっている。
【0004】また、他方の基板は、前記TFTアレイ基
板の各画素電極に対向する透明電極が形成された対向基
板であり、たとえば前記TFTアレイ基板と同様のガラ
ス基板である。また前記透明電極に用いられる材料は、
とくに限定されないが、TFTアレイ基板上の信号線や
配線などに用いられる材料と同様に、たとえばITO
(indium tin oxide)、酸化スズ、酸化インジウムなど
が用いられ、スパッタリング法で成膜したのちパターニ
ングするなどして設けられる。
【0005】対向基板には、前記透明電極のほかにも、
たとえば通常の配向膜や、画素間を遮光するためのブラ
ックマスク、またカラー液晶表示装置のばあいには、カ
ラーフィルタなどが設けられる。かかるカラーフィルタ
の種類や材質にはとくに限定がなく、通常用いられる
赤、緑、青の3原色のカラーフィルタや単色のカラーフ
ィルタなどを用いることができる。
【0006】また前記液晶材料にはとくに限定がなく、
たとえばシアノ系のネマティック液晶やフッ素系のネマ
ティック液晶などの通常のLCDに用いられる液晶材料
を用いることができる。
【0007】このようなアクティブマトリクス基板は、
LCDに用いるのにとくに効果的であるが、LCD以外
にもエレクトロ・ルミネッセンス・ディスプレイ(EL
D)、エレクトロ・クロミック・ディスプレイ(EC
D)などの平面型表示装置にも用いられる。
【0008】つぎに、入力端子および接続配線の構成に
ついて説明する。前述したように、各信号線の端部に
は、それぞれ入力端子が設けられ、さらに各入力端子
は、金属膜などからなる接続配線を介してショートリン
グに接続されており、ショートリングは、製造工程内で
発生する静電気によって起きる、各信号線間での静電放
電などの原因で信号線やTFTなどが破壊されるのを防
止している。
【0009】つぎに、このようなアクティブマトリクス
基板の製法について、図8および図9を参照しながら説
明する。図8は、従来のアクティブマトリクス基板の入
力端子やショートリングが設けられている周辺電極端子
部を部分的に示した説明図であり、(a)は配線および
ショートリングを部分的に示す平面説明図であり、
(b)は、ショートリングが配設されている外周部を切
断して除去し、面取りしたあとのガラス基板について、
図8(a)中に示したB−B線で切断した断面を示す概
略断面説明図である。図9は、図8中に示したA−A線
で切断した断面を示す断面形状説明図である。図8にお
いて、1は切断部であり、2は面取りラインであり、3
は面取り基準ラインであり、4は入力端子であり、5は
接続配線であり、6はショートリングであり、9は入力
端子部下層配線パターンであり、10は切断および面取
り後のガラス基板断面形状であり、107は接続配線5
の一部としての境界部分であり、接続配線と入力端子と
の境目となっている境界部である。配線(入力端子4お
よび接続配線5)にかかわる種々の形状を配線パターン
という。また、図9において、8はゲート配線であり、
51はガラス基板であり、53および54は絶縁膜であ
り、その他、図8に示した部分と同一の部分には同一の
符号を付して示した(以下、同様)。
【0010】まず洗浄したガラス基板9にSiN、Si
2、Ta25などのうちのいずれかを用いた絶縁膜5
4を成膜する。ガラス基板9の厚さは通常0.5〜2.
0mm程度である。この絶縁膜54は、ガラス基板9の
保護膜であり、300〜1000nm程度の厚さに形成
される。この絶縁膜54はまた、蓄積容量の誘電体と同
時に形成されるばあいもある。
【0011】つぎにTFTアレイを形成する。まず最初
に、ITO、酸化スズ、酸化インジウムなどのうちのい
ずれかからなる透明導電膜をたとえばスパッタリング法
などの方法で成膜し、これをたとえばフォトリソグラフ
ィ技術などの方法でパターン形成し、信号線の入力端子
4および画素電極(図示せず)を形成する。
【0012】入力端子4に透明導電膜を用いる理由は、
TAB(tape automated bonding)接続するまでの工程
で最高300℃に加熱して処理されるので、金属膜では
酸化し易く、酸化すると接続が不充分で信頼性が低下す
るのに対し、透明導電膜を用いればもともと酸化物であ
るので、さらに酸化が進んで絶縁性になることがないか
らである。
【0013】つぎにガラス基板上の全面に、たとえばク
ロム、タンタル、チタン、モリブデンなどのうちのいず
れかからなる金属膜を、膜厚が100〜500nm程度
となるように、たとえばスパッタリング法などの方法に
よって成膜し、これをたとえば露光、現像によりマスク
を形成し、エッチングをするフォトリソグラフィ技術な
どの方法によってパターン形成してTFTのゲート電極
(図示せず)および該ゲート電極と接続されたゲート配
線(信号線)8を設ける。このとき同時に入力端子4の
外側に接続配線5およびショートリング6を形成し、ゲ
ート配線8および接続配線5が入力端子4の端部と電気
的にコンタクトするようにパターニングする。このショ
ートリング6は各画素間に形成されるゲート配線(信号
線)8と、のちに各画素間に形成されるソース配線(信
号線)それぞれの相互間およびゲート配線とソース配線
間を電気的に短絡し、信号線およびTFTが静電気など
により破壊されるのを防止するためのものである。
【0014】さらに、たとえばプラズマCVD法などに
より、図示しないTFT部のゲート絶縁膜、半導体層お
よびオーミックコンタクト層、ソース電極およびソース
配線、保護膜を成膜する。
【0015】前記ゲート絶縁膜の形成と同時にゲート配
線8上および接続配線5の一部上に絶縁膜53として残
存するようにパターニングする。絶縁膜53は、たとえ
ばSiN、SiO2、Ta25などのうちのいずれかか
らなるものであることが好ましく、またかかる絶縁膜5
3の膜厚は、充分な絶縁性およびTFTのゲート絶縁膜
としての特性をうることができるという点から200〜
1000nm程度であることが好ましい。
【0016】このゲート配線8上の絶縁膜53は電解腐
蝕などを防止するのに効果的である。すなわち、複数本
のゲート配線などの信号線は各信号線ごとに電位が異な
り、表面に水分が付着すると電位差に基づく電気分解が
起こり、信号線などの金属膜が腐蝕される。しかし、絶
縁膜で覆われていることにより、そのような電解腐蝕は
防止される。同様に接続配線5と入力端子4との接続部
にも水分などが侵入し易いが、絶縁膜53で接続部が覆
われることにより、水分の侵入を防止することができる
ので好ましい。
【0017】つぎに通常のTFTの製造プロセスにより
半導体層、コンタクト層、ソース/ドレイン電極および
ソース配線を形成し、保護膜をその上に形成する。ソー
ス配線(信号線)も前述のゲート配線と同様に金属膜で
形成し、ゲート配線用の入力端子4と同時に形成してお
いたソース配線用の入力端子と接続するとともに接続配
線により入力端子と前述のショートリングとが接続され
るように形成する。この接続配線を形成する際にも切断
部で少なくともガラス基板の厚さの領域では絶縁膜が存
在しないように、また入力端子上にも絶縁膜が残存しな
いように、あらかじめパターニングしておく。さらにソ
ース配線形成後に成膜する保護膜についても、同様に切
断部の、少なくともガラス基板の厚さ、さらに好ましく
はガラス基板の厚さの2倍以上の長さの領域には絶縁膜
が存在しないようにパターニングする。また最後の保護
膜にも材料として前述の絶縁膜と同じSiN、Si
2、Ta25などを用いることができ、厚さも同様に
300〜1000nm程度設ければ充分である。このア
クティブマトリクス基板と、対向電極が形成された対向
基板とを向い合わせて貼着し、ショートリング部を切断
除去する。
【0018】このようなアクティブマトリクス基板にお
ける接続配線において発生する断線や欠けについて説明
する。図10は入力端子と接続配線との境界部の拡大説
明図である。図10に示した符号は図8および図9のも
のと共通である。TFTアレイ基板の製造工程は、作製
される部分の名称や主な処理内容などを用いて表現すれ
ば、順に、ゲート電極工程、シリコンエッチング工程、
画素電極工程、オーミックコンタクト工程、ソース/ド
レイン電極工程およびDCカット膜工程である。接続配
線はこれらの工程のうち、ゲート電極工程またはソース
/ドレイン電極工程において作製される。接続配線は、
クロム、タンタルまたはチタンなどのうちのいずれかか
らなる金属膜をスパッタリング法などの方法で成膜し、
これをフォトリソグラフィ法などの方法でパターン形成
し、そののちウエットエッチングにより図8に示される
形状にパターニングされる。この接続配線の幅(以下、
接続配線幅という)は従来は10μm程度であり、ま
た、入力端子の幅(以下、入力端子幅という)が100
μm程度であるので、入力端子から接続配線の方に向か
って、接続配線の境界部分において配線パターンの幅が
急激に狭くなっている。また、絶縁膜は切断部の近傍ま
で形成されている。絶縁膜が切断部1の近傍まで形成さ
れている理由は、基板切断の際、面取りを行うことによ
り接続配線や入力端子が剥離したり、浮き(いずれも、
配線と基板とのあいだに空間が生ずるという意味であ
り、「剥離」は「浮き」を含むものとする)が生じて信
頼性が低下するのを防ぐためである。しかし、このよう
な形状にしたため、図10の(b)または(c)に示す
ようにウエットエッチングの際のオーバーエッチなどの
原因により、接続配線と入力端子との境界部に断線や欠
けが生じたりする。
【0019】このような断線が発生することによって、
製造工程内で発生する静電気によって起きる、各信号線
間での静電放電などの原因で信号線やTFTなどが破壊
されたり、Vthのシフトが発生してTFT基板の信頼
性を低下させる。
【0020】
【発明が解決しようとする課題】前述したように基板切
断の際、面取りを行うことによって、接続配線や入力端
子が剥離したり、浮きが生じて信頼性が低下するという
問題が生じる。
【0021】さらに従来例の構造のように入力端子から
接続配線に向かって配線パターンの幅が急激に狭くなる
とウエットエッチングによるパターニングの際に接続配
線の断線が多発し、製造工程内での静電気によって起き
る、各信号線間での静電放電などが発生して信号線やT
FTなどが破壊されるという問題が生じる。
【0022】一方、特開平8−6069号公報に記載さ
れた図1、図3および図5には入力端子から接続配線に
向かって配線パターンの幅が急激に狭くなった図が示さ
れているが、接続配線幅や、入力端子と接続配線との境
界部およびその近傍の形状については一切言及されてい
ない。
【0023】本発明は前述した問題を解決するためにな
されたものであり、ガラス基板の切断後も接続配線や入
力端子の浮きまたは剥離、ウエットエッチングなどによ
る断線を防止することのできるアクティブマトリクス基
板、それを用いた液晶表示装置を提供することを目的と
する。
【0024】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、ガラス基板上にスイッチング素子がマト
リクス状に形成され、該スイッチング素子に信号を供給
する信号線が縦横に複数本ずつ設けられるとともに、該
複数本の信号線の端部がそれぞれ入力端子を経て接続配
線によりショートリングに接続され、かつ、少なくとも
前記信号線の上層に絶縁膜が設けられており、該ショー
トリングが設けられている外周部を除去するために、該
ショートリングと前記入力端子とのあいだの接続配線を
切断するかたちで切断部を有するアクティブマトリクス
基板であって、接続配線幅は入力端子幅の1/20以上
1/10以下になっているのが好ましい。ただし、接続
配線と入力端子との境界部およびその近傍では接続配線
幅は入力端子幅の10分の1以下でなくてもよい。
【0025】また、接続配線と入力端子との境界部およ
びその近傍の配線の形状が、前記境界部を境目としてそ
の幅が1/10以下にされるように急激に変化させられ
ていると接続配線の断線が多発するので、その部分には
テーパをつけたり、階段状にすることで徐々に絞りこん
でいけるような形状にするのが好ましい。
【0026】したがって、前述した問題を解決するため
に、本発明にかかわるアクティブマトリクス基板は、ガ
ラス基板上に、ショートリングと、複数本の信号線と、
各画素ごとに設けられるスイッチング素子と、前記各画
素に対する駆動信号を外部から前記スイッチング素子に
入力するための入力端子と、該入力端子を前記ショート
リングに接続している接続配線とが少なくとも設けられ
てなるアクティブマトリクス基板であって、前記接続配
線が境界部パターンを前記入力端子と前記接続配線との
境界部に有している。
【0027】前記接続配線の幅が前記入力端子の幅の1
/20以上1/10以下であることが、面取りの際、接
続配線や入力端子の剥離を防止できるので好ましい。
【0028】前記境界部パターンがテーパ形状であるこ
とが、ウェットエッチングの際の断線を防止できるとと
もに面取りの際の剥離を防止できるので好ましい。
【0029】前記境界部パターンが階段形状であること
が、ウェットエッチングの際の断線を防止できるととも
に面取りの際の剥離を防止できるので好ましい。
【0030】前記接続配線が、前記入力端子の幅の1/
40以上1/20以下となる幅の細幅部分を前記境界部
に隣接して有しており、かつ、前記細幅部分が前記接続
配線から徐々に幅狭となるテーパ形状で接続されるとと
もに前記境界部パターンが、前記テーパ形状と逆向きの
徐々に幅広となるテーパ形状であることが、面取りの
際、接続配線や入力端子の剥離を防止できるので好まし
い。
【0031】本発明にかかわる他のアクティブマトリク
ス基板は、ガラス基板上に、ショートリングと、複数本
の信号線と、各画素ごとに設けられるスイッチング素子
と、前記各画素に対する駆動信号を外部から前記スイッ
チング素子に入力するための入力端子と、該入力端子を
前記ショートリングに接続している接続配線とが少なく
とも設けられてなるアクティブマトリクス基板であっ
て、前記接続配線が、前記入力端子の幅の1/40以上
1/20以下となる幅の細幅部分を前記接続配線中に有
している。
【0032】本発明にかかわる液晶表示装置は、ガラス
基板上に、複数本の信号線と、各画素ごとに設けられる
薄膜トランジスタと、前記各画素に対する駆動信号を外
部から前記薄膜トランジスタに入力するための入力端子
と、該入力端子に接続している接続配線とが少なくとも
設けられてなるTFTアレイ基板と、少なくとも対向電
極が設けられてなる対向基板とのあいだに液晶材料が狭
持されてなる液晶表示装置であって、前記接続配線が境
界部パターンを前記入力端子と前記接続配線との境界部
に有している。
【0033】前記接続配線の幅が前記入力端子の幅の1
/20以上1/10以下であることが、面取りの際、接
続配線や入力端子の剥離を防止できるので好ましい。
【0034】前記境界部パターンがテーパ形状であるこ
とが、ウェットエッチングの際の断線を防止できるとと
もに面取りの際の剥離を防止できるので好ましい。
【0035】前記境界部パターンが階段形状であること
が、ウェットエッチングの際の断線を防止できるととも
に面取りの際の剥離を防止できるので好ましい。
【0036】前記接続配線が、前記入力端子の幅の1/
40以上1/20以下となる幅の細幅部分を前記境界部
に隣接して有しており、かつ、前記細幅部分が前記接続
配線から徐々に幅狭となるテーパ形状で接続されるとと
もに前記境界部パターンが、前記テーパ形状と逆向きの
徐々に幅広となるテーパ形状であることが、面取りの
際、接続配線や入力端子の剥離を防止できるので好まし
い。
【0037】本発明にかかわる他の液晶表示装置は、ガ
ラス基板上に、ショートリングと、複数本の信号線と、
各画素ごとに設けられる薄膜トランジスタと、前記各画
素に対する駆動信号を外部から前記薄膜トランジスタに
入力するための入力端子と、該入力端子を前記ショート
リングに接続している接続配線とが少なくとも設けられ
てなるTFTアレイ基板と、少なくとも対向電極が設け
られてなる対向基板とのあいだに液晶材料が狭持されて
なる液晶表示装置であって、前記接続配線が、前記入力
端子の幅の1/40以上1/20以下となる幅の細幅部
分を前記接続配線中に有している。
【0038】本発明にかかわる剥離および断線の防止方
法は、ガラス基板上にショートリングと、複数本の信号
線と、各画素ごとに設けられるスイッチング素子と、前
記各画素に対する駆動信号を外部から前記スイッチング
素子に入力するための入力端子と、該入力端子を前記シ
ョートリングに接続している接続配線とが少なくとも設
けられてなるアクティブマトリクス基板の前記入力端子
および前記接続配線と断線とを防止する方法であって、
境界部パターンを前記入力端子と前記接続配線との境界
部に配設するとともに、前記接続配線の幅を前記入力端
子の幅の1/20以上1/10以下とすることによって
前記剥離と断線とを防止する。
【0039】前記境界部パターンがテーパ形状であるこ
とが、ウェットエッチングの際の断線を防止できるとと
もに面取りの際の剥離を防止できるので好ましい。
【0040】前記境界部パターンが階段形状であること
が、ウェットエッチングの際の断線を防止できるととも
に面取りの際の剥離を防止できるので好ましい。
【0041】前記接続配線が、前記入力端子の幅の1/
40以上1/20以下となる幅の細幅部分を前記境界部
に隣接して有しており、かつ、前記細幅部分が前記接続
配線から徐々に幅狭となるテーパ形状で接続されるとと
もに境界部パターンが、前記テーパ形状と逆向きの徐々
に幅広となるテーパ形状であることが、面取りの際、接
続配線や入力端子の剥離を防止できるので好ましい。
【0042】本発明にかかわる剥離および断線の防止方
法、ガラス基板上にショートリングと、複数本の信号線
と、各画素ごとに設けられるスイッチング素子と、前記
各画素に対する駆動信号を外部から前記スイッチング素
子に入力するための入力端子と、該入力端子を前記ショ
ートリングに接続している接続配線とが少なくとも設け
られてなるアクティブマトリクス基板の前記入力端子の
剥離および前記接続配線の断線を防止する方法であっ
て、前記接続配線が、該接続配線の幅が前記入力端子の
幅の1/40以上1/20以下となる細幅部分を前記接
続配線中に設けることによって防止する。
【0043】本発明のアクティブマトリクス基板によれ
ば、各信号線の端部が入力端子を経て接続配線によりシ
ョートリングと接続され、接続配線幅は入力端子幅の1
/20以上1/10以下になっているため、ガラス基板
の切断後、面取りする際に入力端子の浮きや剥離が生じ
ない。
【0044】また、接続配線と入力端子との境界部およ
びその近傍の、配線パターンはテーパをつけたり、階段
状にすることで徐々に絞りこむような形状となっている
ため、ウエットエッチングする際に断線が発生すること
を防ぐことができる。さらにガラス基板の切断や面取り
の際の目印的な役をはたすという効果もあるので、切断
や面取りの位置精度向上に大きく寄与する。
【0045】
【発明の実施の形態】以下、添付図を参照しながら、本
発明にかかわるアクティブマトリクス基板、それを用い
たLCDならびに配線の剥離および断線を防止する方法
について説明する。
【0046】実施の形態1.本発明にかかわるアクティ
ブマトリクス基板の入力端子、接続配線およびアクティ
ブマトリクス基板の切断部以外の部分の構造、ならびに
その製法については従来技術の例として説明した特開平
8−6069号公報に開示されているアクティブマトリ
クス基板、該基板を用いたLCDおよびその製法と同様
である。
【0047】つぎに、本発明にかかわるアクティブマト
リクス基板の入力端子および切断部の構造について、図
面を参照しながら説明する。
【0048】図1は、本発明の一実施の形態にかかわる
アクティブマトリクス基板の入力端子やショートリング
が設けられている周辺電極端子部を部分的に示した説明
図であり、図1の(a)は配線およびショートリングを
部分的に示す平面説明図であり、図1の(b)はショー
トリングが配設されている外周部を切断して除去し、面
取りしたあとのガラス基板について、図1の(a)中に
示したB−B線で切断した断面を示す概略断面形状説明
図である。図1において、1はガラス基板の切断部であ
り、2は面取りラインであり、3は面取り基準ラインで
あり、4は入力端子であり、5は接続配線であり、6は
ショートリングであり、7aは境界部分であり、9は入
力端子部下層配線パターンであり、10は切断および面
取り後のガラス基板断面形状である。境界部分7aは、
接続配線5の一部であり、かつ、接続配線と入力端子と
の境界部すなわち、接続配線と入力端子との境目となっ
ている。面取りライン2は、面取り基準ライン3から所
定の距離の位置から実際に面取りされることを示してい
る。入力端子4は、ITOなどの金属膜からなる。接続
配線5は、ショートリング6と入力端子4とを接続する
ものであり、外部からの駆動信号を、入力端子4を介し
てゲート配線(図示せず)に入力するように構成されて
いる。入力端子部下層配線パターン9は、ITOなどの
透明な金属膜を用いて入力端子を形成したばあいに、形
成してあることを目印的にあらわすとともにショートリ
ングとを接続する配線の配線パターンを示す。
【0049】本実施の形態において、アクティブマトリ
クス基板は、入力端子および接続配線の剥離と断線とを
防止できる接続配線の境界部分の形状すなわち、境界部
パターンを、入力端子および接続配線との境界部に有し
ている。さらに、前記境界部パターンは図1の(a)に
示すようにテーパ形状となっている。このテーパ形状に
ついて、さらに説明する。
【0050】図2は、図1に示される接続配線と入力端
子との境目となっている境界部分の拡大説明図である。
図2では図1に示した部分と同じ部分には同一の符号を
付して示した。入力端子幅は、従来例のばあいと同様に
100μm程度である。接続配線には、その境界部分に
おいて入力端子側から徐々に幅狭となるテーパがつけら
れ、テーパ部の幅広部は接続配線の幅の約3倍である。
接続配線幅は入力端子幅の1/20以上1/10以下で
ある。接続配線幅を入力端子幅の1/20以上と限定す
る理由はこの下限を超えて細くすると配線抵抗が高くな
りすぎるためであり、1/10以下と限定する理由は面
取り位置がばらついて、面取りが接続配線におよんでし
まい、接続配線の剥離を生じてしまうために接続配線に
対するマージンを確保するためである。
【0051】このアクティブマトリクス基板と、対向電
極が形成された対向基板とを向い合わせて貼着し、ショ
ートリングが形成されている外周部を切断部1で切断除
去する。そののち面取りライン2で面取りを行う。その
際、接続配線や入力端子の方向に面取り位置がばらつく
ので、従来例のばあいには入力端子が剥離したり、浮い
たりするが、接続配線幅を入力端子幅の1/20以上1
/10以下にすることでこれらを大幅に減少させること
ができた。したがって切断部の面取りが行われても入力
端子の浮きや剥離が生じないでアクティブマトリクス基
板をうることができ、信頼性の高いLCDがえられた。
以上のように、境界部パターンを入力端子と接続配線と
の境目となっている境界部に配設することによって入力
端子の浮きや剥離を防止できる。
【0052】このような接続配線および、接続配線の境
界部分を形成する方法は、従来の製法と同様である。す
なわち、接続配線は、ゲート電極工程またはソース/ド
レイン電極工程において作製される。接続配線はクロ
ム、タンタル、チタンなどの金属膜をスパッタリング法
などの方法で成膜し、これをフォトリソグラフィ法など
の方法でパターン形成し、そののちウエットエッチング
によりパターニングする。その際、テーパをつけてない
と接続配線と入力端子とのあいだに図9に示したような
断線や欠けが多発するので、基板の信頼性を著しく低下
させる。接続配線と入力端子との境界部に緩やかなテー
パをつけることにより接続配線と入力端子との境界部の
面積が増し断線を減少させることができる。以上のよう
に、境界部パターンを入力端子と接続配線との境目とな
っている境界部に配設することによって接続配線の断線
や欠けを防止できる。
【0053】さらに、前述したような境界部パターンを
入力端子と接続配線との境目となっている境界部に配設
したアクティブマトリクス基板を用いたLCDにおいて
は、配線(接続配線および入力端子)の剥離および断線
に起因する不良のない高い信頼性がえられた。さらに、
本発明にかかわるアクティブマトリクス基板は、LCD
に用いるのにとくに効果的であるが、LCD以外にもE
LD、ECDなどの平面表示装置に用いて優れた信頼性
がえられた。
【0054】実施の形態2.本発明にかかわるアクティ
ブマトリクス基板の他の実施の形態における端子構造に
ついて図3に基づいて説明する。図3は、図2と同様
の、接続配線と入力端子との境界部の拡大説明図であ
る。図において7bは、本実施の形態2にかかわる接続
配線と入力端子との境界部である境界部分であり、その
他の符号は、図1および図2と共通である。
【0055】本実施の形態においては、接続配線5は、
その境界部分7bにおいて、入力端子の端から階段形状
に3段階にその幅が絞り込まれ、その幅広部は接続配線
幅の約3倍とされている。接続配線幅は入力端子幅の1
/20以上1/10以下である。このように、境界部パ
ターンを階段形状とすること以外の構造および製法は実
施の形態1のばあいと同一である。本実施の形態による
効果は基本的には実施の形態1と同じであるが、実施の
形態1に比べて接続配線や入力端子の剥離を20%程度
低減できる。また、断線については、35%程度低減で
きる。このように接続配線幅を入力端子幅の1/20以
上1/10以下に限定する理由は実施の形態1のばあい
と同様である。
【0056】実施の形態3.本発明にかかわるアクティ
ブマトリクス基板の他の実施の形態における端子構造に
ついて図4に基づいて説明する。図4は、図2と同様の
接続配線と入力端子との境界部の拡大説明図である。図
において7cは、本実施の形態3にかかわる接続配線と
入力端子との境界部である境界部分であり、その他の符
号は、図1および図2と共通である。
【0057】本実施の形態においては、接続配線5は、
その境界部分7cにおいて、入力端子から階段形状に1
段でその幅が絞り込まれ、その幅広部は接続配線幅の約
3倍である。接続配線幅は入力端子幅の1/20以上1
/10以下である。このように、境界部パターンを階段
形状とすること以外の構造および製法は実施の形態1の
ばあいと同様である。本実施の形態による効果は基本的
には実施の形態1と同じであるが、実施の形態1に比
べ、ウェットエッチングによる、接続配線の断線を30
%程度低減できる。このように接続配線幅を入力端子幅
の1/20以上1/10以下に限定する理由は実施の形
態1のばあいと同様である。
【0058】実施の形態4.本発明にかかわるアクティ
ブマトリクス基板の他の実施の形態における端子構造に
ついて図5に基づいて説明する。図5は、図2と同様の
接続配線と入力端子との境界部の拡大説明図である。図
において7dは、本実施の形態4にかかわる接続配線と
入力端子との境界部である境界部分であり、5aは、接
続配線の一部として設けられた細幅部分であり、5bは
テーパ部分であり、その他の符号は、図1および図2と
共通である。
【0059】本実施の形態においては、接続配線中に、
細幅部分が設けられており、この細幅部分の幅は、入力
端子幅の1/40以上1/20以下とされている。細幅
部分の幅を接続配線幅の1/40以上と限定する理由
は、ウェットエッチングの際の断線を防止するためであ
り、1/20以下と限定する理由は、面取りの際の剥離
を防止するためである。この細幅部分を有するととも
に、この細幅部分は、接続配線側は、接続配線から徐々
に幅狭となるテーパ形状で接続配線と接続されており、
入力端子側すなわち境界部分には、接続配線側のテーパ
形状とは逆向きの、徐々に幅広となるテーパ形状が設け
られて入力端子と接続されている。
【0060】すなわち、境界部パターンが、図に示すよ
うなテーパ形状の境界部分7dとされるとともに、接続
配線中に細幅部分5aが設けられ、細幅部分5aは再び
テーパ形状のテーパ部分5bで接続配線に接続される。
この細幅部分の長さは接続配線幅の1/2程度である。
接続配線5は、その境界部分7dにおいて、入力端子か
ら緩やかなテーパがつけられ、接続配線幅まで拡げる。
入力端子側のテーパ形状の幅広部は接続配線幅の約3倍
である。接続配線幅は入力端子幅の1/20以上1/1
0以下である。このように限定する理由は、実施の形態
1、2または3のばあいと同じである。このように、接
続配線および境界部分の形状を、一度絞り込みまたは拡
大する形状としたこと以外の構造および製法は実施の形
態1のばあいと同様である。本実施の形態による効果は
基本的に実施の形態1と同じであが、一度絞り込みまた
拡大することでその部分が目印となり面取りや切断の際
の精度が向上する。
【0061】本実施の形態は、実用上、最も優れた効果
をうることができる。すなわち、本実施の形態において
配線材料にはクロムを用いることによって、低コストで
配線抵抗の低い配線を形成することができ、境界部分は
段数を2段とする階段形状とすることによって、単純な
配線パターンでパターニングできるので、配線パターン
をウェットエッチングにより形成するばあい、接続配線
や入力端子の剥離または断線を他の形態に比べて平均で
20%程度低減できるという効果をうる。また、本実施
の形態にかかわるアクティブマトリクス基板を用いたL
CDの製造において高い製造歩留をえた。
【0062】実施の形態5.本発明にかかわるアクティ
ブマトリクス基板の他の実施の形態における端子構造に
ついて図6に基づいて説明する。図6は、図2と同様の
接続配線と入力端子との境界部の拡大説明図である。図
において5cは、本実施の形態5にかかわる接続配線の
細幅部分であり、7fは境界部分である。
【0063】本実施の形態においては、接続配線5は、
その細幅部分5cにおいて、入力端子より、階段形状に
1段で接続配線幅の3倍程度まで絞り込まれた境界部分
7fとし、さらに、接続配線幅の2分の1程度まで絞り
込まれ、そののちもとの接続配線幅まで拡げる。すなわ
ち、細幅部分の幅が入力端子幅の1/40以上1/20
以下となる細幅部分が接続配線中に設けられる。細幅部
分の幅を接続配線幅の1/40以上と限定する理由は、
ウェットエッチングの際の断線を防止するためであり、
1/20以下と限定する理由は、面取りの際の剥離を防
止するためである。入力端子側の階段形状の境界部分7
fの幅は接続配線幅の約3倍である。接続配線幅は入力
端子幅の1/20以上1/10以下である。このよう
に、接続配線中に細幅部分を設けることとした以外の構
造および製法は実施の形態1のばあいと同様である。こ
れによる効果は基本的に実施の形態1と同じであるが、
一度絞り込みまた拡大することでその部分が目印となり
面取りや切断の際の精度が向上する。
【0064】実施の形態6.本発明にかかわるアクティ
ブマトリクス基板の他の実施の形態における端子構造に
ついて図7に基づいて説明する。図7は、図2と同様の
接続配線と入力端子との境目となっている境界部の拡大
説明図である。図において7gは、本実施の形態6にか
かわる接続配線と入力端子との境界部である境界部分で
あり、5dは接続配線の細幅部分であり、5eは、7g
に示すテーパ形状と逆向きのテーパ形状のテーパ部分で
ある。
【0065】本実施の形態においては、接続配線5は、
その細幅部分5dにおいて、入力端子から徐々に幅狭と
なるテーパがつけられ、接続配線幅の2分の1程度まで
絞り込まれ、そののち徐々に幅広となるテーパによりも
との接続配線幅まで拡げる。すなわち、実施の形態4に
示した細幅部分が長くされた形状となっている。入力端
子側のテーパ形状の幅広部は接続配線幅と同等である。
また、細幅部分の両側に設けられているテーパ形状の部
分とテーパ形状の部分のあいだすなわち、細幅部分の長
さが少なくとも30μm以上50μm以下である。50
μmをこえて長くすると、ウェットエッチングの際に断
線が起きやすくなるためである。接続配線幅は入力端子
幅の1/20以上1/10以下である。このように、接
続配線および境界部の形状を、一度絞り込みまた拡大す
る形状とするとともに、細幅部分の長さを長くしたこと
以外の構造および製法は実施の形態1のばあいと同じで
ある。本実施の形態による効果は基本的に実施の形態1
と同じであるが、一度絞り込みまた拡大することでその
部分が目印となり面取りや切断の際の精度が向上する。
【0066】
【発明の効果】本発明にかかわるアクティブマトリクス
基板によれば、端子部の接続配線幅は入力端子幅の1/
20以上1/10以下であるので、ショートリングを切
断除去する際、接続配線や入力端子の浮きや剥離が発生
しない。さらに接続配線と入力端子との境目となってい
る境界部に緩やかなテーパなどをつけてやることで、1
ウエットエッチングの際のオーバーエッチなどによる接
続配線の断線を防ぐことができる。
【0067】その結果、本発明のアクティブマトリクス
基板を用いたLCDはTFT基板端部の切断部の面取り
が行われても入力端子の浮きや剥離なども生じなく、信
頼性が高くなる。
【0068】さらに本発明にかかわるアクティブマトリ
クス基板によれば、ウエットエッチングの際オーバーエ
ッチなどによる接続配線の断線を防ぐことができるの
で、製造工程での静電気により各信号線間で静電放電な
どが発生して信号線やTFTなどが破壊されたり、Vt
hがシフトするのを防ぐことができるので信頼性の高い
TFT基板をうることができ、歩留まりが向上する。
【図面の簡単な説明】
【図1】本発明の一実施の形態にかかわる入力端子とシ
ョートリングの部分説明図である。
【図2】本発明の一実施の形態にかかわる入力端子と接
続配線との境界部の拡大説明図である。
【図3】本発明の他の実施の形態にかかわる入力端子と
接続配線との境界部の拡大説明図である。
【図4】本発明の他の実施の形態にかかわる入力端子と
接続配線との境界部の拡大説明図である。
【図5】本発明の他の実施の形態にかかわる入力端子と
接続配線との境界部の拡大説明図である。
【図6】本発明の他の実施の形態にかかわる入力端子と
接続配線との境界部の拡大説明図である。
【図7】本発明の他の実施の形態にかかわる入力端子と
接続配線との境界部の拡大説明図である。
【図8】従来例のアクティブマトリクス基板の入力端子
とショートリングの部分説明図である。
【図9】図8に示される入力端子と接続配線との境界部
の拡大説明図である。
【図10】図8のA−A線における断面構造説明図であ
る。
【符号の説明】
1 切断部 4 入力端子 5 接続配線 5a、5c、5d 細幅部分 5b、5e テーパ部分 6 ショートリング 7a、7b、7c、7d、7e、7f、7g 境界部分

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 ガラス基板上に、ショートリングと、複
    数本の信号線と、各画素ごとに設けられるスイッチング
    素子と、前記各画素に対する駆動信号を外部から前記ス
    イッチング素子に入力するための入力端子と、該入力端
    子を前記ショートリングに接続している接続配線とが少
    なくとも設けられてなるアクティブマトリクス基板であ
    って、前記接続配線が境界部パターンを、前記入力端子
    と前記接続配線との境界部に有してなるアクティブマト
    リクス基板。
  2. 【請求項2】 前記接続配線の幅が前記入力端子の幅の
    1/20以上1/10以下である請求項1記載のアクテ
    ィブマトリクス基板。
  3. 【請求項3】 前記境界部パターンがテーパ形状である
    請求項1または2記載のアクティブマトリクス基板。
  4. 【請求項4】 前記境界部パターンが階段形状である請
    求項1または2記載のアクティブマトリクス基板。
  5. 【請求項5】 前記接続配線が、前記入力端子の幅の1
    /40以上1/20以下となる幅の細幅部分を前記境界
    部に隣接して有しており、かつ、前記細幅部分が前記接
    続配線から徐々に幅狭となるテーパ形状で接続されると
    ともに前記境界部パターンが、前記テーパ形状と逆向き
    の徐々に幅広となるテーパ形状である請求項1または2
    記載のアクティブマトリクス基板。
  6. 【請求項6】 ガラス基板上に、ショートリングと、複
    数本の信号線と、各画素ごとに設けられるスイッチング
    素子と、前記各画素に対する駆動信号を外部から前記ス
    イッチング素子に入力するための入力端子と、該入力端
    子を前記ショートリングに接続している接続配線とが少
    なくとも設けられてなるアクティブマトリクス基板であ
    って、前記接続配線が、前記入力端子の幅の1/40以
    上1/20以下となる幅の細幅部分を前記接続配線中に
    有してなるアクティブマトリクス基板。
  7. 【請求項7】 ガラス基板上に、複数本の信号線と、各
    画素ごとに設けられる薄膜トランジスタと、前記各画素
    に対する駆動信号を外部から前記薄膜トランジスタに入
    力するための入力端子と、該入力端子に接続している接
    続配線とが少なくとも設けられてなるTFTアレイ基板
    と、少なくとも対向電極が設けられてなる対向基板との
    あいだに液晶材料が狭持されてなる液晶表示装置であっ
    て、前記接続配線が境界部パターンを前記入力端子と前
    記接続配線との境界部に有してなる液晶表示装置。
  8. 【請求項8】 前記接続配線の幅が前記入力端子の幅の
    1/20以上1/10以下である請求項7記載の液晶表
    示装置。
  9. 【請求項9】 前記境界部パターンがテーパ形状である
    請求項7または8記載の液晶表示装置。
  10. 【請求項10】 前記境界部パターンが階段形状である
    請求項7または8記載の液晶表示装置。
  11. 【請求項11】 前記接続配線が、前記入力端子の幅の
    1/40以上1/20以下となる幅の細幅部分を前記境
    界部に隣接して有しており、かつ、前記細幅部分が前記
    接続配線から徐々に幅狭となるテーパ形状で接続される
    とともに前記境界部パターンが、前記テーパ形状と逆向
    きの徐々に幅広となるテーパ形状である請求項7または
    8記載の液晶表示装置。
  12. 【請求項12】 ガラス基板上に、ショートリングと、
    複数本の信号線と、各画素ごとに設けられる薄膜トラン
    ジスタと、前記各画素に対する駆動信号を外部から前記
    薄膜トランジスタに入力するための入力端子と、該入力
    端子を前記ショートリングに接続している接続配線とが
    少なくとも設けられてなるTFTアレイ基板と、少なく
    とも対向電極が設けられてなる対向基板とのあいだに液
    晶材料が狭持されてなる液晶表示装置であって、前記接
    続配線が、前記入力端子の幅の1/40以上1/20以
    下となる幅の細幅部分を前記接続配線中に有してなる液
    晶表示装置。
  13. 【請求項13】 ガラス基板上に、ショートリングと、
    複数本の信号線と、各画素ごとに設けられるスイッチン
    グ素子と、前記各画素に対する駆動信号を外部から前記
    スイッチング素子に入力するための入力端子と、該入力
    端子を前記ショートリングに接続している接続配線とが
    少なくとも設けられてなるアクティブマトリクス基板の
    前記入力端子ならびに前記接続配線の剥離および断線を
    防止する方法であって、境界部パターンを前記入力端子
    と前記接続配線との境界部に配設するとともに、前記接
    続配線の幅を前記入力端子の幅の1/20以上1/10
    以下とすることによって前記剥離および断線を防止する
    方法。
  14. 【請求項14】 前記境界部パターンがテーパ形状であ
    る請求項13記載の方法。
  15. 【請求項15】 前記境界部パターンが階段形状である
    請求項13記載の方法。
  16. 【請求項16】 前記接続配線が、前記入力端子の幅の
    1/40以上1/20以下となる幅の細幅部分を前記境
    界部に隣接して有しており、かつ、前記細幅部分が前記
    接続配線から徐々に幅狭となるテーパ形状で接続される
    とともに境界部パターンが、前記テーパ形状と逆向きの
    徐々に幅広となるテーパ形状である請求項13記載の方
    法。
  17. 【請求項17】 ガラス基板上にショートリングと、複
    数本の信号線と、各画素ごとに設けられるスイッチング
    素子と、前記各画素に対する駆動信号を外部から前記ス
    イッチング素子に入力するための入力端子と、該入力端
    子を前記ショートリングに接続している接続配線とが少
    なくとも設けられてなるアクティブマトリクス基板の前
    記入力端子の剥離および前記接続配線の断線を防止する
    方法であって、前記接続配線が、該接続配線の幅が前記
    入力端子の幅の1/40以上1/20以下となる細幅部
    分を前記接続配線中に設けることによって防止する方
    法。
JP7814497A 1997-03-28 1997-03-28 アクティブマトリクス基板、該基板を用いた液晶表示装置ならびに配線の剥離および断線を防止する方法 Pending JPH10268339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7814497A JPH10268339A (ja) 1997-03-28 1997-03-28 アクティブマトリクス基板、該基板を用いた液晶表示装置ならびに配線の剥離および断線を防止する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7814497A JPH10268339A (ja) 1997-03-28 1997-03-28 アクティブマトリクス基板、該基板を用いた液晶表示装置ならびに配線の剥離および断線を防止する方法

Publications (1)

Publication Number Publication Date
JPH10268339A true JPH10268339A (ja) 1998-10-09

Family

ID=13653703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7814497A Pending JPH10268339A (ja) 1997-03-28 1997-03-28 アクティブマトリクス基板、該基板を用いた液晶表示装置ならびに配線の剥離および断線を防止する方法

Country Status (1)

Country Link
JP (1) JPH10268339A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1215700A3 (en) * 2000-12-15 2006-02-01 Canon Kabushiki Kaisha Uer ces lignes
JP2006350155A (ja) * 2005-06-20 2006-12-28 Mitsubishi Electric Corp 表示パネルおよびそれを搭載する表示装置、並びに表示装置の製造方法
KR100690408B1 (ko) * 1999-12-10 2007-03-09 가부시키가이샤 아드반스트 디스프레이 표시장치용 기판의 제조방법
JP2009086101A (ja) * 2007-09-28 2009-04-23 Mitsubishi Electric Corp マトリクスアレイ基板及び表示装置
US7642553B2 (en) 2007-01-24 2010-01-05 Samsung Electronics Co., Ltd. Thin film transistor array panel
CN110379796A (zh) * 2019-07-31 2019-10-25 昆山国显光电有限公司 显示面板及显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690408B1 (ko) * 1999-12-10 2007-03-09 가부시키가이샤 아드반스트 디스프레이 표시장치용 기판의 제조방법
EP1215700A3 (en) * 2000-12-15 2006-02-01 Canon Kabushiki Kaisha Uer ces lignes
US7052825B2 (en) 2000-12-15 2006-05-30 Canon Kabushiki Kaisha Substrate having fine lines, method for manufacturing the same, electron-source substrate, and image display apparatus
JP2006350155A (ja) * 2005-06-20 2006-12-28 Mitsubishi Electric Corp 表示パネルおよびそれを搭載する表示装置、並びに表示装置の製造方法
JP4727313B2 (ja) * 2005-06-20 2011-07-20 三菱電機株式会社 表示パネルおよびそれを搭載する表示装置、並びに表示装置の製造方法
US7642553B2 (en) 2007-01-24 2010-01-05 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP2009086101A (ja) * 2007-09-28 2009-04-23 Mitsubishi Electric Corp マトリクスアレイ基板及び表示装置
CN110379796A (zh) * 2019-07-31 2019-10-25 昆山国显光电有限公司 显示面板及显示装置

Similar Documents

Publication Publication Date Title
US7253439B2 (en) Substrate for display, method of manufacturing the same and display having the same
KR100244447B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
US6172733B1 (en) Liquid crystal display including conductive layer passing through multiple layers and method of manufacturing same
JP4543385B2 (ja) 液晶表示装置の製造方法
US5781253A (en) Liquid crystal display having electrostatic discharge protection and method for manufacturing the same
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
KR970004884B1 (ko) 액티브 매트릭스 기판
JP2008107849A (ja) 液晶表示装置及びその製造方法
JP2003107523A (ja) 液晶表示装置
KR100957614B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US7872698B2 (en) Liquid crystal display with structure resistant to exfoliation during fabrication
JPH10268339A (ja) アクティブマトリクス基板、該基板を用いた液晶表示装置ならびに配線の剥離および断線を防止する方法
JP4072015B2 (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
KR100660809B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP2800958B2 (ja) アクティブマトリクス基板
JP3241208B2 (ja) アクティブマトリクス基板、それを用いた液晶表示装置およびその製法
KR100672626B1 (ko) 액정패널 및 그 제조방법
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法
JP3519272B2 (ja) 液晶表示装置およびその製造方法
KR100382457B1 (ko) 액정표시소자 패드부의 제조방법
KR100482343B1 (ko) 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법
KR0145898B1 (ko) 액정 표시장치의 패드 형성방법 및 구조
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JP2895698B2 (ja) アクティブマトリクス基板
JPH04278928A (ja) アクティブマトリクス基板