JPH06250209A - 表示装置用基板 - Google Patents
表示装置用基板Info
- Publication number
- JPH06250209A JPH06250209A JP3229793A JP3229793A JPH06250209A JP H06250209 A JPH06250209 A JP H06250209A JP 3229793 A JP3229793 A JP 3229793A JP 3229793 A JP3229793 A JP 3229793A JP H06250209 A JPH06250209 A JP H06250209A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- short
- terminal portion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 表示パネル形成後の静電気に対しても対応で
き、表示絵素の駆動には支障をきたさず、スイッチング
素子を保護する能力を充分有するショート配線を備えた
表示装置用基板を提供する。 【構成】 基板３上に形成された走査配線および信号配
線の端子部１を全て短絡させるショート配線２が形成さ
れている。端子部１およびショート配線２は、一方が酸
化インジウムを含む透明導電膜（ＩＴＯ膜）からなり、
他方がＴａ膜またはＴａ系化合物膜からなる。
き、表示絵素の駆動には支障をきたさず、スイッチング
素子を保護する能力を充分有するショート配線を備えた
表示装置用基板を提供する。 【構成】 基板３上に形成された走査配線および信号配
線の端子部１を全て短絡させるショート配線２が形成さ
れている。端子部１およびショート配線２は、一方が酸
化インジウムを含む透明導電膜（ＩＴＯ膜）からなり、
他方がＴａ膜またはＴａ系化合物膜からなる。
Description
【０００１】
【産業上の利用分野】本発明は、絵素電極にスイッチン
グ素子を介して駆動信号を印加することにより表示を行
う表示装置に用いられ、特に高密度表示を行い得るアク
ティブマトリクス駆動方式の表示装置などに用いられる
表示装置用基板に関する。
グ素子を介して駆動信号を印加することにより表示を行
う表示装置に用いられ、特に高密度表示を行い得るアク
ティブマトリクス駆動方式の表示装置などに用いられる
表示装置用基板に関する。
【０００２】
【従来の技術】従来より、液晶表示装置、ＥＬ（electr
oluminescence）表示装置、プラズマ表示装置などにお
いては、マトリクス状に配列された表示絵素を選択する
事により画面上に表示パターンを形成している。この場
合、選択された絵素電極と、これに対向する対向電極と
の間に電圧が印加され、これらの電極の間に介在する液
晶などの表示媒体の光学的変調が行われて、表示パター
ンとして視認される。このような表示絵素の選択方式の
１つとして、高コントラストの表示が可能なアクティブ
マトリクス駆動方式が広く用いられている。このアクテ
ィブマトリクス駆動方式では、個々の表示絵素に独立し
た絵素電極が設けられており、各々の絵素電極にはスイ
ッチング素子が接続されている。これらのスイッチング
素子により、絵素電極とこれに対向する対向電極間に印
加される電圧がスイッチングされて、表示媒体の光学的
変調が表示パターンとして視認される。ここでスイッチ
ング素子としては、薄膜トランジスタ（ＴＦＴ）素子、
ダイオード素子、ＦＥＴ（バルクトランジスタ）素子、
バリスタ素子等が一般に知られている。
oluminescence）表示装置、プラズマ表示装置などにお
いては、マトリクス状に配列された表示絵素を選択する
事により画面上に表示パターンを形成している。この場
合、選択された絵素電極と、これに対向する対向電極と
の間に電圧が印加され、これらの電極の間に介在する液
晶などの表示媒体の光学的変調が行われて、表示パター
ンとして視認される。このような表示絵素の選択方式の
１つとして、高コントラストの表示が可能なアクティブ
マトリクス駆動方式が広く用いられている。このアクテ
ィブマトリクス駆動方式では、個々の表示絵素に独立し
た絵素電極が設けられており、各々の絵素電極にはスイ
ッチング素子が接続されている。これらのスイッチング
素子により、絵素電極とこれに対向する対向電極間に印
加される電圧がスイッチングされて、表示媒体の光学的
変調が表示パターンとして視認される。ここでスイッチ
ング素子としては、薄膜トランジスタ（ＴＦＴ）素子、
ダイオード素子、ＦＥＴ（バルクトランジスタ）素子、
バリスタ素子等が一般に知られている。
【０００３】上記のような表示装置においては、製造工
程中に発生する静電気によってスイッチング素子の特性
不良や絶縁膜の絶縁不良が起こる虞れがあり、取り扱い
が難しい。このため、表示パネルの組立工程、ドライバ
実装工程などの製造工程には、種々の静電気対策が行わ
れている。また、基板自体には、表示パネル組立後に取
り除かれる低抵抗なショート配線や、パネル完成後も残
すことが可能な高抵抗のショート配線などを設けること
が提案されている。このようなショート配線を、走査配
線および信号配線の全てに接続させることにより、各配
線間の電位が等しく保たれて、上記スイッチング素子の
特性不良や絶縁膜の絶縁不良を防ぐことができる。
程中に発生する静電気によってスイッチング素子の特性
不良や絶縁膜の絶縁不良が起こる虞れがあり、取り扱い
が難しい。このため、表示パネルの組立工程、ドライバ
実装工程などの製造工程には、種々の静電気対策が行わ
れている。また、基板自体には、表示パネル組立後に取
り除かれる低抵抗なショート配線や、パネル完成後も残
すことが可能な高抵抗のショート配線などを設けること
が提案されている。このようなショート配線を、走査配
線および信号配線の全てに接続させることにより、各配
線間の電位が等しく保たれて、上記スイッチング素子の
特性不良や絶縁膜の絶縁不良を防ぐことができる。
【０００４】
【発明が解決しようとする課題】上記表示装置の製造工
程においては、静電気の影響を受ける種々の要因があ
る。このような静電気は、特に、スイッチング素子の形
成後では、スイッチング素子を破壊する虞れがある。ス
イッチング素子が破壊されると、絵素電極に正常な電圧
が印加されず、その部分の絵素電極が点欠陥として視認
される。よって、表示装置の歩留り低下の原因となる。
これを防ぐため、上述のように、基板に走査配線および
信号配線の全てを短絡するショート配線を形成すること
が広く行われている。しかし、このショート配線を配線
材料のような低抵抗な材料を用いて形成した場合には、
表示パネル形成後に取り除く必要があり、表示パネル形
成後に発生する静電気に対しては対応できない。また、
表示絵素の駆動に支障をきたさない程度の抵抗を有する
材料を用いて形成した場合には、スイッチング素子を保
護するだけの能力を有さないショート配線となる虞れが
大きい。
程においては、静電気の影響を受ける種々の要因があ
る。このような静電気は、特に、スイッチング素子の形
成後では、スイッチング素子を破壊する虞れがある。ス
イッチング素子が破壊されると、絵素電極に正常な電圧
が印加されず、その部分の絵素電極が点欠陥として視認
される。よって、表示装置の歩留り低下の原因となる。
これを防ぐため、上述のように、基板に走査配線および
信号配線の全てを短絡するショート配線を形成すること
が広く行われている。しかし、このショート配線を配線
材料のような低抵抗な材料を用いて形成した場合には、
表示パネル形成後に取り除く必要があり、表示パネル形
成後に発生する静電気に対しては対応できない。また、
表示絵素の駆動に支障をきたさない程度の抵抗を有する
材料を用いて形成した場合には、スイッチング素子を保
護するだけの能力を有さないショート配線となる虞れが
大きい。
【０００５】本発明は、上記問題点を解決するためにな
されたものであり、表示パネル形成後の静電気に対して
も対応でき、表示絵素の駆動には支障をきたさず、スイ
ッチング素子を保護する能力を充分有するショート配線
を備えた表示装置用基板を提供することを目的とする。
されたものであり、表示パネル形成後の静電気に対して
も対応でき、表示絵素の駆動には支障をきたさず、スイ
ッチング素子を保護する能力を充分有するショート配線
を備えた表示装置用基板を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の表示装置用基板
は、絶縁性基板上に走査配線が設けられ、該走査配線に
交差する状態で、間に絶縁膜を介して信号配線が設けら
れ、該走査配線および該信号配線に電気的に接続されて
スイッチング素子が設けられ、該スイッチング素子に電
気的に接続されて絵素電極が設けられ、全ての走査配線
および信号配線がショート配線によって短絡されている
表示装置用基板において、各走査配線および各信号配線
が、端子部を介して該ショート配線と接続されており、
該端子部およびショート配線の内、一方が酸化インジウ
ムを含む透明導電膜からなり、他方がＴａ膜またはＴａ
系化合物膜からなり、そのことにより上記目的が達成さ
れる。
は、絶縁性基板上に走査配線が設けられ、該走査配線に
交差する状態で、間に絶縁膜を介して信号配線が設けら
れ、該走査配線および該信号配線に電気的に接続されて
スイッチング素子が設けられ、該スイッチング素子に電
気的に接続されて絵素電極が設けられ、全ての走査配線
および信号配線がショート配線によって短絡されている
表示装置用基板において、各走査配線および各信号配線
が、端子部を介して該ショート配線と接続されており、
該端子部およびショート配線の内、一方が酸化インジウ
ムを含む透明導電膜からなり、他方がＴａ膜またはＴａ
系化合物膜からなり、そのことにより上記目的が達成さ
れる。
【０００７】前記端子部および前記ショート配線の内、
基板側に設けられる方がＴａ膜またはＴａ系化合物膜か
らなり、他方が酸化インジウム透明導電膜からなってい
るのが好ましい。
基板側に設けられる方がＴａ膜またはＴａ系化合物膜か
らなり、他方が酸化インジウム透明導電膜からなってい
るのが好ましい。
【０００８】前記端子部と前記ショート配線とのコンタ
クト抵抗が１Ｍオームとなるように、該端子部と該ショ
ート配線とのコンタクト面積を設定するのが好ましい。
クト抵抗が１Ｍオームとなるように、該端子部と該ショ
ート配線とのコンタクト面積を設定するのが好ましい。
【０００９】
【作用】本発明においては、走査配線および信号配線を
全て短絡させるショート配線が形成されている。従っ
て、静電気の発生によってスイッチング素子に許容以上
の電圧が印加された場合でも、スイッチング素子が破壊
されることがない。
全て短絡させるショート配線が形成されている。従っ
て、静電気の発生によってスイッチング素子に許容以上
の電圧が印加された場合でも、スイッチング素子が破壊
されることがない。
【００１０】各配線とショート配線とは端子部を介して
接続されており、端子部およびショート配線は、一方が
酸化インジウムを含む透明導電膜（ＩＴＯ＝Indium Tin
Oxide）からなり、他方がＴａ膜またはＴａ系化合物
膜からなる。
接続されており、端子部およびショート配線は、一方が
酸化インジウムを含む透明導電膜（ＩＴＯ＝Indium Tin
Oxide）からなり、他方がＴａ膜またはＴａ系化合物
膜からなる。
【００１１】Ｔａ膜またはＴａ系化合物膜の上にＩＴＯ
膜を形成した場合には、Ｔａ膜またはＴａ系化合物膜と
ＩＴＯ膜とのコンタクト抵抗は、駆動電圧程度の低電圧
域では、数Ｍオーム／μｍ2以上の大きいダイオード特
性を示す。このため、ショート配線と各端子部とのコン
タクト面積を数μｍ2とすれば、ショート配線と各端子
部とのコンタクト抵抗を、低電圧域で１Ｍオーム以上と
高抵抗に設定することができる。よって、ショート配線
を残しておいても、電圧域数１０Ｖで行う表示装置の駆
動は問題なく行うことができる。従って、液晶パネル形
成後にショート配線を切断する必要が無い。また、静電
気のように大きな電圧が印加された場合には、このコン
タクト抵抗は小さく、ショート配線抵抗も小さいので、
スイッチング素子を保護するショート配線として機能を
充分果たすことができる。
膜を形成した場合には、Ｔａ膜またはＴａ系化合物膜と
ＩＴＯ膜とのコンタクト抵抗は、駆動電圧程度の低電圧
域では、数Ｍオーム／μｍ2以上の大きいダイオード特
性を示す。このため、ショート配線と各端子部とのコン
タクト面積を数μｍ2とすれば、ショート配線と各端子
部とのコンタクト抵抗を、低電圧域で１Ｍオーム以上と
高抵抗に設定することができる。よって、ショート配線
を残しておいても、電圧域数１０Ｖで行う表示装置の駆
動は問題なく行うことができる。従って、液晶パネル形
成後にショート配線を切断する必要が無い。また、静電
気のように大きな電圧が印加された場合には、このコン
タクト抵抗は小さく、ショート配線抵抗も小さいので、
スイッチング素子を保護するショート配線として機能を
充分果たすことができる。
【００１２】
【実施例】以下に本発明の実施例について、図面を参照
して説明する。尚、以下の実施例ではＴＦＴアクティブ
マトリクス基板について説明しているが、本発明は、他
の素子を用いた場合でも適用可能である。
して説明する。尚、以下の実施例ではＴＦＴアクティブ
マトリクス基板について説明しているが、本発明は、他
の素子を用いた場合でも適用可能である。
【００１３】図５に本発明に係るアクティブマトリクス
基板の平面図を示す。
基板の平面図を示す。
【００１４】このアクティブマトリクス基板は、ガラス
板などからなる絶縁性基板の上に、走査配線１１と、信
号配線１２とが形成されている。走査配線１１から分岐
されてＴＦＴ１３のゲート電極が形成されており、信号
配線１２から分岐されてＴＦＴ１３のソース電極が形成
されている。また、走査配線１１と信号配線１２とに囲
まれた領域には絵素電極１４が形成され、ドレイン電極
１５を介してＴＦＴ１３と接続されている。全ての走査
配線１１および信号配線１２は端子部を介してショート
配線と接続され、ショート配線により短絡されている。
板などからなる絶縁性基板の上に、走査配線１１と、信
号配線１２とが形成されている。走査配線１１から分岐
されてＴＦＴ１３のゲート電極が形成されており、信号
配線１２から分岐されてＴＦＴ１３のソース電極が形成
されている。また、走査配線１１と信号配線１２とに囲
まれた領域には絵素電極１４が形成され、ドレイン電極
１５を介してＴＦＴ１３と接続されている。全ての走査
配線１１および信号配線１２は端子部を介してショート
配線と接続され、ショート配線により短絡されている。
【００１５】（実施例１）図１に、この実施例のアクテ
ィブマトリクス基板における端子部１とショート配線と
の交差部の平面図を示し、図２に図１の断面図を示す。
ィブマトリクス基板における端子部１とショート配線と
の交差部の平面図を示し、図２に図１の断面図を示す。
【００１６】この部分においては、基板３の上に端子部
１が形成され、その上にショート配線２が形成され、さ
らに保護膜４が形成された構成となっている。
１が形成され、その上にショート配線２が形成され、さ
らに保護膜４が形成された構成となっている。
【００１７】このようなアクティブマトリクス基板は、
以下のようにして作製することができる。
以下のようにして作製することができる。
【００１８】まず、ガラスなどからなる基板１の上にス
パッタリングによりＴａ膜を成膜する。このＴａ膜は、
Ｔａを基本元素とするＴａ化合物の膜としてもよい。ま
た、このとき、ガラス基板１に予めベースコート膜を形
成しておいてもよい。
パッタリングによりＴａ膜を成膜する。このＴａ膜は、
Ｔａを基本元素とするＴａ化合物の膜としてもよい。ま
た、このとき、ガラス基板１に予めベースコート膜を形
成しておいてもよい。
【００１９】このＴａ膜またはＴａ化合物膜をパターニ
ングして、走査配線１１と、ゲート電極と、走査配線お
よび信号配線の端子部１とを形成し、端子部１以外を陽
極酸化または熱酸化などにより酸化して酸化膜を形成す
る。但し、この酸化膜の形成は省略することもできる。
ングして、走査配線１１と、ゲート電極と、走査配線お
よび信号配線の端子部１とを形成し、端子部１以外を陽
極酸化または熱酸化などにより酸化して酸化膜を形成す
る。但し、この酸化膜の形成は省略することもできる。
【００２０】次に、プラズマＣＶＤ法により、ゲート絶
縁膜となるＳｉＮX膜と、ＴＦＴ１３のチャネル部とな
るアモルファスＳｉ膜と、チャネル保護膜となるＳｉＯ
X膜とを連続して成膜する。この成膜は連続して行って
もよく、各々の膜を不連続で成膜してもよい。その後、
ＳｉＯX膜をパターニングして、チャネル保護膜とす
る。ここでチャネル保護膜は、形成しない構成とするこ
ともできる。
縁膜となるＳｉＮX膜と、ＴＦＴ１３のチャネル部とな
るアモルファスＳｉ膜と、チャネル保護膜となるＳｉＯ
X膜とを連続して成膜する。この成膜は連続して行って
もよく、各々の膜を不連続で成膜してもよい。その後、
ＳｉＯX膜をパターニングして、チャネル保護膜とす
る。ここでチャネル保護膜は、形成しない構成とするこ
ともできる。
【００２１】続いて、チャネル部とゲート電極およびソ
ース電極とのコンタクト部となるｎ+型アモルファスＳ
ｉ膜を積層し、コンタクト部およびチャネル部をパター
ニングする。
ース電極とのコンタクト部となるｎ+型アモルファスＳ
ｉ膜を積層し、コンタクト部およびチャネル部をパター
ニングする。
【００２２】次に、走査配線１１と信号配線１２との端
子部１上、ショート配線２の形成部、および信号配線１
２とその端子部１とのコンタクト部のゲート絶縁膜を、
エッチングにより除去する。この時、端子部１上および
ショート配線２の形成部のゲート絶縁膜を全て除去する
のではなく、端子部１とショート配線２とのコンタクト
部のみを、エッチングによりコンタクトホールとして形
成してもよい。
子部１上、ショート配線２の形成部、および信号配線１
２とその端子部１とのコンタクト部のゲート絶縁膜を、
エッチングにより除去する。この時、端子部１上および
ショート配線２の形成部のゲート絶縁膜を全て除去する
のではなく、端子部１とショート配線２とのコンタクト
部のみを、エッチングによりコンタクトホールとして形
成してもよい。
【００２３】その後、Ｔａ、Ｔｉ、Ａｌ等の金属膜を成
膜し、これをパターニングして、信号配線１２、ドレイ
ン電極１５を形成する。この実施例では、Ｔｉを用いて
形成した。
膜し、これをパターニングして、信号配線１２、ドレイ
ン電極１５を形成する。この実施例では、Ｔｉを用いて
形成した。
【００２４】次に、酸化インジウム透明導電膜（ＩＴＯ
膜）をスパッタリングにより成膜し、これをパターニン
グして絵素電極１４およびショート配線２を形成する。
この時、上記信号配線１２およびドレイン電極１５をＩ
ＴＯを用いて同時に形成する構成としてもよい。
膜）をスパッタリングにより成膜し、これをパターニン
グして絵素電極１４およびショート配線２を形成する。
この時、上記信号配線１２およびドレイン電極１５をＩ
ＴＯを用いて同時に形成する構成としてもよい。
【００２５】さらに、その上に表面保護膜４となるＳｉ
ＮXを形成して、アクティブマトリクス基板が完成す
る。尚、保護膜４は絵素電極１４の中央部を除去して窓
あき構造にしてもよい。
ＮXを形成して、アクティブマトリクス基板が完成す
る。尚、保護膜４は絵素電極１４の中央部を除去して窓
あき構造にしてもよい。
【００２６】上記のようにして作製したアクティブマト
リクス基板を用いて表示パネルを作製し、ドライバー実
装前に該ショート配線を切断して表示装置が完成する。
よって、本実施例のアクティブマトリクス基板において
は、ショート配線は、ドライバー実装前までの静電気に
対してスイッチング素子保護機能を有していることにな
る。
リクス基板を用いて表示パネルを作製し、ドライバー実
装前に該ショート配線を切断して表示装置が完成する。
よって、本実施例のアクティブマトリクス基板において
は、ショート配線は、ドライバー実装前までの静電気に
対してスイッチング素子保護機能を有していることにな
る。
【００２７】上記実施例において、端子部１をＩＴＯを
用いて形成し、ショート配線２をＴａまたはＴａ化合物
を用いて形成することもできる。
用いて形成し、ショート配線２をＴａまたはＴａ化合物
を用いて形成することもできる。
【００２８】（実施例２）図３に、この実施例のアクテ
ィブマトリクス基板における端子部とショート配線との
コンタクト部の平面図を示し、図４に図３の断面図を示
す。
ィブマトリクス基板における端子部とショート配線との
コンタクト部の平面図を示し、図４に図３の断面図を示
す。
【００２９】この部分においては、基板３の上に端子部
１が形成され、その上に、ゲート絶縁膜６が形成されて
いる。ゲート絶縁膜６には、端子部１とショート配線２
とのコンタクト部となるコンタクトホール５が形成され
ている。その上にショート配線２が形成され、さらに保
護膜４が形成された構成となっている。
１が形成され、その上に、ゲート絶縁膜６が形成されて
いる。ゲート絶縁膜６には、端子部１とショート配線２
とのコンタクト部となるコンタクトホール５が形成され
ている。その上にショート配線２が形成され、さらに保
護膜４が形成された構成となっている。
【００３０】このようなアクティブマトリクス基板は、
以下のようにして作製することができる。
以下のようにして作製することができる。
【００３１】まず、ガラスなどからなる基板１の上にス
パッタリングによりＴａ膜を成膜する。このＴａ膜は、
Ｔａを基本元素とするＴａ化合物の膜としてもよい。ま
た、このとき、ガラス基板１に予めベースコート膜を形
成しておいてもよい。
パッタリングによりＴａ膜を成膜する。このＴａ膜は、
Ｔａを基本元素とするＴａ化合物の膜としてもよい。ま
た、このとき、ガラス基板１に予めベースコート膜を形
成しておいてもよい。
【００３２】このＴａ膜またはＴａ化合物膜をパターニ
ングして、走査配線１１と、ゲート電極と、走査配線お
よび信号配線の端子部１とを形成し、端子部１上および
コンタクトホール５以外の部分を、陽極酸化または熱酸
化などにより酸化して酸化膜を形成する。但し、この酸
化膜の形成は省略することもできる。
ングして、走査配線１１と、ゲート電極と、走査配線お
よび信号配線の端子部１とを形成し、端子部１上および
コンタクトホール５以外の部分を、陽極酸化または熱酸
化などにより酸化して酸化膜を形成する。但し、この酸
化膜の形成は省略することもできる。
【００３３】次に、プラズマＣＶＤ法により、ゲート絶
縁膜６となるＳｉＮX膜と、ＴＦＴ１３のチャネル部と
なるアモルファスＳｉ膜と、チャネル保護膜となるＳｉ
ＯX膜とを連続して成膜する。この成膜は連続して行っ
てもよく、各々の膜を不連続で成膜してもよい。その
後、ＳｉＯX膜をパターニングして、チャネル保護膜と
する。ここでチャネル保護膜は、形成しない構成とする
こともできる。
縁膜６となるＳｉＮX膜と、ＴＦＴ１３のチャネル部と
なるアモルファスＳｉ膜と、チャネル保護膜となるＳｉ
ＯX膜とを連続して成膜する。この成膜は連続して行っ
てもよく、各々の膜を不連続で成膜してもよい。その
後、ＳｉＯX膜をパターニングして、チャネル保護膜と
する。ここでチャネル保護膜は、形成しない構成とする
こともできる。
【００３４】続いて、チャネル部とゲート電極およびソ
ース電極とのコンタクト部となるｎ+型アモルファスＳ
ｉ膜を積層し、コンタクト部およびチャネル部をパター
ニングする。
ース電極とのコンタクト部となるｎ+型アモルファスＳ
ｉ膜を積層し、コンタクト部およびチャネル部をパター
ニングする。
【００３５】次に、端子部１上、コンタクトホール５
上、および信号配線１２とその端子部１とのコンタクト
部のゲート絶縁膜６を、エッチングにより除去する。
上、および信号配線１２とその端子部１とのコンタクト
部のゲート絶縁膜６を、エッチングにより除去する。
【００３６】この時、コンタクトホール５の面積は、端
子部１とショート配線２とのコンタクト抵抗が１Ｍオー
ム以上となるように形成する。この実施例では、２５μ
ｍ2に形成した。
子部１とショート配線２とのコンタクト抵抗が１Ｍオー
ム以上となるように形成する。この実施例では、２５μ
ｍ2に形成した。
【００３７】その後、Ｔａ、Ｔｉ、Ａｌ等の金属膜を成
膜し、これをパターニングして、信号配線１２、ドレイ
ン電極１５を形成する。この実施例では、Ｔｉを用いて
形成した。
膜し、これをパターニングして、信号配線１２、ドレイ
ン電極１５を形成する。この実施例では、Ｔｉを用いて
形成した。
【００３８】次に、ＩＴＯ膜をスパッタリングにより成
膜し、これをパターニングして絵素電極１４およびショ
ート配線２を形成する。この時、上記信号配線１２およ
びドレイン電極１５をＩＴＯを用いて同時に形成する構
成としてもよい。
膜し、これをパターニングして絵素電極１４およびショ
ート配線２を形成する。この時、上記信号配線１２およ
びドレイン電極１５をＩＴＯを用いて同時に形成する構
成としてもよい。
【００３９】さらに、その上に表面保護膜４となるＳｉ
ＮXを形成して、アクティブマトリクス基板が完成す
る。尚、保護膜４は絵素電極１４の中央部を除去して窓
あき構造にしてもよい。
ＮXを形成して、アクティブマトリクス基板が完成す
る。尚、保護膜４は絵素電極１４の中央部を除去して窓
あき構造にしてもよい。
【００４０】本実施例のアクティブマトリクス基板を用
いた場合には、表示装置完成後でもショート配線を残す
ことができる。よって、このショート配線は、表示装置
完成後まで、静電気に対してスイッチング素子保護機能
を有していることになる。
いた場合には、表示装置完成後でもショート配線を残す
ことができる。よって、このショート配線は、表示装置
完成後まで、静電気に対してスイッチング素子保護機能
を有していることになる。
【００４１】上記実施例において、端子部１をＩＴＯを
用いて形成し、ショート配線２をＴａまたはＴａ化合物
を用いて形成することもできる。また、端子部１とショ
ート配線２との接続をコンタクトホール５を用いずに行
うこともでき、例えば、絶縁膜６を取り除いた後、端子
部１とショート配線２との重畳部の面積をコンタクト抵
抗が１Ｍオームとなるように形成する構成としてもよ
い。
用いて形成し、ショート配線２をＴａまたはＴａ化合物
を用いて形成することもできる。また、端子部１とショ
ート配線２との接続をコンタクトホール５を用いずに行
うこともでき、例えば、絶縁膜６を取り除いた後、端子
部１とショート配線２との重畳部の面積をコンタクト抵
抗が１Ｍオームとなるように形成する構成としてもよ
い。
【００４２】
【発明の効果】以上の説明から明らかなように、本発明
によれば、静電気の発生によるスイッチング素子の破壊
を防ぐことができ、表示装置の歩留りを向上させること
ができる。また、ショート配線と各端子部とのコンタク
ト抵抗を、低電圧域で１Ｍオーム以上と高抵抗に設定す
ることができるので、ショート配線を残しておいても表
示装置の駆動が可能であり、また、静電気のように大き
な電圧が印加された場合には、スイッチング素子を保護
するショート配線として機能を充分果たすことができ
る。よって、液晶パネル形成後にショート配線を切断す
る必要が無く、表示装置完成後でもスイッチング素子の
破壊を防ぐことが可能である。
によれば、静電気の発生によるスイッチング素子の破壊
を防ぐことができ、表示装置の歩留りを向上させること
ができる。また、ショート配線と各端子部とのコンタク
ト抵抗を、低電圧域で１Ｍオーム以上と高抵抗に設定す
ることができるので、ショート配線を残しておいても表
示装置の駆動が可能であり、また、静電気のように大き
な電圧が印加された場合には、スイッチング素子を保護
するショート配線として機能を充分果たすことができ
る。よって、液晶パネル形成後にショート配線を切断す
る必要が無く、表示装置完成後でもスイッチング素子の
破壊を防ぐことが可能である。
【図１】実施例１のアクティブマトリクス基板における
端子部とショート配線との交差部を示す平面図である。
端子部とショート配線との交差部を示す平面図である。
【図２】図１の断面図である。
【図３】実施例２のアクティブマトリクス基板における
端子部とショート配線との交差部を示す平面図である。
端子部とショート配線との交差部を示す平面図である。
【図４】図３の断面図である。
【図５】本発明に係るアクティブマトリクス基板の平面
図である。
図である。
１ 端子部 ２ ショート配線 ３ 基板 ４ 保護膜 ５ コンタクトホール ６ ゲート絶縁膜 １１ 走査配線 １２ 信号配線 １３ ＴＦＴ １４ 絵素電極 １５ ドレイン電極
Claims (3)
- 【請求項１】 絶縁性基板上に走査配線が設けられ、該
走査配線に交差する状態で、間に絶縁膜を介して信号配
線が設けられ、該走査配線および該信号配線に電気的に
接続されてスイッチング素子が設けられ、該スイッチン
グ素子に電気的に接続されて絵素電極が設けられ、全て
の走査配線および信号配線がショート配線によって短絡
されている表示装置用基板において、 各走査配線および各信号配線が、端子部を介して該ショ
ート配線と接続されており、該端子部およびショート配
線の内、一方が酸化インジウムを含む透明導電膜からな
り、他方がＴａ膜またはＴａ系化合物膜からなる表示装
置用基板。 - 【請求項２】 前記端子部および前記ショート配線の
内、基板側に設けられる方がＴａ膜またはＴａ系化合物
膜からなり、他方が酸化インジウム透明導電膜からなる
請求項１に記載の表示装置用基板。 - 【請求項３】 前記端子部と前記ショート配線とのコン
タクト抵抗が１Ｍオームとなるように、該端子部と該シ
ョート配線とのコンタクト面積を設定する請求項１また
は２に記載の表示装置用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229793A JPH06250209A (ja) | 1993-02-22 | 1993-02-22 | 表示装置用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229793A JPH06250209A (ja) | 1993-02-22 | 1993-02-22 | 表示装置用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06250209A true JPH06250209A (ja) | 1994-09-09 |
Family
ID=12355024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3229793A Withdrawn JPH06250209A (ja) | 1993-02-22 | 1993-02-22 | 表示装置用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06250209A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08248430A (ja) * | 1995-03-15 | 1996-09-27 | Sony Corp | 液晶表示装置，液晶表示装置の基板およびその基板の分割方法 |
-
1993
- 1993-02-22 JP JP3229793A patent/JPH06250209A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08248430A (ja) * | 1995-03-15 | 1996-09-27 | Sony Corp | 液晶表示装置，液晶表示装置の基板およびその基板の分割方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3261699B2 (ja) | アクティブマトリクス基板 | |
| US20040016925A1 (en) | Display device and method for repairing line disconnection thereof | |
| US6411348B2 (en) | Active matrix substrate and producing method of the same | |
| US5469025A (en) | Fault tolerant active matrix display device | |
| US5434686A (en) | Active matrix display device | |
| JP4030178B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH04257826A (ja) | アクティブマトリクス基板の製造方法 | |
| US5287206A (en) | Active matrix display device | |
| EP0482737B1 (en) | Active matrix display device | |
| JPH06281956A (ja) | アクティブマトリクス配線基板 | |
| JP3407396B2 (ja) | 液晶表示素子 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPH06250209A (ja) | 表示装置用基板 | |
| JPH05297404A (ja) | アクティブマトリクス基板 | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH09146112A (ja) | 液晶表示素子 | |
| JPH09281525A (ja) | 液晶表示基板およびその製造方法 | |
| JPS63316084A (ja) | 薄膜能動素子アレイの製造方法 | |
| JPH11174970A (ja) | 薄膜デバイス | |
| JP2895698B2 (ja) | アクティブマトリクス基板 | |
| KR100333272B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정 표시장치 | |
| JP3193859B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2533953B2 (ja) | アクティブマトリクス基板 | |
| KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 | |
| JPH10161155A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |