KR970060496A - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR970060496A KR970060496A KR1019970000348A KR19970000348A KR970060496A KR 970060496 A KR970060496 A KR 970060496A KR 1019970000348 A KR1019970000348 A KR 1019970000348A KR 19970000348 A KR19970000348 A KR 19970000348A KR 970060496 A KR970060496 A KR 970060496A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- contact hole
- interlayer insulating
- insulating layer
- etching stopper
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000010410 layer Substances 0.000 claims abstract 61
- 239000011229 interlayer Substances 0.000 claims abstract 25
- 238000005530 etching Methods 0.000 claims abstract 23
- 239000000758 substrate Substances 0.000 claims abstract 7
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 장치와 그 제조 방법에 관한 것이다. 본 반도체 장치는, 반도체 기관, 제1에칭 스토퍼절연막, 제1층간 절연층, 한 쌍의 제1접촉홀, 제1매립 도전층들, 하나의 제1매립 전도층 상에 형성된 제1배선, 제2층간 절연층, 제2접촉홀, 제2매립 도전층, 및 제2배선을 포함한다. 제1접촉홀들은 반도체 기판 표면에 평행한 방향으로 소정 간격을 두고 형성되어서 제1층간 절연층과 에칭 스토퍼 절연막을 통해 반도체 기판 상에 형성된 반도체 소자에 도달하게 된다. 제2접촉홀은 제1매립 도전층 위의 부분에 대응하는 제2층간 절연층을 통해 나머지 하나의 제1매립 도전층에 도달하도록 형성된다. 제1접촉홀 각각은 제1에칭 스토퍼 절연막에 형성된 소직경 하부 접촉홀과 제1층간 절연층에 형성된 대직경 상부 접촉홀로 구성되며, 제1매립 도전층들은 제1층간 절연층 표면으로부터 돌출하지 않는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 반도체 장치의 주요부의 단면도이다.
제6a 내지 제6h는 각각 제5도에 도시된 반도체 장치의 제1제조 방법에서의 단계들을 나타낸 도면도.
제7a도 내지 제7h도는 각각 제5도에 도시된 반도체 장치의 제2제조 방법에서의 단계들을 나타낸 단면도.
Claims (9)
- (a) 반도체 소자가 위에 형성되어 있는 반도체 기판; (b) 상기 반도체 기판 상에 형성된 제1에칭 스토퍼 절연막; (c) 상기 에칭 스토퍼 절연막 상에 형성되며 상기 에칭 스토퍼 절연막에 대해서 에칭 선택성을 갖는 제1층간 절연층; (d) 상기 제1층간 절연층과 상기 에칭 스토퍼 절연막을 통해 상기 반도체 소자에 도달하기 위하여 상기 반도체 기판의 표면에 평행한 방향으로 소정 간격을 두고 형성된 적어도 한 쌍의 제1접촉홀; (e) 상기 제1접촉홀의 내부에 각각 형성된 제1매립 도전층들; (f) 상기 제1매립 도전층들 중 어느 한 도전층 상에 일체로 형성된 제1배선; (g) 상기 제1배선과 상기 제1층간 절연층 상에 형성된 제2층간 절연층; (h) 상기 제1매립 도전층 위의 일부분에 대응하는 상기 제2층간 절연층을 통해 상기 제1매립 도전층들 중의 나머지 한 도전 층에 도달하도록 형성된 제2접촉홀; 및 (i) 상기 제2접촉홀에 형성된 제2매립 도전층과 상기 제2매립 도전층에 일체로 접속된 2배선을 포함하되, 상기 제1접촉홀 각각은 상기 제1에칭 스토퍼 절연막에 형성된 소직경 하부 접촉홀과 상기 제1층간 절연층에 형성된 대직경 상부 접촉홀로 구성되고, 상기 제1매립 도전층들은 상기 제1층간 절연층의 표면으로부터 돌출하지 않는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서 상기 제1층간 절연층과 상기 제2층간 절연층 사이에는 제2에칭 스토퍼 절연막이 형성되고, 상기 제2접촉홀은 상기 제2층간 절연층에 형성된 대직경 상부 접촉홀과 상기 제2에칭 스토퍼 절연막에 형성된 소직경 하부 접촉홀로 구성된 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 상부 접촉홀의 내면에는 상기 하부 접촉홀의 내경과 동일한 내경을 가진 측벽 도전층이 형성된 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 상부 접촉홀의 내면에는 상기 하부 접촉홀의 내경과 동일한 내경을 가진 측벽 도전층이 형성된 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 반도체 소자는 DRAM 메모리셀이고, 상기 제1배선은 비트 라인이고, 상기 제2배선은 저장 노드 전극인 것을 특징으로 하는 반도체 장치.
- (a) 반도체 소자가 위에 형성되어 있는 반도체 기판 상에 에칭 스토퍼 절연막과 제1층간 절연층을 순차적으로 형성하는 단계; (b) 상기 제1층간 절연층에 적어도 한 쌍의 제1상부 접촉홀을 형성하는 단계; (c) 상기 상부 접촉홀 각각의 내면에 제1측벽 도전층을 형성하는 단계; (d) 상기 반도체 소자에 도달하기 위하여 상기 제1측벽 도전층들을 마스크로 이용하여 상기 한 쌍의 제1상부 접촉홀 내의 상기 에칭 스토퍼 절연막에 하부 접촉홀들을 형성하는 단계; (e) 각각이 상기 상부 및 하부 접촉홀로 구성된 상기 한 쌍의 접촉홀에 도전층들을 매립하여 제1매립 도전층들을 형성하는 단계; (f) 상기 한 쌍의 매립 도전층 중 어느 한 도전층 위에 제1배선을 형성하는 단계; (g) 전표면 상에 제2층간 절연층을 형성하는 단계; (h) 상기 제1매립 도전층들 중 나머지 한도전층 위의 일부분에 대응하는 상기 제2층간 절연층에 제2접촉홀을 형성하는 단계; 및 (i) 상기 제2접촉홀 내에 제2매립 도전층을 형성하고 또 상기 제2매립 도전층에 일체로 접속된 제2배선을 형성하는 단계를 포함하는 반도체 장치 제조 방법.
- (a) 반도체 소자가 위에 형성되어 있는 반도체 기판 상에 에칭 스토퍼 절연막과 제1층간 절연층을 순차적으로 형성하는 단계; (b) 상기 제1층간 절연층에 적어도 한 쌍의 제1상부 접촉홀을 형성하는 단계; (c) 상기 상부 접촉홀 각각의 내면에 제1측벽 도전층을 형성하는 단계; (d) 상기 반도체 소자에 도달하기 위하여 상기 제1측벽 도전층들을 마스크로 이용하여 상기 한 쌍의 제1상부 접촉홀 내의 상기 에칭 스토퍼 절연막에 하부 접촉홀들을 형성하는 단계; (e) 각각이 상기 상부 및 하부 접촉홀로 구성된 상기 한 쌍의 접촉홀에 도전층들을 매립하여 제1매립 도전층들을 형성하는 단계; (f) 상기 한 쌍의 매립 도전층 중 어느 한 도전층 위에 제1배선을 형성하는 단계; (g) 전표면 상에 제2에칭 스토퍼 절연막과 제2층간 절연층을 순차적으로 형성하는 단계; (i) 상기 제2상부 접촉홀의 내면 상에 제2측벽 도전층을 형성하는 단계; (j) 상기 제1매립 도전층에 도달하기 위하여 상기 제2측벽 도전층을 마스크로 이용하여 상기 제2상부 접촉홀 내의 상기 제2에칭 스토퍼 절연막에 제2하부접촉홀을 형성하여 상기 제2하부 접촉홀과 상기 제2상부 접촉홀이 제2접촉홀을 형성하는 단계; 및 (k) 상기 제2접촉홀 내에 제2매립 도전층을 형성하고 또 상기 제2매립 도전층에 일체로 접속된 제2배선을 형성하는 단계를 포함하는 반도체 장치 제조 방법.
- 제6항에 있어서, 상기 제1층간 절연층 상에 에칭 스토퍼 버퍼막을 형성하고, 상기 제1매립 도전층 형성시에 상기 에칭 스토퍼 버퍼막을 에칭으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
- 제7항에 있어서, 상기 제1층간 절연층 상에 에칭 스토퍼 버퍼막을 형성하고, 상기 제1매립 도전층 형성시에 상기 에칭 스토퍼 버퍼막을 에칭으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8002108A JPH09191084A (ja) | 1996-01-10 | 1996-01-10 | 半導体装置及びその製造方法 |
JP96-002108 | 1996-01-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970060496A true KR970060496A (ko) | 1997-08-12 |
Family
ID=11520162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970000348A KR970060496A (ko) | 1996-01-10 | 1997-01-09 | 반도체 장치 및 그 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5808365A (ko) |
JP (1) | JPH09191084A (ko) |
KR (1) | KR970060496A (ko) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3638711B2 (ja) | 1996-04-22 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
US5900664A (en) * | 1997-02-11 | 1999-05-04 | Advanced Micro Devices, Inc. | Semiconductor device with self-aligned protection diode |
JPH10242422A (ja) * | 1997-02-28 | 1998-09-11 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
KR100356826B1 (ko) | 1997-05-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체장치 및 그의 제조방법 |
JPH1117140A (ja) * | 1997-06-25 | 1999-01-22 | Sony Corp | 半導体装置及びその製造方法 |
US6380026B2 (en) * | 1997-08-22 | 2002-04-30 | Micron Technology, Inc. | Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks |
JP4705705B2 (ja) * | 1997-09-08 | 2011-06-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
US6486023B1 (en) * | 1997-10-31 | 2002-11-26 | Texas Instruments Incorporated | Memory device with surface-channel peripheral transistor |
JPH11220025A (ja) | 1998-02-03 | 1999-08-10 | Rohm Co Ltd | 半導体装置およびその製造方法 |
US6081032A (en) * | 1998-02-13 | 2000-06-27 | Texas Instruments - Acer Incorporated | Dual damascene multi-level metallization and interconnection structure |
JP3109478B2 (ja) * | 1998-05-27 | 2000-11-13 | 日本電気株式会社 | 半導体装置 |
JP2000021983A (ja) * | 1998-07-07 | 2000-01-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2000036574A (ja) * | 1998-07-17 | 2000-02-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
KR100267108B1 (ko) * | 1998-09-16 | 2000-10-02 | 윤종용 | 다층배선을구비한반도체소자및그제조방법 |
JP4070919B2 (ja) * | 1999-01-22 | 2008-04-02 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6777738B2 (en) * | 1999-06-09 | 2004-08-17 | Renesas Technology Corp. | Semiconductor integrated circuit |
KR20010016807A (ko) * | 1999-08-04 | 2001-03-05 | 박종섭 | 반도체 소자의 제조 방법 |
US7071557B2 (en) * | 1999-09-01 | 2006-07-04 | Micron Technology, Inc. | Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same |
JP5775018B2 (ja) * | 1999-10-13 | 2015-09-09 | ソニー株式会社 | 半導体装置 |
JP2001196380A (ja) * | 2000-01-12 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3953715B2 (ja) * | 2000-07-31 | 2007-08-08 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6642584B2 (en) * | 2001-01-30 | 2003-11-04 | International Business Machines Corporation | Dual work function semiconductor structure with borderless contact and method of fabricating the same |
US6475812B2 (en) * | 2001-03-09 | 2002-11-05 | Hewlett Packard Company | Method for fabricating cladding layer in top conductor |
US20030009599A1 (en) * | 2001-05-04 | 2003-01-09 | Appian Communications, Inc. | Protecting ring network data |
JP2003037184A (ja) * | 2001-07-23 | 2003-02-07 | Sony Corp | 半導体装置及びその作製方法 |
JP5141550B2 (ja) | 2006-03-08 | 2013-02-13 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP5107529B2 (ja) * | 2006-05-09 | 2012-12-26 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
US7888798B2 (en) * | 2007-05-16 | 2011-02-15 | Samsung Electronics Co., Ltd. | Semiconductor devices including interlayer conductive contacts and methods of forming the same |
KR101288424B1 (ko) * | 2007-05-16 | 2013-07-23 | 삼성전자주식회사 | 배선 및 콘택 플러그를 포함하는 반도체 소자 및 그 형성방법 |
JP2009182181A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 半導体装置 |
JP2011061067A (ja) | 2009-09-11 | 2011-03-24 | Elpida Memory Inc | 半導体装置の製造方法及び半導体装置 |
US9312260B2 (en) * | 2010-05-26 | 2016-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and manufacturing methods thereof |
US9780025B2 (en) * | 2014-12-30 | 2017-10-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure and manufacturing method thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5291058A (en) * | 1989-04-19 | 1994-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device silicon via fill formed in multiple dielectric layers |
US5248628A (en) * | 1989-09-08 | 1993-09-28 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor memory device |
JP3199717B2 (ja) * | 1989-09-08 | 2001-08-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
JPH0736394B2 (ja) * | 1990-03-23 | 1995-04-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5243220A (en) * | 1990-03-23 | 1993-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device having miniaturized contact electrode and wiring structure |
US5204286A (en) * | 1991-10-15 | 1993-04-20 | Micron Technology, Inc. | Method of making self-aligned contacts and vertical interconnects to integrated circuits |
KR950000660B1 (ko) * | 1992-02-29 | 1995-01-27 | 현대전자산업 주식회사 | 고집적 소자용 미세콘택 형성방법 |
KR950011556B1 (ko) * | 1992-07-03 | 1995-10-06 | 현대전자산업주식회사 | 반도체 접속장치 형성방법 |
JPH06120447A (ja) * | 1992-10-05 | 1994-04-28 | Mitsubishi Electric Corp | 半導体装置の導電層接続構造およびその構造を備えたdram |
JPH06125011A (ja) * | 1992-10-09 | 1994-05-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5591673A (en) * | 1995-07-05 | 1997-01-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Tungsten stud process for stacked via applications |
-
1996
- 1996-01-10 JP JP8002108A patent/JPH09191084A/ja active Pending
-
1997
- 1997-01-09 US US08/781,815 patent/US5808365A/en not_active Expired - Fee Related
- 1997-01-09 KR KR1019970000348A patent/KR970060496A/ko active IP Right Grant
-
1998
- 1998-08-31 US US09/144,504 patent/US6162676A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5808365A (en) | 1998-09-15 |
JPH09191084A (ja) | 1997-07-22 |
US6162676A (en) | 2000-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970060496A (ko) | 반도체 장치 및 그 제조 방법 | |
KR920005304A (ko) | 반도체집적회로장치의 배선접속구조 및 그 제조방법 | |
KR940027149A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
KR930009079A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR940020557A (ko) | 반도체 장치의 캐패시터 노드 제조방법 | |
KR960006012A (ko) | 불휘발성 반도체 메모리 소자 및 그의 제조방법 | |
KR950004532A (ko) | 고집적 반도체 배선구조 및 그 제조방법 | |
KR970013365A (ko) | 반도체 장치 및 그 제조방법 | |
KR900008658A (ko) | 반도체 장치 | |
KR970072325A (ko) | 반도체 장치 및 그 제조 방법 | |
KR910013507A (ko) | 반도체장치의 제조방법 | |
KR940022801A (ko) | 반도체소자의 콘택 형성방법 | |
KR920015464A (ko) | 반도체 장치의 전극배선층 및 그 제조방법 | |
KR950026000A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR970052368A (ko) | 티(t)자 형태의 금속 플러그를 갖는 반도체 장치 및 그 제조방법 | |
KR970013357A (ko) | 커패시터 및 그 제조 방법 | |
KR970008606A (ko) | 반도체메모리셀 및 그 제조방법 | |
KR950027946A (ko) | 반도체 소자의 금속배선 콘택 제조방법 | |
KR960032745A (ko) | 반도체 메모리 셀 및 그 제조방법 | |
KR970003495A (ko) | 반도체 소자 제조시 비아 콘택 방법 | |
KR970060385A (ko) | 가드링을 구비하는 반도체장치 및 이를 이용한 콘택 형성방법 | |
KR960039356A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
KR970003991A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970072419A (ko) | 커패시터의 제조 방법 | |
KR970052391A (ko) | 반도체 장치의 콘택홀 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |