KR910016098A - 반전방지층을 갖춘 mos형 반도체장치 - Google Patents

반전방지층을 갖춘 mos형 반도체장치 Download PDF

Info

Publication number
KR910016098A
KR910016098A KR1019900002258A KR900002258A KR910016098A KR 910016098 A KR910016098 A KR 910016098A KR 1019900002258 A KR1019900002258 A KR 1019900002258A KR 900002258 A KR900002258 A KR 900002258A KR 910016098 A KR910016098 A KR 910016098A
Authority
KR
South Korea
Prior art keywords
layer
gate electrode
common gate
semiconductor device
width
Prior art date
Application number
KR1019900002258A
Other languages
English (en)
Other versions
KR930006142B1 (ko
Inventor
세이이치 아리토메
리이이치로 시로타
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR910016098A publication Critical patent/KR910016098A/ko
Application granted granted Critical
Publication of KR930006142B1 publication Critical patent/KR930006142B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

내용 없음

Description

반전방지층을 갖춘 MOS형 반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 1실시예에 따른 NAND셀 구조를 구성하기 위해서 직렬접속된 메모리셀 트랜지스터(memory ceiis transistor)와 선택트랜지스터(selection transistor)를 포함한 2개의 이웃한 셀블럭의 EPROM의 평판도를 개략적으로 도시한 도면, 제2도는 제1도의 Ⅱ-Ⅱ선에 대한 셀블럭의 단면도.

Claims (7)

  1. 반도체기판(12)과; 상기 반도체기판(12)상에 형성되며, 그 표면에 제1, 제2소자형 성영역에 규정되는 절연층수단(14); 소스 및 드레인으로 기능하는 제1, 제2반도체층(30,32)과 공통 게이트 전극층(24), 상기 제1, 제2반 도체층(30,32)의 한쪽에서 배선층이 접속되게 만드는 콘택트홀부(42)을 갖추고서 이루어져, 상기 제1, 제2소자 형성영역에 각각 설치되는 제1, 제2금속산화물 반도체 트랜지스터(Qs1); 상기 기판(12)중의 절연층수단(14)의 밑에 설치되어 상기 공통 게이트전극층(24)과 실질적으로 직교하여 반전방지층으로서 기능하도록 상기 제1, 제2트랜지스터(Qs1)의 사이에 위치해서 상기 공통게이트전극층(24)으로 부터 상기 콘택트홀부(42)에 가깝게 돌출· 형성된 고농도 도프층(28)을 구비하여 구성되고; 그중 상기 공통게이트전극층(24)은 상기 고농도 도프층(28)과의 교점영역에 凹부(50)를 갖추고 있음으로써, 상기 고농도 도프층(28)중 콘택트홀부(42)에 대향하는 선단엣지와 상기 공통게이트전그층(24)의 사이드 엣지간의 유효한 돌출거리(A)는 상기 고농도 도프층(28)의 선단엣지와 상기 콘택트홀부(42)간의 대향거리(B)를 미리 요구된 값 이하로 되는 것을 억제하면서 증대되도록 된 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 공통게이트전극층(24)의 폭은 상기 제1, 제2트랜지스터(Qs1)의 채널폭을 결정하는 미리 선택된 제1폭으로 되어 있는 것을 특징으로 하는 반도체장치.
  3. 제2항에 있어서, 상기 공통게이트전극층(24)은 凹부(50)에서 제1폭 보다 좁은 제1폭을 갖추고 있고, 고농도 도프층(28)의 돌출거리는 상기 제1, 제2폭의 차이만큼 증대되는 것을 특징으로 하는 반도체장치.
  4. 제3항에 있어서, 상기 제2폭은 제1마이크로미터보다 크지 않은 것을 특징으로 하는 반도체장치.
  5. 반도체성 기판과; 상기 기판상에 설치된 병렬비트선; 상기 기판상에 상기 비트선과 교차되도록 설치된 병렬워드선; NAND셀구조를 구성하기 위해 부유게이트와 대응되는 워드선에 접속되는 제어게이트를 갖춘 셀트랜지스터의 직렬회로를 구비한 2개의 인접 셀어레이를 포함하고저 상기 비트선 및 워드선의 교점에 설치되어 반도체 장치의 메모리셀로서 기능하는 더블게이트 전계효과트랜지스터; 상기 워드선과 평행하게 늘여져서 공통게이트전극으로서 기능하는 도전층(24)을 구비하고 셀어레이의 각각에 설치되어, 상기 셀어레이를 그 종단에서 기판전위에 접속시키는 스위칭 트랜지스터로 작동하는 전계효과트랜지스터; 공통전극의 사이드측으로 부터 돌출된 선단엣지(52)를 갖추도록 상기 공통게이트전극과 절연적으로 교차하면서 상기 스위칭 트랜지스터간에 설치되어 그들간의 전계간섭을 억제하는 고농도 도프 반도체성 반전방지층(28)을 구비하여 구성되고; 상기 공통게이트전극이 상기 반전방지층과의 교점영역에서 감소된 폭(d2)을 가짐으로써, 상기 반전방지층의 실질적인 돌출거리를 증대 시키도록 된 것을 특징으로 하는 EPROM장치.
  6. 제5항에 있어서, 상기 공통게이트전극은 상기 반전방지층과의 교점영역의 측단 주의부에 凹부(50)를 갖춘 것을 특징으로 하는 EPROM 장치.
  7. 제6항에 있어서, 상기 공통게이트전극은 상기 凹부(50)가 반전방지층의 폭보다 좁고 긴 장방형으로 되도록 패터닝되는 것을 특징으로 하는 EPROM장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900002258A 1989-02-22 1990-02-22 반전방지층을 갖춘 mos형 반도체장치 KR930006142B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-42403 1989-02-22
JP1042403A JP2772020B2 (ja) 1989-02-22 1989-02-22 Ｍｏｓ型半導体装置

Publications (2)

Publication Number Publication Date
KR910016098A true KR910016098A (ko) 1991-09-30
KR930006142B1 KR930006142B1 (ko) 1993-07-07

Family

ID=12635102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002258A KR930006142B1 (ko) 1989-02-22 1990-02-22 반전방지층을 갖춘 mos형 반도체장치

Country Status (4)

Country Link
US (1) US5031011A (ko)
JP (1) JP2772020B2 (ko)
KR (1) KR930006142B1 (ko)
DE (1) DE4005645C2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2718716B2 (ja) * 1988-09-30 1998-02-25 株式会社東芝 不揮発性半導体メモリ装置およびそのデータ書替え方法
US5172198A (en) * 1989-02-22 1992-12-15 Kabushiki Kaisha Toshiba MOS type semiconductor device
KR920008951A (ko) * 1990-10-05 1992-05-28 김광호 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법
JPH04206965A (ja) * 1990-11-30 1992-07-28 Sony Corp 不揮発性半導体メモリ
JP2825407B2 (ja) * 1993-04-01 1998-11-18 株式会社東芝 不揮発性半導体記憶装置
KR100210846B1 (ko) * 1996-06-07 1999-07-15 구본준 낸드셀 어레이
JP3967409B2 (ja) * 1996-12-26 2007-08-29 株式会社東芝 半導体集積回路装置
JP3354418B2 (ja) * 1997-01-20 2002-12-09 株式会社東芝 半導体記憶装置
JPH10321736A (ja) * 1997-05-15 1998-12-04 Sony Corp Ｎａｎｄ型メモリ
US6879519B1 (en) * 2004-07-30 2005-04-12 Micron Technology, Inc. Non-volatile programmable fuse apparatus in a memory device
JP4099673B2 (ja) * 2004-12-21 2008-06-11 セイコーエプソン株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56108259A (en) * 1980-02-01 1981-08-27 Hitachi Ltd Semiconductor memory device
JPS57106166A (en) * 1980-12-24 1982-07-01 Fujitsu Ltd Semiconductor device
JPS57141969A (en) * 1981-02-27 1982-09-02 Toshiba Corp Nonvolatile semiconductor memory
JPS5852875A (ja) * 1981-09-24 1983-03-29 Nec Corp 半導体装置の製造方法
JPS59201461A (ja) * 1983-04-28 1984-11-15 Toshiba Corp 読み出し専用半導体記憶装置およびその製造方法
US4615020A (en) * 1983-12-06 1986-09-30 Advanced Micro Devices, Inc. Nonvolatile dynamic ram circuit
US4783766A (en) * 1986-05-30 1988-11-08 Seeq Technology, Inc. Block electrically erasable EEPROM
JPS6450443A (en) * 1987-08-20 1989-02-27 Toshiba Corp Semiconductor device
JP2685770B2 (ja) * 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
US4939690A (en) * 1987-12-28 1990-07-03 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND cell structure that suppresses memory cell threshold voltage variation
US4903086A (en) * 1988-01-19 1990-02-20 E-Systems, Inc. Varactor tuning diode with inversion layer
US4912676A (en) * 1988-08-09 1990-03-27 Texas Instruments, Incorporated Erasable programmable memory

Also Published As

Publication number Publication date
DE4005645A1 (de) 1990-08-23
JP2772020B2 (ja) 1998-07-02
US5031011A (en) 1991-07-09
JPH02222174A (ja) 1990-09-04
KR930006142B1 (ko) 1993-07-07
DE4005645C2 (de) 1994-01-27

Similar Documents

Publication Publication Date Title
KR910013555A (ko) 반도체 기억장치
KR910015056A (ko) 반도체 집적회로장치 및 그 제조방법
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR950007093A (ko) 게이트 밀도를 증가시키기 위한 일련의 기판 탭 및 확장부를 갖는 대칭형 다층금속 로직 어래이
KR920704358A (ko) 단일 확산 전극을 갖는 폭이 좁은 eeprom
KR850005173A (ko) 반도체 장치 및 그의 제조방법
KR890015417A (ko) 불휘발성 반도체기억장치와 그 동작방법 및 제조방법
KR910016098A (ko) 반전방지층을 갖춘 mos형 반도체장치
KR900004022A (ko) 불휘발성 반도체 기억장치
KR900019261A (ko) 반도체장치
KR950034803A (ko) 반도체 디바이스
KR930003235A (ko) 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치
KR970008613A (ko) 셀선택 트랜지스터가 안정화 임계값을 갖는 dram을 구비한 반도체 집적회로장치
KR960002867A (ko) 필드 시일드 (field-shield) 분리구조를 가지는 반도체 장치와 그의 제조방법
KR880006775A (ko) 씨모오스 디램에서 레이아웃이 최적화된 감지증폭기
KR910020885A (ko) 불휘발성 반도체 메모리장치의 셀어레이(cell array)
KR880011808A (ko) 불휘발성 반도체기억장치
KR960012495A (ko) 메모리 셀용 스위칭 트랜지스터 및 캐패시터
US4682205A (en) Semiconductor device
US4760554A (en) Staggered contacts in arrays of programmable memory cells
KR910001186B1 (ko) 고집적도 및 고속의 반도체메모리장치
KR970053284A (ko) 플랫 nor형 마스크 rom
KR910017656A (ko) 반도체장치
KR950703208A (ko) 디램 셀 장치(dram cell assembly)
KR890007427A (ko) 집적회로 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060630

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee