JP4099673B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4099673B2
JP4099673B2 JP2004369588A JP2004369588A JP4099673B2 JP 4099673 B2 JP4099673 B2 JP 4099673B2 JP 2004369588 A JP2004369588 A JP 2004369588A JP 2004369588 A JP2004369588 A JP 2004369588A JP 4099673 B2 JP4099673 B2 JP 4099673B2
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
opening
region
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004369588A
Other languages
English (en)
Other versions
JP2006179591A (ja
Inventor
晋 井上
庸 武田
豊 丸尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004369588A priority Critical patent/JP4099673B2/ja
Priority to US11/287,710 priority patent/US7304337B2/en
Publication of JP2006179591A publication Critical patent/JP2006179591A/ja
Priority to US11/977,333 priority patent/US7667249B2/en
Application granted granted Critical
Publication of JP4099673B2 publication Critical patent/JP4099673B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding

Description

本発明は、光をうけることにより、特性が変動しうる半導体素子を含む半導体装置に関する。
光をうけることにより、その特性が変動しうる半導体素子として、ＭＯＳトランジスタや、フローティングゲート電極を有する不揮発性メモリなどが挙げられる。これらの半導体素子は、特に、ベアチップなどのＣＯＧ実装法などにより実装される場合、光があたってしまい、ＭＯＳトランジスタであればオンオフ特性の変動や、また不揮発性メモリであれば、フローティングゲート電極に注入された電子が抜けてしまうことがある。このような半導体素子の特性の変動を防ぐために、これらのデバイスが設けられている領域の上方には、光が照射されることを防ぐための遮光層が設けられている。
遮光技術の１つとして、特開２００３−１２４３６３号公報に開示された技術を挙げることができる。特開２００３−１２４３６３号公報には、メモリセルアレイ有効領域と、その外側を囲むように遮光領域が設けられており、遮光領域には、異なるレベルに設けられたビア層とコンタクト層とを有している。そして、このビア層とコンタクト層とを千鳥状に配置して、横および斜め方向からの光の進入を抑制するという技術である。
特開２００３−１２４３６３号公報
しかし、斜め方向および横方向からの光の進入を低減するために、メモリセルアレイ有効領域を囲むように遮光領域を設けたとしても、メモリセルアレイ有効領域から、信号線などの配線を遮光領域の外側に引き延ばす必要などがある。そのため、千鳥状に配置されたビア層およびコンタクト層で完全にメモリセルアレイ有効領域の周囲を囲むことができないことがある。
本発明の目的は、特に、横方向および斜め方向からの光の進入を低減でき、特性の変動が抑制された半導体装置を提供することにある。
１．第１の半導体装置
本発明の第１の半導体装置は、
半導体層に設けられた半導体素子と、
前記半導体素子の周囲に設けられた遮光壁と、
前記半導体素子に電気的に接続された配線層であって、前記遮光壁の設けられていない開孔から該遮光壁の外側に延伸された配線層と、を含み、
前記配線層は、前記開孔に位置している第１部分と、該開孔の外側に位置し、該配線層の延伸方向と交差する分岐部を有することで該開孔の幅と同一以上の幅を有する第２部分と、を含むパターンを有し、
前記分岐部において、前記遮光壁の外側を向いた面は、その表面に凸部を有する。
本発明の第１の半導体装置によれば、半導体素子の周囲には、遮光壁が設けられているために、横方向および斜め上方向から半導体素子に光が照射されることを低減することができる。また、各種半導体素子には、配線が接続されており、この配線を、遮光壁に囲まれた領域の外側まで引き出す必要がある。その場合には、遮光壁の一部に開孔を設け、その開孔から配線を外側に引き出すことがあるが、その開孔から光が進入してしまい、半導体素子の特性に影響を与えることがある。
しかし、本発明の半導体装置によれば、開孔の外側に位置している配線層である第２部分は、開孔の幅と同一の幅を有するようなパターンを形成している。そのため、横方向からの光の進入を低減することができる。また、第２部分の一部である分岐部において、遮光領域の外側を向いた面、つまり、光の進入方向と対向する側面は、その表面に凸部を有している。そのため、開孔に向かって斜め方向から入る光であっても反射させることができ、光の進入のさらなる低減を図ることができる。その結果、特性の変動が抑制され、信頼性の向上した半導体装置を提供することができる。
本発明の第１の半導体装置は、さらに、下記の態様をとることができる。
（１）本発明の第１の半導体装置において、前記凸部は、尖鋭形状を有することができる。
（２）本発明の第１の半導体装置において、前記凸部は、ライン状に設けられていることができる。
２．第２の半導体装置
本発明の第２の半導体装置は、
半導体層に設けられた半導体素子と、
前記半導体素子の周囲に設けられた遮光壁と、
前記半導体素子に電気的に接続された配線層であって、前記遮光壁の設けられていない開孔から該遮光壁の外側に延伸された配線層と、を含み、
前記配線層は、前記開孔に位置している第１部分と、該開孔の外側に位置し、該配線層の延伸方向と交差する分岐部を有することで該開孔の幅と同一以上の幅を有する第２部分と、を含むパターンを有し、
前記第２部分において、前記遮光壁の外側を向いた面は、凹形状である。
本発明の第２の半導体装置によれば、第１の半導体装置と同様に、横方向からの光の進入を低減することができる。また、第２部分は、遮光壁の外側を向いた面の形状が凹形状である。そのため、開孔に進入してくる光の入射角の大小にかかわらず、その光を反射させることができ、光の進入のさらなる低減を図ることができる。その結果、特性の変動が抑制され、信頼性の向上した半導体装置を提供することができる。
本発明の第２の半導体装置は、さらに、下記の態様をとることができる。
（１）本発明の第２の半導体装置において、前記凹形状は、凹状の曲面であることができる。
（２）本発明の第２の半導体装置において、前記分岐部は、その長さが、該分岐部の先端に向かって大きくなる形状を有することができる。
以下、本発明の実施の形態について説明する。
１．第１の実施の形態
第１の実施の形態の半導体装置について、図１、２を参照しつつ説明する。図１（Ａ）は、本実施の形態にかかる半導体装置を模式的に示す平面図であり、図１（Ｂ）は、図１のＡ部を拡大して示す図であり、図２（Ａ）は、図１（Ｂ）のＩ−Ｉ線に沿った断面図であり、図２（Ｂ）は、図１（Ｂ）のＩＩ−ＩＩ線に沿った断面図であり、図２（Ｃ）は、図１（Ｂ）のＩＩＩ−ＩＩＩ線に沿った断面図である。
図１（Ａ）に示すように、本実施の形態の半導体装置は、半導体層に各種半導体素子（図示せず）が設けられた素子形成領域１０Ａを有する。素子形成領域１０Ａには、フローティングゲート電極を有する不揮発性メモリセル（メモリセルアレイも含む）やＭＯＳトランジスタなど、光を受けることにより、その特性が変動する素子が設けられている。そして、素子形成領域１０Ａの周囲には、遮光壁５０が設けられている。この遮光壁５０は、素子形成領域１０Ａへ横方向および斜め方向から光が進入することを低減させるために設けられている。遮光壁５０には、素子形成領域１０Ａの半導体素子に接続された配線層を、素子形成領域１０Ａの外側に延伸させるために、一部遮光壁５０が設けられていない箇所がある。以下の説明では、この遮光壁５０が設けられていない箇所を、開孔５２と定義して説明をする。
次に、開孔５２を含む領域を拡大した図１（Ｂ）を参照しつつ、さらに説明する。
図１（Ｂ）に示すように、配線層２６は、開孔５２から素子形成領域１０Ａの外側に引き出されている。配線層２６は、開孔５２に設けられている第１部分２６Ａと、開孔５２の外側に設けられ、第１部分２６Ａと比して幅の大きい第２部分２６Ｂとを含むパターンを有している。本実施の形態では、開孔５２の外側のうち、素子形成領域１０Ａの外側に第２部分２６Ｂを設ける場合を図示する。ここで、開孔５２の幅とは、開孔５２を画定する遮光壁５０の一の端から他の端までの距離Ｘである。また、配線層２６の幅というのは、配線層２６が引き出されている方向と直行する方向にみたときの配線層２６の一方の端から他方の端までの距離Ｙである。
本実施の形態の半導体装置では、具体的には、配線層２６の延伸方向を軸として、この軸と交差するように設けられた分岐部２８を設けることで、第２部分２６Ｂの幅を大きくしている。
このように、分岐部２８が設けられたことにより、開孔５２と重なるように第２部分２６Ｂが設けられ、かつ、その幅Ｙと、開孔５２の幅Ｘとは、Ｘ≦Ｙの関係を満たすこととなる。
次に、図２（Ａ）〜図２（Ｃ）を参照しつつ、半導体装置の断面構造について説明する。
まず、特に、図２（Ａ）、（Ｂ）を参照しつつ、遮光壁５０の構造について説明する。図２（Ｂ）に示すように、半導体層１０の上方に、第１層間絶縁層２０および第２層間絶縁層３０が順次設けられ、第１層間絶縁層２０の上には第１金属層２４、第２層間絶縁層３０の上には第２金属層３４とが設けられている。半導体層１０と第１金属層２４とは、第１層間絶縁層２０に設けられたコンタクト層２２により接続されている。第１金属層２４と第２金属層３４とは、第２層間絶縁層３０に設けられたビア層３２により接続されている。
コンタクト層２２およびビア層３２は、第１層間絶縁層２０および第２層間絶縁層３０のそれぞれに設けられた開口部２２ａ、３２ａに、たとえば、導電層などの遮光材料が埋め込まれて形成された層である。開口部２２ａ、３２ａは、開孔５２となる領域を除き、半導体素子を囲むよう連続した溝状の開口部である。そのため、図２（Ａ）から分かるように、異なるレベルに設けられたコンタクト層２２およびビア層３２の全体が壁状になって素子形成領域１０Ａを覆っていることになる。つまり、第１の実施の形態の半導体装置では、遮光壁５０は、第１金属層２４、コンタクト層２２、第２金属層３４およびビア層３２で構成されている。
次に、図２（Ｃ）に示すように、開孔５２が設けられている領域では、半導体層１０の上に第１層間絶縁層２０および第２層間絶縁層３０が順次設けられ、第１層間絶縁層２０の上には、配線層２６が設けられている。
本実施の形態の半導体装置によれば、半導体素子の周囲には、遮光壁５０が設けられているために、横方向または斜め方向からの光の進入を低減することができる。また、各種半導体素子に接続された配線層２６を遮光壁５０の開孔５２から引き出す際には、開孔５２を覆うように第２部分２６Ｂを設けるなど配線層２６のパターンを制御しているために、開孔５２からの光の進入を低減することができる。その結果、特性の変動が抑制され、信頼性の向上した半導体装置を提供することができる。
２．第２の実施の形態
次に、第２の実施の形態について、図３〜図７を参照しつつ説明する。図３、４は、第２の実施の形態の半導体装置において、素子形成領域１０Ａに設けられる不揮発性メモリセル（以下、「メモリセル」という）を説明するための図であり、図５は、第２の実施の形態にかかる半導体装置を模式的に示す平面図であり、図６（Ａ）は、図５のＩ−Ｉ線に沿った断面を模式的に示す断面図であり、図６（Ｂ）は、図５のＩＩ−ＩＩ線に沿った断面図であり、図７は、第２の実施の形態の半導体装置の変形例を示す平面図である。
まず、素子形成領域１０Ａに設けられる半導体素子であるメモリセルについて説明する。
本実施の形態の半導体装置に含まれるメモリセル１２０は、コントロールゲートが半導体層１０内のＮ型の不純物領域であり、フローティングゲート電極が、一層のポリシリコン層などの導電層からなる（以下、「一層ゲート型の不揮発性記憶装置」ということもある）。図３は、メモリセルを示す斜視図であり、図４（Ａ）は、図３のＩ−Ｉ線に沿った断面図であり、図３（Ｂ）は、図３のＩＩ−ＩＩに沿った断面図であり、図４（Ｃ）は、図３のＩＩＩ―ＩＩＩ線に沿った断面図である。
図３に示すように、本実施の形態におけるメモリセル１２０は、Ｐ型の半導体層１０に設けられている。半導体層１０は、素子分離絶縁層１２により、第１領域１０Ｘと、第２領域１０Ｙと、第３領域１０Ｚとに分離画定されている。第１領域１０Ｘおよび第２領域１０Ｙは、Ｐ型のウエル１４に設けられている。第３領域１０Ｚは、Ｎ型のウエル１６に設けられている。第１領域１０Ｘはコントロールゲート部であり、第２領域１０Ｙは書き込み部であり、第３領域１０Ｚは消去部である。
第１領域１０Ｘ〜第３領域１０Ｚの半導体層１０の上には、絶縁層１２４が設けられている。絶縁層１２４の上には、第１〜第３領域１０Ｘ〜Ｚにわたって設けられたフローティングゲート電極１２６が設けられている。
次に、各領域の断面構造について説明する。図４（Ａ）に示すように、第１領域１０Ｘでは、ウエル１４の上に設けられた絶縁層１２４と、絶縁層１２４の上に設けられたフローティングゲート電極１２６と、フローティングゲート電極１２６下の半導体１０に設けられたＮ型の不純物領域１３４と、不純物領域１３４に隣接して設けられたＮ型の不純物領域１２８と、を有する。Ｎ型の不純物領域１３４は、コントロールゲートの役割を果たし、不純物領域１２８は、コントロールゲート線と電気的に接続され、コントロールゲートに電圧を印加するためのコンタクト部となる。
図４（Ｂ）に示すように、第２領域１０Ｙには、メモリセル１２０に書き込みを行うためにＮチャネル型ＭＯＳトランジスタ１００Ｂが設けられている。Ｎチャネル型トランジスタ１００Ｂは、ウエル１４の上に設けられた絶縁層１２４と、絶縁層１２４の上に設けられたフローティングゲート電極１２６と、半導体層１０に設けられた不純物領域１３０と、を有する。不純物領域１３０は、ソース領域またはドレイン領域となる。
図４（Ｃ）に示すように、第３領域１０Ｚには、Ｐチャネル型トランジスタ１００Ｃが設けられている。Ｐチャネル型トランジスタ１００Ｃは、Ｎ型のウエル１６の上に設けられた絶縁層１２４と、絶縁層１２４の上に設けられたフローティングゲート電極１２６と、Ｎ型のウエル１６に設けられた不純物領域１３２とを有する。不純物領域１３２は、ソース領域またはドレイン領域となる。
ついで、図５を参照しつつ、本実施の形態の半導体装置について説明する。なお、図５では、素子形成領域１０Ａにおいて、メモリセル１２０の構成要素のうち、フローティングゲート電極１２６の形状のみを示すものとする。図５に示すように、素子形成領域１０Ａ内には、２つのメモリセル１２０が設けられている。この素子形成領域１０Ａを囲むように、遮光壁５０が設けられている。遮光壁５０は、素子形成領域１０Ａの周囲をすべて囲んでいるのではなく、第１の実施の形態と同様に開孔５２を有する。この開孔５２から、メモリセル１２０の信号線２６、２７が素子形成領域１０Ａの外側に引き出されている。信号線２６は、第３領域１０Ｚに設けられているＰチャネル型トランジスタ１００Ｃと電気的に接続されている。また信号線２７は、第１領域１０Ｘの不純物領域１２８と電気的に接続されている。図５に示す半導体装置では、信号線２６、２７が同一の方向でかつ一の開孔５２から引き出されている場合を示す。
信号線２６は、開孔５２の位置に設けられている第１部分２６Ａと、開孔５２の内側に位置し、第１部分２６Ａと比して幅が大きい第２部分２６Ｂとを含むパターンを有している。同様に、信号線２７も、第１部分２７Ａと、開孔５２の外側に位置し、第１部分２７Ａと比して幅が大きい第２部分２７Ｂとを含むパターンを有している。そして、第２部分２６Ｂおよび第２部分２７Ｂの全体の幅Ｙが、開孔５２の幅と重複するように信号線２６、２７がパターニングされている。本実施の形態では、開孔５２の外側のうち、素子形成領域１０Ａ側に第２部分２６Ｂ、２７Ｂが設けられている場合を示す。信号線２６、２７は、第１の実施の形態と同様に、分岐部２８、２９を設けることで、信号線２６、２７の幅が局所的に大きくなるパターンを有している。このように、分岐部２８、２９が設けられたことにより、第２部分２６Ｂと第２部分２７Ｂとを併合した幅Ｙを、開孔５２の幅Ｘと比して大きくすることができるのである。
次に、第２の実施の形態の半導体装置にかかる断面形状について、図６（Ａ）および図６（Ｂ）を参照しつつ説明する。
図６に示すように、半導体装置２００では、素子形成領域１０Ａの半導体層の上に、メモリセル１２０が設けられている。メモリセル１２０の具体的な構造については、上述の説明を参照されたい。
図６（Ａ）および図６（Ｂ）に示すように、メモリセル１２０を覆うように半導体層１０の上に第１層間絶縁層２０および第２層間絶縁層３０が順次設けられている。図６（Ａ）に示すように、遮光壁５０（図５参照）が設けられない領域、すなわち、開孔５２となる領域では、第１層間絶縁層２０の上に信号線２６が設けられている。信号線２６は、メモリセル１２０の第３領域１０ＺのＰチャネル型トランジスタ１００Ｃと電気的に接続されている。
また、図６（Ｂ）に示すように、遮光壁５０となる領域では、第１層間絶縁層２０の上には第１金属層２４が、第２層間絶縁層３０の上には第２金属層３４が設けられている。半導体層１０と第１金属層２４との間には、コンタクト層２２が、第１金属層２４と第２金属層３４との間にはビア層３２が設けられている。コンタクト層２２およびビア層３２は、第１層間絶縁層２０および第２層間絶縁層３０に開口２２ａ、３２ａを設け、この開口２２ａ、３２ａに導電層を埋め込んで形成された層である。開口２２ａ、３２ａは、素子形成領域１０Ａを囲むように形成された溝状の開口である。そのため、コンタクト層２２とビア層３２の全体が壁状になし、素子形成領域１０Ａを囲むことになる。
第２の実施の形態の半導体装置によれば、メモリセル１２０の周囲には、遮光壁５０が設けられているために、横方向または斜め上方向からの光の進入を低減することができる。さらに、メモリセル１２０と接続された信号線２６、２７を遮光壁５０の開孔５２から引き出す際には、第２部分２６Ｂ、２７Ｂを設けるなど信号線２６、２７の幅を局所的に大きくすることで、開孔５２からの光の進入を低減することができる。その結果、電荷保持特性を挙げることができ、信頼性の向上した半導体装置を提供することができる。
（変形例）
次に、第２の実施の形態の変形例にかかる半導体装置を、図７を参照しつつ説明する。図７は、変形例にかかる半導体装置を示す平面図であり、図５に対応する平面を示す。
変形例にかかる半導体装置は、図７に示すように、信号線２６と信号線２７との引き出す方向が異なる。つまり、遮光壁５０が設けられていない箇所、すなわち開孔５２、５４が、それぞれ素子形成領域１０Ａの異なる辺に設けられている。開孔５２からは信号線２６が、開孔５４からは信号線２７がそれぞれ引き出されている。信号線２６、２７は、それぞれ、開孔５２、５４の幅以上の幅を有する第２部分２６Ｂ、２７Ｂを含むパターンを有している。そのため、横方向および斜め方向からの光の侵入を低減することができ、その結果、電荷保持特性が向上した半導体装置を提供することができる。
３．第３の実施の形態
次に、第３の実施の形態にかかる半導体装置について、図８、９を参照しつつ説明する。図８は、第３の実施の形態にかかる半導体装置を模式的に示す平面図であり、図５に対応した平面を示す図である。図９は、図８のＡ部を拡大して示す平面図である。図８に示すように、第３の実施の形態にかかる半導体装置は、上述の実施の形態にかかる半導体装置と比して第２部分２６Ｂの形状が異なる例である。以下の説明では、上述の実施の形態と共通する構造については、詳細な説明は省略する。
図８に示すように、素子形成領域１０Ａにメモリセル１２０が設けられている。素子形成領域１０Ａは、その周囲が遮光壁５０によりに覆われている。メモリセル１２０に電気的に接続されている信号線２６、２７は、遮光壁５０が設けられていない開孔５２から、遮光壁５０の外側に引き出されている。信号線２６、２７は、開孔５２の外側に、分岐部２８、２９を有している。図９に示すように、第３の実施の形態にかかる半導体装置では、この分岐部２８、２９の側面のうち光が進入してくる方向を向いた面は、その表面に凸部２８ａ、２９ａを有している。凸部２８ａ、２９ａとして、分岐部２８、２９の側面において、面の高さを不均一にできる形状であれば特に制限はなく、たとえば、凸部の先端が曲面を有していてもよい。好ましい凸部２８ａ、２９ａの形状としては、複数の斜面からなる尖鋭形状を挙げることができる。図８、９には、２つの斜面からなる尖鋭形状の凸部２８ａ、２９aがライン状に設けられている場合を示す。
第３の実施の形態の半導体装置によれば、開孔５２の外側に位置している第２部分２６Ｂ、２７Ｂにおいて、光の進入方向と対向する側面（つまり分岐部２８、２９の側面）は、その表面に凸部２８ａ、２９ａを有している。そのため、開孔５２に進入してくる光の入射角の大小にかかわらず、その光を反射させることができ、光の進入のさらなる低減を図ることができる。その結果、特性の変動が抑制され、信頼性の向上した半導体装置を提供することができる。また、凸部２８ａ、２９ａが尖鋭形状からなる場合には、開孔５２に向って斜め方向から進入してくる光を容易に反射させることができる。
４．第４の実施の形態
図１０は、第４の実施の形態にかかる半導体装置を模式的に示す平面図であり、図９に対応した平面を示す図である。図１０に示すように、第４の実施の形態にかかる半導体装置は、上述の実施の形態にかかる半導体装置と比して第２部分の形状が異なる例である。以下の説明では、上述の実施の形態と共通する構造については、詳細な説明は省略する。
図１０に示すように、第４の実施の形態にかかる半導体装置では、第２部分２６Ｂは、光の進入方向に向かって凹形状を有している。具体的には、第２部分２６Ｂは、分岐部２８を含んで構成されるが、この分岐部２９は、軸である信号線２６からの距離が大きくなるにつれて、つまり分岐部２８の先端方向に向かって、その長さＺが大きくなるような形状を有している。そのため、第２部分２６Ｂの全体的な形状は、光の進入方向に向かって凹形状の曲面を有することになるのである。
第４の実施の形態の半導体装置によれば、上述の他の実施の形態と同様の利点を有し、横方向または斜め上方向からの光の進入を低減することができる。さらに、第２部分２６Ｂは、光の進入方向対して凹状の曲面を有している。そのため、開孔５２に向かって斜め上方向から進入する光であっても反射させることができ、光の進入のさらなる低減を図ることができる。その結果、特性の変動が抑制され、信頼性の向上した半導体装置を提供することができる。
５．第５の実施の形態
図１１は、第５の実施の形態にかかる半導体装置を模式的に示す平面図であり、図９に対応した平面を示す図である。図１１に示すように、第５の実施の形態にかかる半導体装置は、上述の実施の形態にかかる半導体装置と比して第２部分の形状が異なる例である。以下の説明では、上述の実施の形態と共通する構造については、詳細な説明は省略する。
図１１に示すように、第５の実施の形態にかかる半導体装置では、第２部分２６Ｂは、光が進入してくる方向に向かって凹形状を有している。たとえば、図１１に示すように、分岐部２８、２９の形状をＬ字形状にすることで、第２部分２６Ｂの全体形状を、凹状にすることができる。
第５の実施の形態の半導体装置によれば、上述の他の実施の形態と同様の利点を有し、横方向または斜め上方向からの光の進入を低減することができる。
なお、本発明は、上述の実施の形態に限定されることなく、本発明の要旨の範囲内で変形が可能である。たとえば、本実施の形態では、半導体素子の上方に第１層間絶縁層２０および第２層間絶縁層３０の２層が設けられている場合を図示したが、これに限定されず、３層以上の複数の層間絶縁層が設けられていてもよい。この場合は、各層間絶縁層において、素子形成領域を囲む位置に設けられるコンタクト層が遮光壁を構成することになる。
また、本実施の形態では、遮光壁５０を構成するビア層３２やコンタクト層２２の位置が重ならないように設けた場合を図示したが、これに限定されず、重なっていてもよい。また、コンタクト層２２およびビア層３２に代わり、第１層間絶縁層２０および第２層間絶縁層３０を貫通する開口を設け、この開口に導電材料を埋め込んで遮光壁５０とすることもできる。
また、図５には、信号線２６と信号線２７とが、１つの開孔５２から引き出されている場合を図示したが、これに限定されず、それぞれの信号線２６、２７のために開孔を設ける態様をとることもできる。
また、上述の実施の形態の半導体装置では、特に素子形成領域１０Ａの上方を覆う遮光膜を設ける場合を図示しなかったが、素子形成領域１０Ａの上方に遮光膜を設けることが好ましいのはいうまでもない。この態様では、上方向および横方向からの光の進入を低減でき、さらに、信頼性の向上した半導体装置を提供することができる。
（Ａ）は、第１の実施の形態にかかる半導体装置を模式的に示す平面図であり、（Ｂ）は、（Ａ）のＡ部を拡大して示す平面図。 （Ａ）は、図１（Ｂ）のＩ−Ｉ線に沿った断面図であり、（Ｂ）は、ＩＩ−ＩＩ線に沿った断面図であり、（Ｃ）は、ＩＩＩ−ＩＩＩ線に沿った断面図。 第２の実施の形態にかかる半導体装置に設けられるメモリセルを示す斜視図。 （Ａ）は、図３のＩ−Ｉ線に沿った断面図であり、（Ｂ）は、図３のＩＩ−ＩＩ線に沿った断面図であり、（Ｃ）は、図３のＩＩＩ−ＩＩＩ線に沿った断面図である 第２の実施の形態にかかる半導体装置を模式的に示す平面図。 （Ａ）は、図５のＩ−Ｉ線に沿った断面図であり、（Ｂ）は、ＩＩ−ＩＩ線に沿った断面図。 第２の実施の形態の変形例にかかる半導体装置を示す平面図。 第３の実施の形態にかかる半導体装置を示す平面図。 図８の（Ａ）部を拡大して示す平面図。 第４の実施の形態にかかる半導体装置を示す平面図。 第５の実施の形態にかかる半導体装置を示す平面図。
符号の説明
１０…半導体層、 １０Ａ…素子形成領域、 １０Ｘ…第１領域、 １０Ｙ…第２領域、 １０Ｚ…第３領域、 １２…素子分離絶縁層、 １６…ウエル、 ２０…第１層間絶縁層、 ２２…コンタクト層、 ２４…第１金属層、 ２６、２７…配線層（信号線）、 ２６Ａ…第１部分、 ２６Ｂ…第２部分、 ２７…信号線、 ２８、２９…分岐部、 ２８ａ、２９ａ…凸部、 ３０…第２層間絶縁層、 ３２…ビア層、 ２２ａ、３２a…開口部、 ３４…第２金属層、 ５０…遮光壁、 ５２、５４…開孔、 １２０…メモリセル

Claims (6)

  1. 半導体層に設けられた半導体素子と、
    前記半導体素子の周囲に設けられた遮光壁と、
    前記半導体素子に電気的に接続された配線層であって、前記遮光壁の設けられていない開孔から該遮光壁の外側に延伸された配線層と、を含み、
    前記配線層は、前記開孔に位置している第１部分と、該開孔を除く位置に形成され、該配線層の延伸方向と交差する分岐部を有することで該開孔の幅と同一以上の幅を有する第２部分と、を含むパターンを有し、
    前記分岐部の側面のうち光が進入してくる方向を向いた面は、その表面に凸部を有する、半導体装置。
  2. 請求項１において、
    前記凸部は、２つの斜面からなる尖鋭形状を有する、半導体装置。
  3. 請求項１または２において、
    前記凸部は、複数設けられており、
    複数の前記凸部は、ライン状に設けられている、半導体装置。
  4. 請求項１ないし３のいずれかにおいて、
    前記半導体素子は、
    フローティングゲート電極を有する不揮発性メモリである、半導体装置。
  5. 請求項４において、
    前記不揮発性メモリは、単層ゲート型の不揮発性メモリである、半導体装置。
  6. 請求項４または５において、
    前記配線層は、信号線である、半導体装置。
JP2004369588A 2004-12-21 2004-12-21 半導体装置 Expired - Fee Related JP4099673B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004369588A JP4099673B2 (ja) 2004-12-21 2004-12-21 半導体装置
US11/287,710 US7304337B2 (en) 2004-12-21 2005-11-28 Semiconductor device
US11/977,333 US7667249B2 (en) 2004-12-21 2007-10-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004369588A JP4099673B2 (ja) 2004-12-21 2004-12-21 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008014557A Division JP4735862B2 (ja) 2008-01-25 2008-01-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2006179591A JP2006179591A (ja) 2006-07-06
JP4099673B2 true JP4099673B2 (ja) 2008-06-11

Family

ID=36594571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004369588A Expired - Fee Related JP4099673B2 (ja) 2004-12-21 2004-12-21 半導体装置

Country Status (2)

Country Link
US (2) US7304337B2 (ja)
JP (1) JP4099673B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8351107B2 (en) * 2003-11-01 2013-01-08 Olympus Corporation Spatial light modulator having capacitor
US8228594B2 (en) * 2003-11-01 2012-07-24 Silicon Quest Kabushiki-Kaisha Spatial light modulator with metal layers
JP2006295046A (ja) * 2005-04-14 2006-10-26 Seiko Epson Corp 半導体装置
JP4626373B2 (ja) * 2005-04-14 2011-02-09 セイコーエプソン株式会社 半導体装置
JP5291972B2 (ja) * 2008-04-09 2013-09-18 シャープ株式会社 半導体記憶装置、表示装置及び機器
JP5385564B2 (ja) * 2008-08-18 2014-01-08 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
WO2020239538A1 (en) * 2019-05-29 2020-12-03 Ams International Ag Reducing optical cross-talk in optical sensor modules

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308388A (ja) 1987-06-10 1988-12-15 Mitsubishi Electric Corp 半導体記憶装置
JPS63310180A (ja) 1987-06-11 1988-12-19 Mitsubishi Electric Corp 半導体メモリ装置
JP2772020B2 (ja) * 1989-02-22 1998-07-02 株式会社東芝 Ｍｏｓ型半導体装置
JP2508288B2 (ja) * 1989-08-30 1996-06-19 三菱電機株式会社 半導体記憶装置
JP3269171B2 (ja) * 1993-04-08 2002-03-25 セイコーエプソン株式会社 半導体装置およびそれを有した時計
US6011271A (en) * 1994-04-28 2000-01-04 Fujitsu Limited Semiconductor device and method of fabricating the same
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
US5811322A (en) * 1996-07-15 1998-09-22 W. L. Gore & Associates, Inc. Method of making a broadband backside illuminated MESFET with collecting microlens
JP4066127B2 (ja) * 1999-03-25 2008-03-26 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器。
JP2003124363A (ja) 2001-10-19 2003-04-25 Toshiba Corp 半導体記憶装置
ATE445233T1 (de) * 2002-01-28 2009-10-15 Nichia Corp Nitrid-halbleiterbauelement mit einem trägersubstrat und verfahren zu seiner herstellung
US7280278B2 (en) * 2004-06-02 2007-10-09 Micron Technology, Inc. Apparatus and method for manufacturing positive or negative microlenses

Also Published As

Publication number Publication date
US7667249B2 (en) 2010-02-23
US20060131623A1 (en) 2006-06-22
US7304337B2 (en) 2007-12-04
JP2006179591A (ja) 2006-07-06
US20080067564A1 (en) 2008-03-20

Similar Documents

Publication Publication Date Title
US7612396B2 (en) Semiconductor device
US7667249B2 (en) Semiconductor device
KR100718622B1 (ko) 반도체 장치
US5107313A (en) Floating gate type semiconductor memory device
JP4274118B2 (ja) 半導体装置
JP4735862B2 (ja) 半導体装置
JP4735864B2 (ja) 半導体装置
JP4735863B2 (ja) 半導体装置
JP4766277B2 (ja) 半導体装置
JP5029844B2 (ja) 半導体装置
JP4858671B2 (ja) 半導体装置
JP4591691B2 (ja) 半導体装置
JP4952954B2 (ja) 半導体装置
US6818942B2 (en) Non-volatile semiconductor storage device having conductive layer surrounding floating gate
JP5467761B2 (ja) Ｅｅｐｒｏｍ
JP2006216683A (ja) 半導体装置
KR100486238B1 (ko) 노어형 플래쉬 메모리소자의 셀 어레이부
JPH0316096A (ja) 不揮発性半導体記憶装置
JPH01293670A (ja) 半導体記憶装置
KR20080092731A (ko) 비휘발성 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees