JP4626373B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4626373B2 JP4626373B2 JP2005117001A JP2005117001A JP4626373B2 JP 4626373 B2 JP4626373 B2 JP 4626373B2 JP 2005117001 A JP2005117001 A JP 2005117001A JP 2005117001 A JP2005117001 A JP 2005117001A JP 4626373 B2 JP4626373 B2 JP 4626373B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- metal wiring
- signal line
- light shielding
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
図1は本実施形態に係る半導体装置100の構成例を示す図である。半導体装置100は、半導体素子120と、半導体素子120を囲む遮光領域110を含む。半導体素子120には第1の信号線SL1及び第2の信号線SL2が接続されている。遮光領域110は、第1の領域AR1、第2の領域AR2、第1の信号線引き出し領域AR_SL1及び第2の信号線引き出し領域AR_SL2を含む。第1の領域AR1には複数のコンタクトCNT(図2参照)が千鳥状に配置されている。また、第2の領域AR2には溝状コンタクトDCNT(図2参照)が形成されている。また、第1の信号線引き出し領域AR_SL1は例えば半導体素子120に接続される第1の信号SL1を引き出すための領域である。同様に第2の信号線引き出し領域AR_SL2は例えば半導体素子120に接続される第2の信号線SL2を引き出すための領域である。
図6は、本実施形態の半導体装置100のレイアウトを示す図である。なお、半導体素子120は、被遮光領域121に形成されるが、説明の簡略化のため、図6では被遮光領域121内のレイアウトが省略されている。例えば半導体素子120としては、フローティングゲートを有する不揮発性メモリが形成されても良い。図6は、半導体装置100のうち、コンタクトCNTが形成される層、第1の金属配線層ALA、ビアコンタクトVIAが形成される層及び第2の金属配線層ALBのそれぞれの層のレイアウトを示す。
3.1.デザインルール
図15は、コンタクトCNTと第1の金属配線層ALAに形成される金属配線との最小エンクローズ長を示す図ある。スペースSPCはコンタクトCNTとコンタクトCNTの最小スペース長を示し、例えば0.5μmに設定されている。エンクローズENCはコンタクトCNTと金属配線層ALAの金属配線との最小エンクローズ長を示し、例えば0.125μmに設定されている。なお、コンタクトCNTの例えば方向DR1での幅CNTWは例えば0.35μmに設定されている。
図17は、本実施形態に係る比較例を示す図である。比較例では、第1の領域AR1に溝状コンタクトDCNT10が形成されている。
ALA 第1の金属配線層、ALB 第2の金属配線層、AR1 第1の領域、
AR2 第2の領域、AR3 第3の領域、AR_CNT 千鳥コンタクト形成領域、
AR_SL1 第1の信号線引き出し領域、AR_SL2 第2の信号線引き出し領域、AR_SL3 第3の信号線引き出し領域、AR_SL4 第4の信号線引き出し領域、
CNT、CNT1、CNT2、CNT3 コンタクト、DCNT 溝状コンタクト、
DR1 第1の方向、DR2 第2の方向、DVIA、DVIA_AB、
DVIA_BC 溝状ビアコンタクト、
RLM1−1、RLM1−2、RLM1−3 第1の遮光用金属配線、
RLM2−1、RLM2−2 第2の遮光用金属配線、SL1 第1の信号線、
SL2 第2の信号線、SL3 第3の信号線、SL4 第4の信号線、
VIA、VIA1、VIA_AB、VIA_BC ビアコンタクト
Claims (13)
- 半導体素子と、
前記半導体素子を囲む遮光領域と、
前記遮光領域の第1の領域に千鳥状に配置され、上層の第1の金属配線層に形成される第1の遮光用金属配線と下層の基板とを接続し、前記半導体素子の遮光を行う複数のコンタクトと、
前記遮光領域の前記第1の領域とは異なる第2の領域に少なくとも第1の方向に沿って延在形成され、上層の前記第1の遮光用金属配線と下層の前記基板とを接続し、前記半導体素子の遮光を行う溝状コンタクトとを含み、
前記遮光領域には、
前記第1の方向に沿って配線され前記半導体素子に接続される第1の信号線を形成するための第1の信号線引き出し領域と、
前記第1の方向に沿って配線され前記半導体素子に接続される第2の信号線を形成するための第2の信号線引き出し領域とが設けられ、
前記第1の信号線引き出し領域と前記第2の信号線引き出し領域との間に、前記複数のコンタクトが千鳥状に配置された前記第1の領域が設けられ、
前記第1の信号線引き出し領域又は、前記第2の信号線引き出し領域は、前記第1の領域と前記第2の領域の間の領域に設けられており、
前記第1の信号線及び前記第2の信号線は前記第1の金属配線層に形成されることを特徴とする半導体装置。 - 請求項1において、
前記第2の領域の前記第1の方向の幅は、前記第1の領域の前記第1の方向の幅よりも広いことを特徴とする半導体装置。 - 請求項1又は2において、
前記第2の領域は、複数のコンタクトが千鳥状に配置された千鳥コンタクト形成領域が、その端部に設けられていることを特徴とする半導体装置。 - 請求項1乃至3のいずれかにおいて、
前記第1の領域の前記複数のコンタクトの上層に形成された複数のビアコンタクトと、前記第2の領域の前記溝状コンタクトの上層に前記第1の方向に沿って延在形成された溝
状ビアコンタクトと、を含み、
前記複数のビアコンタクトは前記第1の領域に千鳥状に配置されていることを特徴とする半導体装置。 - 請求項4において、
前記第1及び第2の領域において、
前記複数のコンタクト及び前記溝状コンタクトの上層であって、且つ、前記複数のビアコンタクト及び前記溝状ビアコンタクトの下層の前記第1の金属配線層に前記第1の遮光用金属配線が形成されていることを特徴とする半導体装置。 - 請求項5において、
前記第1の領域において、前記複数のビアコンタクトの上層の第2の金属配線層に第2の遮光用金属配線が形成され、
前記第1の領域の前記第2の遮光用金属配線の上層に前記溝状ビアコンタクトとは別の溝状ビアコンタクトが形成されていることを特徴とする半導体装置。 - 請求項5又は6において、
前記第2の領域において、前記溝状ビアコンタクトの上層の第2の金属配線層に第2の遮光用金属配線が形成され、
前記第2の遮光用金属配線の上層に前記溝状ビアコンタクトとは別の溝状ビアコンタクトが形成されていることを特徴とする半導体装置。 - 請求項5乃至7のいずれかにおいて、
前記半導体素子に接続される第1及び第2の信号線は、前記第1の金属配線層に形成され、前記第1の遮光用金属配線とは電気的に非接続であることを特徴とする半導体装置。 - 請求項4乃至8のいずれかにおいて、
前記第2の領域は、前記複数のビアコンタクトが千鳥状に配置された千鳥ビアコンタクト形成領域が、その端部に設けられていることを特徴とする半導体装置。 - 請求項1乃至9のいずれかにおいて、
前記遮光領域には、前記半導体素子に接続される第3の信号線を形成するための第3の信号線引き出し領域と、前記半導体素子に接続される第4の信号線を形成するための第4の信号線引き出し領域が設けられ、
前記第3の信号線引き出し領域と前記第4の信号線引き出し領域との間に、前記溝状コンタクトが形成されている第3の領域が設けられており、
前記第3の信号線及び前記第4の信号線は、前記第1の金属配線層の上層の第2の金属配線層に形成されることを特徴とする半導体装置。 - 請求項10において、
前記第3の領域の前記溝状コンタクトの上層の前記第1の金属配線層に前記第1の遮光用金属配線が形成され、
前記第3の領域の前記第1の遮光用金属配線の上層に前記複数のビアコンタクトが千鳥状に配置されていることを特徴とする半導体装置。 - 請求項11において、
前記第3の領域の前記複数のビアコンタクトの上層の前記第2の金属配線層に第2の遮光用金属配線が形成され、
前記第3の領域の前記第2の遮光用金属配線の上層に前記複数のビアコンタクトとは別の複数のビアコンタクトが千鳥状に配置されていることを特徴とする半導体装置。 - 請求項12において、
前記第3の信号線及び前記第4の信号線は、前記第2の金属配線層に形成され、前記第2の遮光用金属配線とは電気的に非接続であることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005117001A JP4626373B2 (ja) | 2005-04-14 | 2005-04-14 | 半導体装置 |
US11/399,490 US7728410B2 (en) | 2005-04-14 | 2006-04-07 | Semiconductor device comprising light-blocking region enclosing semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005117001A JP4626373B2 (ja) | 2005-04-14 | 2005-04-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006295045A JP2006295045A (ja) | 2006-10-26 |
JP4626373B2 true JP4626373B2 (ja) | 2011-02-09 |
Family
ID=37107667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005117001A Expired - Fee Related JP4626373B2 (ja) | 2005-04-14 | 2005-04-14 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7728410B2 (ja) |
JP (1) | JP4626373B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295046A (ja) * | 2005-04-14 | 2006-10-26 | Seiko Epson Corp | 半導体装置 |
US8999764B2 (en) | 2007-08-10 | 2015-04-07 | International Business Machines Corporation | Ionizing radiation blocking in IC chip to reduce soft errors |
US9287219B2 (en) | 2012-07-25 | 2016-03-15 | Silicon Laboratories Inc. | Radiation-blocking structures |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11288934A (ja) * | 1998-04-02 | 1999-10-19 | Seiko Instruments Inc | 半導体集積回路 |
JP2001100246A (ja) * | 1999-09-27 | 2001-04-13 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法及び電子機器 |
JP2002009074A (ja) * | 2000-06-19 | 2002-01-11 | Hitachi Ltd | 半導体装置の製造方法 |
JP2003124363A (ja) * | 2001-10-19 | 2003-04-25 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000286383A (ja) * | 1999-01-27 | 2000-10-13 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP4390355B2 (ja) * | 2000-04-19 | 2009-12-24 | Necエレクトロニクス株式会社 | 半導体集積回路用レチクル |
JP4099672B2 (ja) * | 2004-12-21 | 2008-06-11 | セイコーエプソン株式会社 | 半導体装置 |
JP4099673B2 (ja) * | 2004-12-21 | 2008-06-11 | セイコーエプソン株式会社 | 半導体装置 |
JP4274118B2 (ja) * | 2004-12-27 | 2009-06-03 | セイコーエプソン株式会社 | 半導体装置 |
-
2005
- 2005-04-14 JP JP2005117001A patent/JP4626373B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-07 US US11/399,490 patent/US7728410B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11288934A (ja) * | 1998-04-02 | 1999-10-19 | Seiko Instruments Inc | 半導体集積回路 |
JP2001100246A (ja) * | 1999-09-27 | 2001-04-13 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法及び電子機器 |
JP2002009074A (ja) * | 2000-06-19 | 2002-01-11 | Hitachi Ltd | 半導体装置の製造方法 |
JP2003124363A (ja) * | 2001-10-19 | 2003-04-25 | Toshiba Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006295045A (ja) | 2006-10-26 |
US7728410B2 (en) | 2010-06-01 |
US20060231855A1 (en) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5147234B2 (ja) | 半導体集積回路装置 | |
JP5097096B2 (ja) | 半導体集積回路 | |
TWI570883B (zh) | 半導體裝置 | |
US20160079276A1 (en) | Semiconductor Chip Including Integrated Circuit Having Cross-Coupled Transistor Configuration and Method for Manufacturing the Same | |
US20140091478A1 (en) | Semiconductor device | |
US8026537B2 (en) | Semiconductor integrated circuit having an oblique global signal wiring and semiconductor integrated circuit wiring method | |
US20230268336A1 (en) | Semiconductor device | |
JP4626373B2 (ja) | 半導体装置 | |
JP7421113B2 (ja) | 半導体集積回路装置 | |
JP2006295046A (ja) | 半導体装置 | |
JP4099672B2 (ja) | 半導体装置 | |
JP5655086B2 (ja) | 半導体装置 | |
US9947575B2 (en) | Semiconductor device and semiconductor device fabrication method | |
JP2006339252A (ja) | 半導体装置及びその製造方法 | |
JP2014112745A (ja) | 半導体装置 | |
JP2006186042A (ja) | 半導体装置 | |
JP2010165756A (ja) | 半導体装置 | |
JP2009260147A (ja) | 半導体集積回路装置 | |
CN109473419B (zh) | 一种走线结构和具有走线结构的芯片 | |
JP2008078342A (ja) | 半導体集積回路装置 | |
KR20090088262A (ko) | 반도체 메모리 장치의 배선 배치 방법 | |
KR102293030B1 (ko) | 반도체 장치 | |
JP2008218751A (ja) | 半導体装置及びi/oセル | |
JP5956964B2 (ja) | 半導体装置 | |
JP4735864B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |