JP5385564B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、例えば、多層配線構造の大規模集積回路（以下「ＬＳＩ」という。）等を遮光膜で遮光した半導体装置及びその製造方法、特にその遮光レイアウト技術に関するものである。

近年、健康志向やアンチエイジング志向の高まりとともに、日々の紫外線（以下「ＵＶ」という。）受光量に基づき、スキンケアを行うという需要が増大している。ＵＶの受光量を知るため、外出先でも手軽に測ることのできる小型で携帯可能なＵＶモニタ機器が実用化されている。ＵＶモニタ機器の部品として、相補型金属酸化膜半導体（以下「ＣＭＯＳ」という。）技術により、ＵＶセンサと周辺回路をワンチップ化したＵＶセンサＬＳＩ（以下「ＵＶセンサチップ」という。）が開発されている。このような光の影響を受ける基板内に実装されるＬＳＩは、その光の影響でトランジスタの特性が変化することを防ぐために遮光が必要となる。

図６（ａ）（ｂ）は、従来のＵＶセンサチップを示す模式的な構成図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）中のＡ１−Ａ２線断面拡大図である。

図６（ａ）に示すように、ＵＶセンサチップ１は、光Ｐ中からＵＶを受光するＵＶセンサ２とこの近傍に設けられ、ＵＶセンサ２に対して電気的に接続された内部回路３とから構成されている。ＵＶセンサ２は、光Ｐ中のＵＶを受光してこれを電気信号に変換し、内部回路３に出力する素子である。内部回路３は、例えば、増幅器等の出力回路で構成され、ＵＶセンサ２から出力される電気信号を増幅して外部に出力する回路である。

図６（ｂ）に示すように、ＵＶセンサチップ１は、多層配線構造（例えば、４層構造）をなし、基板１０を有している。基板１０上には、図示しないＵＶセンサ２と内部回路３とが形成されている。内部回路３は、回路部２０と、この回路部２０を遮光する遮光膜３０とから構成されている。

回路部２０の第１層は、層間絶縁膜１１−１に被覆されたトランジスタ、抵抗、コンデンサ等の回路素子２１−１を有し、この回路素子２１−１が、メタル配線層２２−１により接続されている。第２層は、メタル配線層２２−１上に積層された層間絶縁膜１１−２と、その上部に形成されたメタル配線層２２−２とを有している。第３層は、層間絶縁膜１１−３に被覆された回路素子２１−２を有し、この回路素子２１−２が、メタル配線層２２−３により接続されている。第４層には、層間絶縁膜１１−４が積層されている。

遮光膜部３０は、最上層部の第４層メタル３３及び回路部２０の各層に対応した３層の遮光用メタル３１−１〜３１−３を有し、各遮光メタル３１−１〜３１−３が、回路部２０の各メタル配線層２２−１〜２２−３をそれぞれ環状に包囲している。すなわち、遮光膜部３０の第１層は、層間絶縁膜１１−１と、その上に形成された遮光用メタル３１−１とを有し、この遮光用メタル３１−１が、メタル配線層２２−１を環状に包囲している。第２層は、層間絶縁膜１１−２と、その上に形成された遮光用メタル３１−２とを有し、この遮光用メタル３１−２が、メタル配線層２２−２を環状に包囲している。第３層は、層間絶縁膜１１−３と、その上に形成された遮光用メタル３１−３とを有し、この遮光用メタル３１−３が、メタル配線層２２−３を環状に包囲している。

第４層は、層間絶縁膜１１−４と、その上に形成された第４メタル層３３とを有し、第４メタル層３３は、全面メタル層で形成され、回路部２０及び遮光膜部３０を覆っている。更に、第４層メタル３３及び遮光用メタル３１−１〜３１−３は、縦方向に貫通しているヴィアプラグ３２により電気的に接続されている。第４層メタル層３３の表面には、外部環境からの湿気等の影響による劣化を防ぎ、ＵＶセンサチップ１の表面を安定化させるためのパッシベーション層１３が形成されている。

図７は、図６（ｂ）中の回路部２０及び遮光部３０を示す概略の斜視図である。 メタル配線層２２−１〜２２−３の形状は、方形の薄膜で、その大きさは同一であり、それらを遮光用メタル３１−１〜３１−３が環状に包囲している。各層の遮光用メタルの幅は、１０μm程度である。

このような構成のＵＶセンサチップ１では、ＵＶセンサ２において、光Ｐ中からＵＶを受光し、これを電気信号に変換して内部回路３に出力する。内部回路３では、その出力を増幅し、外部に出力する。

ＵＶセンサチップやＣＭＯＳイメージセンサ等の光センサの遮光レイアウトに関連する従来の技術文献としては、例えば、次のようなものがある。

特開２００６−２３７５７６

この特許文献１には、ＣＭＯＳイメージセンサの遮光レイアウトに関する技術が記載されている。ＣＭＯＳイメージセンサは、ＣＭＯＳイメージ画素の配列で構成され、各ＣＭＯＳイメージ画素は、トランジスタ、コンデンサ、感光素子（例えばフォト・ダイオード）を有している。絞りが感光素子の上を覆って形成され、受光素子以外の回路へ到来する光を遮光する一方で受光素子を露光する。このとき、絞りに対して傾斜した角度で入射した光によって、回路に不必要な電流を発生させるクロストークが起こり、ＣＭＯＳイメージセンサの性能が劣化することがある。これを解決するため、導電性材料による遮光帯が、１乃至複数の金属間誘電体層を貫通して壁状に形成されている。

しかしながら、従来の技術では、図６（ｂ）及び図７に示すように、回路部２０への不要な光Ｐの侵入を防ぐために遮光膜３０を設けているが、ＵＶセンサチップ１に対して斜め上方から光Ｐが入射した場合には、各遮光用メタル層１３−１〜１３−３間で光が反射し、回路部２０内に光が到達してしまい、その光の影響でトランジスタ等の特性が変化するという課題があった。

そこで、このような課題を解決するために、特許文献１に記載された壁状の遮光帯を利用することが考えられる。しかし、内部回路とセンサ部との電気的接続を取るための配線を引き出す部分では、壁状の遮光帯を設けることができないので、完全な遮光はできない。

本発明の半導体装置は、回路素子を有する複数の配線層が積層された回路部と、最上層の前記配線層を覆い前記回路部に対して照射される光を遮蔽する第１の遮光膜と、前記第１の遮光膜により覆われ、前記各配線層をそれぞれ環状に包囲するように形成された複数の第２の遮光膜と、前記第１の遮光膜から前記複数の第２の遮光膜における最下層の第２の遮光膜まで、該最下層の第２の遮光膜を除く前記複数の前記第２の遮光膜を貫通するヴィアプラグとを有し、前記複数の第２の遮光膜の外周は、上層から下層に向かって前記第２の遮光膜の内側になるように順に小さく形成されていることを特徴とする。

本発明の半導体装置の製造方法は、基板上に、第１の配線層を形成すると共に、前記第１の配線層を環状に包囲する第１の遮光膜を形成する第１の工程と、前記第１の配線層上に、絶縁膜を介して１層又は複数層の第２の配線層を積層すると共に、前記第２の配線層を環状に包囲し、且つ、外周が前記第１の遮光膜の外周よりも外側に位置するように１又は複数の第２の遮光膜を積層し、さらに最上層の前記第２の遮光膜から前記第１の遮光膜まで前記第２の遮光膜を貫通するヴィアプラグを形成する第２の工程と、最上層の前記第２の配線層及び前記最上層の第２の遮光膜上に、絶縁膜を介して、外周が前記最上層の第２の遮光膜の外周よりも外側に位置するように第３の遮光膜を形成する第３の工程と、を有することを特徴とする。

本発明によれば、次の（１）〜（２）のような効果がある。
（１） 各層の第２の遮光膜の外周が、上層から下層に向かって内側に順に小さく形成されているので、例えば、半導体装置の斜め上方から光が入射しても、各層の第２の遮光膜で反射されない。そのため、各第２の遮光膜の間で光が反射することにより光が回路部内に到達してしまうことを防止できる。

（２） 遮光のための新たな部材や装置等を必要としないので、半導体装置における形成面積の増加を抑制でき、小型化が可能になる。

本発明を実施するための最良の形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

（実施例１の構成）
図１（ａ）、（ｂ）は、本発明の実施例１における半導体装置（例えば、ＵＶセンサチップ）を示す模式的な構成図であり、同図（ａ）は全体の平面図、及び同図（ｂ）は同図（ａ）中のＡ１−Ａ２線断面拡大図である。

図１（ａ）に示すように、ＵＶセンサチップ４１は、光Ｐ中からＵＶを受光するセンサ部（例えば、ＵＶセンサ）４２と、その近傍に設けられ、ＵＶセンサ４２に対して電気的に接続された内部回路４３とから構成されている。

図１（ｂ）に示すように、ＵＶセンサチップ４１は、多層配線構造（例えば、４層構造）をなし、基板５０を有している。基板５０上には、図１（ａ）に示されたＵＶセンサ４２と、内部回路４３とが形成されている。内部回路４３は、回路部６０と、この回路部６０を遮光する遮光膜（例えば、遮光膜部）７０とから構成されている。

回路部６０は、第１層〜第４層により構成され、そのうち、第１層は、絶縁膜（例えば、層間絶縁膜）５１−１に被覆されたトランジスタ、抵抗、コンデンサ等の回路素子６１−１を有し、この回路素子６１−１が、配線層（例えば、メタル配線層）６２−１により接続されている。第２層は、メタル配線層６２−１上に積層された層間絶縁膜５１−２とその上部に形成されたメタル配線層６２−２を有している。第３層は、層間絶縁膜５１−３に被覆された回路素子６１−２を有し、回路素子６１−２が、メタル配線層６２−３により接続されている。第４層には、層間絶縁膜５１−４が積層されている。その上に、第４層メタル７３が全面メタル層で形成され、回路部６０及び遮光部７０等を覆っている。メタル配線層６２−１と６２−２は、ヴィアプラグ６３−１により、メタル配線層６２−２と６２−３は、ヴィアプラグ６３−２によりそれぞれ電気的に接続されている。

遮光膜部７０は、第４層メタル７３と、回路部６０の各層に対応した３層の遮光用メタル７１−１〜７１−３とを有し、遮光メタル７１−１〜７１−３が、回路部２０の各メタル配線層６２−１〜６２−３をそれぞれ環状に包囲している。すなわち、遮光膜部３０の第１層は、層間絶縁膜５１−１と、その上に形成された遮光用メタル７１−１を有し、この遮光用メタル７１−１が、メタル配線層６２−１を環状に包囲している。第２層は、層間絶縁膜５１−２と、その上に形成された遮光用メタル７１−２を有し、遮光用メタル７１−２が、メタル配線層６２−２を環状に包囲している。第３層は、層間絶縁膜５１−３と、その上に形成された遮光用メタル７１−３とを有し、この遮光用メタル７１−３が、メタル配線層６２−３を環状に包囲している。

第４層メタル７３及び遮光用メタル７１−１〜７１−３は、縦方向に貫通しているヴィアプラグ７２により電気的に接続されている。第４層メタル７３の表面には、外部環境からの湿気等の影響による劣化を防ぎ、半導体装置の表面を安定化させるためのパッシベーション層５３が形成されている。

図２は、図１（ｂ）中の回路部６０及び遮光部７０を示す概略の斜視図である。 メタル配線層６２−１〜６２−３の形状は、方形の薄膜であり、それらを遮光用メタル７１−１〜７１−３が環状に包囲している。各層の遮光用メタル７１−１〜７１−３の幅は、上層から下層に向かって狭くなっており、例えば、遮光用メタル７１−１が６μm、遮光用メタル７１−２が７μm、遮光用メタル７１−３が８μm程度である。

次に、実施例１におけるＵＶセンサチップ４１の動作について説明する。
ＵＶセンサチップ４１内のＵＶセンサ４２は、光Ｐ中からＵＶを受光して、これを電気信号に変換し内部回路４３に出力する。内部回路４３では、これを増幅器等で増幅し外部に出力する。このとき、ＵＶセンサチップ４１は、通常、屋外で使用されるため外光にさらされることになり、内部回路４３の側面にも外光の光Ｐが入射してくる。しかし、回路部６０の周囲は、遮光膜部７０で包囲されており、遮光用メタル７１−１〜７１−３の外周が、上層から下層に向かって内側に順に小さく形成されているので、例えば、ＵＶセンサチップ４１の斜め上方から光Ｐが入射しても、各遮光用メタル７１−１〜７１−３の各層で反射さることはない。そのため、光Ｐが回路部６０に到達することはない。内部回路４３の近傍には、ＵＶセンサ４２が配置されているため、内部回路４３の横方向からの光Ｐの入射量が少ないので、回路素子６１−１及び６１−２への影響はほとんどない。

（実施例１の製造方法）
図３（ａ）〜（ｅ）は、図１のＵＶセンサチップ４１の製造方法を示す製造工程図である。

本実施例１のＵＶセンサチップ４１は、例えば、以下の（１）〜（６）の工程により製造される。

（１） 図３（ａ）の第１層メタル形成工程
熱酸化法等により、シリコン基板等の基板５０を酸素又は水蒸気と反応させて表面を酸化し、絶縁膜を成長させる。更に、基板５０上に、シリコン酸化膜等の層間絶縁膜５１−１を介して、トランジスタ、抵抗、コンデンサ等の回路素子６１−１を形成し、化学的気相成長法（以下「ＣＶＤ法」という）等により、これらの回路素子６１−１を層間絶縁膜５１―１で覆い表面を平坦にする。リソグラフィ技術とエッチング技術により、接続すべき回路素子６１−１上の層間絶縁膜５１−１にコンタクトホールを開口する。次に、スパッタリング法により、層間絶縁膜５１−１上にアルミニューム等の金属膜を積層し全面メタル層８１を成膜する。

（２） 図３（ｂ）の第１層メタルエッチング工程
リソグラフィ技術とエッチング技術により、全面メタル層８１をエッチングし、メタル配線層６２−１及び遮光用メタル７１−１を形成する。

（３） 図３（ｃ）の第２層メタル形成工程
メタル配線層６２−１及び遮光用メタル７１−１上を層間絶縁膜５１−２で覆い表面を平坦にし、スパッタリング法等により、層間絶縁膜５１−２上に金属膜を積層し全面メタル層８２を成膜する。

（４） 図３（ｄ）の第２層メタルエッチング工程
リソグラフィ技術とエッチング技術により、全面メタル層８２をエッチングし、メタル配線層６２−２及び遮光用メタル７１−２を形成する。

（５） 図３（ｅ）第３層及び第４層メタル形成等の工程
メタル配線層６２−２及び遮光用メタル７１−２を層間絶縁膜５１―３で覆い表面を平坦にする。層間絶縁膜５１−３を介して、トランジスタ、抵抗、コンデンサ等の回路素子６１−２を形成し、これらの回路素子６１−２を層間絶縁膜５１―３で覆い表面を平坦にする。スパッタリング法により、層間絶縁膜５１−３上に金属膜を積層し全面メタル層８３を成膜する。

リソグラフィ技術とエッチング技術により、全面メタル層８３をエッチングし、メタル配線層６２−３及び遮光用メタル７１−３を形成し、同時に遮光用メタル７１−１〜７１−３にヴィアプラグ用の穴（ヴィアホ−ル）を開口する。めっき等により、ヴィアホールにメタルを充填してヴィアプラグ７２を遮光用メタル７１−１〜７１−３に形成する。

次に、メタル配線層６２−３及び遮光用メタル７１−３上を層間絶縁膜５１−４で覆い、表面を平坦にする。ヴィアプラグ７２を含めて、全面に最上層の第４層メタル７３を形成する。これにより、第４層メタル１４から遮光用メタル７１−１〜７１−３が電気的に接続される。最後に、第４層メタル７３上に酸化シリコン又はエンプラ（ポリイミド樹脂）等によるパッシベーション層５３等を形成すれば、図１のＵＶセンサチップ４１の製造が完了する。

（６）ＵＶセンサの製造工程
ＵＶセンサ４２は、前記の製造工程（１）〜（５）において、基板５０上に適宜形成すればよい。

（実施例１の効果）
本実施例によれば、次の（１）〜（２）のような効果がある。

（１） 遮光用メタル７１−１〜７１−３の外周が、上層から下層に向かって内側に順に小さく形成されているので、例えば、ＵＶセンサチップ４１の斜め上方から光が入射しても、その入射角が一定の値θ１を超えるまで、各層の遮光用メタル７１−１〜７１−３で反射されない。そのため、各層の遮光用メタル７１−１〜７１−３の間で光が反射することにより光が回路部６０内に到達してしまうことを防止できる。

（２） 遮光のための新たな部材や装置等を必要としないので、ＵＶセンサチップ４１における形成面積の増加を抑制でき、小型化が可能になる。

（３） 例えば、図２に示す第４層メタル７３の平面から見て、複数のヴィアプラグ７２を千鳥状に設けると、遮光部６０に対し横方向からの光Ｐをある程度遮光できるので、遮光膜部７０全体の遮光効果がより向上する。

図４（ａ）、（ｂ）は、本発明の実施例２におけるＵＶセンサチップを示す部分断面図である。

本実施例２のＵＶセンサチップ４１では、遮光用メタル７１−２〜７１−３及び第４層メタル７３の外縁部が下方に湾曲していることが特徴であり、その他の構成については、実施例１と同様である。

本実施例２におけるＵＶセンサチップ４１の製造方法は、実施例１の図３（ａ）〜（ｅ）とほぼ同様である。

但し、図３の（ｃ）の工程において、遮光用メタル７１−１及びメタル配線層６２−１上に層間絶縁膜５１−２を被覆し、層間絶縁膜５１−２の表面を平坦にするが、遮光用メタル７１−１及びメタル配線層６２−１の配線部分が盛り上がっているため、平坦化処理にも拘らず、段差が生じることになる。この状態で、スタッパリング法等で、遮光用メタル７１−２を形成すると、段差の効果と図３（ｅ）の工程で行うパッシベーション層５３の形成時の応力によって、遮光用メタル７１−２、３及び第４層メタル７３の外縁部が下方に垂れ下がり、遮光膜部７０の側面が包み込まれる。なお、遮光用メタル７１−１は、その下部が平坦であり段差がないため、その外縁部が下方に垂れ下がらない。

（実施例２の効果）
実施例１の効果に加え、次の効果がある。

（１） 遮光用メタル７１−２、７１−３及び第４層メタル７３の外縁部が下方に垂れ下がり、遮光膜部７０の側面を包み込むように形成されている。このため、斜め上方からの光Ｐが入射角θ１を超えても、一定値θ２（>θ１）を超えるまでは、各層の遮光用メタル７１−１〜７１−３で反射されない。そのため、実施例１に比べ更に遮光性が向上する。

図５は、本発明の実施例３の遮光用メタル７１−１〜７１−３及び第４層メタル７３を示す説明図である。

実施例２のＵＶセンサチップ４１の遮光用メタル７２−２〜７２−３及び第４層メタル７３の突き出し部７４の外縁部にスリット７５を入れた構成である。

本実施例３におけるＵＶセンサチップ４１の製造方法は、実施例１の図３（ａ）〜（ｅ）とほぼ同様である。

但し、図３の（ｄ）及び（ｅ）の実施例１の製造工程において、エッチングにより遮光用メタル７１−２〜７１−３及び第４層メタル７３を形成する際に、同時に突き出し部７４の外縁部にスリットを形成している。

本実施例３では、実施例２の効果に加え、遮光用メタル７２−２〜７２−３及び第４層メタル７３の外縁部にスリット７５を入れたことにより、外縁部が下方に垂れ下がりやすくなり、回路部６０の包み込み効果が更に向上する。

（変形例）
本発明は、上記の実施例に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｅ）がある。

（ａ）図２において、メタル配線層６２−１〜６２−３及び遮光用メタル７１−１〜７１−３の形状を方形で説明したが、楕円、多角形等の形状でもよい。

（ｂ）図２において、メタル配線層６２−１〜３及び遮光用メタル７１−１〜７１−３の大きさが上層から下層に向かって、方形の全辺で順に小さくなるように図示したが、メタル配線層６２−１〜６２−３及び遮光用メタル７１−１〜７１−３の右辺（左辺）を固定し、右辺（左辺）から左辺（右辺）までの長さを順に小さくしてもよい。

（ｃ）図２において、メタル配線層６２−１〜６２−３及び遮光用メタル７１−１〜７１−３の大きさが上層から下層に向かって、方形の全辺で順に小さくなるように図示したが、メタル配線層６２−１〜６２−３の大きさを変えずに、遮光用メタル７１−１〜７１−３の大きさのみを変化させてもよい。

（ｄ）図１及び図２において、メタル配線層６２−１〜３及び遮光用メタル７１−１〜３を、３層で説明したが４層以上であってもよい。

（ｅ）図３の製造方法の説明での材料及び方法は、例示であり他の材料及び方法により製造してもよい。

本発明の実施例１における半導体装置（例えば、ＵＶセンサチップ）を示す模式的な構成図である。 図１（ｂ）中の回路部６０及び遮光部７０を示す概略の斜視図である。 図１のＵＶセンサチップの製造方法を示す製造工程図である。 本発明の実施例２におけるＵＶセンサチップを示す部分断面図である。 本発明の実施例３の遮光用メタル及び第４層メタルを示す説明図である。 従来のＵＶセンサチップを示す模式的な構成図である。 図６（ｂ）中の回路部２０及び遮光部３０を示す概略の斜視図である。

符号の説明

４１ ＵＶセンサチップ
４２ ＵＶセンサ
５０ 基板
５１−１〜５１−４ 層間絶縁膜
６１−１、６１−２ 回路素子
６２−１〜６２−３ メタル配線層
７１−１〜７１−３ 遮光用メタル
７３ 第４層メタル
８１〜８４ 全面メタル層

Claims (14)

1. 回路素子を有する複数の配線層が積層された回路部と、
   最上層の前記配線層を覆い前記回路部に対して照射される光を遮蔽する第１の遮光膜と、
   前記第１の遮光膜により覆われ、前記各配線層をそれぞれ環状に包囲するように形成された複数の第２の遮光膜と、
   前記第１の遮光膜から前記複数の第２の遮光膜における最下層の第２の遮光膜まで、該最下層の第２の遮光膜を除く前記複数の前記第２の遮光膜を貫通するヴィアプラグとを有し、
   前記複数の第２の遮光膜の外周は、上層から下層に向かって前記第２の遮光膜の内側になるように順に小さく形成されていることを特徴とする半導体装置。
2. 前記ヴィアプラグを複数有し、複数の前記ヴィアプラグは、前記第１の遮光膜の平面から見て、千鳥状に設けられていることを特徴とする請求項１記載の半導体装置。
3. 前記第１及び第２の遮光膜の外縁部は、下方に湾曲していることを特徴とする請求項１又は２記載の半導体装置。
4. 前記第１の遮光膜上に形成されたパッシベーション膜を有し、
   前記第１及び前記第２の遮光膜の外縁部は、前記パッシベーション膜の応力により下方に湾曲していることを特徴とする請求項３記載の半導体装置。
5. 前記第１及び第２の遮光膜の外縁部には、スリットが形成されていることを特徴とする請求項３又は４記載の半導体装置。
6. 前記各配線層間は、絶縁膜によりそれぞれ絶縁されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
7. 前記第１及び第２の遮光膜は、メタルにより形成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
8. 請求項１〜７のいずれか１項に記載の半導体装置は、更に、
   前記回路部の近傍に形成され、前記光を受光するセンサ部を有することを特徴とする半導体装置。
9. 前記センサ部は、紫外線を受光して電気信号に変換し、前記回路部に出力する紫外線センサであることを特徴とする請求項８記載の半導体装置。
10. 基板上に、第１の配線層を形成すると共に、前記第１の配線層を環状に包囲する第１の遮光膜を形成する第１の工程と、
    前記第１の配線層上に、絶縁膜を介して１層又は複数層の第２の配線層を積層すると共に、前記第２の配線層を環状に包囲し、且つ、外周が前記第１の遮光膜の外周よりも外側に位置するように１又は複数の第２の遮光膜を積層し、さらに最上層の前記第２の遮光膜から前記第１の遮光膜まで前記第２の遮光膜を貫通するヴィアプラグを形成する第２の工程と、
    最上層の前記第２の配線層及び前記最上層の第２の遮光膜上に、絶縁膜を介して、外周が前記最上層の第２の遮光膜の外周よりも外側に位置するように第３の遮光膜を形成する第３の工程と、
    を有することを特徴とする半導体装置の製造方法。
11. 前記第３の絶縁膜上にパッシベーション膜を形成すると共に、当該パッシベーション膜の応力により、前記第２及び第３の遮光膜における外縁部を下方に湾曲させる第４の工程を有することを特徴とする請求項１０記載の半導体装置の製造方法。
12. 前記第１、第２及び第３の遮光膜における外縁部には、
    スリットが形成されていることを特徴とする請求項１１記載の半導体装置の製造方法。
13. 請求項１０〜１２のいずれか１項に記載の半導体装置の製造方法において、
    前記第１、第２及び第３の遮光膜は、光を受光するセンサ部の近傍に形成することを特徴とする半導体装置の製造方法。
14. 前記センサ部は、紫外線を受光する紫外線センサであることを特徴とする請求項１３記載の半導体装置の製造方法。
    

Images