KR850005173A - 반도체 장치 및 그의 제조방법 - Google Patents

반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR850005173A
KR850005173A KR1019840008299A KR840008299A KR850005173A KR 850005173 A KR850005173 A KR 850005173A KR 1019840008299 A KR1019840008299 A KR 1019840008299A KR 840008299 A KR840008299 A KR 840008299A KR 850005173 A KR850005173 A KR 850005173A
Authority
KR
South Korea
Prior art keywords
semiconductor device
gate
insulating film
groove
source
Prior art date
Application number
KR1019840008299A
Other languages
English (en)
Other versions
KR920010846B1 (ko
Inventor
신지 시미즈
Original Assignee
미쓰다 가쓰시게
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR850005173A publication Critical patent/KR850005173A/ko
Application granted granted Critical
Publication of KR920010846B1 publication Critical patent/KR920010846B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/40—ROM only having the source region and drain region on different levels, e.g. vertical channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체 장치 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 두번째 실시의 단면 투시도.
제6도는 그에 따른 등가 회로도.
제7도는 A∼E두번째 실시를 형성하기 위한 한 스텝씩의 제조방법을 나타내는 평면도.
제8도 A∼E는 각각 제7도 A∼E에서 X-X선을 따른 단면도.
제9도는 두번째 실시의 수정에 대한 평면도.

Claims (29)

  1. 반도체 기판이 주요 표면을 가지고, 소오스와 드레인 지역은 반도체 기판의 액티브 지역에 형성되고, 상기의 액티브 지역은 수직방향으로 상기의 주요 표면까지 뻗어있고, 상기의 소오스와 드레인 지역은 서로 수직방향으로 위치하고, 게이트는 절연막을 통해 상기의 액티브 지역의 상기의 측면을 따라 위치하고 수직형태의 MOSFET를 구성되는 반도체 장치.
  2. 상기의 액티브 지역이 실제상에 사각형으로 형성되고, 상기의 액티브 지역은 상기의 측면에 반대되는 다른 측면을 가지게 되고, 상기의 액티브 지역은 상기의 절연막으로 둘러쌓여있고, 그 주위에 게이트가 위치하고, 상기의 액티브 지역의 반대쪽 측면에 최소한 한쌍의 MOSFET를 구성하는 특허청구범위 제1항 기재의 반도체 장치.
  3. 상기의 게이트가 상기의 반도체 기판에 묻혀있는 특허청구범위 제1항 기재의 반도체 장치.
  4. 상기의 절연막이 SiO2이고, 상기의 게이트가 도우프트 다결정 실리콘인 특허청구범위 제1항 기재의 반도체 장치.
  5. 소오스와 드레인 지역과 함께 상기의 반도체 기판에 형성된 액티브 지역이 수직방향으로 상기의 기판의 상기의 주요 표면까지 위치하고, 상기의 액티브 지역이 상기의 기판의 상기의 주요 표면에 수직 방향으로 뻗은 측면을 가지고, 절연막이 상기의 각 액티브 지역의 상기의 측면에 형성되고, 게이트가 상기의 절연막을 통해 액티브 지역의 소오스와 드레인 지역을 따라 위치해서 MOSFET를 구성하는, 주요 표면을 가지는 반도체 기판을 포함하는 반도체 장치.
  6. 절연막이 각 액티브 지역에 형성되고, 배선통과 중첩되며, 원하는 액티브 지역데 중첩되는 상기의 절연막에 콘택트 구멍이 형성되서 배선층과 MOSFET를 연결하는, 특허청구범위 제5항 기재의 반도체 장치.
  7. 상기의 게이트가 워드선으로 구성되고, 상기의 배선층이 데이타선이 되며, 상기의 MOSFET가 ROM의 기억소자가 되는 특허청구범위 제6항 기재의 반도체 장치.
  8. 상기의 액티브 지역이 설계상에 그물모양으로 위치하고, 게이트가 설계상에 수직 방향으로 배치되며 상기의 배선층이 상기의 게이트에 직각으로 수평 방향으로 배치되는 특허청구 범위 제6항 기재의 반도체 장치.
  9. 상기의 액티브 지역에서 소오스와 드레인 지역 사이의 지역에서 불순물 주입량이 상기의 액티브 지역의 다른편의 불순물 주입량과 다르고, 따라서 각각의 MOSFET가 서로 다른 스렛쉬 홀드 전압을 가지는 특허청구 범위 제5항 기재의 반도체 장치.
  10. 상기의 액티브 지역이 설계상에 그물눈 모양을 하고, 게이트가 설계상에 사다리꼴로 배치되는 특허청구범위 제5항 기재의 반도체 장치.
  11. 상기의 게이트가 각 액티브 지역에서 양측면에 공통으로 배치되는 형태로 상기의 사다리꼴 게이트가 배치되는, 특허청구범위 제10항 기재의 반도체 장치.
  12. 상기의 절연막이 평평한 상부 표면을 가지고, 상기의 액티브 지역의 원하는하나와 최소한 하나의 배선층이 상기의 평평한 상부표면에 위치하도록 상기의 액티브 지역에 절연막이 배치되는, 특허청구범위 제11항 기재의 반도체 장치.
  13. 상기의 액티브 지역이 원주모양의 지역에 형성되고, 각 원주모양의 지역이 설계상에 수직 방향으로 확장되고, 또 하나이상의 액티브 지역을 포함하며, 각 원주모양의 액티브 지역이 원주모양의 지역을 가로지르며 뻗은 절연막에 비해 각각으로 부터 분리되어 있고, 또 소오스와 드레인 지역의 상부를 통해 소오스와 드레인 지역의 인접한 상부를 절연하는 특허청구범위 제5항 기재의 반도체 장치.
  14. 상기의 절연막이 설계상에 수직방향으로 원주모양의 지역을 따라 간격을 두고 있는, 특허청구범위 제13항 기재의 반도체 장치.
  15. 소오스와 드레인 지역의 상부를 지나 뻗은, 위에서 보았을 때 수직 방향으로 뻗은, 또다른 홈을 포함해서, MOSFET를 서로 무관하게 공통된 액티브 지역을 가지게되는 특허청구범위 제13항 기재의 반도체 장치.
  16. 또다른 홈이 SiO2로 채워진 특허청구범위 제15항 기재의 반도체 장치.
  17. 상기의 액티브 지역의 각각의 소오스와 드레인 지역 사이의 지역의 불순물 주입량이 상기의 다른 액티브 지역의 불순물 주입량과 달라, 해당하는 MOSFET가 서로 다른 스레쉬홀드 전압을 가지는, 특허청구범위 제13항 기재의 반도체 장치.
  18. 액티브 지역의 한 측면에서 게이트를 따라 소오스와 드레인 사이의 지역의 불순물 주입량이 상기의 액티브 지역의 반대편 측면에서 게이트를 따라 소오스와 드레인 사이의 지역에서 불순물 주입량이 다른, 특허청구범위 제17항 기재의 반도체 장치.
  19. 불순물 주입량이 충분히 달라서, 같은 액티브 지역을 공유하는 MOSFET가 서로 독립적으로 동작할 수 있는, 특허청구범위 제18항 기재의 반도체 장치.
  20. 다음사항으로 되는 반도체 메모리 a) 반도체 기판위에 행렬 형태로 배열된 기억소자에서, 상기의 각각의 기억 소자는 상기의 반도체 기판의 주요 표면에 수직한 방향으로 서로 떨어진 소오스와 드레인 지역을 가진 MOSFET으로 되어있고, 각 MISFET에 대해 소오스와 드레인 지역의 상기의 주요 표면에 가장 가까이 있는 하나가 다른 MISFET에 대해 해당 지역이 무관하고 또 각 MISFET에 대해 소오스와 드레인 지역의 다른 하나가 다른 MISFET에 대해 상대되는 지역이 전체적으로 형성되고, 각 MISFET에 대해 게이트 전극이 한 방향으로 뻗어 홈속에 묻혀있고, 인접한 기억 소자에 대해 소오스/드레인 지역사이에 위치하며, 상기의 홈은 상기의 홈의 내면에서 상기의 게이트 전극을 위해 게이트 절연막을 가지며, b) 데이터선이 상기의 홈이 뻗은 방향과 직각인 방향으로 뻗어있고, 데이터선이 반도체 기판을 지나며 위치하며, c) 워드선이 상기의 홈에 묻혀있고, 상기의 게이트 전극을 포함하는, 반도체 장치.
  21. 다음 공정으로 되는 반도체 장치의 제조방법; a) 반도체 기판의 주요 표면으로 부터 뻗은 측면을 가지는 홈을 형성하고, 상기의 반도체 기판은 상기의 반도체 장치의 소오스와 드레인에 해당하는 불순물층을 가지고, 또 상기의 주요면에 평행하게 뻗어있고, 상기의 불순물 층은 상기의 주요면과 수직되는 방향으로 서로 떨어져 있고, 상기의 반도체 장치의 찬넬에 해당하는 층의 인접한 반대 표면으로 부터 떨어져 있고, 상기의 홈은 상기의 불순물층과 찬넬층에 해당하는 산기의 층중 최소한 하나를 지나 다른 불순물층까지 뻗는 공정이며,
    b) 상기의 홈이 내면에 절연막을 형성하는 공정,
    c) 상기의 홈이 상기의 측면에 증착시켜, 게이트 물질로 상기의 절연막을 가지고, 수직 MOSFET가 게이트 전극으로서 상기의 홈의 상기의 측면에 상기의 물질을 가지고, 소오스와 드레인 지역으로서 상기의 불순물층을 형성하는 공정.
  22. 상기의 불순물층이 실리콘층의 양면에 형성된 N+형 실리콘층이고, 상기의 절연막은 상기의 홈을 둘러싼 면을 산화시킴으로써 형성되고, 게이트를 위한 상기의 물질은 그의 저항을 줄이기 위해 불순물을 주입시킨 다결정 실리콘인, 특허청구범위 제21항 기재의 반도체 장치를 제조하는 방법.
  23. 상기의 불순물층과 찬넬에 해당하는 층이 홈의 반대측면으로부터 뻗도록 상기의 홈이 형성되고, 또 게이트를 위한 물질이 표면의 반대편에 증착된 게이트 물질의 층 사이에 갭을 주기위해 상기의 반대편 측면에 증착되고, 또한 상기의 갭을 채우기 위해 절연체를 공급하여 반대쪽 측면에 증착된 게이트 물질의 층이 서로 절연시키고 또 각 홈에 대해 두개의 수직 MOSFET에 공급하는 과정을 포함한, 특허청구범위 제21항 기재의 반도체 장치를 제조하는 방법.
  24. 상기의 홈이 서로 반대쪽으로 측면을 갖도록 형성된 두개의 홈을 포함하고, 두 홈의 반대측면에 상기의 불순물층과 그 사이에 위치하는 찬넬에 해당하는 층을 가지고, 상기의 절연막이 상기의 반대쪽 각 측면에 형성되고, 게이트를 위한 상기의 물질이 상기의 반대측면에 각각 절연막에 증착되는 불순물층과 홈의 반대측면 사이에 뻗은 찬넬에 해당하는 층을 써서 두개의 MOSFET가 형성되는, 특허청구범위 제21항 기재의 반도체 장치 제조방법.
  25. 다음 사항으로 되는 특허청구범위 제21항 기재의 반도체 제조방법.
    d) 반도체 기판위에 절연막을 형성하고 상기의 절연층이 실질적으로 평평한 상부 표면을 갖는다.
    e)상기의 절연층 위에 배선층을 형성하고, 상기의 배선층이 기판의 최고표면에 가장 가까운 불순물층에 전기적으로 접촉하여 형성되고, 그리하여 실질적으로 평평한 표면에 배선층이 주어지는 공정.
  26. 상기 배선층이 데이타선이고, 상기의 홈에 증착된 게이트를 위한 상기의 물질이 워드선이고, 그래서 기판의 최고 표면에 워드선을 형성함이 없이 ROM이 형성될 수 있고, 반도체 장치의 최고 표면의 편평도가 향상될 수 있는, 특허청구범위 제25항 기재의 반도체 장치 제조방법.
  27. 특허청구범위 제21항 기재의 공정에 의해 형성된 반도체 장치.
  28. 특허청구범위 제22항 기재의 공정에 의해 형성된 반도체 장치.
  29. 특허청구범위 제25항 기재의 공정에 의해 형성된 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840008299A 1983-12-26 1984-12-24 반도체 장치의 그의 제조방법 KR920010846B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58-243996 1983-12-26
JP58243996A JPS60136378A (ja) 1983-12-26 1983-12-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR850005173A true KR850005173A (ko) 1985-08-21
KR920010846B1 KR920010846B1 (ko) 1992-12-19

Family

ID=17112162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008299A KR920010846B1 (ko) 1983-12-26 1984-12-24 반도체 장치의 그의 제조방법

Country Status (3)

Country Link
US (1) US4663644A (ko)
JP (1) JPS60136378A (ko)
KR (1) KR920010846B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786953A (en) * 1984-07-16 1988-11-22 Nippon Telegraph & Telephone Vertical MOSFET and method of manufacturing the same
US5034785A (en) * 1986-03-24 1991-07-23 Siliconix Incorporated Planar vertical channel DMOS structure
USRE33972E (en) * 1986-07-15 1992-06-23 International Business Machines Corporation Two square memory cells
US4769786A (en) * 1986-07-15 1988-09-06 International Business Machines Corporation Two square memory cells
US4910564A (en) * 1987-07-01 1990-03-20 Mitsubishi Denki Kabushiki Kaisha Highly integrated field effect transistor and method for manufacturing the same
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5466961A (en) * 1991-04-23 1995-11-14 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JPH05102436A (ja) * 1991-10-09 1993-04-23 Ricoh Co Ltd 半導体メモリ装置とその製造方法
JP3212652B2 (ja) * 1991-11-22 2001-09-25 株式会社リコー 半導体メモリ装置の製造方法
DE4434725C1 (de) * 1994-09-28 1996-05-30 Siemens Ag Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE4437581C2 (de) * 1994-10-20 1996-08-08 Siemens Ag Verfahren zur Herstellung einer Festwertspeicherzellenanordnung mit vertikalen MOS-Transistoren
DE19514834C1 (de) * 1995-04-21 1997-01-09 Siemens Ag Festwertspeicherzellenanordnung und Verfahren zu deren Herstellung
US5661322A (en) * 1995-06-02 1997-08-26 Siliconix Incorporated Bidirectional blocking accumulation-mode trench power MOSFET
DE19609678C2 (de) 1996-03-12 2003-04-17 Infineon Technologies Ag Speicherzellenanordnung mit streifenförmigen, parallel verlaufenden Gräben und vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE19617646C2 (de) 1996-05-02 1998-07-09 Siemens Ag Speicherzellenanordnung und ein Verfahren zu deren Herstellung
US5920100A (en) * 1997-04-15 1999-07-06 United Microelectronics Corp. Multi-stage ROM structure
JP3679954B2 (ja) * 1999-09-24 2005-08-03 株式会社東芝 半導体装置
DE10362018B4 (de) * 2003-02-14 2007-03-08 Infineon Technologies Ag Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
US7279743B2 (en) * 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
US8183629B2 (en) * 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
US8471390B2 (en) 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US8368126B2 (en) 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
JP5147341B2 (ja) * 2007-09-21 2013-02-20 パナソニック株式会社 半導体装置
JP2009182114A (ja) * 2008-01-30 2009-08-13 Elpida Memory Inc 半導体装置およびその製造方法
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
US8604525B2 (en) 2009-11-02 2013-12-10 Vishay-Siliconix Transistor structure with feed-through source-to-substrate contact
US20120168819A1 (en) * 2011-01-03 2012-07-05 Fabio Alessio Marino Semiconductor pillar power MOS
US9401436B2 (en) 2011-05-05 2016-07-26 Qualcomm Incorporated Multiple control transcap variable capacitor
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5439579A (en) * 1977-09-02 1979-03-27 Fujitsu Ltd Semiconductor device of field effect type
US4198693A (en) * 1978-03-20 1980-04-15 Texas Instruments Incorporated VMOS Read only memory
US4219836A (en) * 1978-05-18 1980-08-26 Texas Instruments Incorporated Contact programmable double level polysilicon MOS read only memory
US4462040A (en) * 1979-05-07 1984-07-24 International Business Machines Corporation Single electrode U-MOSFET random access memory
JPS5911671A (ja) * 1982-07-12 1984-01-21 Toshiba Corp 半導体記憶装置とその製造方法
US4541001A (en) * 1982-09-23 1985-09-10 Eaton Corporation Bidirectional power FET with substrate-referenced shield

Also Published As

Publication number Publication date
KR920010846B1 (ko) 1992-12-19
JPS60136378A (ja) 1985-07-19
US4663644A (en) 1987-05-05

Similar Documents

Publication Publication Date Title
KR850005173A (ko) 반도체 장치 및 그의 제조방법
KR890008971A (ko) 반도체 메모리 장치 및 제법
KR930020661A (ko) 반도체 디바이스
KR920001753A (ko) 종형 mos 트랜지스터와 그 제조 방법
KR840005920A (ko) 반도체 집적회로 장치
KR920020729A (ko) 누설 전류 억제에 효과가 있는 구조를 갖는 메모리 셀을 구비하는 반도체 집적 회로 장치 및 그의 제조 방법
KR960019739A (ko) 고집적 dram을 위한 유니트 셀 배치 및 전송 게이트 설계방법
KR880005686A (ko) 반도체 기억장치 및 그의 제조 방법
KR20080061259A (ko) 반도체 기억 장치 및 그 제조 방법
US5905294A (en) High rated voltage semiconductor device with floating diffusion regions
KR940004846A (ko) 반도체장치 및 그 제조방법
KR0184071B1 (ko) 필드 시일드 소자 분리 구조체를 가지는 반도체 장치와 그의 제조방법
JPS63224260A (ja) 導電変調型ｍｏｓｆｅｔ
JP2007520886A (ja) 絶縁耐力の高いｓｏｉ半導体素子
US5504360A (en) Vertical type semiconductor device provided with an improved construction to greatly decrease device on-resistance without impairing breakdown
JP2867948B2 (ja) 半導体記憶装置とその製造方法
KR960012495A (ko) 메모리 셀용 스위칭 트랜지스터 및 캐패시터
US5255219A (en) Ultraviolet-erasable type nonvolatile semiconductor memory device having asymmetrical field oxide structure
JPH08213604A (ja) パワーｍｏｓｆｅｔ
KR930009127A (ko) Mos형 트랜지스터 반도체 장치 및 그 제조방법
KR910001186B1 (ko) 고집적도 및 고속의 반도체메모리장치
JP2508826B2 (ja) 半導体装置
KR900006985A (ko) 체커보오드 패턴을 구비한 이피롬 메모리 및 그의 제조방법
JPH01111378A (ja) 縦型ｍｏｓ　ｆｅｔ
KR920005814A (ko) 전계효과트랜지스터, 메모리셀, 반도체기억장치 및 전계효과트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011207

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee