RU2001107134A - Полупроводниковая интегральная схема с защитным покрытием поверхности - Google Patents

Полупроводниковая интегральная схема с защитным покрытием поверхности

Info

Publication number
RU2001107134A
RU2001107134A RU2001107134/28A RU2001107134A RU2001107134A RU 2001107134 A RU2001107134 A RU 2001107134A RU 2001107134/28 A RU2001107134/28 A RU 2001107134/28A RU 2001107134 A RU2001107134 A RU 2001107134A RU 2001107134 A RU2001107134 A RU 2001107134A
Authority
RU
Russia
Prior art keywords
integrated circuit
semiconductor integrated
circuits
protection sensor
circuit according
Prior art date
Application number
RU2001107134/28A
Other languages
English (en)
Other versions
RU2213390C2 (ru
Inventor
Михель СМОЛА
Эрик-Рогер БРЮКЛМАЙЕР
Original Assignee
Инфинеон Текнолоджиз Аг
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Инфинеон Текнолоджиз Аг filed Critical Инфинеон Текнолоджиз Аг
Publication of RU2001107134A publication Critical patent/RU2001107134A/ru
Application granted granted Critical
Publication of RU2213390C2 publication Critical patent/RU2213390C2/ru

Links

Claims (6)

1. Полупроводниковая интегральная схема, содержащая схемы, реализованные по меньшей мере в одном слое полупроводниковой подложки и упорядоченные по меньшей мере в одной группе, и по меньшей мере один проводящий защитный слой (SL), размещенный по меньшей мере над одной из таких групп схем и электрически соединенный по меньшей мере с одной из схем (1,2), отличающаяся тем, что подложка полупроводниковой интегральной схемы имеет по меньшей мере один датчик защиты (SS), который выполнен с возможностью сохранения некоторого состояния энергонезависимым образом, при этом датчик защиты (SS) своим выводом обнаружения связан с проводящим защитным слоем (SL) или по меньшей мере с одним из проводящих защитных слоев, а выходной вывод датчика защиты (SS) соединен по меньшей мере с одной из схем (2) таким образом, что функционирование схемы в соответствии с ее назначением невозможно, если на выходе датчика защиты приложен определенный энергонезависимый уровень.
2. Полупроводниковая интегральная схема по п.1, отличающаяся тем, что датчик защиты (SS) соединен по меньшей мере с одним транзистором (T1, T2), выполненным с очень тонким слоем подзатворного оксида по сравнению с соответствующими слоями транзисторов схем, причем вывод затвора упомянутого транзистора (Т1,Т2) соединен с проводящим слоем (SL).
3. Полупроводниковая интегральная схема по п.1, отличающаяся тем, что датчик защиты (SS) выполнен в виде энергонезависимой ячейки памяти, которая образована диффузионными областями истока и стока (10, 11), образованными по обе стороны канальной области в полупроводниковой подложке, а также электродом затвора (12), полностью изолированным, размещенным по меньшей мере частично выше канальной области, и двумя управляющими электродами (14, 15) затвора, размещенными над изолированным электродом затвора (12), причем один из управляющих электродов затвора образует вывод обнаружения (15), а другой управляющий электрод (14) затвора и диффузионные области (10, 11) соединены со схемой оценки (AWS).
4. Полупроводниковая интегральная схема по п.3, отличающаяся тем, что изолированный электрод затвора (12) предварительно заряжен положительным или отрицательным зарядом.
5. Полупроводниковая интегральная схема по п.4, отличающаяся тем, что при использовании множества датчиков защиты различные изолированные электроды затвора (12) предварительно заряжены различными зарядами.
6. Полупроводниковая интегральная схема по любому из пп.1-5, отличающаяся тем, что по меньшей мере одна из схем содержит по меньшей мере одну схему обнаружения (КОМ), которая соединена с выходным выводом датчика защиты (SS).
RU2001107134/28A 1998-08-18 1999-08-18 Полупроводниковая интегральная схема с защитным покрытием поверхности RU2213390C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP98115550.0 1998-08-18
EP98115550 1998-08-18

Publications (2)

Publication Number Publication Date
RU2001107134A true RU2001107134A (ru) 2003-05-20
RU2213390C2 RU2213390C2 (ru) 2003-09-27

Family

ID=8232478

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2001107134/28A RU2213390C2 (ru) 1998-08-18 1999-08-18 Полупроводниковая интегральная схема с защитным покрытием поверхности

Country Status (11)

Country Link
US (1) US6452283B2 (ru)
EP (1) EP1114460B1 (ru)
JP (1) JP2002523901A (ru)
KR (1) KR100396064B1 (ru)
CN (1) CN1158706C (ru)
AT (1) ATE376255T1 (ru)
BR (1) BR9913054A (ru)
DE (1) DE59914529D1 (ru)
RU (1) RU2213390C2 (ru)
UA (1) UA55555C2 (ru)
WO (1) WO2000011719A1 (ru)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10058078C1 (de) * 2000-11-23 2002-04-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung
DE10060652C1 (de) * 2000-12-06 2002-06-20 Infineon Technologies Ag Schaltungsanordnung für die Anzeige eines Angriffes auf ein elektronisches Bauelement bzw. eine elektronische Schaltung durch Unbefugte
DE10101281C1 (de) * 2001-01-12 2002-06-06 Infineon Technologies Ag Schutzschaltung gegen die Möglichkeit des Ausspionierens von Daten bzw. Informationen
DE10111027C1 (de) * 2001-03-07 2002-08-08 Infineon Technologies Ag Schaltung für FIB-Sensor
US6459629B1 (en) * 2001-05-03 2002-10-01 Hrl Laboratories, Llc Memory with a bit line block and/or a word line block for preventing reverse engineering
US7224634B2 (en) * 2002-12-18 2007-05-29 Nxp B.V. Hardware security device for magnetic memory cells
JP2006228910A (ja) * 2005-02-16 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置
FR2888975B1 (fr) * 2005-07-21 2007-09-07 Atmel Corp Procede de securisation pour la protection de donnees
US7923830B2 (en) * 2007-04-13 2011-04-12 Maxim Integrated Products, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
DE102007051788A1 (de) 2007-10-30 2009-05-14 Giesecke & Devrient Gmbh Halbleiterchip mit einer Schutzschicht und Verfahren zum Betrieb eines Halbleiterchip
US8036061B2 (en) * 2009-02-13 2011-10-11 Apple Inc. Integrated circuit with multiported memory supercell and data path switching circuitry
DE102012200168A1 (de) * 2012-01-06 2013-07-11 Technische Universität Berlin Ladungsmesseinrichtung
CN105891651B (zh) * 2015-01-16 2019-12-10 恩智浦美国有限公司 低功率开路检测系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0169941B1 (de) * 1984-07-31 1989-10-18 Siemens Aktiengesellschaft Monolithisch integrierte Halbleiterschaltung
US4593384A (en) * 1984-12-21 1986-06-03 Ncr Corporation Security device for the secure storage of sensitive data
FR2617979B1 (fr) * 1987-07-10 1989-11-10 Thomson Semiconducteurs Dispositif de detection de la depassivation d'un circuit integre
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
DE4018688C2 (de) * 1990-06-11 1998-07-02 Siemens Ag Verfahren zum Schutz einer integrierten Schaltung gegen das Auslesen sensitiver Daten
US6782479B1 (en) * 1991-04-26 2004-08-24 Raytheon Company Apparatus and method for inhibiting analysis of a secure circuit
US5389738A (en) * 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
GB2288048A (en) * 1994-03-29 1995-10-04 Winbond Electronics Corp Intergrated circuit
FR2740553B1 (fr) * 1995-10-26 1997-12-05 Sgs Thomson Microelectronics Procede de detection de presence de passivation dans un circuit integre
DE19639033C1 (de) * 1996-09-23 1997-08-07 Siemens Ag Analysierschutz für einen Halbleiterchip
KR100278661B1 (ko) * 1998-11-13 2001-02-01 윤종용 비휘발성 메모리소자 및 그 제조방법

Similar Documents

Publication Publication Date Title
US4086642A (en) Protective circuit and device for metal-oxide-semiconductor field effect transistor and method for fabricating the device
KR950015763A (ko) 불휘발성 반도체기억장치
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR960036027A (ko) 불휘발성 메모리 소자 및 그 제조방법
KR930009139B1 (ko) 불휘발성 반도체장치
JPS55156371A (en) Non-volatile semiconductor memory device
RU2001107134A (ru) Полупроводниковая интегральная схема с защитным покрытием поверхности
KR900008698A (ko) 반도체장치 및 반도체 기억장치
KR900004022A (ko) 불휘발성 반도체 기억장치
KR880005686A (ko) 반도체 기억장치 및 그의 제조 방법
KR900013652A (ko) 감소된 온 저항을 가진 soi구조의 고전압 반도체 장치
KR950006302B1 (ko) 차단된 전하축적 구조체
KR900010795A (ko) 반도체 불휘발성 메모리 및 그 제조방법
US3875567A (en) Memory circuit using variable threshold level field-effect device
KR880011808A (ko) 불휘발성 반도체기억장치
US3653002A (en) Nonvolatile memory cell
KR0149226B1 (ko) 반도체 회로를 위한 정전기 보호장치
KR880011928A (ko) 반도체 기억장치
KR840000082A (ko) 반도체 기억장치와 그 제조법
KR100200303B1 (ko) 반도체 장치용 정전기 방지회로 및 그 제조방법
JP3369296B2 (ja) Mos型コンデンサ
JPH0278230A (ja) 半導体集積回路装置
KR0172231B1 (ko) 반도체 소자의 정전기 방지회로
JPS63199464A (ja) 不揮発性半導体記憶装置
KR930011246A (ko) 반도체장치 및 그 제조방법