JP2002523901A

JP2002523901A - 表面被覆部を有する半導体チップ

Info

Publication number: JP2002523901A
Application number: JP2000566890A
Authority: JP
Inventors: スモーラミヒャエル; ブリュックルマイアーエリック−ロージャー
Original assignee: インフィネオンテクノロジースアクチエンゲゼルシャフト
Priority date: 1998-08-18
Filing date: 1999-08-18
Publication date: 2002-07-30
Also published as: CN1158706C; EP1114460B1; KR100396064B1; RU2213390C2; EP1114460A1; WO2000011719A1; US20010028094A1; UA55555C2; DE59914529D1; ATE376255T1; US6452283B2; KR20010072743A; CN1314005A; BR9913054A

Abstract

(57)【要約】半導体基板の少なくとも１つの層に実現された、少なくとも１つのグループに配置された回路と、少なくとも１つの当該回路グループを覆って配置されておりかつ前記回路（１，２）のうちの少なくとも１つに電気的に接続されてた、少なくとも１つの導電性の保護層（ＳＬ）とを有する半導体チップにおいて、前記基板は少なくとも１つの保護センサ（ＳＳ）を有しており、この／これらの保護センサ（ＳＳ）はその／それらの検出端子によって、導電性の保護層（ＳＬ）または前記の導電性の保護層のうちの少なくとも１つに接続されており、この／これらの保護センサの出力端子は、前記回路のうちの少なくとも１つ（２）に接続されており、これによりこの／これらの保護センサの出力側に所定の、不揮発のレベルが印加される場合に、前記回路が決められた通りに機能しないようにされている。

Description

【発明の詳細な説明】

【０００１】本発明は半導体チップに関し、ここでこの半導体チップは、半導体基板の少な
くとも１つの層に実現されておりかつ少なく１つのグループで配置された回路と
、少なくとも１つのこのような回路グループを覆って配置されておりかつこれら
の回路うちの少なくとも１つに電気的に接続されている、少なくとも１つ導電性
の保護層とを有する。

【０００２】このような半導体チップは、ＥＰ０３７８３０６Ａ２から公知である。そこに
記載された半導体チップでは、第１回路グループが保護された領域に、また第２
回路グループが保護されていない領域に配置されている。第１領域の保護は、こ
の公知の半導体チップでは導電層によって行われ、これは第１回路グループの配
線面を覆って配置されている。この導電層は回路グループに電気的に接続されて
おり、この回路グループの通常の機能は、層に障害のない場合にだけ得られる。

【０００３】ここでは第１回路グループは、マイクロプロセッサと、所属の周辺回路、例え
ばメモリおよび伝送論理回路とを含む。このメモリには例えば秘密の情報がある
ことがある。このマイクロプロセッサが、安全に関連する機能に殊に有利な固有
の構造を有することもあり得る。損傷がないことが常時チェックされる導電層に
よって、例えば走査形電子顕微鏡による回路の動作中の探知が回避される。

【０００４】しかしながら事前にも事後にも、安全がクリティカルな領域を覆っていない保
護層を除去して、代替え線路を形成することが可能である。これによって、現在
は極めて繁雑な条件の下でだけで可能であるとしても、動作時の回路を検査する
ことができる。

【０００５】ＥＰ０１６９９４１Ａ１にもパッシベーション層を有する半導体回路が示され
ており、ここでこのパッシベーション層は等電位面としてその下にある回路部分
を保護する。このパッシベーション層は、能動的な導体路として安全ロジックに
組み込まれており、このためそれを除去することによってチップの機能が妨げら
れ、動的な分析が不可能になる。しかしながら被覆のパッシベーション層の代わ
りに、パッシベーション層の線路機能を果たすが保護機能を果たさない一種のバ
イパス線路をうまく設けられれば、この公知の保護回路において半導体回路は再
びアクティブ化される。

【０００６】ＥＰ０３００８６４Ａ２には、２つの部分層からなる導電性の保護層を設ける
ことが記載されており、ここではこの部分層のキャパシタンスが評価される。こ
のためにこの１つまたは２つの部分層を別の導電性構造によって置き換えること
は簡単にはできないが、このキャパシタンスを、回路の少なくとも一部が露出し
た別の構造によって模倣することによって、安全対策を回避できる可能性がある
。いずれにせよ半導体チップを少なくとも静的に検査するために、層を除去して
あとで再びデポジットすることを後になって決定することはできない。

【０００７】層を除去しかつ新たな層、例えばバイパス線路をデポジットする１つの手法は
、集束イオンビーム（ＦＩＢ＝focused-ion-beam）法である。これは元々、誤り
除去および再構造化のために開発されたが、安全がクリティカルである半導体チ
ップに対しては極めて危険である。

【０００８】したがって本発明の課題は、ＦＩＢ作用に対して安全な半導体チップを提供す
ることである。

【０００９】この課題は請求項１により、半導体チップの基板が少なくとも１つの保護セン
サを有しており、ここでこの保護センサは、これが状態を不揮発に記憶すること
ができるように形成されており、この保護センサは、検出端子によって導電性の
保護層または複数の導電性の保護層のうちの少なくとも１つに接続されており、
この保護センサの出力端子が、複数の回路のうちの少なくとも１つの接続されて
おり、これにより、保護センサの出力側に所定の不揮発のレベルが印加されてい
る場合に、回路が決められた通りに機能しないようにすることによって解決され
る。

【００１０】この保護センサは有利には、回路のトランジスタに比して極めて薄いゲート酸
化物を有するトランジスタとすることができる。しかし安全装置（ヒューズ）と
して動作する別の素子、例えばダイオードを使用することも可能である。保護セ
ンサとして機能する素子に重要なのは、これを電圧によって不揮発に変更できる
ことである。

【００１１】ここで不揮発であるとは、記憶した状態が、給電電圧を遮断し、新たに再印加
した後に維持されたままであることだけでなく、接続を形成する導電性の層の除
去および再デポジットが検出されかつ記録されることでもある。したがって層に
障害がない場合にも、これら先に除去されたか否か、またはそれに対する試みが
なされた否かを決定することができる。

【００１２】すなわち示されたのは、ＦＩＢ法によって処理した構造体が電気的に充電され
ることである。これによって形成された電圧は、保護センサによって検出され、
１つまたは複数の回路の素子によって評価される。保護センサが、回路のトラン
ジスタに比して極めて薄いゲート酸化物を有するトランジスタである場合、この
ゲート酸化物は、この電圧によりイオンビームによって破壊される。このことは
簡単に評価することができる。

【００１３】保護センサは一方で面を覆うように半導体チップに分散することができ、他方
でセンサの数はわずかで十分である。

【００１４】本発明の利点は殊に、保護層の除去が、後になってデポジットするバイパス線
路との関連で（保護層の存在がチェックされる場合に）行われ得ないことである
。それはこの保護センサは、保護層の除去をすでに不揮発に検出しており、した
がってこの回路は機能せず、したがって保護層があってもなくても動作不能であ
るからである。ここで重要であるのは保護層での操作が不揮発に記憶されること
であり、これは例えばゲート酸化物の破壊によって行うことできる。

【００１５】本発明の別の形態では、保護センサは不揮発性のメモリセルとして構成されて
おり、このメモリセルは、半導体基板のチャネル領域の両側に形成されたドレイ
ン拡散領域およびソース拡散領域と、少なくとも部分的にチャネル領域の上方に
配置された、完全に絶縁されたゲート電極と、このゲート電極の上方に配置され
た２つの制御ゲート電極とによって形成されている。これらの制御ゲート電極の
うちの１つは、検出端子を形成し、別の制御ゲート電極ならびに拡散領域は評価
回路に接続されている。

【００１６】この新しい不揮発性メモリセルではイオンビームが原因で発生した電圧によっ
て、流れ出ることのできない、絶縁ゲートの電荷が変化する。第２制御ゲート端
子ならびに拡散領域の端子を介してメモリセルのこの変化した状態はいつでも読
み出すことができ、ひいては検出することができる。

【００１７】有利にはこの絶縁ゲートはプリチャージされ、ここで保護センサが複数の場合
は、これらのプリチャージは別個の極性で行われ、これによって操作を確実に検
出することができる。

【００１８】本発明を以下、実施例に基づき図面を用いて詳しく説明する。ここで、図１は、保護層の実施例を示しており、図２は、本発明の保護センサを有する評価回路例の基本回路図を示しており、図３は、不揮発性メモリセルとして実施された本発明の保護センサの平面図を
示しており、図４は、不揮発性メモリセルに接続された評価回路の基本図を示している。

【００１９】図１には保護被覆が、２つの端子点Ａ，Ｂを有するメアンダー状に延在する線
路の形態で示されている。これは有利には、半導体回路に対する慣例の製造プロ
セスの最上部の金属位置（Metallage）に実現される。これらの端子点Ａ，Ｂは
、回路面に貫通してコンタクトしている。

【００２０】これらの端子点はその箇所で、図２に示したように回路に接続することができ
る。半導体チップにおいて送信装置１に構成された信号発生器ＧＥＮは信号を形
成し、この信号は、図示の実施例では増幅器Ｖ１，Ｖ２を介して図１に示したよ
うに保護線路ＳＬおよび基準線路ＲＬに供給される。保護回路の端子点Ｂは、Ｃ
ＭＯＳインバータとして接続された、薄いゲート酸化物層を有する２つのトラン
ジスタＴ１，Ｔ２のゲート端子に接続されており、ここでこれらのトランジスタ
は保護センサＳＳとして動作する。保護センサＳＳの出力側は、基準線路ＲＬの
第２端子と同様に比較器ＫＯＭの１つの入力側に接続されており、比較器ＫＯＭ
の出力信号は、保護センサＳＳが障害がないか否かを示す。ここで保護センサＳ
Ｓおよび比較器ＫＯＭは受信回路２を形成する。

【００２１】保護センサＳＳに障害がない場合、その出力側は基準線路ＲＬと同じ信号を供
給する。しかしながらこの保護センサが、イオンビーム作用による高すぎる電圧
に起因して破壊されると、この出力側は一定の論理１または論理０を供給し、こ
れが比較器ＫＯＭによって識別される。比較器ＫＯＭのこの出力信号から得られ
るのは、この半導体チップに実現された本来の回路が、それに決められた通りの
機能をもはや果たすことができないことである。

【００２２】図３には、２つの制御ゲート電極を有する本発明の不揮発性メモリセルの基本
図が平面図で示されている。電界効果トランジスタのドレインおよびソースとし
て機能する２つの拡散領域１０，１１の間に、詳しく図示しないチャネル領域が
公知のように構成される。この領域は、絶縁ゲート電極１２（いわゆる浮遊ゲー
ト）の部分領域によって覆われている。チャネル領域と、ソース領域ないしはド
レイン領域１１との間の絶縁層、およびチャネル領域と絶縁ゲート電極１２との
間の絶縁層は、小さな領域において殊に薄く、そこにトンネル窓１３を形成して
いる。絶縁ゲート電極１２の第１領域を覆って第１制御ゲート電極１４が、また
第２領域を覆って第２制御ゲート電極１５が配置されている。拡散領域１０，１
１および制御ゲート電極１４，１５はそれぞれ、端子Ａ，Ａ′，Ｂ，Ｂ′ないし
はＣを有する。

【００２３】この新しいメモリセルは有利にも、図２の薄いゲート酸化物を有するトランジ
スタの代わりに使用することができる。この場合、このメモリセルの端子Ｃは、
保護線路ＳＬの端子Ｂに接続することができる。メモリセルの端子Ｂと、メモリ
セルの拡散領域の端子Ａ，Ａ′は、一方では絶縁ゲート電極にプリチャージする
ために使用され、他方ではこの絶縁ゲート電極の充電状態を評価するために、評
価回路ＡＷＳに接続されている。これは図４に示されている。

【００２４】このプリチャージは、本発明の有利な実施形態では、半導体チップの出荷の前
にテストフェーズ中に、例えば１６Ｖの高いプログラム電圧を、絶縁ゲート電極
の第１制御ゲート電極１４の端子ＢまたはＢ′の１つと、拡散領域１１の端子Ａ
との間に印加することによって行われる。この充電によってメモリトランジスタ
の所定の初期電圧が生じる。したがってこの初期電圧は、絶縁ゲート電極の電荷
に対する尺度である。ＦＩＢが作用すると、第２制御ゲート電極１５とチャネル
領域との間に電圧が形成される。この電圧によってトンネル窓１３を通るトンネ
ル電流が発生し、ひいては絶縁ゲート電極１２の電荷が変化する。電荷のこの変
化は、初期電圧を求めることにより評価回路ＡＷＳによって検出することができ
る。これはそれ自体変化する読み出し電圧を第１制御ゲート電極１４に印加する
ことによって行われる。変化した初期電圧は、絶縁ゲート電極の電荷が変化した
ことを意味する。

【００２５】このようにしてＦＩＢ作用が不揮発に保持されると、この半導体チップのつぎ
の動作時に適切な防御機構を起動することができる。

【００２６】絶縁ゲート電極１２には正の電荷または負の電荷をプリチャージしてもよく、
複数の保護センサでは異なる数および極性の電荷をプリチャージすることができ
、これによってＦＩＢ作用の検出の確実性を高めることができる。

【００２７】保護センサに関連して保護層を本発明にしたがって使用すると殊に有利である
のは、この保護センサが保護層のイオンビーム検査を不揮発に記憶し、したがっ
てこの保護層の後の修復または相応するバイパス線路によっては、半導体チップ
の決められた通りの機能がもはや生じ得ないことである。

【図面の簡単な説明】

【図１】保護層の実施例を示す図である。

【図２】本発明の保護センサを有する評価回路例の基本回路図である。

【図３】不揮発性メモリセルとして実施された本発明の保護センサの平面図である。

【図４】不揮発性メモリセルに接続された評価回路の基本図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/115 29/788 29/792 Ｆターム(参考） 5B025 AD00 AD14 AE10 5F038 AV06 AZ07 BH10 BH20 DF05 DT12 DT18 EZ20 5F083 EP03 EP13 EP24 EP42 ZA13 ZA20 5F101 BA07 BA12 BB03 BC01 BD04 BD47 BE17

Claims

【特許請求の範囲】

【請求項１】半導体基板の少なくとも１つの層に実現された、少なくとも
１つのグループに配置された回路と、少なくとも１つの当該回路グループを覆っ
て配置されておりかつ前記回路（１，２）のうちの少なくとも１つに電気的に接
続されてた、少なくとも１つの導電性の保護層（ＳＬ）とを有する半導体チップ
において、前記基板は少なくとも１つの保護センサ（ＳＳ）を有しており、該保護センサは、該保護センサが状態を不揮発に記憶するように形成されてお
り、前記保護センサ（ＳＳ）は、検出端子によって前記の導電性の保護層（ＳＬ）
または前記の導電性の保護層のうちの少なくとも１つに接続されており、前記保護センサ（ＳＳ）の出力端子は、前記回路のうちの少なくとも１つ（２
）に接続されており、これにより保護センサの出力側に所定の、不揮発のレベル
が印加される場合に、前記回路が決められた通りに機能しないようにされている
ことを特徴とする半導体チップ。
【請求項２】保護センサ（ＳＳ）は、前記回路のトランジスタに比して極
めて薄いゲート酸化物を有する少なくとも１つのトランジスタ（Ｔ１，Ｔ２）に
よって形成されており、前記トランジスタ（Ｔ１，Ｔ２）のゲート端子は前記導電層（ＳＬ）に接続さ
れている請求項１に記載の半導体チップ。
【請求項３】保護センサは、不揮発性メモリセルとして形成されており、該メモリセルは、半導体基板のチャネル領域の両側に形成されたソース領域お
よびドレイン領域（１０，１１）と、少なくとも部分的にチャネル領域の上方に
配置された、完全に絶縁されたゲート電極（１２）と、該絶縁ゲート電極（１２
）の上方に配置された２つの制御ゲート電極（１４，１５）とによって形成され
ており、前記制御ゲート電極の１つが前記検出端子（１５）を形成しており、別の制御
ゲート電極（１４）ならびに拡散領域（１０，１１）が評価回路（ＡＷＳ）に接
続されている請求項１に記載の半導体チップ。
【請求項４】前記絶縁ゲート電極（１２）は、正または負の電荷によって
プリチャージされている請求項３に記載の半導体チップ。
【請求項５】複数の保護センサでは、異なる絶縁ゲート電極（１２）は、
別個の電荷でプリチャージされている請求項４に記載の半導体チップ。
【請求項６】前記回路のうちの少なくとも１つは、少なくとも１つの検出
回路（ＫＯＭ）を有しており、該検出回路は、保護センサ（ＳＳ）の出力端子に接続されている請求項１から５までのいずれか１項に記載の半導体チップ。