CN1158706C - 具有表面覆盖层的半导体芯片 - Google Patents

具有表面覆盖层的半导体芯片 Download PDF

Info

Publication number
CN1158706C
CN1158706C CNB998097942A CN99809794A CN1158706C CN 1158706 C CN1158706 C CN 1158706C CN B998097942 A CNB998097942 A CN B998097942A CN 99809794 A CN99809794 A CN 99809794A CN 1158706 C CN1158706 C CN 1158706C
Authority
CN
China
Prior art keywords
circuit
semiconductor chip
protection sensor
sensor
control grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB998097942A
Other languages
English (en)
Other versions
CN1314005A (zh
Inventor
M��˹Ī��
M·斯莫拉
÷
E·－R·布吕克尔梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1314005A publication Critical patent/CN1314005A/zh
Application granted granted Critical
Publication of CN1158706C publication Critical patent/CN1158706C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

半导体芯片具有在至少一个半导体衬底层上实现的，安排在至少一个组中的电路和具有至少一个导电的，安排在至少一个这样的电路组上面的和与至少电路(1，2)中的一个电路是电学连接的保护层(SL)，在其中衬底至少有一个保护敏感器(SS)和这个/这些保护敏感器(SS)用其检测接头与导电的保护层(SL)或者与至少导电的保护层中的一个相连接，和这个/这些保护敏感器的输出端接头与至少电路(2)中的一个电路这样连接，使得如果将一个定义的，非易失的电平加在这个/这些保护敏感器的输出端，则一种按照确定的电路功能是不可能的。

Description

具有表面覆盖层的半导体芯片
技术领域
本发明涉及一种半导体芯片，具有至少包含在半导体衬底上排列成一组中的一个电路和至少一个设置在至少一个所述电路组上且电连接至少一个所述电路中的导电保护层。
背景技术
这样的半导体芯片在EP 0 378 306 A2中是已知的。在那里的半导体芯片将第一个电路组安排在受保护区中和将第二个电路组安排在不受保护区中。在已知的半导体芯片上对第一区的保护是通过导电层进行的，将导电层安排在第一个电路组的布线平面上。这个导电层是与电路组电学连接的，在其中这个电路组只在完整无缺的层上才有按照规定的功能。
在这里第一个电路组包括微处理器以及所属的外部设备电路如存储器和转换逻辑电路。特别是在存储器中可以存放保密信息。还可以想象，微处理器有一个特殊结构，这个特殊结构特别好地适合于安全性的重要功能。通过其无伤残性始终被检查的导电层，可防止当电路运行时借助例如扫描电子显微镜进行探查。
当然始终有可能，除去保护层和制造一个替用导线，这些导线不位于安全性敏感区的上面。用这种方法仍然可以在运行中检查电路，即使只有在当时非常昂贵的条件下。
在EP 0 169 941 A1中也给出了一种具有钝化层的半导体电路，钝化层作为等势平面将位于下面的电路元件进行屏蔽。将这个钝化层作为工作的导线线路包括在安全性逻辑内，这样当去除它时将芯片功能中断和使得不可能进行动态分析。然而如果成功地，代替覆盖的钝化层附上一个旁路导线，旁路导线虽然不能满足钝化层的导线功能，但是在这种已知的保护电路上该屏蔽功能仍将半导体电路重新激活。
EP 0 300 864 A2提出安排一种导电的保护层，此保护层是由两个子层构成的，其电容将被利用。通过其他的导电结构代替一个或两个子层，虽然不是毫无问题地可能，然而确实可通过其他结构将电容模拟出来，这个结构至少部分地释放电路，从而避免安全性的防护措施。无论如何以后可以不再确定层的去除和以后的重新附上以便至少对半导体芯片进行静态试验。
层的去除方法和附上新层例如旁路导线是用聚焦离子束(FIB)方法。虽然这种方法开始是为了消除误差和结构改造而开发的，但是对于安全性重要的半导体芯片却构成非常大的危险。
发明内容
因此本发明的任务是，提供一种对于FIB侵入是安全的半导体芯片。
此任务按照以下技术方案解决。
根据本发明的一种半导体芯片，具有至少包含在半导体衬底上排列成一组中的一个电路和至少一个设置在至少一个所述电路组上且电连接至少一个所述电路中的导电保护层，其特征在于，所述衬底至少有一个保护敏感器，所述保护敏感器具有一个状态存储装置，所述保护敏感器用其检测接头与所述导电保护层或者与所述导电保护层中的至少一个相连接，所述保护敏感器的输出接头通过一个功能中断电路与所述电路组中的至少一个电路连接。
保护敏感器用优异的方法可以是一个晶体管，此晶体管与电路的晶体管相比有非常薄的栅氧化物。但是也可以使用其他构件如二极管作为保护(“保险丝”)。对于一个作为保护敏感器用的功能的来说，重要的是该构件的状态可以通过一个电压而非易失地改变。
在这个关系中非易失意味着，不仅在关闭和重新加上供电电压之后继续保留被存储的状态而且还检测和保持建立连接的导电层的去除和重新覆盖。也可以在完整无缺的层上确定是否在这之前导电层曾经被去除或者是否为此曾经进行过尝试。
已经证实用FIB方法处理过的结构是充电的。因此而产生的电压被保护敏感器检测和由电路的组成部分进行处理。如果保护敏感器是一个晶体管具有与电路上的晶体管相比有非常薄的栅氧化物，则此栅氧化物由于离子束引起的电压而被损坏。这可以用简单的方法进行分析。
一方面可以将保护敏感器表面覆盖地分布在半导体芯片上，另一方面少量敏感器就足够了。
本发明的特殊优点是，去除保护层与事后覆上的旁路导线相结合-对于检查保护层存在的情况-不会导致成功，因为保护敏感器已经非易失地检测出保护层的去除和因此电路不再具有功能，和因此电路既不可以用保护层又不可能没有保护层进行运行。在这里重要的是在保护层上的操作被非易失地存储，例如这可以通过损坏一个栅氧化物进行。
在本发明另外的结构中，将保护敏感器构成为非易失的存储器单元，该存储器单元是由在半导体衬底上两端构成为漏扩散区和源扩散区的沟道区以及一个完全绝缘的，至少一部分安排在沟道区上面的栅电极和安排在绝缘的栅电极上面的两个控制栅电极构成的，其中控制栅电极中的一个构成为检测接头和其他的控制栅电极以及扩散区与一个处理电路16相连。
在这种新型的非易失的存储器单元中，由离子束产生的电压导致绝缘的栅上电荷的改变，电荷的改变不会流走。经过第二个控制栅接头以及扩散区的接头任何时间都可以读取和因此检测存储单元的变化的状态。
用优异的方法将绝缘栅预充电，在其中在多个保护敏感器上用不同极性加上预电荷时，这导致对操作的比较可靠的检测。
附图说明
下面借助于实施例和附图详细叙述本发明。其中表示
附图1保护层可能的构造，
附图2具有按照本发明的保护敏感器的可能的处理电路的原理线路图，
附图3按照本发明的保护敏感器的俯视图在图上是非易失存储器单元，和
附图4处理电路与非易失存储器单元相结合的原理图。
具体实施方式
附图1表示用曲折导线形状的保护覆盖具有两个接点A，B，优异的是这种覆盖是用半导体电路传统的制造工艺在最上边的金属层上实现的。接点A，B接通到电路平面。
如同在附图2上表示的，在那里可以将接点与一个电路相连接。在半导体芯片的发送装置1上构成的信号发生器(GEN)3产生一个信号，在被表示的例子中将这个信号经过放大器(V1，V2)4，4’输送给保护导线(SL)5，如附图1表示的，和参考导线(RL)6。保护导线的接点B与作为CMOS-逆变器连接的具有薄的栅氧化物层的两个晶体管(T1，T2)7，7’的栅接头相连接，这些晶体管起保护敏感器(SS)8的作用。保护敏感器(SS)8的输出端同样如同参考导线6的第二个接头一样与比较器(KOM)9的输入端之一相连接，其输出信号显示是否保护敏感器SS是或者不是完整无缺的。保护敏感器SS和比较器KOM此时构成为一个接收器电路2。
如果保护敏感器SS是完整无缺的如同参考导线RL一样提供其输出端同样的信号。然而如果由于离子束的侵入产生太高的电压使得保护敏感器损坏，其输出端恒定地提供一个逻辑1或者一个逻辑0，这通过比较器KOM来识别。比较器KOM的输出信号的作用是，原本在半导体芯片上实现的电路不再可能完成其按照规定的功能。
附图3表示了按照本发明的具有两个控制栅电极的非易失存储器单元原理图的俯视图。在两个扩散区10，11-作为场效应晶体管的漏区和源区-之间是用已知的方法构成为没有详细说明的沟道区，这个沟道区被绝缘栅电极12的一个分区，一个所谓的浮置栅，覆盖。在沟道区和源区或者漏区11之间一方面和绝缘栅电极12之间另一方面的绝缘层在小的范围内是特别薄和在那里构成为一个隧道窗13。在绝缘栅电极12的第一个区上面安排第一个控制栅电极14和在第二个区上面安排第二个控制栅电极15。扩散区10，11和控制栅电极14，15有接头A，A`，B，B`或者C。
按照附图2用优异的方法可以使用一种新型的存储器单元代替具有薄的栅氧化物的晶体管。于是将存储器单元的接头C与保护导线SL的接头B相连接。将存储器单元的接头B和存储器单元扩散区的接头A，A`一方面使用在将预电荷加在绝缘栅电极上和另一方面为了处理绝缘栅电极的电荷状态与处理电路(AWS)16相连接。这表示在附图4上。
在优异的本发明的扩展结构中，在半导体芯片供货之前，在测试阶段期间通过将例如16V高的编程电压加在第一个控制栅电极14的接头B或者B`中的一个和扩散区11的接头A之间在绝缘栅电极上进行预充电。通过这种充电将存储器晶体管确定的起始电压进行调整。因此起始电压是绝缘栅电极上电荷的尺度。如果现在出现一个FIB侵入，则在第二个控制栅电极15和沟道区之间建立一个电压。这个电压导致隧道电流通过隧道窗13和因此导致在绝缘栅电极12上电荷的变化。这个电荷变化可以通过确定起始电压通过在第一个控制栅电极14上加上一个变化的读取电压由处理电路(AWS)16进行检测。一个被变化了的起始电压意味着，在绝缘栅电极上的电荷已经改变。
如果用这种方法非易失地记录FIB侵入，当下一投入运行半导体芯片时可以将适当的防护结构激活。
在绝缘栅电极12上作为预充电不仅可以加正的而且可以加负的电荷和在不同的保护敏感器上也可以加不同数目和极性的电荷，以便提高检测FIB侵入的可靠性。
将保护层与保护敏感器相结合的按照本发明的应用的特殊优点在于，保护敏感器将保护层的离子束检测非易失地存储，和因此保护层事后的修理或者相应的旁路导线不可以再引起按照确定的半导体芯片的功能。

Claims (6)

1.一种半导体芯片，具有至少包含在半导体衬底上排列成一组中的一个电路和至少一个设置在至少一个所述电路组上且电连接至少一个所述电路中的导电保护层，
其特征在于，
所述衬底至少有一个保护敏感器，所述保护敏感器具有一个状态存储装置，
所述保护敏感器用其检测接头与所述导电保护层或者与所述导电保护层中的至少一个相连接，所述保护敏感器的输出接头通过一个功能中断电路与所述电路组中的至少一个电路连接。
2.按照权利要求1所述的半导体芯片，
其特征在于，
具有至少一个晶体管的保护敏感器，该晶体管具有与所述电路的晶体管相比为较薄的一个栅氧化物，并且所述晶体管的栅电极与所述导电保护层是相连接的。
3.按照权利要求1所述的半导体芯片，
其特征在于，
将所述保护敏感器构成为一个非易失存储器单元，该非易失存储器单元是用沟道区的两端在半导体衬底上构成源扩散区和漏扩散区(10，11)以及用完全绝缘的且至少部分安排在沟道区上面的栅电极(12)和用两个安排在绝缘栅电极(12)上面的控制栅电极(14，15)构成的，其中将控制栅电极中的一个构成为检测接头(15)，并且将其它的控制栅电极(14)以及扩散区(10，11)与处理电路相连接。
4.按照权利要求3所述的半导体芯片，
其特征在于，
将所述绝缘栅电极(12)用正的或者负的电荷预充电。
5.按照权利要求4所述的半导体芯片，
其特征在于，
在多个保护敏感器上将不同的绝缘栅电极(12)用不同的电荷预充电。
6.按照上述权利要求之一所述的半导体芯片，
其特征在于，
所述电路组中的至少一个电路具有至少一个检测电路，此检测电路与所述保护敏感器的输出端接头是相连的。
CNB998097942A 1998-08-18 1999-08-18 具有表面覆盖层的半导体芯片 Expired - Lifetime CN1158706C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP98115550.0 1998-08-18
EP98115550 1998-08-18

Publications (2)

Publication Number Publication Date
CN1314005A CN1314005A (zh) 2001-09-19
CN1158706C true CN1158706C (zh) 2004-07-21

Family

ID=8232478

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998097942A Expired - Lifetime CN1158706C (zh) 1998-08-18 1999-08-18 具有表面覆盖层的半导体芯片

Country Status (11)

Country Link
US (1) US6452283B2 (zh)
EP (1) EP1114460B1 (zh)
JP (1) JP2002523901A (zh)
KR (1) KR100396064B1 (zh)
CN (1) CN1158706C (zh)
AT (1) ATE376255T1 (zh)
BR (1) BR9913054A (zh)
DE (1) DE59914529D1 (zh)
RU (1) RU2213390C2 (zh)
UA (1) UA55555C2 (zh)
WO (1) WO2000011719A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10058078C1 (de) * 2000-11-23 2002-04-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung
DE10060652C1 (de) * 2000-12-06 2002-06-20 Infineon Technologies Ag Schaltungsanordnung für die Anzeige eines Angriffes auf ein elektronisches Bauelement bzw. eine elektronische Schaltung durch Unbefugte
DE10101281C1 (de) * 2001-01-12 2002-06-06 Infineon Technologies Ag Schutzschaltung gegen die Möglichkeit des Ausspionierens von Daten bzw. Informationen
DE10111027C1 (de) 2001-03-07 2002-08-08 Infineon Technologies Ag Schaltung für FIB-Sensor
US6459629B1 (en) * 2001-05-03 2002-10-01 Hrl Laboratories, Llc Memory with a bit line block and/or a word line block for preventing reverse engineering
KR20050084333A (ko) * 2002-12-18 2005-08-26 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 자기 메모리 셀의 어레이, 집적 회로 및 외부 자기장 노출여부 표시 방법
JP2006228910A (ja) * 2005-02-16 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置
FR2888975B1 (fr) * 2005-07-21 2007-09-07 Atmel Corp Procede de securisation pour la protection de donnees
US7923830B2 (en) * 2007-04-13 2011-04-12 Maxim Integrated Products, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
DE102007051788A1 (de) 2007-10-30 2009-05-14 Giesecke & Devrient Gmbh Halbleiterchip mit einer Schutzschicht und Verfahren zum Betrieb eines Halbleiterchip
US8036061B2 (en) * 2009-02-13 2011-10-11 Apple Inc. Integrated circuit with multiported memory supercell and data path switching circuitry
DE102012200168A1 (de) * 2012-01-06 2013-07-11 Technische Universität Berlin Ladungsmesseinrichtung
CN105891651B (zh) * 2015-01-16 2019-12-10 恩智浦美国有限公司 低功率开路检测系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE47505T1 (de) * 1984-07-31 1989-11-15 Siemens Ag Monolithisch integrierte halbleiterschaltung.
US4593384A (en) * 1984-12-21 1986-06-03 Ncr Corporation Security device for the secure storage of sensitive data
FR2617979B1 (fr) * 1987-07-10 1989-11-10 Thomson Semiconducteurs Dispositif de detection de la depassivation d'un circuit integre
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
DE4018688C2 (de) * 1990-06-11 1998-07-02 Siemens Ag Verfahren zum Schutz einer integrierten Schaltung gegen das Auslesen sensitiver Daten
US6782479B1 (en) * 1991-04-26 2004-08-24 Raytheon Company Apparatus and method for inhibiting analysis of a secure circuit
US5389738A (en) * 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
GB2288048A (en) * 1994-03-29 1995-10-04 Winbond Electronics Corp Intergrated circuit
FR2740553B1 (fr) * 1995-10-26 1997-12-05 Sgs Thomson Microelectronics Procede de detection de presence de passivation dans un circuit integre
DE19639033C1 (de) * 1996-09-23 1997-08-07 Siemens Ag Analysierschutz für einen Halbleiterchip
KR100278661B1 (ko) * 1998-11-13 2001-02-01 윤종용 비휘발성 메모리소자 및 그 제조방법

Also Published As

Publication number Publication date
EP1114460A1 (de) 2001-07-11
WO2000011719A1 (de) 2000-03-02
ATE376255T1 (de) 2007-11-15
RU2213390C2 (ru) 2003-09-27
US6452283B2 (en) 2002-09-17
KR100396064B1 (ko) 2003-08-27
JP2002523901A (ja) 2002-07-30
EP1114460B1 (de) 2007-10-17
BR9913054A (pt) 2001-05-08
DE59914529D1 (de) 2007-11-29
UA55555C2 (uk) 2003-04-15
US20010028094A1 (en) 2001-10-11
KR20010072743A (ko) 2001-07-31
CN1314005A (zh) 2001-09-19

Similar Documents

Publication Publication Date Title
CN1158706C (zh) 具有表面覆盖层的半导体芯片
CN103093143B (zh) 用于阻拦对安全asic 的物理攻击的篡改检测对策
US7687838B2 (en) Resistive memory device having array of probes and method of manufacturing the resistive memory device
CA2020718C (fr) Fusible mos a claquage d'oxyde et son application aux cartes a memoire
CN1157787C (zh) 半导体器件
WO1996007300A2 (en) Manufacture of electronic devices comprising thin-film circuitry
CN1799130A (zh) 熔丝及其形成方法
CN101174474A (zh) 分离栅极闪存的故障检测方法
US20030127709A1 (en) Semiconductor device and production process
CN1181551C (zh) 2t-1c铁电随机存取存储器及其运行方法
KR100435924B1 (ko) 단일전자메모리셀장치
JPH0629364A (ja) 半導体装置とそのテスト方法
CN1129913C (zh) 用于编程的抗熔丝及制作方法、带编程装置的维修电路
JP3592929B2 (ja) 自己破壊型半導体装置
CN1208829C (zh) 非易失存储单元的读取方法
CN1218572A (zh) 具有检测电路的电路装置
CN1716559A (zh) 同时测多个金属－氧化物－半导体器件热载流子的测试结构
CN1134842C (zh) 用于半导体存储器元件的熔丝装置
KR20010060549A (ko) 플래쉬 메모리의 소오스 콘택 모니터링 방법
CN1129826C (zh) 尤其是用在一个集成模块中的半导体电路
MXPA01001738A (en) Semiconductor chip with surface coating
CN1160789C (zh) 可记录静电放电事件的静电放电保护组件
KR100401534B1 (ko) Esd 손상 위치 검출 방법
Skorobogatov Is Hardware Security prepared for unexpected discoveries?
CN1259713C (zh) 氮化硅只读存储器组件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040721