CN1160789C - 可记录静电放电事件的静电放电保护组件 - Google Patents

Abstract

本发明是一种可记录静电放电事件的静电放电保护组件，一NMOS晶体管做为一静电放电保护组件，当静电事件发生时开启导通一路径，排除大量的静电放电电流，保护内部电路；于其侧并设置一崩溃电压较该NMOS晶体管的击发电压要高的可擦除可编程只读存储单元，静电放电的瞬间高电压，对可擦除可编程只读存储单元进行程序化而改变其临界电压，于是，利用量测其偏移量便可得知静电事件的发生与否，记录在集成电路的量测、安装及使用过程中所发生的任何静电放电事件。

Description

可记录静电放电事件的静电放电保护组件

本发明是有关于一种半导体集成电路的技术，特别是有关于一种静电放电保护组件，其可避免内部电路遭致静电破坏，同时记录在集成电路的量测、安装、及使用过程中所发生的任何静电放电事件。

静电放电(E1ectrostatic Discharge)几乎存在于集成电路的量测、组装、安装、及使用过程中，而造成集成电路的损坏，间接影响到电路或组件的性能。因此，请参考图1，在半导体集成电路技术领域中，一般会在近集成电路焊盘(pad)10处设置一静电放电保护电路(electrostatic discharge protection circuit)14，以保护内部电路(internal circuit)12，避免其遭受静电放电破坏。

承上所述，现有的静电放电保护电路可为二极管、侧向硅控整流器(LSCR)、或低电压触发的硅控整流器(LVSCR)等…所组成；其操作的原理是利用静电放电保护电路的击发电压低于内部电路的崩溃电压，因此在静电放电事件发生时，开启导通另一放电路径，使大量的静电放电电流经过静电放电保护电路释放，而避免静电放电应力破坏内部电路。

但是，除非静电放电应力已对现有的静电放电保护电路造成永久性的破坏，否则并无从知晓集成电路在量测、组装、安装、及使用过程中静电放电事件发生与否。换言之，在不损坏静电放电保护电路的前提下，现有技术并无法记录是否发生了静电放电事件。

因此，本发明的主要目的在于提供一种静电放电保护组件，其可在保护内部电路使其免受静电破坏的前提下，同时记录在量测、组装、或使用过程间是否有静电放电效应产生。

本发明的目的可以通过以下措施来达到：

一种可记录静电放电事件的静电放电保护组件，适用于一半导体基板上，且设置于一焊盘与一电位点间，包括：

一第一对离子掺杂区，是互为相隔地设置于该半导体基板中；

一浮动栅极，是绝缘地设置于该第一对离子掺杂区间的该半导体基板表面；

一隧穿氧化层，是位于该浮动栅极表面；

一控制栅极，是位于该浮动栅极的表面，且连接于该焊盘处；

一第二对离子掺杂区，是互为相隔地设置于该半导体基板中，且以该离子掺杂区其中之一连接至该焊盘，而以该另一离子掺杂区连接至该电位点；以及

一栅极，是绝缘地设置于该第二对离子掺杂区间的表面，且与该电位点相连接。

一种可记录静电放电事件的静电放电保护组件，设置于一焊盘与一电位点间，用以保护与该焊盘耦接的一内部电路；包括：

一第一可擦除可编程只读存储单元，以其控制栅

极连接至该焊盘处，而以其源/漏极连接至一控制单元；

一第二可擦除可编程只读存储单元，设置于该内部电路中；以及

一金属氧化物半导体晶体管，以一源/漏极连接至该焊盘处，而以另一源/漏极与其栅极连接至该电位点。

本发明相比现有技术具有如下优点：

为了达到本发明的目的，是提供一种可记录静电放电事件的静电放电保护组件，是设置于一焊盘与一电位点间，用以保护与该焊盘耦接的一内部电路；包括：一第一可擦除可编程只读存储单元，以其控制栅极连接至该焊盘处，而以其源/漏极连接至一控制单元；一第二可擦除可编程只读存储单元，设置于该内部电路中；以及一金属氧化物半导体晶体管，以一源/漏极连接至该焊盘处，而以另一源/漏极与其栅极连接至该电位点。

其中，该金属氧化物半导体晶体管是为一NMOS晶体管，并用以作为一静电放电保护组件，其具有较内部电路的崩溃电压为低的击发电压，因此当静电放电事件发生时，能开启导通另一放电路径，使大量的静电放电电流经过该金属氧化物半导体晶体管释放，而避免静电放电应力破坏其内部电路。

同时，利用静电放电带来的高电压会对该第一可擦除可编程只读存储单元的临界电压(threshold voltage)(或漏极电流)造成改变，因此在与一设于内部电路的第二可擦除可编程只读存储单元的标准电压(或电流)值比较之下可测得一偏移值，因而能将静电放电事件的发生与否记录下来。

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：

图1是显示现有的静电放电保护电路设置图标；

图2是显示依据本发明的可记录静电放电事件的静电放电保护组件设置图标；

图3是显示依据本发明的可记录静电放电事件的静电放电保护组件与其它动作组件间的关系图标；

图4A是显示依据本发明的可记录静电放电事件的静电放电保护组件设置于一半导体基板上的细部构造图标；以及

图4B是显示依据本发明的另一种可记录静电放电事件的静电放电保护组件设置于一半导体基板上的细部构造图标。

符号说明

10、20、30~焊盘                 12、22~内部电路

14~静电放电保护电路V_ss接地点

24、32~可记录静电放电事件的静电放电保护组件

241~静电放电保护电路

242~静电放电事件侦测组件        321~保护电路

322~侦测组件                    33、35~模拟/数字转换单元

34~比较单元                     36~标准单元

37~控制单元                     38~输入/输出缓冲

40~硅基板                       41~源/漏极

42~栅极                         421~栅氧化层

422~栅电极                   43~P型离子重掺杂区

44~源/漏极                   451、551~栅氧化层

452、552~浮动栅              453、553~隧穿氧化层

454、554~控制栅              A、B~路径A、路径B

请参考图2，所示是为一可记录静电放电事件的静电放电保护组件24，设置于一焊盘20与一内部电路22间；其中，该可记录静电放电事件的静电放电保护组件24包括一静电放电保护电路241与一静电放电侦测元件242，其以并联的形式共同连接至焊盘20与内部电路22间。此外，该静电放电保护电路241的另一端更与接地点V_SS相连，用以排除静电放电事件发生时所产生大量的静电放电电流。

接下来，请参考图3，所示是为依据本发明的可记录静电放电事件的静电放电保护组件与其它动作组件间的关系图标；如图所示，该可记录静电放电事件的静电放电保护组件32是与一焊盘30相连，且该静电放电保护组件32包括一保护电路321与一侦测元件322。当静电放电事件发生于该焊盘30处，大量的静电放电电流开启导通一放电路径，使大量的静电放电电流经过该保护电路321释放至该接地点V_SS处，以防止静电放电电流对输入/输出缓冲38造成破坏。

另一方面，控制单元37是用来控制侦测元件322与用以比较侦测元件322偏移值的标准单元36的临界电压，使其在一稳定状态。当静电放电事件发生之时，大量的静电放电电流会对侦测元件322的临界电压(或漏极电流)产生改变，这种改变的讯号传至模拟/数字转换单元33，再与标准单元36的标准讯号经模拟/数字转换单元35转换后的讯号在比较单元34中比较，由此便可测出该侦测元件322的临界电压(或漏极电流)改变与否，因而知悉静电放电事件是否发生。

承接上述，请参看图4A与图4B，其为依据本发明的实施例所适用的可记录静电放电事件的静电放电保护组件32的细部构造图标，其中，标号相同者代表相同的构造；如上所述，该保护电路321可为一NMOS晶体管，其包括一对源/漏极41，互为相隔设置于一硅基板40上，其间的硅基板40表面则为一栅极42，包括一栅氧化层421与一栅电极422。并且，该源/漏极41之一是连接至焊盘，而另一源/漏极41与栅极42则与一接地点V_SS相连。于该NMOS晶体管的一侧则掺杂一P型离子重掺杂区43，其并与接地点V_SS连接。

此外，与该焊盘相连的更包括一可擦除可编程只读存储单元，包括一对源/漏极44，互为相隔设置于硅基板40中，且与控制单元连接；而其间的栅极结构可为二：如图4A所示者为分离式栅极(split gate)，其包括一栅氧化层451、一浮动栅452、一隧穿氧化层453、以及一控制栅454。而图4B中所示者则为叠层式栅极(stackgate)，包括一栅氧化层551、一浮动栅552、一隧穿氧化层553、以及一控制栅554。

当静电放电事件发生于焊盘时，大量的静电放电电流遂延路径A流至NMOS晶体管的源/漏极41处，由于另一源/漏极41与栅极接地，因而开启导通一放电路径，而将静电放电电流排除。并且，静电放电电流亦经路径B而流至可擦除可编程只读存储单元的控制栅极454、554，因此在该控制栅极454、554处产生高电压，更由于电容耦合与电子穿隧效应的影响，使得电子由源/漏极44穿过栅氧化层451、551而注入浮动栅极452、552，因此改变了可擦除可编程只读存储单元的临界电压(或漏极电流)。

综上所述，本发明的可记录静电放电事件的静电放电保护组件是利用一NMOS晶体管做为一静电放电保护组件，当静电事件发生之时开启导通一路径，以排除大量的静电放电电流，并释放静电放电应力而达到保护内部电路的目的；于其侧并设置一崩溃电压较该NMOS晶体管的击发电压要高的可擦除可编程只读存储单元，以利用静电放电发生于焊盘处的瞬间高电压，对该可擦除可编程只读存储单元进行程序化并改变其临界电压，于是，利用量测其偏移量便可得知静电事件的发生与否，因而记录在集成电路的量测、安装、及使用过程中所发生的任何静电放电事件。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视本发明权利要求保护范围为准。

Claims (12)

1.一种可记录静电放电事件的静电放电保护组件，其特征是：适用于一半导体基板上，且设置于一焊盘与一电位点间，包括：

一第一对离子掺杂区，是互为相隔地设置于该半导体基板中；

一浮动栅极，是绝缘地设置于该第一对离子掺杂区间的该半导体基板表面；

一隧穿氧化层，是位于该浮动栅极表面；

一控制栅极，是位于该浮动栅极的表面，且连接于该焊盘处，该第一对离子掺杂区、浮动栅极、隧穿氧化层以及控制栅极构成一侦测元件；

一第二对离子掺杂区，是互为相隔地设置于该半导体基板中，且以该离子掺杂区其中之一连接至该焊盘，而以该另一离子掺杂区连接至该电位点；以及

一栅极，是绝缘地设置于该第二对离子掺杂区间的表面，且与该电位点相连接；以及

一控制单元，耦接该第一对离子掺杂区，用以侦测该侦测元件的临界电压，当该控制单元侦测出该侦测元件的临界电压改变时，表示发生一静电放电事件；

其中，当发生该静电放电事件时，该第二对掺杂区提供一放电路径，并由该静电放电事件所产生的高电压，使得该侦测元件的临界电压改变。

2.如权利要求1所述的该可记录静电放电事件的静电放电保护组件，其特征是：该第一对与该第二对离子掺杂区的电性是为N型或P型其中之一。

3.如权利要求2所述的该可记录静电放电事件的静电放电保护组件，其特征是：该浮动栅极是透过一栅氧化层而设置于该半导体基板的表面。

4.如权利要求3所述的该可记录静电放电事件的静电放电保护组件，其特征是：该栅极是透过一栅氧化层而设置于该半导体基板的表面。

5.如权利要求4所述的该可记录静电放电事件的静电放电保护组件，其特征是：该电位点是为一接地点。

6.如权利要求5所述的该可记录静电放电事件的静电放电保护组件，其特征是：该半导体基板是为一硅基板。

7.一种可记录静电放电事件的静电放电保护组件，其特征是：设置于一焊盘与一电位点间，用以保护与该焊盘耦接的一内部电路；包括：

一金属氧化物半导体晶体管，其一源极/漏极连接至该焊盘处，而以另一源极/漏极与栅极连接至该接地点；

一第一可擦除可编程只读存储单元，以其控制栅极连接至该焊盘处；

一控制单元，耦接该第一可擦除可编程只读存储单元的源极/漏极，用以侦测该第一可擦除可编程只读存储单元的临界电压；

一转换单元，耦接该控制单元，用以转换该第一可擦除可编程只读存储单元的临界电压；

一标准单元，用以提供一标准信号；

一比较单元，比较该第一可擦除可编程只读存储单元转换后的临界电压及该标准信号，用以得知该第一可擦除可编程只读存储单元的临界电压是否改变；

其中，当该第一可擦除可编程只读存储单元的临界电压改变时，表示发生静电放电事件。

8.如权利要求7所述的该可记录静电放电事件的静电放电保护组件，其特征是：该第一与第二可擦除可编程只读存储单元是为N型沟道元件。

9.如权利要求7所述的该可记录静电放电事件的静电放电保护组件，其特征是：该第一与第二可擦除可编程只读存储单元是为P型沟道元件。

10.如权利要求8所述的该可记录静电放电事件的静电放电保护组件，其特征是：该金属氧化物半导体晶体管是为N型。

11.如权利要求9所述的该可记录静电放电事件的静电放电保护组件，其特征是：该金属氧化物半导体晶体管是为P型。

12.如权利要求10所述的该可记录静电放电事件的静电放电保护组件，其特征是：该金属氧化物半导体晶体管的击穿电压是较该第一可擦除可编程只读存储单元的崩溃电压为低。

Images