JPS63199464A - 不揮発性半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、フローティングゲート型に構成され、薄い
絶縁膜に流れるトンネル電流によって書き込みおよび消
去動作が行われるＥＥＰＲＯＭのような不揮発性半導体
記憶装置に関する。

［従来の技術］ 通常、ＥＥＰＲＯＭは２トランジスタで１記憶セルを構
成するようになっている。第１０図は従来のＥＥＦＲＯ
Ｍの１つの記憶セル部分を取り出して示しているもので
、半導体基板５０上にゲート絶縁膜層５１を介してフロ
ーティングゲート５２が形成されるようにしているもの
で、このフローティングゲート５２は、上記半導体基板
５０に形成されるドレイン領域５３と薄いトンネル酸化
膜５４を介して対向設定される。このフローティングゲ
ート５２上には、さらに絶縁膜層５５を介してコントロ
ールゲート５６が積層形成されるようにしている。そし
て、上記半導体基板５０には、選択ゲート５７による選
択トランジスタを形成し、この選択トランジスタによっ
て記憶セルのセレクト動作が実行されるようにしている
。

すなわち、上記のようなＥＥＰＲＯＭにあっては、］記
憶セルが２個のトランジスタによって構成されるように
なるものであるため、１記憶セル当りの面積が大きくな
り、この記憶セル設定部のチップ面積が大きくなって、
高集積化の障害となっている。

［発明が解決しようとする問題点］ この発明は上記のような点に鑑みなされたもので、１つ
の記憶セルが１つのトランジスタによって構成されるよ
うにして、充分に高集積化の目的が達成できるようにさ
れ、例えばＥＥＰＲＯＭが効果的に構成できるようにし
た不揮発性半導体記憶装置を提供しようとするものであ
る。

［問題点を解決するための手段］ すなわち、この発明に係る不揮発性半導体記憶装置にあ
っては、半導体基板上にゲート絶縁膜を介してコントロ
ールゲート電極を形成すると共に上記半導体基板に形成
されるドレイン領域に対応してトンネル酸化膜を介して
フローティングゲート電極を形成するようにしているも
のであり、このフローティングゲート電極あるいはコン
トロールゲート電極の一部が、絶縁膜を介して上記コン
トロールゲート電極上に積層され、その部分に容量か設
定されるようにしているものである。

［作用］ 上記のような不揮発性半導体記憶装置によれは、ドレイ
ン電圧に対応したコントロールゲート電極の電圧によっ
て、フローティグゲート電極とドレイン領域との間の電
子の流れが制御されるようになり、コントロールゲート き込みおよび消去の制御が行われるようになるものであ
り、またこのコントロールゲート電極は、読み出し時に
セレクトゲートとして機能するようになる。したかって
、この半導体記憶装置は、１トンジスタによって１記憶
セルが構成されるようになるものであり、高集積化時に
チップ面積の縮小のために大きな効果を発揮するように
なる。

［発明の実施例］ ＪＮ下、図面を参照してこの発明の一実施例を説明する
。第１図は例えばＥＥＦＲＯＭの１つの記憶セル部分を
取り出して示したもので、Ｐ型の半導体基板１１には、
Ｎ十領域によってドレイン電極部１２が形成され、さら
に不純物濃度を低くしたＮ−領域によってドレイン領域
１３が形成されるようにしている。そして、この半導体
基板１１上には、シリコン酸化膜による絶縁膜１４が形
成されているもので、この酸化膜１４」二に上記ドレイ
ン領域を除くようにして、ポリシリコンによるコントロ
ールゲート電極１５が形成されている。

上記半導体基板１１上には、上記ドレイン領域１３にト
ンネル絶縁膜１６を介して対向設定されるように、ポリ
シリコンによるフローティングゲート電極１７が形成さ
れる。この場合、上記トンネル絶縁膜１６は上記ゲート
絶縁膜１４に比較して充分肉薄に形成されている。さら
に、上記コントロールゲート電極１５上には、絶縁膜１
８を介して積層されるようにして容量設定電極１９が形
成されるようになるもので、この電極１９は上記フロー
ティングゲート電極１７と接続されるように一体的に構
成され、このフローティングゲート電極１７の一部を構
成するようになっている。そして、上記容量設定電極１
９とコントロールゲート電極１５との間に、充分な容量
が設定されるようにしている。

このような半導体記憶装置にあって、領域Ｌ１はこの記
憶セルの通常の読み出し時ににセレクト領域として作用
するものであり、またＬ２はフローティングゲート電極
１７の電圧ｖＴで決定される領域である。

このように構成される半導体記憶装置の記憶セルにあっ
て、書き込み動作はトレインを０（ｖ）とし、コントロ
ールゲート電極１５を高電位に設定することによって、
ドレイン領域１３からトンネル絶縁膜１６を介してフロ
ーティングゲート電極１７に電子を注入することによっ
て実行される。また消去動作は、上記とは逆にドレイン
を高電位状態に設定し、コントロールゲート電極１５を
０（Ｖ）に設定して−、フローティングゲート電極１７
からドレイン領域１３に電子を引き抜くようにすること
によって実行される。

すなわち、コントロールゲート電極】５は、上記のよう
に書き込みおよび消去動作時にその機能が設定されるも
のであるが、さらに通常の読み出し時にはセレクトゲー
トとして用いられるようになる。そして、例えばフロー
ティングゲート電極１７の電位ｖＴが負となってディプ
レッション状態になったとしても、このセレクトゲート
で規定されるトランジスタ部で電流をオン・オフするこ
とができるもので、消費電流の増加を抑制する機能を有
するようになっている。

第２図は上記のように構成される記憶セルを用いて構成
される例えばＥＥＰＲＯＭの回路構成状態を示している
もので、上記記憶セルはマトリクス状に配置され、第１
の並び方向ではドレインを共通に接続し、第２の並び方
向ではコントロールゲートが共通に接続されるようにな
る。そして、第２図の（Ａ）のように書き込みビットが
指定された場合には、この書き込みビットに対応する記
憶セルのドレインに０（Ｖ）の電位が、またコントロー
ルゲートに２０（Ｖ）電位がそれぞれ供給設定されるよ
うにするものである。また消去動作時には、第２図の（
Ｂ）で示すように、消去ビットの記憶セルのドレインに
２０（Ｖ）の電位が、またコントロールゲートに０（Ｖ
）の電位がそれぞれ供給設定されるようにするものであ
る。

第３図は不揮発性半導体記憶装置の他の実施例を示した
もので、この実施例にあっては容量設定電極１９がコン
トロールゲート電極１５と一体的に構成されるようにな
っている。このようにしても、」−記実施例と同様に作
用するものである。

このようなＥＥＰＲＯＭを構成するようになる半導体記
憶装置にあっては、コントロールゲート電極１５とフロ
ーティングゲート電極１７との間に設定される充分に大
きく設定する必要がある。この容量を大きく設定するの
は、書き込み時のフローティングゲート電極１７の電位
ｖＴの変化量を大きくする必要があるからである。

そして、コントロールゲート電極１５とフローティング
ゲート電極１７との間の容量を大きくするためには、例
えば第４図で示すように容量設定電極１９と、例えばコ
ントロールゲート電極１５との対向面部分に、複数の凸
部１９１　、１９２　、・・・およびこれに対向する凹
部１５１．１５２、・・・を形成し、その対向面積が増
加されるように構成してもよい。

第５図はさらに他の実施例を示すもので、３層電極構造
とされている。すなわち、容量設定電極１９を含むフロ
ーティングゲート電極１７の上に、さらに絶縁膜を介し
て電極層２０を形成するようにしたもので、この電極層
２０はコントロールゲート電極１５に接続されるように
なっている。

すなわち、電極層２０と容量設定電極１９を含むフロー
ティングゲート電極１７とがほぼ全面的に対向設定され
、この対向部分で容量が設定されるようになるもので、
コントロールゲート電極１５とフローティングゲート電
極１７との間の容量は、容量設定電極１９によって設定
される容量に対して、さらに上記電極層２０によって設
定される容量が加えられるようになり、充分に大きな容
量が限られたチップ面積で得られるようになる。

次に、上記第５図で示されるような記憶装置を例にして
、その詳細な構成を製造過程に伴って説明する。

まず第６図で示すように、Ｐ型の６〜 ８Ω・ｃｍ　（１００）のシリコンからなる半導体基板
１１に、通常の方法でＰ型チャンネルストッパ２１とＬ
ＯＣＯ８酸化膜２２を形成し、Ｎ型拡散層２３をＡｓイ
オンの注入により形成する。この場合、上記Ｎ型拡散層
２３は書き込みおよび消去時の高電圧印加によって降伏
しないような不純物濃度に設定されている。そして、さ
らに例えば１０００°Ｃのドライな０２雰囲気中で、４
００Ａ〜７００人の酸化膜によるゲート絶縁膜１４を形
成し、その後節１のポリシリコン膜を減圧ＣＶＤ法によ
って析出させ、Ｐ　ＯＣ１２３によりリンを拡散してＮ
中型にドープするものであり、これをフォトリソ、ドラ
イエツチング等によって所定のパターンに対応したコン
トロールゲート電極１５が形成されるようにする。この
ポリシリコンによるコントロールゲート電極１５を酸化
させることによって、その上に約４００人〜７００人の
酸化膜による絶縁Ｉ８が形成される。

次に、第７図に示すように、このＥＥＦＲＯＭにおいて
重要であるｌ・ンネル絶縁膜領域１６を形成する。この
トンネル絶縁膜領域１６は、上記ゲート絶縁膜１４に比
較して充分に薄く形成されるもので、例えば８０人〜１
５０人の酸化膜によって構成される。このトンネル絶縁
膜領域１６は、例えばドライ０２の雰囲気中で２０〜４
０秒間、ハロゲンランプによって加熱し急速酸化させる
ことによって形成されるものである。

そして、上記トンネル絶縁膜領域１６さらに絶縁膜１８
を含む領域上に、第２のポリシリコンの膜を形成し、フ
ローティングゲート電極１７およびこの電極１７と一体
的にされる容量設定電極１９を形成する。

このようにしてフローティングゲート電極Ｉ７および容
量設定電極Ｉ９が形成されたならば、第８図で示すよう
に上記電極１７および１９上に４００人〜７００人の熱
酸化膜による絶縁膜２４を形成する。

また、コントロールゲート電極】５に対応する部分の絶
縁膜Ｉ８に、この電極１５に達する開口２５を形成する
。そして、この絶縁膜１Ｂ、さらに上記絶縁膜２４上に
第３のポリシリコン膜を形成し、所定のパターンにした
がった電極層２０が形成されるようにする。この場合、
この電極層２０は上記開口２５部によってコントロール
ゲート電極１５に接続されるようになり、セレクトゲー
トを兼用したコントロールゲ〜１・電極１５が構成され
るようにしている。そして、−１−配電極層２０の上に
も４００人〜７００人の酸化膜による絶縁膜２６が形成
されるようにしている。

このように各電極が形成されたならば、第９図で示すよ
うに絶縁膜１４に開口を形成してＡｓあるいはＰのイオ
ン注入によってＮ十領域を形成し、トレイン電極領域１
２およびソース電極領域２７を形成する。この場合ドレ
イン部にあっては、オフセット領域を設定して高耐圧構
造とされるようにしている。

その後層間絶縁膜２８をＢＰＳＧ、ＰＳＧ膜等で形成し
、リフロー後コンタクト孔２９．３０をドレインおよび
ソース部に対応して形成してアルミニウム配線層３１．
３２を形成する。そして、保護用のパッジベージジン膜
３３を形成するものである。

［発明の効果］ 以上のようにこの発明に係る不揮発性半導体記憶装置に
あっては、記憶セルを構成するようになるトランジスタ
部と、セレクタとして作用するトランジスタ部とが分離
されることなく一体的に構成されるようになる。したが
って、１つの記憶セルで要求されるチップ面積を充分小
さく設定できるものであり、集積密度が効果的に向」ニ
されるようになるものである。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る不揮発性半導体記憶
装置の構成を説明する図、第２図は第１図で示されるよ
うな記憶セルを用いて構成される記憶装置の書き込みお
よび消去の状態を説明する図、第３図乃至第５図はそれ
ぞれこの発明の他の実施例を説明する構成図、第６図乃
至第９図は上記第５図で示した記憶装置を製造過程にし
たがってより詳細に説明する図、第１０図は従来の不揮
発性半導体記憶装置を説明する構成図である。 １１・・・半導体基板、１３・・・ドレイン領域、１４
・・・ゲート絶縁膜、１５・・・コントロールゲート電
極、１Ｂ・・・トンネル酸化膜、１７・・・フローティ
ングゲート電極、１８・・・絶縁膜、１９・・・容量設
定電極。 出願人代理人　弁理士　鈴　江　武　彦、ノ　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
Ｎノ第３図 第４図 第５図 第６図 第７図 第８図

Claims (3)

【特許請求の範囲】
1. （１）半導体基板上にゲート絶縁膜を介して形成された
   コントロールゲート電極と、 上記半導体基板上にドレイン領域に対応してトンネル酸
   化膜を介して形成されたフローティグゲート電極と、 上記コントロールゲート電極あるいはフローティングゲ
   ート電極の一方に接続され、上記フローティングゲート
   電極あるいはコントロールゲート電極との間に容量設定
   するように絶縁膜を介して積層設定されるようにした容
   量設定電極とを具備し、 上記コントロールゲート電極は書き込みおよび消去時に
   制御用に用いられるようにすると共に、読み出し時にセ
   レクトゲートとして用いられるようにしたことを特徴と
   する不揮発性半導体記憶装置。
2. （２）上記容量設定電極およびこれと重なり合うように
   なる、フローティグゲート電極あるいはコントロール電
   極との対向面には、互いに対向面積が増大されるように
   凹凸が形成されるようにした特許請求の範囲第１項記載
   の不揮発性半導体記憶装置。
3. （３）上記フローティグゲート電極上には、絶縁膜を介
   してさらに他の電極層を形成し、この電極層を含んで上
   記容量設定電極が構成されるようにした特許請求の範囲
   第１項記載の不揮発性半導体記憶装置。