JPS6325980A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法Info
- Publication number
- JPS6325980A JPS6325980A JP16911686A JP16911686A JPS6325980A JP S6325980 A JPS6325980 A JP S6325980A JP 16911686 A JP16911686 A JP 16911686A JP 16911686 A JP16911686 A JP 16911686A JP S6325980 A JPS6325980 A JP S6325980A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- impurity region
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は不揮発性半導体記憶装置及びその製造方法に関
し、特に浮遊ゲート型不揮発性メモリ素子を含む不揮発
性半導体記憶装置およびその製造方法に関する。
し、特に浮遊ゲート型不揮発性メモリ素子を含む不揮発
性半導体記憶装置およびその製造方法に関する。
書換え可能な不揮発性半導体記憶装置としては、最近、
各種のものが開発されている。
各種のものが開発されている。
第４図（ａ）及び（ｂ）はそれぞれ従来の不揮発性半導
体記憶装置の一例の平面図及びＢ−Ｂ線断面図である。
体記憶装置の一例の平面図及びＢ−Ｂ線断面図である。
この例は、Ｐ型の半導体基板１の表面にドレインのｎ＋
型の不純物領域９ａ″及び９ｂ″とソースのｎ＋型の不
純物領域９ｃ″とを設け、不純物領域９ａ″及び９ｂ″
の間の半導体基板１上にゲートの絶縁膜３ａ″及び７ａ
″を介して選択ゲート６ａ″及び８ａ″を積層して設け
、不純物領域９ｂ″上の所定の位置に一部分が薄いトン
ネル絶縁膜５″になっているゲートの絶縁膜３ｂ″と他
のゲートの絶縁膜７ｂ″とを介して浮遊ゲー） ６ ｂ
”と制御ゲート８ｂ″とを積層して設け、更に、不純
物領域９ｂ″及び９０″の間の半導体基板１上にゲート
の絶縁膜３０″及び７Ｃ″を介して浮遊ゲート６０″及
び制御ゲート８０″を積層して設けた構造をしている（
特開昭５８−１１５８６５）。
型の不純物領域９ａ″及び９ｂ″とソースのｎ＋型の不
純物領域９ｃ″とを設け、不純物領域９ａ″及び９ｂ″
の間の半導体基板１上にゲートの絶縁膜３ａ″及び７ａ
″を介して選択ゲート６ａ″及び８ａ″を積層して設け
、不純物領域９ｂ″上の所定の位置に一部分が薄いトン
ネル絶縁膜５″になっているゲートの絶縁膜３ｂ″と他
のゲートの絶縁膜７ｂ″とを介して浮遊ゲー） ６ ｂ
”と制御ゲート８ｂ″とを積層して設け、更に、不純
物領域９ｂ″及び９０″の間の半導体基板１上にゲート
の絶縁膜３０″及び７Ｃ″を介して浮遊ゲート６０″及
び制御ゲート８０″を積層して設けた構造をしている（
特開昭５８−１１５８６５）。
第５図（ａ）〜（ｄ）は従来の不揮発性半導体記憶装置
の製造方法の一例を説明するための工程順に示した半導
体チップの断面図である。
の製造方法の一例を説明するための工程順に示した半導
体チップの断面図である。
これは、先ず、第５図（ａ）に示すように、ｐ型の半導
体基板１表面にイオン注入等によりｎ＋の不純物領域９
ｂ″のドレインを形成した後、半導体基板１表面に絶縁
膜３″を形成する。
体基板１表面にイオン注入等によりｎ＋の不純物領域９
ｂ″のドレインを形成した後、半導体基板１表面に絶縁
膜３″を形成する。
次に、第５図（ｂ）に示すように、不純物領域９ｂ″上
の絶縁膜３″を開孔して電荷注入領域の窓を形成する。
の絶縁膜３″を開孔して電荷注入領域の窓を形成する。
次に、第５図（ｃ）に示すように、電荷注入領域の窓に
トンネル絶縁膜５″を形成し、更に、導体層６″として
多結晶シリコン層、絶縁膜７″及び導体層８″として多
結晶シリコン層を順次積層する。
トンネル絶縁膜５″を形成し、更に、導体層６″として
多結晶シリコン層、絶縁膜７″及び導体層８″として多
結晶シリコン層を順次積層する。
次に、第５図（ｄ）に示すように、導体層８″、絶縁膜
７″、導体層６″及び絶縁膜３″を所定のパターンで順
次エツチングして、選択ゲー）−６ａ″及び８ａ″、浮
遊ゲート６ｂ″及び６ｃ ”並びに制御ゲート８ｂ“及
び８０″を形成する。
７″、導体層６″及び絶縁膜３″を所定のパターンで順
次エツチングして、選択ゲー）−６ａ″及び８ａ″、浮
遊ゲート６ｂ″及び６ｃ ”並びに制御ゲート８ｂ“及
び８０″を形成する。
最後に、遷択ゲー）８ａ″及び６ａ″、制御ゲート８ｂ
″、８ｃ″及び浮遊ゲート６ｂ″、６ｃ ”をマスクに
して砒素等をイオン注入して半導体基板１表面にドレイ
ンのｎ＋型の不純物領域９ａ″及び９ｂ″並びにソース
のｎ＋型の不純物領域９０″を形成すると、第４図に示
すような不揮発性半導体記憶装置ができる。
″、８ｃ″及び浮遊ゲート６ｂ″、６ｃ ”をマスクに
して砒素等をイオン注入して半導体基板１表面にドレイ
ンのｎ＋型の不純物領域９ａ″及び９ｂ″並びにソース
のｎ＋型の不純物領域９０″を形成すると、第４図に示
すような不揮発性半導体記憶装置ができる。
上述した従来の不揮発性半導体記憶装置及びその製造方
法によると、浮遊ゲートの下の半導体基板表面全体がド
レインの不純物領域になっているので、トレインと浮遊
ゲート間の容量が、電荷注入領域であるトンネル絶縁膜
部分の容量とそれ以外の部分の容量とを加えたものにな
り、非常に大きくなるので書込み速度を遅くするという
欠点がある。
法によると、浮遊ゲートの下の半導体基板表面全体がド
レインの不純物領域になっているので、トレインと浮遊
ゲート間の容量が、電荷注入領域であるトンネル絶縁膜
部分の容量とそれ以外の部分の容量とを加えたものにな
り、非常に大きくなるので書込み速度を遅くするという
欠点がある。
又、従来の不揮発性半導体記憶装置は、選択ゲートを有
する選択用トランジスタ、トンネル絶縁膜を有する書込
み部及びトンネル絶縁膜のない浮遊ゲートを有する読出
し部の３つの素子が独立に構成されており、パターニン
グの位置合せ精度や不純物領域の熱処理による横方向へ
の広がり等によって素子の縮小化には限界があり、高密
度・大容量の不揮発性半導体記憶装置が実現しにくいと
いう欠点もある。
する選択用トランジスタ、トンネル絶縁膜を有する書込
み部及びトンネル絶縁膜のない浮遊ゲートを有する読出
し部の３つの素子が独立に構成されており、パターニン
グの位置合せ精度や不純物領域の熱処理による横方向へ
の広がり等によって素子の縮小化には限界があり、高密
度・大容量の不揮発性半導体記憶装置が実現しにくいと
いう欠点もある。
本発明の目的は、ドレインと浮遊ゲート間の容量が小さ
く高速の書込み動作が可能で、しかも書込み部と読出し
部とを一体化したメモリトランジスタを実現することに
よって、高密度・大容量の不揮発性半導体記憶装置及び
その製造方法を提供することにある。
く高速の書込み動作が可能で、しかも書込み部と読出し
部とを一体化したメモリトランジスタを実現することに
よって、高密度・大容量の不揮発性半導体記憶装置及び
その製造方法を提供することにある。
本発明の不揮発性半導体装置は、第１導電型の半導体基
板の一主面に設けられたドレイン（又はソース）と接続
した第２導電型の不純物領域と前記不純物領域上に電荷
注入領域を備えたゲート絶縁膜を介して設けられた浮遊
ゲートとを有する電気的に情報の書換え可能な不揮発性
半導体記憶装置において、前記不純物領域が前記電荷注
入領域と自己整合的に配置されて成る。
板の一主面に設けられたドレイン（又はソース）と接続
した第２導電型の不純物領域と前記不純物領域上に電荷
注入領域を備えたゲート絶縁膜を介して設けられた浮遊
ゲートとを有する電気的に情報の書換え可能な不揮発性
半導体記憶装置において、前記不純物領域が前記電荷注
入領域と自己整合的に配置されて成る。
本発明の不揮発性半導体記憶装置の製造方法は、第１導
電型の半導体基板の一主面に設けられたドレイン（又は
ソース）と接続した第２導電型の不純物領域と前記不純
物領域上に電荷注入領域を備えたゲート絶縁膜を介して
設けられた浮遊ゲートを有する電気的に情報の書換え可
能な不揮発性半導体記憶装置の製造方法において、第２
導電型の不純物を前記電荷注入領域と自己整合的に導入
して前記不純物領域を形成する工程とを含んで成る。
電型の半導体基板の一主面に設けられたドレイン（又は
ソース）と接続した第２導電型の不純物領域と前記不純
物領域上に電荷注入領域を備えたゲート絶縁膜を介して
設けられた浮遊ゲートを有する電気的に情報の書換え可
能な不揮発性半導体記憶装置の製造方法において、第２
導電型の不純物を前記電荷注入領域と自己整合的に導入
して前記不純物領域を形成する工程とを含んで成る。
次に、本発明の実施例について図面を参照して説する。
第１図（ａ＞及び（ｂ）はそれぞれ本発明の不揮発性半
導体記憶装置の第１の実施例の平面図及びＡ−Ａ線断面
図である。
導体記憶装置の第１の実施例の平面図及びＡ−Ａ線断面
図である。
この実施例は、ｐ型の半導体基板１表面にドレインのｎ
＋型の不純物領域９ａ及び９ｂ、不純物領域９ｂとｎ型
の不純物領域２を通じて接続した電荷注入用のｎ＋型の
不純物領域４並びにソースのｎ＋型の不純物領域９Ｃを
設け、不純物領域９ａ及び９ｂの間の半導体基板１上に
ゲートの絶縁膜３ａ及び７ａを介して積層した選択ゲー
ト６ａ及び８ａを設け、不純物領域４上が薄いトンネル
絶縁膜５になっているゲートの絶縁膜３ｂと他のゲート
の絶縁膜７ｂとを介して浮遊ゲートと制御ゲートとを積
層して設けた構造をしている。ここで、不純物領域４は
、電荷注入領域であるトンネル絶縁膜５の部分に自己整
合的に形成されている。
＋型の不純物領域９ａ及び９ｂ、不純物領域９ｂとｎ型
の不純物領域２を通じて接続した電荷注入用のｎ＋型の
不純物領域４並びにソースのｎ＋型の不純物領域９Ｃを
設け、不純物領域９ａ及び９ｂの間の半導体基板１上に
ゲートの絶縁膜３ａ及び７ａを介して積層した選択ゲー
ト６ａ及び８ａを設け、不純物領域４上が薄いトンネル
絶縁膜５になっているゲートの絶縁膜３ｂと他のゲート
の絶縁膜７ｂとを介して浮遊ゲートと制御ゲートとを積
層して設けた構造をしている。ここで、不純物領域４は
、電荷注入領域であるトンネル絶縁膜５の部分に自己整
合的に形成されている。
第２図は本発明の不揮発性半導体記憶装置の第２の実施
例の断面図である。この第２の実施例は、ｐ型の半導体
基板１表面にドレインのｎ＋型の不純物領域９ａ及び９
ｂ’並びにソースのｎ＋型の不純物領域９Ｃを設け、不
純物領域９ａ及び９ｂ′の間の半導体基板１上にゲート
の絶縁膜３ａ及び７ａを介して選択ゲート６ａ及び８ａ
を積層して設け、薄いトンネル絶縁膜５′の部分が不純
物領域９ｂ’と重なるようにして配置したゲートの絶縁
Ｍ３ｂ’と他の絶縁膜７ｂ′とを介して浮遊ゲート６ｂ
’と制御ゲート８ｂ’とを積層して設けている。これに
は、第１の実施例の不純物領域２が不要である。
例の断面図である。この第２の実施例は、ｐ型の半導体
基板１表面にドレインのｎ＋型の不純物領域９ａ及び９
ｂ’並びにソースのｎ＋型の不純物領域９Ｃを設け、不
純物領域９ａ及び９ｂ′の間の半導体基板１上にゲート
の絶縁膜３ａ及び７ａを介して選択ゲート６ａ及び８ａ
を積層して設け、薄いトンネル絶縁膜５′の部分が不純
物領域９ｂ’と重なるようにして配置したゲートの絶縁
Ｍ３ｂ’と他の絶縁膜７ｂ′とを介して浮遊ゲート６ｂ
’と制御ゲート８ｂ’とを積層して設けている。これに
は、第１の実施例の不純物領域２が不要である。
第３図（ａ）〜（ｃ）は本発明の不揮発性半導体記憶装
置の製造方法の一実施例を説明するための工程順に示し
た半導体チップの断面図である。
置の製造方法の一実施例を説明するための工程順に示し
た半導体チップの断面図である。
この実施例は、先ず、第３図（ａ＞に示すように、ｐ型
の半導体基板１上に絶縁膜３を形成した後、ホトレジス
ト等をマスクとしてイオン注入によってｎ型の不純物領
域２を半導体基板１表面に形成する。
の半導体基板１上に絶縁膜３を形成した後、ホトレジス
ト等をマスクとしてイオン注入によってｎ型の不純物領
域２を半導体基板１表面に形成する。
次に、第３図（ｂ）に示すように、ホトレジスト１０を
マスクとして絶縁膜３を開孔し電荷注入領域の窓を形成
すると供にイオン注入によってその窓の半導体基板１表
面に不純物領域２と接続したｎ＋型の不純物領域４を形
成する。
マスクとして絶縁膜３を開孔し電荷注入領域の窓を形成
すると供にイオン注入によってその窓の半導体基板１表
面に不純物領域２と接続したｎ＋型の不純物領域４を形
成する。
次に、第３図（ｃ）に示すように、電荷注入領域の窓の
半導体基板１表面に薄いトンネル絶縁膜５を形成した後
、多結晶シリコン層の導体層６、絶縁膜７及び多結晶シ
リコン層の導体層８を順次積層する。
半導体基板１表面に薄いトンネル絶縁膜５を形成した後
、多結晶シリコン層の導体層６、絶縁膜７及び多結晶シ
リコン層の導体層８を順次積層する。
最後に、導体層８．絶縁膜７．導体層６及び絶縁膜３を
順次エツチングして選択ゲート８ａ、６ａ及びゲートの
絶縁膜７ａ、３ａ並びに制御ゲート８ｂ、ゲートの絶縁
膜７ｂ、３ｂ及び浮遊ゲー）６ｂを形成した後イオン注
入等によってドレインのｎ＋型の不純物領域９ａ及び９
ｂ並びにソースのｎ＋型の不純物領域９Ｃを形成すれば
、第１図（ｂ）に示すような、本発明の第１の実施例が
できる。
順次エツチングして選択ゲート８ａ、６ａ及びゲートの
絶縁膜７ａ、３ａ並びに制御ゲート８ｂ、ゲートの絶縁
膜７ｂ、３ｂ及び浮遊ゲー）６ｂを形成した後イオン注
入等によってドレインのｎ＋型の不純物領域９ａ及び９
ｂ並びにソースのｎ＋型の不純物領域９Ｃを形成すれば
、第１図（ｂ）に示すような、本発明の第１の実施例が
できる。
ここで、不純物領域４の形成にイオン注入を用いている
が、イオン注入をせずに、第３図（ｂ）に示すホトレジ
スト１０を先に除去して、その後に砒素珪酸ガラス膜等
を気相成長法等により堆積し熱処理によって半導体基板
１表面に不純物を拡散してｎ＋型の不純物領域４を形成
した後、絶縁膜３と砒素珪酸ガラス膜とのエツチング速
度の違いを利用して希釈フッ酸液等により砒素珪酸ガラ
スを除去する等といった方法でも良い。
が、イオン注入をせずに、第３図（ｂ）に示すホトレジ
スト１０を先に除去して、その後に砒素珪酸ガラス膜等
を気相成長法等により堆積し熱処理によって半導体基板
１表面に不純物を拡散してｎ＋型の不純物領域４を形成
した後、絶縁膜３と砒素珪酸ガラス膜とのエツチング速
度の違いを利用して希釈フッ酸液等により砒素珪酸ガラ
スを除去する等といった方法でも良い。
以上説明したように本発明は、電荷注入領域の窓に自己
整合的に半導体基板表面の電荷注入用の不純物領域を形
成ししかも書込み部と読出し部を一体にしたメモリトラ
ンジスタを構成することによって、高速の書込み動作が
可能になると共に位置合せの精度や熱拡散による不純物
領域の横方向への広がり等の問題が解消して高密度・大
容量の不揮発性半導体記憶装置が実現できるという効果
がある。
整合的に半導体基板表面の電荷注入用の不純物領域を形
成ししかも書込み部と読出し部を一体にしたメモリトラ
ンジスタを構成することによって、高速の書込み動作が
可能になると共に位置合せの精度や熱拡散による不純物
領域の横方向への広がり等の問題が解消して高密度・大
容量の不揮発性半導体記憶装置が実現できるという効果
がある。
第１図（ａ）及び（ｂ）はそれぞれ本発明の不揮発性半
導体記憶装置の第１の実施例の平面図及びＡ−Ａ線断面
図、第２図は本発明の不揮発性半導体記憶装置の第２の
実施例の断面図、第３図（ａ）〜（Ｃ）は本発明の不揮
発性半導体記憶装置の製造方法の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第４図（ａ
）及び（ｂ）はそれぞれ従来の不揮発性半導体記憶装置
の一例の平面図及びＢ−Ｂ線断面図、第５図（ａ）〜（
ｄ）は従来の不揮発性半導体記憶装置の製造方法の一例
を説明するための工程順に示した半導体チップの断面図
である。 １・・・半導体基板、２・・・不純物領域、３．３”。 ３ａ、３ａ″、３ｂ、３ｂ’ 、３ｂ” 、３ｃ” ・
−・絶縁膜、４・・・不純物領域、５．５’ 、５”・
・・トンネル絶縁膜、６．６″・・・導体層、６ａ、６
ａ”・・・選択ゲート、６ｂ、６ｂ’ 、６ｂ” 、６
ｃ″・・・浮遊ゲーｌ〜、７．７” 、７ａ、７ａ″、
７ｂ、７ｂ′、７ｂ” 、７ｃ”・・・絶縁膜、８．８
”・・・導体層、８ ａ、 ８ ａ″−選択ゲート、８
ｂ、８ｂ′。 ８ ｂ” 、 ８ ｃ”−−−制御ゲート、９ａ、９ａ
″、９ｂ、９ｂ’ 、９ｂ” 、９ｃ、９ｃ” −−−
不純物領域、１０・・・ホトレジスト。 てＩ輻 第 １ 医 矛 ２ 面 ＄３ 閏 （ｃｌ） 茅４ 図 一手 ｓｒｓ
導体記憶装置の第１の実施例の平面図及びＡ−Ａ線断面
図、第２図は本発明の不揮発性半導体記憶装置の第２の
実施例の断面図、第３図（ａ）〜（Ｃ）は本発明の不揮
発性半導体記憶装置の製造方法の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第４図（ａ
）及び（ｂ）はそれぞれ従来の不揮発性半導体記憶装置
の一例の平面図及びＢ−Ｂ線断面図、第５図（ａ）〜（
ｄ）は従来の不揮発性半導体記憶装置の製造方法の一例
を説明するための工程順に示した半導体チップの断面図
である。 １・・・半導体基板、２・・・不純物領域、３．３”。 ３ａ、３ａ″、３ｂ、３ｂ’ 、３ｂ” 、３ｃ” ・
−・絶縁膜、４・・・不純物領域、５．５’ 、５”・
・・トンネル絶縁膜、６．６″・・・導体層、６ａ、６
ａ”・・・選択ゲート、６ｂ、６ｂ’ 、６ｂ” 、６
ｃ″・・・浮遊ゲーｌ〜、７．７” 、７ａ、７ａ″、
７ｂ、７ｂ′、７ｂ” 、７ｃ”・・・絶縁膜、８．８
”・・・導体層、８ ａ、 ８ ａ″−選択ゲート、８
ｂ、８ｂ′。 ８ ｂ” 、 ８ ｃ”−−−制御ゲート、９ａ、９ａ
″、９ｂ、９ｂ’ 、９ｂ” 、９ｃ、９ｃ” −−−
不純物領域、１０・・・ホトレジスト。 てＩ輻 第 １ 医 矛 ２ 面 ＄３ 閏 （ｃｌ） 茅４ 図 一手 ｓｒｓ
Claims (2)
- （１）第１導電型の半導体基板の一主面に設けられたド
レイン（又はソース）と接続した第２導電型の不純物領
域と該不純物領域上に電荷注入領域を備えたゲート絶縁
膜を介して設けられた浮遊ゲートとを有する電気的に情
報の書換え可能な不揮発性半導体記憶装置において、前
記不純物領域が前記電荷注入領域と自己整合的に配置さ
れていることを特徴とする不揮発性半導体記憶装置。 - （２）第１導電型の半導体基板の一主面に設けられたド
レイン（又はソース）と接続した第２導電型の不純物領
域と該不純物領域上に電荷注入領域を備えたゲート絶縁
膜を介して設けられた浮遊ゲートを有する電気的に情報
の書換え可能な不揮発性半導体記憶装置の製造方法にお
いて、第２導電型の不純物を前記電荷注入領域と自己整
合的に導入して前記不純物領域を形成する工程を含むこ
とを特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16911686A JPS6325980A (ja) | 1986-07-17 | 1986-07-17 | 不揮発性半導体記憶装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16911686A JPS6325980A (ja) | 1986-07-17 | 1986-07-17 | 不揮発性半導体記憶装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6325980A true JPS6325980A (ja) | 1988-02-03 |
Family
ID=15880594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16911686A Pending JPS6325980A (ja) | 1986-07-17 | 1986-07-17 | 不揮発性半導体記憶装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6325980A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208173A (en) * | 1990-03-20 | 1993-05-04 | Kabushiki Kaisha Toshiba | Method of manufacturing non-volatile semiconductor memory device |
| JP2006319362A (ja) * | 1999-06-28 | 2006-11-24 | Infineon Technologies Ag | 分離トンネル窓を有する不揮発性半導体メモリセルの製造方法 |
| WO2014109175A1 (ja) * | 2013-01-10 | 2014-07-17 | セイコーインスツル株式会社 | 半導体不揮発性メモリおよびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147928A (en) * | 1975-06-13 | 1976-12-18 | Nec Corp | Non-volatile semiconductor memory |
| JPS57186371A (en) * | 1981-05-12 | 1982-11-16 | Nec Corp | Manufacture of semiconductor device |
-
1986
- 1986-07-17 JP JP16911686A patent/JPS6325980A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147928A (en) * | 1975-06-13 | 1976-12-18 | Nec Corp | Non-volatile semiconductor memory |
| JPS57186371A (en) * | 1981-05-12 | 1982-11-16 | Nec Corp | Manufacture of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208173A (en) * | 1990-03-20 | 1993-05-04 | Kabushiki Kaisha Toshiba | Method of manufacturing non-volatile semiconductor memory device |
| JP2006319362A (ja) * | 1999-06-28 | 2006-11-24 | Infineon Technologies Ag | 分離トンネル窓を有する不揮発性半導体メモリセルの製造方法 |
| WO2014109175A1 (ja) * | 2013-01-10 | 2014-07-17 | セイコーインスツル株式会社 | 半導体不揮発性メモリおよびその製造方法 |
| JP2014150241A (ja) * | 2013-01-10 | 2014-08-21 | Seiko Instruments Inc | 半導体不揮発性メモリおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010846B1 (ko) | 반도체 장치의 그의 제조방법 | |
| JP2755613B2 (ja) | 半導体装置 | |
| JPH06112503A (ja) | 半導体記憶装置およびその製法 | |
| JPH01309382A (ja) | 半導体記憶装置の製造方法 | |
| JP2004080037A (ja) | Ｅｅｐｒｏｍ及びマスクｒｏｍを具備する半導体装置及びその製造方法 | |
| JPH11330280A (ja) | チャネル消去／書込によるフラッシュメモリ―セル構造の製造方法およびその操作方法 | |
| JP2945969B2 (ja) | 不揮発性メモリデバイス並びにその製造方法 | |
| GB2080024A (en) | Semiconductor Device and Method for Fabricating the Same | |
| JPH10107230A (ja) | 半導体装置およびその製造方法 | |
| JPS6325980A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH0334578A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPS6362382A (ja) | 浮遊ゲ−ト型不揮発性半導体記憶装置およびその製造方法 | |
| JPS60167376A (ja) | 半導体装置 | |
| JP3400044B2 (ja) | 半導体メモリおよびその製造方法 | |
| JPS6272171A (ja) | 半導体メモリ | |
| US5578515A (en) | Method for fabricating gate structure for nonvolatile memory device comprising an EEPROM and a latch transistor | |
| JP3253846B2 (ja) | 半導体装置およびその製造方法 | |
| JP2914252B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JP2946577B2 (ja) | マスクｒｏｍ及びその製造方法 | |
| JPH10229138A (ja) | 不揮発性記憶素子 | |
| JP4040138B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH0237778A (ja) | 半導体記憶装置の製造方法 | |
| JPH03224265A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| KR100211072B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| JP2672530B2 (ja) | 半導体記憶装置の製造方法 |