KR910017668A - 불휘발성 반도체 기억장치의 제조방법 - Google Patents

불휘발성 반도체 기억장치의 제조방법 Download PDF

Info

Publication number
KR910017668A
KR910017668A KR1019910004025A KR910004025A KR910017668A KR 910017668 A KR910017668 A KR 910017668A KR 1019910004025 A KR1019910004025 A KR 1019910004025A KR 910004025 A KR910004025 A KR 910004025A KR 910017668 A KR910017668 A KR 910017668A
Authority
KR
South Korea
Prior art keywords
region
forming
insulating film
resist
opening
Prior art date
Application number
KR1019910004025A
Other languages
English (en)
Other versions
KR940004421B1 (ko
Inventor
세이지 야마다
기요미 나루케
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR910017668A publication Critical patent/KR910017668A/ko
Application granted granted Critical
Publication of KR940004421B1 publication Critical patent/KR940004421B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

불휘발성 반도체 기억장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도 내지 제 2도는 각각 본 발명의 제 1 실시예에 따른 불휘발성 반도체 기억장치의 제조방법을 나타낸 단면도.

Claims (4)

  1. 제 1도전형 반도체기판(11)에 소자영역과 피일드영역(12)을 형성하는 공정과, 상기 소자영역의 일부에 제 2전형의 제 1 영역(14)을 형성하는 공정, 전면적으로 제 1 절연막(15)을 형성하는 공정, 상기 제 1 영역(14)상의 적어도 일부에 개구부를 갖춘 레지스트(16)를 상기 제 1 절연막(15)상에 형성하는 공정, 상기 레지스트(16)를 마스크로 이용하여 제 2 도전형의 불순물을 이온주입함으로써 제 2 영역(17)을 형성하는 공정, 상기 레지스트(16)를 부착한채로 상기 개구부밑에 제 1 절연막(15)을 제거하는 공정, 상기 레지스트(16)를 제거하고 상기 개구부에 상기 제 1 절연막(15) 보다도 얇은 제 2 절연막(18)을 형성하는 공정, 상기 제 1 및 제 2 절연막(15,18)상에 도전성 막(19)을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 불휘발성 반도체 기억장치의 제조방법.
  2. 제 1항에 있어서, 상기 레지스트(16)를 그 개구부사 상기 피일드 영역(12)의 끝부분에 걸리도록 형성하는 것을 특징으로 하는 불휘발성 반도체 기억장치의 제조방법.
  3. 제 1도전형 반도체기판(11)에 소자영역과 피일드영역(12)을 형성하는 공정과, 상기 소자영역의 일부에 제 2도전형의 제 1 영역(14)을 형성하는 공정, 전면적으로 제 1 절연막(15)을 형성하는 공정, 전면적으로 제 2 절연막(20)을 형성하는 공정, 상기 제 1 영역(14)상의 적어도 일부에 개구부를 갖춘 레지스트(16)를 상기 제 1 절연막(15)상에 형성하는 공정, 상기 개구부밑의 제 2 절연막(20)을 제거하는 공정, 상기 레지스트(16)를 마스크로 이용하여 제 2 도전형의 불순물을 이온주입함으로써 제 2 영역(17)을 형성하는 공정, 상기 레지스트(16)를 제거하는 공정, 상기이온주입으로 인하여 받은 손상을 회복시켜주기 위해 열적으로 어니일 처리를 하는공정, 상기 제 1 영역(14)상의 적어도 일부에 개구부를 갖춘 제 2 절연막(20)을 마스크로 이용하여 상기 개구부밑의 제 1 절연막(15)을 제거하는 공정, 상기 개구부에 상기 제 1 절연막(15)보다도 얇은 제 3 절연막(18)을 형성하는 공정, 상기 제 1 내지 제 3 절연막(15,20,18)상에 도전성 막(19)을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 불휘발성 반도체 기억장치의 제조방법.
  4. 제3항에 있어서, 상기 레지스트(16)를 그 개구부가 상기 피이트영역(12)의 끝부분에 걸리도록 형성하는 것을 특징으로 하는 불휘발성 반도체 기억장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910004025A 1990-03-20 1991-03-14 불휘발성 반도체기억장치의 제조방법 KR940004421B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-68081 1990-03-20
JP2068081A JPH0770629B2 (ja) 1990-03-20 1990-03-20 不揮発性半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
KR910017668A true KR910017668A (ko) 1991-11-05
KR940004421B1 KR940004421B1 (ko) 1994-05-25

Family

ID=13363445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004025A KR940004421B1 (ko) 1990-03-20 1991-03-14 불휘발성 반도체기억장치의 제조방법

Country Status (5)

Country Link
US (1) US5208173A (ko)
EP (1) EP0450401B1 (ko)
JP (1) JPH0770629B2 (ko)
KR (1) KR940004421B1 (ko)
DE (1) DE69123992T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316981A (en) * 1992-10-09 1994-05-31 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide using a sacrificial oxide anneal
US5362685A (en) * 1992-10-29 1994-11-08 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide in integrated circuit devices
US5429966A (en) * 1993-07-22 1995-07-04 National Science Council Method of fabricating a textured tunnel oxide for EEPROM applications
US5498577A (en) * 1994-07-26 1996-03-12 Advanced Micro Devices, Inc. Method for fabricating thin oxides for a semiconductor technology
KR100277878B1 (ko) * 1996-11-08 2001-02-01 김영환 트랜지스터의 구조 및 제조방법
US6983374B2 (en) 2000-02-14 2006-01-03 Kabushiki Kaisha Toshiba Tamper resistant microprocessor
KR100512464B1 (ko) * 2002-12-30 2005-09-07 동부아남반도체 주식회사 이이피롬 소자 제조방법
JP5139712B2 (ja) * 2007-04-19 2013-02-06 ローム株式会社 Ｆｌｏｔｏｘ型ｅｅｐｒｏｍおよびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
US4271487A (en) * 1979-11-13 1981-06-02 Ncr Corporation Static volatile/non-volatile ram cell
JPS5749250A (en) * 1980-09-09 1982-03-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS605589B2 (ja) * 1982-08-26 1985-02-12 石原産業株式会社 ピラゾ−ル誘導体の製造方法
EP0164605B1 (en) * 1984-05-17 1990-02-28 Kabushiki Kaisha Toshiba Method of manufacturing nonvolatile semiconductor eeprom device
JPS6155965A (ja) * 1984-08-28 1986-03-20 Toshiba Corp 不揮発性半導体記憶装置の製造方法
NL8501992A (nl) * 1985-07-11 1987-02-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JPS6325980A (ja) * 1986-07-17 1988-02-03 Nec Corp 不揮発性半導体記憶装置及びその製造方法
JPS63116422A (ja) * 1986-11-05 1988-05-20 Mitsubishi Electric Corp イオン注入法
JPS6410644A (en) * 1987-07-02 1989-01-13 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH01125987A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd 半導体可変容量素子
JPH01194436A (ja) * 1988-01-29 1989-08-04 Nec Yamaguchi Ltd 半導体装置
US4851361A (en) * 1988-02-04 1989-07-25 Atmel Corporation Fabrication process for EEPROMS with high voltage transistors
JPH0223651A (ja) * 1988-07-12 1990-01-25 Fujitsu Ltd 半導体装置の製造方法
US5006480A (en) * 1988-08-08 1991-04-09 Hughes Aircraft Company Metal gate capacitor fabricated with a silicon gate MOS process
NL8802219A (nl) * 1988-09-09 1990-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin door ionenimplantaties halfgeleidergebieden worden gevormd.
US5102827A (en) * 1989-05-31 1992-04-07 At&T Bell Laboratories Contact metallization of semiconductor integrated-circuit devices

Also Published As

Publication number Publication date
DE69123992D1 (de) 1997-02-20
EP0450401A3 (en) 1991-10-23
JPH03270174A (ja) 1991-12-02
US5208173A (en) 1993-05-04
EP0450401A2 (en) 1991-10-09
JPH0770629B2 (ja) 1995-07-31
KR940004421B1 (ko) 1994-05-25
DE69123992T2 (de) 1997-05-28
EP0450401B1 (en) 1997-01-08

Similar Documents

Publication Publication Date Title
KR910020842A (ko) Ldd형의 cmos장치 제조방법
KR900000981A (ko) 반도체장치의 제조방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR960006013A (ko) 반도체 소자 및 그의 제조방법
KR920005345A (ko) 터널 주입형 반도체장치 및 그 제조방법
KR960012318A (ko) 반도체 장치 및 그 제조방법
KR910017668A (ko) 불휘발성 반도체 기억장치의 제조방법
KR920010975A (ko) 반도체장치 및 그의 제조방법
KR930005259A (ko) 반도체 장치 및 그 제조 방법
KR920020725A (ko) 초고집적 반도체 메모리장치의 제조방법
KR910020740A (ko) 반도체기억장치
KR930001419A (ko) 마스크 rom의 제조방법
KR940027060A (ko) 폴리 사이드 구조를 갖는 게이트 전극 형성 방법
KR920016611A (ko) 금속실리사이드 보호층 제조방법
KR910008853A (ko) 반도체장치와 그 제조방법
KR970008337A (ko) 반도체 장치의 웰 형성방법
KR930011103A (ko) 반도체 장치의 제조방법
KR920003527A (ko) 이이피롬셀 및 그 제조방법
KR960026273A (ko) 게이트 전도막 패턴 형성 방법
KR960039443A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR19980066418A (ko) 셀 영역 및 주변영역의 퍼포먼스를 개선한 반도체 장치의 제조방법
KR950012717A (ko) 반도체 소자 제조 방법
KR940027196A (ko) 모스(mos) 트랜지스터 제조방법
KR970003789A (ko) Nand형 불휘발성 메모리장치 및 그 제조방법
KR920007167A (ko) 고부하 저항체를 갖는 sram 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee