KR20020073960A - 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법 - Google Patents

에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법 Download PDF

Info

Publication number
KR20020073960A
KR20020073960A KR1020010013931A KR20010013931A KR20020073960A KR 20020073960 A KR20020073960 A KR 20020073960A KR 1020010013931 A KR1020010013931 A KR 1020010013931A KR 20010013931 A KR20010013931 A KR 20010013931A KR 20020073960 A KR20020073960 A KR 20020073960A
Authority
KR
South Korea
Prior art keywords
film
semiconductor substrate
patterned
regions
dielectric memory
Prior art date
Application number
KR1020010013931A
Other languages
English (en)
Other versions
KR100375235B1 (ko
Inventor
신유철
박종우
최정달
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR10-2001-0013931A priority Critical patent/KR100375235B1/ko
Priority to JP2002062647A priority patent/JP4463463B2/ja
Priority to US10/098,875 priority patent/US6784481B2/en
Priority to TW091104938A priority patent/TW544923B/zh
Publication of KR20020073960A publication Critical patent/KR20020073960A/ko
Application granted granted Critical
Publication of KR100375235B1 publication Critical patent/KR100375235B1/ko
Priority to US10/418,701 priority patent/US6784055B2/en
Priority to JP2008125229A priority patent/JP2008227535A/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

에스.오.엔.오.에스(SONOS) 플래시 기억소자 및 그 제조 방법이 여기에 개시된다. 오.엔.오(ONO) 막이 게이트 라인과 활성영역이 교차하는 부분의 반도체 기판 상에만 존재하고 소자분리영역에는 존재하지 않는다. 오.엔.오막이 기억소자 셀 단위로 완전히 분리되고, 이에 따라 소자 동작시 인접한 기억 셀 사이의 간섭에 따른 소자 오동작을 피할 수 있다.

Description

에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법{SONOS FLASH MEMORY DEVICE AND A METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 기억소자 및 그 형성 방법에 관한 것으로서, 더욱 상세하게는 SONOS 플래시 기억소자 및 그 형성 방법에 관한 것이다.
SONOS 트랜지스터는 반도체(Semiconductor) 기판 상에 비휘발성 절연물질로서 산화막(Oxide)-질화막(Nitride)-산화막(Oxide)의 ONO막을 사이에 두고 형성된 실리콘(Silicon) 게이트 전극 및 그 양측의 소오스 전극 및 드레인 전극으로 이루어진 트랜지스터이다. 종래 SONOS 트랜지스터의 구조가 도 1 및 도 2a 그리고 도 2b에 개략적으로 도시되어 있다. 도 1은 종래 기술에 따른 SONOS 플래시 기억소자를 나타내는 사시도이며, 도 2a는 도 1의 1A-1A'라인을 따라 절취한 단면도이고, 도 2b는 도 1의 1B-1B'라인을 따라 절취한 단면도이다. 도면을 참조하면 종래 SONOS 트랜지스터는, 실리콘 반도체 기판(100) 상에 하부 산화막(106)-질화막(108)-상부 산화막(110)의 ONO막(112)이 형성되어 있고 상기ONO막(112) 상에 실리콘 게이트 라인(114)이 형성되어 있다. 그러나 상기 ONO막(112)이 상기 게이트 라인(114)과 교차하는 상기 활성영역(104) 뿐 아니라 상기 활성영역(104)을 서로 전기적으로 격리시키는 소자분리영역(102) 상에도 형성되어 있음을 알 수 있다. 즉 상기 ONO막(112)이 상기 게이트 라인(114) 아래의 모든 영역(활성영역 및 소자분리영역)에 형성되어 있다.
따라서 후술하는 바와 같은 문제점이 발생한다. SONOS 플래시 기억소자는 프로그램 모우드(mode), 소거 모우드 및 읽기 모우드가 있다. 프로그램 모우드시에는, 게이트(114)에 프로그램 전압(Vpp)이 인가되고 상기 게이트(114)의 일측의 활성영역(104)에 형성된 소오스(116a) 영역, 상기 게이트(114)의 타측의 활성영역(104)에 형성된 드레인(116b) 영역 및 반도체 기판(100)을 접지 시키면, 상기 반도체 기판(100)에 유기된 전자(electron)가 상기 질화막(108)에 F-N(Fowler-Nordheim) 터널링에 의해 상기 하부 산화막(106)을 통과해서 포획(trap) 되며 이는 트랜지스터의 문턱전압을 높여 데이타를 프로그램한다.
한편 소거 모우드시에는, 게이트(114), 드레인 영역(116b) 및 소오스 영역(116a)은 오픈 시키고, 기판(100)에 Vpp를 인가하여 질화막(108)에 포획되어 있던 전자들을 기판(100) 쪽으로 밀어내어 문턱전압을 낮춤으로써 데이타를 소거한다.
그리고 읽기 모우드시에는 게이트(114)에는 읽기 전압(Vr)이 인가되고, 소오스(116a) 및 드레인(116b) 사이에 흐르는 전류를 감지한다. 읽기 전압(Vr)이 인가된 조건에서 흐르는 전류를 측정하는 센싱 회로를 이용하여 특정 셀에 대해 읽기동작을 할 수 있다.
그러나 반도체 기억소자가 점점더 고집적화함에 따라 활성영역(104) 및 소자분리영역(102)이 차지하는 영역이 계속 해서 줄어들고 있으며, 이에 따라 인접 셀 사이의 간격이 줄어들고 있다. 따라서 상술한 바와 같이 SONOS 플래시 기억소자는 ONO막(112) 특히 질화막(108) 내에 전자를 포획하거나 포획된 전자를 방출함으로써 그 동작을 수행하기 때문에, 소자분리영역(102) 상에도 ONO막이 존재하는 구조에 있어서, 즉 인접 셀과 ONO막이 연결된 구조에 있어서, 데이타 손실(loss)이 발생할 수 있다. 인접 셀 사이의 간격이 좁으면 즉, 소자분리영역의 크기가 작으면, 좁은 소자분리영역 상에 형성된 ONO막 내에 포획된 전자가 인접 셀의 동작에 영향을 줄 수 있다.
따라서 본 발명은 상술한 제반 문제점을 해결하기 위해서 제안된 것으로서, 기억소자 셀 동작시 인접 셀에 의한 영향을 최소화 할 수 있는 고집적 SONOS 플래시 기억소자 구조 및 그 형성 방법을 제공하는데 그 목적이 있다.
도 1은 종래 방법에 따른 SONOS 플래시 기억소자의 구조를 개략적으로 나타내는 사시도이다.
도 2a는 도 1의 1A-1A'라인을 따라 절취한 단면도이다.
도 2b는 도 1의 1B-1B'라인을 따라 절취한 단면도이다.
도 3은 본 발명에 따른 새로운 SONOS 플래시 기억소자를 개략적으로 나타내는 사시도이다.
도 4a는 도 3의 3A-3A'라인을 따라 절취한 단면도이다.
도 4b는 도 3의 3B-3B'라인을 따라 절취한 단면도이다.
도 5a 내지 도 5f는 본 발명의 일 실시예에 따라 도 3에 개략적으로 나타난 SONOS 플래시 기억소자를 형성하는 방법을 공정 순서에 따라 도시한 도면으로서 도 3의 3A-3A'라인을 따라 절취한 단면도이다.
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따라 도 3에 개략적으로 나타난 SONOS 플래시 기억소자를 형성하는 방법을 공정 순서에 따라 도시한 도면으로 도 3의 3A-3A'라인을 따라 절취한 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
200 : 반도체 기판202a, 202b : 소자분리영역
204 : 활성영역206,210 : 산화막
208 : 질화막212 : ONO막
214 : 게이트 라인216a-d : 불순물 확산영역
218 : 트렌치202 : 트렌치 매립 절연물질
216 : 평탄화 정지막
(구성)
상술한 기술적 과제를 해결하기 위한 본 발명의 구성에 따른 SONOS 플래시 기억소자는, 반도체 기판의 소정 영역에 형성되고 서로 평행한 복수개의 소자분리영역들, 상기 복수개의 소자분리영역들 및 이들 사이의 복수개의 활성영역들을 가로지르면서 서로 평행한 다수의 게이트 라인들, 상기 다수의 게이트 라인들과 교차하는 상기 복수개의 활성영역들 상에만 형성된 유전체 기억 물질막, 그리고 상기 다수의 게이트 라인들 양측의 상기 복수개의 활성영역들에 형성된 불순물 확산영역들을 포함한다. 즉, 유전체 기억 물질막이 활성영역 상에만 존재하며, 그 중에서도 활성영역과 게이트 라인이 교차하는 부분에만 존재하고 게이트 라인은 직접 상기 소자분리영역과 접촉한다. 따라서 셀 단위로 유전체 기억 물질막이 완전히 분리되며 인접 셀에 의한 영향을 제거할 수 있다.
바람직한 실시예에 있어서, 상기 유전체 기억 물질막은 하부산화막-질화막-상부산화막이 차례로 적층된 막질로 형성된다.
상술한 기술적 과제를 달성하기 위한 본 발명의 SONOS 플래시 기억소자 형성 방법에 따르면, 반도체 기판 상에 유전체 기억 물질막 및 식각 마스크막을 순차적으로 형성한다. 상기 식각 마스크막 및 상기 유전체 기억 물질막을 패터닝하여 상기 반도체 기판의 소정영역들을 노출시킨다. 이때 노출된 반도체 기판은 소자분리영역이 되며, 노출되지 않고 상기 유전체 기억 물질막에 의해 덮혀진 부분은 활성영역으로 된다. 따라서 유전체 기억 물질막이 자기 정합적으로 활성영역 상에 형성된다. 상기 노출된 반도체 기판의 소정영역들에 서로 평행한 복수개의 소자분리영역들을 형성한다. 상기 패터닝된 식각 마스크막을 제거한다. 상기 식각 마스크막이 제거된 결과물의 전면에 상부 도전물질을 형성한다. 상기 상부 도전물질 및 상기 패터닝된 유전체 기억 물질막을 패터닝하여 상기 활성영역들 및 상기 소자분리영역들을 가로지르는 복수개의 게이트 라인을 형성한다.
바람직한 실시예에 있어서, 상기 유전체 기억 물질막 및 상기 식각 마스크막사이에 하부 도전물질을 더 형성한다. 이때, 상기 식각 마스크막 및 상기 유전체 기억 물질막을 패터닝 할때 상기 하부 도전물질도 패터닝 되며, 상기 상부 도전물질 및 상기 패터닝된 유전체 기억 물질막을 패터닝할 때, 상기 패터닝된 하부 도전물질도 동시에 패터닝 되고, 상기 상부 도전물질과 더불어 게이트 라인을 형성한다.
상기 노출된 반도체 기판의 소정영역들에 형성된 서로 평행한 소자분리영역들은, 트렌치 격리 방법에 의해 형성하는 것이 바람직하다. 즉, 상기 노출된 반도체 기판의 소정영역들을 식각하여 서로 평행한 트렌치들을 형성하고, 상기 트렌치들을 완전히 채우도록 상기 패터닝된 식각 마스크막 상에 트렌치 매립 절연물질을 형성한 후, 이어서, 상기 패터닝된 식각 마스크막의 상부가 노출될 때까지 상기 트렌치 매립 절연물질을 평탄화 식각하여 상기 평행한 소자 분리 영역들을 형성한다.
다른 방법으로, 상기 노출된 반도체 기판의 소정영역들에 형성된 서로 평행한 소자분리영역들은, 국부적 실리콘 산화 방법에 의해 형성할 수도 있다. 즉, 열산화 공정을 진행하여 상기 노출된 반도체 기판의 소정영역들 상에 열산화막을 성장시켜 상기 소자분리영역들을 형성한다.
바람직한 실시예에 있어서, 상기 유전체 기억 물질막은 상기 반도체 기판 상에 차례로 적층된 하부 산화막(Oxide), 질화막(Nitride) 및 상부 산화막(Oxide)이 적층된 ONO막으로 이루어진다.
상술한 기술적 과제를 달성하기 위한 바람직한 공정 구성에 따른 SONOS 플래시 기억소자 형성 방법은, 반도체 기판 상에 유전체 기억 물질막, 하부 도전물질막및 식각 마스크막을 순차적으로 형성하는 단계와, 상기 식각 마스크막, 상기 하부 도전물질막 및 상기 유전체 기억 물질막을 패터닝하여 상기 반도체 기판의 소정영역들을 노출시키는 단계와, 상기 노출된 반도체 기판의 소정영역들을 식각하여 서로 평행한 트렌치들을 형성하는 단계와, 상기 트렌치들을 완전히 채우도록 상기 패터닝된 식각 마스크막 상에 트렌치 매립 절연물질을 형성하는 단계와, 상기 식각 마스크막이 노출될 때까지 상기 트렌치 매립 절연물질을 평탄화 식각하는 단계와, 상기 노출된 패터닝된 식각 마스크막을 제거하여 서로 평행한 소자분리영역들을 형성하는 단계와, 상기 평행한 소자분리영역들 상에 그리고 이들 사이의 활성영역들 상부에 형성된 상기 패터닝된 하부 도전물질막 상에 상부 도전물질막을 형성하는 단계와, 그리고 상기 상부 도전물질막, 상기 패터닝된 하부 도전물질막 및 상기 패터닝된 유전체 기억 물질막을 패터닝하여 상기 활성영역들 상부 및 상기 소자분리영역들 상을 가로지르는 다수의 게이트 라인을 형성하는 단계를 포함한다.
(실시예)
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예에 대해서 설명한다. 본 발명은 반도체 기억소자 및 그 형성 방법에 관한 것이다. 구체적으로 유전체 기억 물질(dielectric memory material)을 이용한 기억소자에 관한 것이다. 유전체 기억 물질로 산화막-질화막-산화막이 적층된 ONO막이 대표적이며, 이를 반도체 기판과 게이트 라인 사이에 개재시켜 반도체 기판의 반송자(carrier)를 ONO막의 질화막에 포획(trapping)시켜 문턱전압을 변경시킴으로서 기억소자로서의 기능을 하게 한다. 본 발명은 SONOS(semiconductor-oxide-nitride-oxide-semiconductor) 플래시 기억소자 및 그 형성 방법에 관한 것이다.
도 3은 본 발명에 따른 새로운 SONOS 플래시 기억소자를 개략적으로 나타내는 사시도이며, 4a는 도 3의 3A-3A'라인을 따라 절취한 단면도이고, 도 4b는 도 3의 3B-3B'라인을 따라 절취한 단면도이다. 도시된 바와 같이 본 발명에 따른 반도체 기억소자에 따르면, 유전체 기억 물질막(112)이 활성영역(204) 상부에만, 더 구체적으로 상기 활성영역(204)이 게이트 라인(214)과 교차하는 부분의 활성영역 상에만 개재하고 있는 것을 특징으로 한다. 도 3을 참조하면 본 발명에 따른 SONOS 플래시 기억소자는 반도체 기판(200)의 소정 영역에 복수개의 소자분리영역(202)을 포함한다. 상기 복수개의 소자분리영역(202)은 서로 평행하며, 이들 사이의 영역은 활성영역(204)으로 한정된다. 따라서 상기 활성영역(204)은 복수개가 정의되며 이들 역시 서로 평행하다. 상기 소자분리영역들(202) 및 상기 활성영역들(204) 상부를 복수개의 게이트 라인(214)이 각각 가로지른다. 상기 게이트 라인(214) 사이의 상기 활성영역(204)에 불순물 확산영역인 소오스/드레인 영역들(216a-d)이 형성되어 있다. 이때, 상기 복수개의 게이트 라인(214) 및 상기 활성영역(204)이 교차하는 부분의 활성영역 상에만 상기 유전체 기억 물질막(212)이 개재한다. 즉, 상기 소자분리영역(202)과 상기 게이트 라인(214)은 직접 접촉한다. 결과적으로 상기 활성영역들(204)을 인접한 활성영역들과 전기적으로 격리 시키는 상기 소자분리영역(202) 상에는 상기 유전체 기억 물질막(212)이 형성되어 있지 않기 때문에, 소자의 고집적화로 인해 활성영역 및 소자분리영역의 피치(pitch)가 감소하더라도, SONOS 기억소자 동작시 인접 셀에 의한 간섭(disturbance)을 최소화할 수 있다.
이제부터는 도 3 및 도 4a 그리고 도 4b에 도시된 SONOS 플래시 기억소자를 형성하는 방법에 대해서 상세히 설명하기로 한다.
도 5a 내지 도 5f는 본 발명의 일 실시예에 따라 도 3에 개략적으로 나타난 SONOS 플래시 기억소자를 형성하는 방법을 공정 순서에 따라 도시한 도면으로 도 3의 3A-3A'라인을 따라 절취한 단면도이다.
먼저, 도 5a를 참조하면, 반도체 기판(200) 상에 유전체 기억 물질막(212)이 형성된다. 상기 유전체 기억 물질막(212)은 상기 반도체 기판(200) 상에 차례로 적층된 하부 산화막(206), 질화막(208) 및 상부 산화막(210)인 ONO막으로 형성되는 것이 바람직하다. 예를 들어, 상기 하부 산화막(206)은 약 80Å 이하의 두께로 형성되고, 상기 질화막(208)은 약 100Å 이하의 두께로 형성되고, 상기 상부 산화막(210)은 약 200Å 이하의 두께로 형성된다. 상기 유전체 기억 물질막(212) 상에 하부 도전막(214a)이 형성된다. 상기 하부 도전막(214a)은 도핑된 폴리실리콘으로 형성하며 후속 공정에서 패터닝되어 게이트 라인의 일부로 사용된다. 상기 하부 도전막(214a) 상에 식각 마스크막(216)이 형성된다. 상기 식각 마스크막(216)은 실리콘 질화막으로 형성된다. 상기 식각 마스크막(216)은 후속 평탄화 공정에서 평탄화 정지층으로 사용되기도 한다.
이어서, 상기 식각 마스크막(216), 하부 도전막(214a) 및 유전체 기억 물질막(212)이 패터닝되어 소자분리영역으로 될 반도체 기판의 표면이 노출된다. 여기서 패터닝 결과, 상기 유전체 기억 물질막(212) 및 하부 도전막(214a)으로 덮여진 반도체 기판은 활성영역(204)이 된다. 따라서 기억소자의 일부를 구성하는 상기기억 물질막(212) 및 하부 도전막(214a)이 자기 정합적으로 활성영역(204) 상에 형성된다.
공정에 따라서는 상기 하부 도전막(214a)을 형성하지 않을 수도 있으며, 또한 상기 식각 마스크막(216) 막 상에 산화막 마스크가 더 형성될 수 있다.
다음 도 5b를 참조하면, 패터닝된 식각 마스크막(216)을 사용하여 노출된 반도체 기판을 식각하여 복수개의 평행한 트렌치(218)를 형성한다. 그 결과 이들 사이의 반도체 기판에 한정되는 활성영역(204) 또한 평행하게 된다(도 4 참조).
다음 도 5c를 참조하면, 상기 트렌치(218)를 완전히 채우도록 상기 패터닝된 식각 마스크막(216) 상에 트렌치 매립 절연물질(202)이 형성된다. 상기 트렌치 매립 절연물질(202)은 화학적기상증착 산화막으로 형성된다. 공정에 따라서는 상기 트렌치 매립 절연물질(202)을 치밀화 시키기 위해 열처리 공정을 더 진행할 수 있다. 또한 비록 도면에는 도시되지 않았으나, 상기 트렌치(218) 내부에 열산화막 및 질화막 라이너가 더 형성될 수 있다. 열산화막은 트렌치 형성을 위한 반도체 기판 식각시 발생하는 손상을 치유하기 위해서이고, 질화막 라이너는 트렌치 내부의 산화를 방지하기 위해서이다. 따라서 열산화막 및 질화막 라이너를 형성하는 것이 더 바람직하다.
이어서, 상기 패터닝된 식각 마스크막(216)이 노출될 때까지 상기 트렌치 매립 절연물질(202)에 대해서 평탄화 식각 공정을 진행하여 도 5d에 도시된 바와 같이, 서로 평행한 복수개의 소자분리영역(202a)을 형성한다.
다음 도 5e를 참조하면, 노출된 패터닝된 식각 마스크막(216)을 제거한다.이때, 상기 활성영역(204) 상에는 유전체 기억 물질막(212) 및 하부 도전막(214a)이 차례로 형성되어 있다.
본 발명에 따르면, 소자 분리 공정을 진행하면서 동시에 유전체 기억 물질막 및 게이트 라인의 일부로 사용되는 하부 도전막이 자기 정합적으로 활성영역 상에만 형성되게 된다. 즉 소자분리영역들 상부에는 기억소자의 구성요소인 유전체 기억 물질막 및 하부 도전막이 존재하지 않게 된다. 따라서 소자분리영역들로부터 유전체 기억 물질막을 제거하기 위한 추가의 사진식각공정이 필요 없게 된다.
다음 후속 공정으로 게이트 라인 형성을 위한 상부 도전물질을 상기 소자분리영역들(202a)이 형성된 결과물 상에 형성된다. 즉 상기 패터닝된 하부 도전물질(214a) 및 상기 소자분리영역(202a) 상에 상부 도전물질을 형성한다. 이어서 도 5f 및 도 3에 도시된 바와 같이, 상기 상부 도전물질을 패터닝하여 상기 활성영역들(204) 상부 및 상기 소자분리영역들 (202a) 상을 가로지르는 복수개의 게이트 라인(214)이 형성된다. 결과적으로 상기 게이트 라인(214)은 상기 소자분리영역(202a)들과 직접 접하게 되고, 상기 유전체 기억 물질막(212)이 상기 활성영역(204) 중에서도 상기 게이트 라인(214)과 교차하는 영역에만 존재하게 되어 기억 셀 단위로 완전히 분리되게 된다. 여기서 상기 하부 도전막(214a)은 상기 게이트 라인(214)의 일부로 사용된다. 이어서 통상적인 방법에 따라 게이트 라인(214) 양측의 활성영역(204)에 불순물 확산영역인 소오스/드레인 영역(216a-d)을 형성한다.
다음은 본 발명의 다른 실시예에 따른 기억소자 형성 방법을 설명한다. 본 실시예에 있어서, 전술한 실시예에서와 다른 점은, 국부적 실리콘 산화공정(LOCcal Oxidation of Silicon)에 의해 소자분리영역을 형성하는데 있다.
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따라 도 3에 개략적으로 나타난 SONOS 플래시 기억소자를 형성하는 방법을 공정 순서에 따라 도시한 도면으로 도 3의 3A-3A'라인을 따라 절취한 단면도이다.
먼저 도 6a는 도 5a에 대응하는 것으로서, 반도체 기판(200) 상에 소자분리영역을 노출시키는 패터닝된 막질(유전체 기억 물질막(212), 하부 도전막(214a) 및 식각 마스크막(216))이 형성된다. 트렌치 격리 공정과는 달리, 열산화 공정을 진행하여 상기 노출된 반도체 기판에 열산화막을 형성하여 소자분리영역들(202b)을 도 6b에 도시된 바와 같이 완성한다.
이어서 상기 식각 마스크막(216)을 제거하고 앞서 설명한 실시예에서와 같이 게이트 라인용 도전물질을 형성하고 패터닝하여 게이트 라인(214)을 도 6c에 도시된 바와 같이 형성한다.
따라서 상술한 본 발명에 따르면, 게이트 라인이 지나가는 활성영역 상에만 유전체 기억 물질막이 형성되고 활성영역을 격리 시키는 소자분리영역 상에는 형성되지 않는 기억소자 구조를 취하고 있기 때문에, 고집적화에 따른 인접 셀에 의한 간섭을 최소화할 수 있다.
또한 상기 구조를 형성하기 위한 방법에 따르면 소자분리영역 형성을 위한 공정에서 유전체 기억 물질막이 자기 정합적으로 활성영역 상부에만 형성되기 때문에 공정의 단순화를 이룩할 수 있으며 고집적 반도체 제조 공정에 적합하다.

Claims (11)

  1. 반도체 기판의 소정 영역에 형성된 복수개의 소자분리영역들;
    상기 복수개의 소자분리영역들 및 이들 사이의 복수개의 활성영역들 상부를 가로지르는 복수개의 게이트 라인들;
    상기 복수개의 게이트 라인들과 교차하는 상기 복수개의 활성영역들 상에만 형성된 유전체 기억 물질막; 및
    상기 복수개의 게이트 라인들 양측의 상기 복수개의 활성영역들에 형성된 불순물 확산영역들을 포함하는 SONOS 플래시 기억소자.
  2. 제 1 항에 있어서,
    유전체 기억 물질막은 차례로 적층된 하부 산화막, 질화막 및 상부 산화막(ONO막)인 것을 특징으로 하는 SONOS 플래시 기억소자.
  3. 제 1 항에 있어서,
    상기 게이트 라인의 하부와 상기 소자분리영역 상부가 직접 접촉하는 것을 특징으로 하는 SONOS 플래시 기억소자.
  4. 반도체 기판 상에 유전체 기억 물질막 및 식각 마스크막을 순차적으로 형성하는 단계;
    상기 식각 마스크막 및 상기 유전체 기억 물질막을 패터닝하여 상기 반도체 기판의 소정영역들을 노출시키는 단계;
    상기 노출된 반도체 기판의 소정영역들에 소자분리영역들을 형성하는 단계;
    상기 패터닝된 식각 마스크막을 제거하는 단계;
    상기 식각 마스크막이 제거된 결과물 전면에 상부 도전물질을 형성하는 단계; 및
    상기 상부 도전물질 및 상기 패터닝된 유전체 기억 물질막을 패터닝하여 상기 소자분리영역들 및 이들 사이의 활성영역들 상부를 가로지르는 게이트 라인들을 형성하는 단계를 포함하는 SONOS 플래시 기억소자 형성 방법.
  5. 제 4 항에 있어서,
    상기 유전체 기억 물질막은 상기 반도체 기판 상에 차례로 적층된 하부 산화막, 질화막 및 상부 산화막(ONO막)으로 이루어진 것을 특징으로 하는 SONOS 플래시 기억소자 형성 방법.
  6. 제 4 항에 있어서,
    상기 유전체 기억 물질막 및 상기 식각 마스크막 사이에 하부 도전물질을 형성하는 단계를 더 포함하며,
    이때, 상기 식각 마스크막 및 상기 유전체 기억 물질막을 패터닝 할 때에 상기 하부 도전물질도 패터닝 되며,
    상기 상부 도전물질 및 상기 패터닝된 유전체 기억 물질막을 패터닝할 때, 상기 패터닝된 하부 도전물질도 동시에 패터닝 되는 것을 특징으로 하는 SONOS 플래시 기억소자 형성 방법.
  7. 제 4 항에 있어서,
    상기 노출된 반도체 기판의 소정영역들에 소자분리영역들을 형성하는 단계는,
    상기 노출된 반도체 기판을 식각하여 트렌치들을 형성하는 단계;
    상기 트렌치들을 완전히 채우도록 상기 패터닝된 식각 마스크막 상에 트렌치 매립 절연물질을 형성하는 단계; 및
    상기 패터닝된 식각 마스크막의 상부가 노출될 때까지 상기 트렌치 매립 절연물질을 평탄화 식각하는 단계를 포함하는 것을 특징으로 하는 SONOS 플래시 기억소자 형성 방법.
  8. 제 4 항에 있어서,
    상기 노출된 반도체 기판의 소정영역들에 소자분리영역들을 형성하는 단계는,
    열산화 공정을 진행하여 상기 노출된 반도체 기판 상에 열산화막을 성장시키는 것을 특징으로 하는 SONOS 플래시 기억소자 형성 방법.
  9. 제 7 항 또는 8 항에 있어서,
    상기 유전체 기억 물질막은 상기 반도체 기판 상에 차례로 적층된 하부 산화막, 질화막 및 상부 산화막(ONO막)으로 이루어진 것을 특징으로 하는 SONOS 플래시 기억소자 형성 방법.
  10. 반도체 기판 상에 유전체 기억 물질막, 하부 도전물질막 및 식각 마스크막을 순차적으로 형성하는 단계;
    상기 식각 마스크막, 상기 하부도전물질막 및 상기 유전체 기억 물질막을 패터닝하여 상기 반도체 기판의 소정영역들을 노출시키는 단계;
    상기 노출된 반도체 기판을 식각하여 트렌치들을 형성하는 단계;
    상기 트렌치들을 완전히 채우도록 상기 패터닝된 식각 마스크막 상에 트렌치 매립 절연물질을 형성하는 단계;
    상기 패터닝된 식각 마스크막이 노출될 때까지 상기 트렌치 매립 절연물질을 평탄화 식각하여 상기 트렌치 내에 소자분리영역을 형성하는 단계;
    상기 노출된 패터닝된 식각 마스크막을 제거하는 단계;
    상기 평행한 소자분리영역들 및 상기 패터닝된 하부 도전물질막 상에 상부 도전물질막을 형성하는 단계; 및
    상기 상부 도전물질막, 상기 패터닝된 하부 도전물질막 및 상기 패터닝된 유전체 기억 물질막을 패터닝하여 상기 소자분리영역들 및 이들 사이의 활성영역 상부를 가로지르는 게이트 라인들을 형성하는 단계를 포함하는 SONOS 플래시 기억소자 형성 방법.
  11. 제 10 항에 있어서,
    상기 유전체 기억 물질막은, 상기 반도체 기판 상에 차례로 적층된 하부 산화막, 질화막 및 상부 산화막(ONO막)으로 이루어진 것을 특징으로 하는 SONOS 플래시 기억소자 형성 방법.
KR10-2001-0013931A 2001-03-17 2001-03-17 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법 KR100375235B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2001-0013931A KR100375235B1 (ko) 2001-03-17 2001-03-17 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법
JP2002062647A JP4463463B2 (ja) 2001-03-17 2002-03-07 Ｓｏｎｏｓフラッシュメモリ素子形成方法
US10/098,875 US6784481B2 (en) 2001-03-17 2002-03-15 Flash memory device with isolation regions and a charge storage dielectric layer formed only on an active region
TW091104938A TW544923B (en) 2001-03-17 2002-03-15 SONOS flash memory device and a method for fabricating the same
US10/418,701 US6784055B2 (en) 2001-03-17 2003-04-18 Flash memory device and a method for fabricating the same
JP2008125229A JP2008227535A (ja) 2001-03-17 2008-05-12 Ｓｏｎｏｓフラッシュメモリ素子及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0013931A KR100375235B1 (ko) 2001-03-17 2001-03-17 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20020073960A true KR20020073960A (ko) 2002-09-28
KR100375235B1 KR100375235B1 (ko) 2003-03-08

Family

ID=19707063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0013931A KR100375235B1 (ko) 2001-03-17 2001-03-17 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법

Country Status (4)

Country Link
US (2) US6784481B2 (ko)
JP (2) JP4463463B2 (ko)
KR (1) KR100375235B1 (ko)
TW (1) TW544923B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643542B1 (ko) * 2005-03-16 2006-11-10 삼성전자주식회사 차지 트랩층을 갖는 비휘발성 메모리 소자 및 그 제조방법
US7227220B2 (en) 2004-12-17 2007-06-05 Samsung Electronics Co., Ltd. Semiconductor devices having buried bit lines and methods of manufacturing semiconductor devices having buried bit lines
KR100881136B1 (ko) * 2007-10-31 2009-02-02 주식회사 하이닉스반도체 향상된 리텐션 특성을 갖는 전하트랩소자의 제조방법
KR100966989B1 (ko) * 2007-03-22 2010-06-30 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US7955960B2 (en) 2007-03-22 2011-06-07 Hynix Semiconductor Inc. Nonvolatile memory device and method of fabricating the same

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375235B1 (ko) * 2001-03-17 2003-03-08 삼성전자주식회사 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법
US6936887B2 (en) 2001-05-18 2005-08-30 Sandisk Corporation Non-volatile memory cells utilizing substrate trenches
US6897522B2 (en) 2001-10-31 2005-05-24 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
US6925007B2 (en) 2001-10-31 2005-08-02 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
US7005350B2 (en) 2002-12-31 2006-02-28 Matrix Semiconductor, Inc. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
KR100504691B1 (ko) * 2003-01-10 2005-08-03 삼성전자주식회사 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법
US7023739B2 (en) 2003-12-05 2006-04-04 Matrix Semiconductor, Inc. NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same
US7221588B2 (en) 2003-12-05 2007-05-22 Sandisk 3D Llc Memory array incorporating memory cells arranged in NAND strings
US20050251617A1 (en) * 2004-05-07 2005-11-10 Sinclair Alan W Hybrid non-volatile memory system
US7164177B2 (en) * 2004-01-02 2007-01-16 Powerchip Semiconductor Corp. Multi-level memory cell
KR100540478B1 (ko) * 2004-03-22 2006-01-11 주식회사 하이닉스반도체 전하 트랩을 갖는 게이트유전체를 포함한 휘발성 메모리셀 트랜지스터 및 그 제조 방법
US7132751B2 (en) * 2004-06-22 2006-11-07 Intel Corporation Memory cell using silicon carbide
US20060054964A1 (en) * 2004-09-15 2006-03-16 Mark Isler Semiconductor device and method for fabricating a region thereon
US7054219B1 (en) 2005-03-31 2006-05-30 Matrix Semiconductor, Inc. Transistor layout configuration for tight-pitched memory array lines
US7142471B2 (en) 2005-03-31 2006-11-28 Sandisk 3D Llc Method and apparatus for incorporating block redundancy in a memory array
US7359279B2 (en) 2005-03-31 2008-04-15 Sandisk 3D Llc Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers
US7272052B2 (en) 2005-03-31 2007-09-18 Sandisk 3D Llc Decoding circuit for non-binary groups of memory line drivers
US7144776B1 (en) * 2005-05-31 2006-12-05 Infineon Technologies Ag Charge-trapping memory device
JP2007081294A (ja) * 2005-09-16 2007-03-29 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
KR100760633B1 (ko) * 2006-04-26 2007-09-20 삼성전자주식회사 전하트랩형 비휘발성 메모리 장치 및 그 형성 방법
KR100710806B1 (ko) * 2006-05-02 2007-04-23 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
US7675104B2 (en) * 2006-07-31 2010-03-09 Spansion Llc Integrated circuit memory system employing silicon rich layers
KR100824152B1 (ko) 2006-09-29 2008-04-21 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100810409B1 (ko) * 2006-10-31 2008-03-04 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
US7652318B2 (en) * 2006-11-03 2010-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Split-gate memory cells and fabrication methods thereof
US7697344B2 (en) * 2006-11-03 2010-04-13 Samsung Electronics Co., Ltd. Memory device and method of operating and fabricating the same
US7671403B2 (en) * 2006-12-06 2010-03-02 Spansion Llc P-channel NAND in isolated N-well
JP5086626B2 (ja) 2006-12-15 2012-11-28 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
KR100955672B1 (ko) 2007-04-05 2010-05-06 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
JP5308024B2 (ja) * 2007-12-28 2013-10-09 スパンション エルエルシー 半導体装置およびその製造方法
JP2009182211A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 半導体装置
JP5269484B2 (ja) * 2008-05-29 2013-08-21 株式会社東芝 半導体記憶装置
JP4675990B2 (ja) 2008-07-16 2011-04-27 東京エレクトロン株式会社 メモリ装置
US9252153B1 (en) * 2014-09-22 2016-02-02 Macronix International Co., Ltd. Method of word-line formation by semi-damascene process with thin protective conductor layer

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242737A (en) * 1978-11-27 1980-12-30 Texas Instruments Incorporated Non-volatile semiconductor memory elements
JPS60170264A (ja) * 1984-02-15 1985-09-03 Toshiba Corp 半導体記憶装置
JP2788773B2 (ja) * 1989-12-26 1998-08-20 日本電気株式会社 不揮発性半導体記憶装置の製造方法
JP2600493B2 (ja) * 1989-12-29 1997-04-16 日本電気株式会社 半導体集積回路の製造方法
JP2560517B2 (ja) * 1990-05-22 1996-12-04 日本電気株式会社 浮遊ゲート型半導体記憶装置およびその製造方法
JPH0487374A (ja) * 1990-07-31 1992-03-19 Oki Electric Ind Co Ltd 不揮発性メモリ素子の製造方法
JPH05110114A (ja) * 1991-10-17 1993-04-30 Rohm Co Ltd 不揮発性半導体記憶素子
JPH05198821A (ja) * 1992-01-21 1993-08-06 Kawasaki Steel Corp 半導体不揮発性記憶装置の製造方法
JPH05267682A (ja) * 1992-03-23 1993-10-15 Rohm Co Ltd 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、ならびに不揮発性記憶装置の駆動方法
JP3472313B2 (ja) * 1992-05-25 2003-12-02 ローム株式会社 不揮発性記憶装置
JP3311810B2 (ja) * 1993-03-26 2002-08-05 シチズン時計株式会社 半導体不揮発性記憶装置の製造方法
JP3362057B2 (ja) * 1992-06-08 2003-01-07 株式会社日立製作所 半導体集積回路装置の製造方法
JPH07211807A (ja) * 1994-01-24 1995-08-11 Citizen Watch Co Ltd 半導体不揮発性記憶装置およびその製造方法
JP2910647B2 (ja) * 1995-12-18 1999-06-23 日本電気株式会社 不揮発性半導体記憶装置の製造方法
JPH09205085A (ja) * 1996-01-26 1997-08-05 Matsushita Electron Corp 半導体装置の製造方法
JPH10284627A (ja) * 1997-02-07 1998-10-23 Citizen Watch Co Ltd 半導体不揮発性記憶装置の製造方法
JP3611445B2 (ja) * 1997-04-17 2005-01-19 松下電器産業株式会社 半導体装置の製造方法
US5966603A (en) * 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
US5952707A (en) * 1997-12-05 1999-09-14 Stmicroelectronics, Inc. Shallow trench isolation with thin nitride as gate dielectric
US6190989B1 (en) * 1998-07-15 2001-02-20 Micron Technology, Inc. Method for patterning cavities and enhanced cavity shapes for semiconductor devices
JP2000269362A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体記憶装置及びその製造方法
JP2000286349A (ja) * 1999-03-31 2000-10-13 Sony Corp 半導体装置およびその製造方法
JP4346228B2 (ja) * 2000-09-21 2009-10-21 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US6468865B1 (en) * 2000-11-28 2002-10-22 Advanced Micro Devices, Inc. Method of simultaneous formation of bitline isolation and periphery oxide
JP3966707B2 (ja) * 2001-02-06 2007-08-29 株式会社東芝 半導体装置及びその製造方法
KR100375235B1 (ko) * 2001-03-17 2003-03-08 삼성전자주식회사 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227220B2 (en) 2004-12-17 2007-06-05 Samsung Electronics Co., Ltd. Semiconductor devices having buried bit lines and methods of manufacturing semiconductor devices having buried bit lines
KR100643542B1 (ko) * 2005-03-16 2006-11-10 삼성전자주식회사 차지 트랩층을 갖는 비휘발성 메모리 소자 및 그 제조방법
KR100966989B1 (ko) * 2007-03-22 2010-06-30 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US7955960B2 (en) 2007-03-22 2011-06-07 Hynix Semiconductor Inc. Nonvolatile memory device and method of fabricating the same
KR100881136B1 (ko) * 2007-10-31 2009-02-02 주식회사 하이닉스반도체 향상된 리텐션 특성을 갖는 전하트랩소자의 제조방법

Also Published As

Publication number Publication date
JP4463463B2 (ja) 2010-05-19
US20030205727A1 (en) 2003-11-06
TW544923B (en) 2003-08-01
US6784055B2 (en) 2004-08-31
JP2002280467A (ja) 2002-09-27
US6784481B2 (en) 2004-08-31
US20020130350A1 (en) 2002-09-19
JP2008227535A (ja) 2008-09-25
KR100375235B1 (ko) 2003-03-08

Similar Documents

Publication Publication Date Title
KR100375235B1 (ko) 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법
KR100239459B1 (ko) 반도체 메모리 소자 및 그 제조방법
US7439602B2 (en) Semiconductor device and its manufacturing method
US6274434B1 (en) Method of making memory cell with shallow trench isolation
US7768061B2 (en) Self aligned 1 bit local SONOS memory cell
US20070155087A1 (en) Method of manufacturing split gate flash memory
US7018897B2 (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with control gate spacers
US6468864B1 (en) Method of fabricating silicon nitride read only memory
US6818510B2 (en) Non-volatile memory device and method for fabricating the same
US20050164457A1 (en) Non-volatile memory devices and methods of fabricating the same
US6794710B2 (en) Split-gate flash memory structure and method of manufacture
US6306708B1 (en) Fabrication method for an electrically erasable programmable read only memory
US6627946B2 (en) Semiconductor memory array of floating gate memory cells with control gates protruding portions
US7172938B2 (en) Method of manufacturing a semiconductor memory device
US7091090B2 (en) Nonvolatile memory device and method of forming same
US20040259310A1 (en) [split-gate flash memory structure and method of manufacture]
US8344446B2 (en) Nonvolatile storage device and method for manufacturing the same in which insulating film is located between first and second impurity diffusion regions but absent on first impurity diffusion region
US7183158B2 (en) Method of fabricating a non-volatile memory
JP3764177B2 (ja) 半導体記憶装置およびその製造方法
US6642111B1 (en) Memory device structure and method of fabricating the same
US7553726B2 (en) Method of fabricating nonvolatile memory device
JP2002299479A (ja) フラッシュｅ２ｐｒｏｍセルの活性領域に自己整合型フローティングゲートポリーを形成する方法
JP2007506275A (ja) 不揮発性メモリ装置を製造する方法及びそれによって得られるメモリ装置
KR100529649B1 (ko) 비휘발성 반도체 메모리 소자의 제조 방법
KR20070022763A (ko) 반도체 장치, 비휘발성 메모리 및 반도체 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee