JP4463463B2 - Ｓｏｎｏｓフラッシュメモリ素子形成方法 - Google Patents
Ｓｏｎｏｓフラッシュメモリ素子形成方法 Download PDFInfo
- Publication number
- JP4463463B2 JP4463463B2 JP2002062647A JP2002062647A JP4463463B2 JP 4463463 B2 JP4463463 B2 JP 4463463B2 JP 2002062647 A JP2002062647 A JP 2002062647A JP 2002062647 A JP2002062647 A JP 2002062647A JP 4463463 B2 JP4463463 B2 JP 4463463B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- patterned
- semiconductor substrate
- forming
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 49
- 230000015572 biosynthetic process Effects 0.000 title claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 53
- 238000002955 isolation Methods 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 43
- 239000004020 conductor Substances 0.000 claims description 36
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 239000012212 insulator Substances 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ素子及びその形成方法に係るものであり、より詳細にはＳＯＮＯＳフラッシュメモリ素子及びその形成方法に関するものである。
【０００２】
【従来の技術】
ＳＯＮＯＳトランジスタは、半導体(Semiconductor)基板上に不揮発性絶縁物質として、酸化膜(Oxide)−窒化膜(Nitride)−酸化膜(Oxide)のＯＮＯ膜を挟んで形成されたシリコン(Silicon)ゲート電極及びその両側のソース電極及びドレイン電極からなったトランジスタである。従来のＳＯＮＯＳトランジスタの構造が図１及び図２、そして図３に概略的に示されている。図１は、従来技術によるＳＯＮＯＳフラッシュメモリ素子を示す透視図であり、図２は、図１の１Ａ−１Ａ’ラインに沿って切り取った断面図である。図３は、図１の１Ｂ−１Ｂ’ラインに沿って取り切った断面図である。図面を参照すると、従来のＳＯＮＯＳトランジスタは、シリコン半導体基板１００上に下部酸化膜１０６−窒化膜１０８−上部酸化膜１１０のＯＮＯ膜１１２が形成され、前記ＯＮＯ膜１１２上にシリコンゲートライン１１４が形成されている。しかし、前記ＯＮＯ膜１１２が前記ゲートライン１１４と交差する活性領域１０４だけでなく、前記活性領域１０４互いに電気的に隔離させる素子分離領域１０２上にも形成されていることが分かる。即ち、前記ＯＮＯ膜１１２が前記ゲートライン１１４下の全ての領域（活性領域及び素子分離領域）に形成されている。
【０００３】
従って、後述するような問題点が発生する。ＳＯＮＯＳフラッシュメモリ素子は、書き込みモード、消去モード及び読出しモードがある。書き込みモード時には、ゲート１１４に書き込み電圧Ｖｐｐが印加されて前記ゲート１１４の一側の活性領域１０４に形成されたソース１１６ａ領域、前記ゲート１１４の他側の活性領域１０４に形成されたドレイン１１６ｂ領域及び半導体基板１００を接地させると、前記半導体基板１００に誘起された電子(electron)が、前記窒化膜１０８にＦ−Ｎ(Fowler-Nordheim)トンネルリングにより、前記下部酸化膜１０６を通過して捕獲され、これはトランジスタのしきい電圧を高めてデータを書き込む。
【０００４】
一方、消去モード時には、ゲート１１４、ドレイン領域１１６ｂ及びソース領域１１６ａはオープンさせて、基板１００にＶｐｐを印加して窒化膜１０８にトラップされていた電子を基板１００の方に押出してしきい電圧を低めることによってデータを消去する。
【０００５】
そして、読出しモード時には、ゲート１１４には読出し電圧Ｖｒが印加されて、ソース１１６ａ及びドレイン１１６ｂの間に流れる電流を感知する。読出し電圧Ｖｒが印加された条件で流れる電流を測定するセンシング回路を利用して特定セルに対して読出し動作をすることができる。
【０００６】
しかし、半導体メモリ素子がだんだん高集積化されていくことにより、活性領域１０４及び素子分離領域１０２が占める領域が続いて減っていて、これにより、隣接セルの間の間隔が減っている。従って、前述したようにＳＯＮＯＳフラッシュメモリ素子は、ＯＮＯ膜１１２、特に窒化膜１０８の内の電子を捕獲するかあるいは捕獲された電子を放出することによって、その動作を遂行するので、素子分離領域１０２上にもＯＮＯ膜が存在する構造において、即ち、隣接セルとＯＮＯ膜が連結された構造において、データ損失が発生し得る。隣接セルの間の間隔が狭ければ、即ち、素子分離領域のサイズが小さければ、狭い素子分離領域上に形成されたＯＮＯ膜の内にトラップされた電子が隣接セルの動作に影響を与えることがあり得る。
【０００７】
【発明が解決しようとする課題】
従って、本発明は、前述した諸般問題点を解決するために提案されたものであり、メモリ素子セル動作時隣接セルによる影響を最小化できる高集積ＳＯＮＯＳフラッシュメモリ素子構造及びその形成方法を提供することにその目的がある。
【０００８】
【課題を解決するための手段】
前述した技術的な課題を解決するための本発明の構成によるＳＯＮＯＳフラッシュメモリ素子は、半導体基板の所定領域に形成され、互いに平行した複数の素子分離領域、前記複数の素子分離領域及びこれらの間の複数の活性領域を横切りながら互いに平行した多数のゲートライン、前記多数のゲートラインと交差する前記複数の活性領域上にのみ形成された誘電体メモリ物質膜、そして前記多数のゲートライン両側の前記複数の活性領域に形成された不純物拡散領域を含む。即ち、誘電体メモリ物質膜が活性領域上にのみ存在し、その中でも活性領域とゲートラインが交差する部分にのみ存在してゲートラインは直接前記素子分離領域と接触する。従って、セル単位で誘電体メモリ物質膜が完全に分離され、隣接セルによる影響を除去できる。
【０００９】
望ましい実施形態において、前記誘電体メモリ物質膜は下部酸化膜―窒化膜―上部酸化膜が順次にスタックされた膜質で形成される。
【００１０】
前述した技術的な課題を解決するための本発明のＳＯＮＯＳフラッシュメモリ素子形成方法によると、半導体基板上に誘電体メモリ物質膜及びエッチングマスク膜を順次に形成する。前記エッチングマスク膜及び前記誘電体メモリ物質膜をパターニングして前記半導体基板の所定領域を露出させる。この時、露出された半導体基板は素子分離領域になり、露出されず前記誘電体メモリ物質膜により覆われた部分は活性領域になる。従って、誘電体メモリ物質膜が自己整合的に活性領域上に形成される。前記露出された半導体基板の所定領域に互いに平行した複数の素子分離領域を形成する。前記パターニングされたエッチングマスク膜を除去する。前記エッチングマスク膜が除去された結果物の全面に上部導電物質を形成する。前記上部導電物質及び前記パターニングされた誘電体メモリ物質膜をパターニングして前記活性領域及び前記素子分離領域を横切る複数のゲートラインを形成する。
【００１１】
望ましい実施形態において、前記誘電体メモリ物質膜と前記エッチングマスク膜との間に下部導電物質をさらに形成する。この時、前記エッチングマスク膜及び前記誘電体メモリ物質膜をパターニングする時前記下部導電物質もパターニングされ、前記上部導電物質及び前記パターニングされた誘電体メモリ物質膜をパターニングする時、前記パターニングされた下部導電物質も同時にパターニングされ、前記上部導電物質と共にゲートラインを形成する。
【００１２】
前記露出された半導体基板の所定領域に形成された互いに平行した素子分離領域は、トレンチ隔離方法により形成することが望ましい。即ち、前記露出された半導体基板の所定領域をエッチングして互いに平行したトレンチを形成し、前記トレンチを完全に満たすよう前記パターニングされたエッチングマスク膜上にトレンチ充填絶縁体を形成した後、次いで、前記パターニングされたエッチングマスク膜の上部が露出されるまで前記トレンチ充填絶縁体を平坦化エッチングして前記平行した素子分離領域を形成する。
【００１３】
他の方法では、前記露出された半導体基板の所定領域に形成された互いに平行した素子分離領域は、局部的シリコン酸化方法により形成することもできる。即ち、熱酸化工程を進行して前記露出された半導体基板の所定領域上に熱酸化膜を成長させて前記素子分離領域を形成する。
【００１４】
望ましい実施形態において、前記誘電体メモリ物質膜は前記半導体基板上に順次にスタックされた下部酸化膜，窒化膜及び上部酸化膜がスタックされたＯＮＯ膜からなる。
【００１５】
前述した技術的な課題を解決するための望ましい工程構成によるＳＯＮＯＳフラッシュメモリ素子形成方法は、半導体基板上に誘電体メモリ物質膜、下部導電物質膜及びエッチングマスク膜を順次に形成する段階と、前記エッチングマスク膜、前記下部導電物質膜及び前記誘電体メモリ物質膜をパターニングして前記半導体基板の所定領域を露出させる段階と、前記露出された半導体基板の所定領域をエッチングして互いに平行したトレンチを形成する段階と、前記トレインを完全に満たすよう前記パターニングされたエッチングマスク膜上にトレンチ充填絶縁体を形成する段階と、前記エッチングマスク膜が露出されるまで前記トレンチ充填絶縁体を平坦化エッチングする段階と、前記露出されたパターニングされたエッチングマスク膜を除去して互いに平行した素子分離領域を形成する段階と、前記並行した素子分離領域上に、そしてこれらの間の活性領域上部に形成された前記パターニングされた下部導電物質膜上に上部導電物質膜を形成する段階と、そして前記上部導電物質膜、前記パターニングされた下部導電物質膜及び前記パターニングされた誘電体メモリ物質膜をパターニングして前記活性領域上部及び前記素子分離領域上を横切る多数のゲートラインを形成する段階を含む。
【００１６】
【発明の実施の形態】
以下、添付された図を参照して、本発明の実施形態に対して説明する。本発明は半導体メモリ素子及びその形成方法に関するものである。具体的に誘電体メモリ物質(dielectric memory material)を利用したメモリ素子に関するものである。誘電体メモリ物質としては、酸化膜―窒化膜―酸化膜がスタックされたＯＮＯ膜が代表的であり、これを半導体基板とゲートラインの間に介して半導体基板のキャリア(carrier)をＯＮＯ膜の窒化膜に捕獲させてしきい電圧を変更させることによってメモリ素子としての機能をするようにする。本発明は、ＳＯＮＯＳフラッシュメモリ素子及びその形成方法に関するものである。
【００１７】
図４は本発明による新しいＳＯＮＯＳフラッシュメモリ素子を概略的に示めす透視図であり、図５は図４の３Ａ−３Ａ’ラインに沿って切り取った断面図であり、図６は図４の３Ｂ−３Ｂ’ラインに沿って切り取った断面図である。示されたように、本発明による半導体メモリ素子によると、誘電体メモリ物質膜２１２が活性領域２０４上部にのみ、さらに具体的に前記活性領域２０４がゲートライン２１４と交差する部分の活性領域上にのみ介していることを特徴とする。図４を参照すると、本発明によるＳＯＮＯＳフラッシュメモリ素子は、半導体基板２００の所定領域に複数の素子分離領域２０２ａを含む。前記複数の素子分離領域２０２ａは互いに平行し、これらの間の領域は活性領域２０４に画定される。従って、前記活性領域２０４は複数が画定され、これらの活性領域２０４もやはり互いに平行する。前記素子分離領域２０２ａ及び前記活性領域２０４上部を複数のゲートライン２１４が各々横切る。前記ゲートライン２１４の間の前記活性領域２０４に不純物拡散領域であるソース／ドレイン領域２１６ｄが形成されている。この時、前記複数のゲートライン２１４及び前記活性領域２０４が交差する部分の活性領域上にのみ誘電体メモリ物質膜２１２が介す。即ち、前記素子分離領域２０２ａと前記ゲートライン２１４は直接接触する。結果的に、前記活性領域２０４を隣接した活性領域と電気的に隔離させる前記素子分離領域２０２ａ上には、前記誘電体メモリ物質膜２１２が形成されていないので、素子の高集積化により、活性領域及び素子分離領域のピッチが減少しても、ＳＯＮＯＳｓメモリ素子動作時、隣接セルによる干渉を最小化できる。
【００１８】
これからは図４及び図５、そして、図６に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法に対して詳細に説明することとする。
【００１９】
図７乃至図１２は、本発明の一実施形態により図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示された図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【００２０】
先ず、図７を参照すると、半導体基板２００上に誘電体メモリ物質膜２１２が形成される。前記誘電体メモリ物質膜２１２は、前記半導体基板２００上に順次にスタックされた下部酸化膜２０６、窒化膜２０８及び上部酸化膜２１０であるＯＮＯ膜で形成されることが望ましい。例えば、前記下部酸化膜２０６は、約８０Å以下の厚さで形成され、前記窒化膜２０８は、約１００Å以下の厚さで形成され、前記上部酸化膜２１０は、約２００Å以下の厚さで形成される。前記誘電体メモリ物質膜２１２上に下部導電膜２１４ａが形成される。前記下部導電膜２１４ａは、ドーピングされたポリシリコンで形成して後続工程でパターニングされてゲートラインの一部に使用される。前記下部導電膜２１４ａ上にエッチングマスク膜２１６が形成される。前記エッチングマスク膜２１６はシリコン導電膜で形成される。前記エッチングマスク膜２１６は、後続平坦化工程で平坦化停止層に使用される。
【００２１】
次いで、前記エッチングマスク膜２１６、下部導電膜２１４ａ及び誘電体メモリ物質膜２１２がパターニングされて素子分離領域になる半導体基板の表面が露出される。ここで、パターニング結果、前記誘電体メモリ物質膜２１２及び下部導電膜２１４ａで覆われた半導体基板は活性領域２０４になる。従って、メモリ素子の一部を構成する前記メモリ物質膜２１２及び下部導電膜２１４ａが自己整合的に活性領域２０４上に形成される。
【００２２】
工程によっては、前記下部導電膜２１４ａを形成されないこともでき、又前記エッチングマスク膜２１６上に酸化膜がさらに形成されることができる。
【００２３】
次の図８を参照すると、パターニングされたエッチングマスク膜２１６を使用して、露出された半導体基板をエッチングして複数の平行したトレンチ２１８を形成する。その結果これらの間の半導体基板に画定される活性領域２０４やはり平行するようになる（図５、図６参照）。
【００２４】
次の図９を参照すると、前記トレンチ２１８を完全に満たすよう前記パターニングされたエッチングマスク膜２１６上にトレンチ充填絶縁体２０２が形成される。前記トレンチ充填絶縁体２０２は化学気相成長酸化膜で形成される。工程によっては前記トレンチ充填絶縁体２０２を緻密化させるため熱処理工程をさらに進行できる。又、たとえ図面には示されないでも、前記トレンチ２１８内部に熱酸化膜及び窒化膜ライナーがさらに形成されることができる。熱酸化膜は、トレンチ形成のための半導体基板エッチング時発生する損傷を治るためのものであり、窒化膜ライナーは、トレンチ内部の酸化膜を防止するためのものである。従って、熱酸化膜及び窒化膜ライナーを形成することがさらに望ましい。
【００２５】
次いで、前記パターニングされたエッチングマスク膜２１６が露出されるまで、前記トレンチ充填絶縁体２０２に対して、平坦化エッチング工程を進行して図１０に示されたように、互いに平行した複数の素子分離領域２０２ａを形成する。
【００２６】
次の図１１を参照すると、露出されたパターングされたエッチングマスク膜２１６を除去する。この時、前記活性領域２０４上には、誘電体メモリ物質膜２１２及び下部導電膜２１４ａが順次に形成されている。
【００２７】
本発明によると、素子分離工程を進行すると同時に誘電体メモリ物質膜及びゲートラインの一部で使用される下部導電膜が自己整合的に活性領域上にのみ形成される。即ち、素子分離領域上部には、メモリ素子の構成要素である誘電体メモリ物質膜及び下部導電膜が存在しなくなる。従って、素子分離領域から誘電体メモリ膜を除去するための追加のフォトリソグラフィが必要なくなる。
【００２８】
次の後続工程でゲートライン形成のための上部導電物質を前記素子分離領域２０２ａが形成された結果物上に形成される。即ち前記パターニングされた下部導電物質２１４ａ及び素子分離領域２０２ａ上に上部導電物質を形成する。続いて、図１２及び図４に示されたように、前記上部導電物質及び前記パターニングされた下部導電物質２１４ａをパターニングして前記活性領域２０４上部及び前記素子分離領域２０２ａ上を横切る複数のゲートライン２１４が形成される。結果的に、前記ゲートライン２１４は、前記素子分離領域２０２ａと直接接するようになり、前記誘電体メモリ物質膜２１２が前記活性領域２０４のうちでも前記ゲートライン２１４と交差する領域にのみ存在するようになって、メモリセル単位に完全に分離される。ここで、前記下部導電膜２１４ａは、前記ゲートライン２１４両側の活性領域２０４に不純物拡散領域であるソース／ドレイン領域２１６ａ−ｄを形成する。
【００２９】
次は本発明の他の実施形態によるメモリ素子形成方法を説明する。本実施形態において、前述した実施形態と違う点は、局部的シリコン酸化工程(LOCcal Oxidation of Silicon)により素子分離領域を形成することにある。
【００３０】
図１３乃至図１５は、本発明の他の実施形態により、図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に応じて示された図面として、図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【００３１】
先ず、図１３は図７に対応するものとして、半導体基板１００上に素子分離領域を露出させるパターニングされた膜質（誘電体メモリ物質膜２１２、下部導電膜２１４ａ及びエッチングマスク膜２１６）が形成される。トレンチ隔離工程とは違い、熱酸化工程を進行して前記露出された半導体基板に熱酸化膜を形成して素子分離領域２０２ｂを図１４に示されたように完成する。
【００３２】
次いで、前記エッチングマスク膜２１６を除去して、前述した実施形態のようにゲートライン用導電物質を形成してパターニングしてゲートライン２１４を図１５に示されたように形成する。
【００３３】
【発明の効果】
従って、前述した本発明によると、ゲートラインが通る活性領域上にのみ、誘電体メモリ物質膜が形成され、活性領域を隔離させる素子分離領域上には形成されないメモリ素子構造を取っているので、高集積化による隣接セルによる干渉を最小化できる。
【００３４】
又、前記構造を形成するための方法によると、素子分離領域形成のための工程で誘電体メモリ物質膜が自己整合的に活性領域上部にのみ形成されるので、工程の単純化をすることができ、高集積半導体製造工程に適合である。
【図面の簡単な説明】
【図１】 従来方法によるＳＯＮＯＳフラッシュメモリ素子の構造を概略的に示された透視図である。
【図２】 図１の１Ａ−１Ａ’ラインに沿って取り切った断面図である。
【図３】 図１の１Ｂ−１Ｂ’ラインに沿って取り切った断面図である。
【図４】 本発明による新しいＳＯＮＯＳフラッシュメモリ素子を概略的に示される透明図である。
【図５】 図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図６】 図４の３Ｂ−３Ｂ’ラインに沿って取り切った断面図である。
【図７】 本発明の一実施形態によって図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図８】 本発明の一実施形態によって図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図９】 本発明の一実施形態によって図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図１０】 本発明の一実施形態によって図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図１１】 本発明の一実施形態によって図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図１２】 本発明の一実施形態によって図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図１３】 本発明の他の実施形態によって図４に概略的に示したＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図１４】 本発明の他の実施形態によって図４に概略的に示したＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図１５】 本発明の他の実施形態によって図４に概略的に示したＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【符号の説明】
２００ 半導体基板
２００ａ,２００ｂ 素子分離領域
２０４ 活性領域
２０６,２１０ 酸化膜
２０８ 窒化膜
２１２ ＯＮＯ膜
２１４ ゲートライン
２１６ａ−ｄ 不純物拡散領域
２１８ トレンチ
２０２ トレンチ充填絶縁体
２１６ 平坦化停止層
【発明の属する技術分野】
本発明は半導体メモリ素子及びその形成方法に係るものであり、より詳細にはＳＯＮＯＳフラッシュメモリ素子及びその形成方法に関するものである。
【０００２】
【従来の技術】
ＳＯＮＯＳトランジスタは、半導体(Semiconductor)基板上に不揮発性絶縁物質として、酸化膜(Oxide)−窒化膜(Nitride)−酸化膜(Oxide)のＯＮＯ膜を挟んで形成されたシリコン(Silicon)ゲート電極及びその両側のソース電極及びドレイン電極からなったトランジスタである。従来のＳＯＮＯＳトランジスタの構造が図１及び図２、そして図３に概略的に示されている。図１は、従来技術によるＳＯＮＯＳフラッシュメモリ素子を示す透視図であり、図２は、図１の１Ａ−１Ａ’ラインに沿って切り取った断面図である。図３は、図１の１Ｂ−１Ｂ’ラインに沿って取り切った断面図である。図面を参照すると、従来のＳＯＮＯＳトランジスタは、シリコン半導体基板１００上に下部酸化膜１０６−窒化膜１０８−上部酸化膜１１０のＯＮＯ膜１１２が形成され、前記ＯＮＯ膜１１２上にシリコンゲートライン１１４が形成されている。しかし、前記ＯＮＯ膜１１２が前記ゲートライン１１４と交差する活性領域１０４だけでなく、前記活性領域１０４互いに電気的に隔離させる素子分離領域１０２上にも形成されていることが分かる。即ち、前記ＯＮＯ膜１１２が前記ゲートライン１１４下の全ての領域（活性領域及び素子分離領域）に形成されている。
【０００３】
従って、後述するような問題点が発生する。ＳＯＮＯＳフラッシュメモリ素子は、書き込みモード、消去モード及び読出しモードがある。書き込みモード時には、ゲート１１４に書き込み電圧Ｖｐｐが印加されて前記ゲート１１４の一側の活性領域１０４に形成されたソース１１６ａ領域、前記ゲート１１４の他側の活性領域１０４に形成されたドレイン１１６ｂ領域及び半導体基板１００を接地させると、前記半導体基板１００に誘起された電子(electron)が、前記窒化膜１０８にＦ−Ｎ(Fowler-Nordheim)トンネルリングにより、前記下部酸化膜１０６を通過して捕獲され、これはトランジスタのしきい電圧を高めてデータを書き込む。
【０００４】
一方、消去モード時には、ゲート１１４、ドレイン領域１１６ｂ及びソース領域１１６ａはオープンさせて、基板１００にＶｐｐを印加して窒化膜１０８にトラップされていた電子を基板１００の方に押出してしきい電圧を低めることによってデータを消去する。
【０００５】
そして、読出しモード時には、ゲート１１４には読出し電圧Ｖｒが印加されて、ソース１１６ａ及びドレイン１１６ｂの間に流れる電流を感知する。読出し電圧Ｖｒが印加された条件で流れる電流を測定するセンシング回路を利用して特定セルに対して読出し動作をすることができる。
【０００６】
しかし、半導体メモリ素子がだんだん高集積化されていくことにより、活性領域１０４及び素子分離領域１０２が占める領域が続いて減っていて、これにより、隣接セルの間の間隔が減っている。従って、前述したようにＳＯＮＯＳフラッシュメモリ素子は、ＯＮＯ膜１１２、特に窒化膜１０８の内の電子を捕獲するかあるいは捕獲された電子を放出することによって、その動作を遂行するので、素子分離領域１０２上にもＯＮＯ膜が存在する構造において、即ち、隣接セルとＯＮＯ膜が連結された構造において、データ損失が発生し得る。隣接セルの間の間隔が狭ければ、即ち、素子分離領域のサイズが小さければ、狭い素子分離領域上に形成されたＯＮＯ膜の内にトラップされた電子が隣接セルの動作に影響を与えることがあり得る。
【０００７】
【発明が解決しようとする課題】
従って、本発明は、前述した諸般問題点を解決するために提案されたものであり、メモリ素子セル動作時隣接セルによる影響を最小化できる高集積ＳＯＮＯＳフラッシュメモリ素子構造及びその形成方法を提供することにその目的がある。
【０００８】
【課題を解決するための手段】
前述した技術的な課題を解決するための本発明の構成によるＳＯＮＯＳフラッシュメモリ素子は、半導体基板の所定領域に形成され、互いに平行した複数の素子分離領域、前記複数の素子分離領域及びこれらの間の複数の活性領域を横切りながら互いに平行した多数のゲートライン、前記多数のゲートラインと交差する前記複数の活性領域上にのみ形成された誘電体メモリ物質膜、そして前記多数のゲートライン両側の前記複数の活性領域に形成された不純物拡散領域を含む。即ち、誘電体メモリ物質膜が活性領域上にのみ存在し、その中でも活性領域とゲートラインが交差する部分にのみ存在してゲートラインは直接前記素子分離領域と接触する。従って、セル単位で誘電体メモリ物質膜が完全に分離され、隣接セルによる影響を除去できる。
【０００９】
望ましい実施形態において、前記誘電体メモリ物質膜は下部酸化膜―窒化膜―上部酸化膜が順次にスタックされた膜質で形成される。
【００１０】
前述した技術的な課題を解決するための本発明のＳＯＮＯＳフラッシュメモリ素子形成方法によると、半導体基板上に誘電体メモリ物質膜及びエッチングマスク膜を順次に形成する。前記エッチングマスク膜及び前記誘電体メモリ物質膜をパターニングして前記半導体基板の所定領域を露出させる。この時、露出された半導体基板は素子分離領域になり、露出されず前記誘電体メモリ物質膜により覆われた部分は活性領域になる。従って、誘電体メモリ物質膜が自己整合的に活性領域上に形成される。前記露出された半導体基板の所定領域に互いに平行した複数の素子分離領域を形成する。前記パターニングされたエッチングマスク膜を除去する。前記エッチングマスク膜が除去された結果物の全面に上部導電物質を形成する。前記上部導電物質及び前記パターニングされた誘電体メモリ物質膜をパターニングして前記活性領域及び前記素子分離領域を横切る複数のゲートラインを形成する。
【００１１】
望ましい実施形態において、前記誘電体メモリ物質膜と前記エッチングマスク膜との間に下部導電物質をさらに形成する。この時、前記エッチングマスク膜及び前記誘電体メモリ物質膜をパターニングする時前記下部導電物質もパターニングされ、前記上部導電物質及び前記パターニングされた誘電体メモリ物質膜をパターニングする時、前記パターニングされた下部導電物質も同時にパターニングされ、前記上部導電物質と共にゲートラインを形成する。
【００１２】
前記露出された半導体基板の所定領域に形成された互いに平行した素子分離領域は、トレンチ隔離方法により形成することが望ましい。即ち、前記露出された半導体基板の所定領域をエッチングして互いに平行したトレンチを形成し、前記トレンチを完全に満たすよう前記パターニングされたエッチングマスク膜上にトレンチ充填絶縁体を形成した後、次いで、前記パターニングされたエッチングマスク膜の上部が露出されるまで前記トレンチ充填絶縁体を平坦化エッチングして前記平行した素子分離領域を形成する。
【００１３】
他の方法では、前記露出された半導体基板の所定領域に形成された互いに平行した素子分離領域は、局部的シリコン酸化方法により形成することもできる。即ち、熱酸化工程を進行して前記露出された半導体基板の所定領域上に熱酸化膜を成長させて前記素子分離領域を形成する。
【００１４】
望ましい実施形態において、前記誘電体メモリ物質膜は前記半導体基板上に順次にスタックされた下部酸化膜，窒化膜及び上部酸化膜がスタックされたＯＮＯ膜からなる。
【００１５】
前述した技術的な課題を解決するための望ましい工程構成によるＳＯＮＯＳフラッシュメモリ素子形成方法は、半導体基板上に誘電体メモリ物質膜、下部導電物質膜及びエッチングマスク膜を順次に形成する段階と、前記エッチングマスク膜、前記下部導電物質膜及び前記誘電体メモリ物質膜をパターニングして前記半導体基板の所定領域を露出させる段階と、前記露出された半導体基板の所定領域をエッチングして互いに平行したトレンチを形成する段階と、前記トレインを完全に満たすよう前記パターニングされたエッチングマスク膜上にトレンチ充填絶縁体を形成する段階と、前記エッチングマスク膜が露出されるまで前記トレンチ充填絶縁体を平坦化エッチングする段階と、前記露出されたパターニングされたエッチングマスク膜を除去して互いに平行した素子分離領域を形成する段階と、前記並行した素子分離領域上に、そしてこれらの間の活性領域上部に形成された前記パターニングされた下部導電物質膜上に上部導電物質膜を形成する段階と、そして前記上部導電物質膜、前記パターニングされた下部導電物質膜及び前記パターニングされた誘電体メモリ物質膜をパターニングして前記活性領域上部及び前記素子分離領域上を横切る多数のゲートラインを形成する段階を含む。
【００１６】
【発明の実施の形態】
以下、添付された図を参照して、本発明の実施形態に対して説明する。本発明は半導体メモリ素子及びその形成方法に関するものである。具体的に誘電体メモリ物質(dielectric memory material)を利用したメモリ素子に関するものである。誘電体メモリ物質としては、酸化膜―窒化膜―酸化膜がスタックされたＯＮＯ膜が代表的であり、これを半導体基板とゲートラインの間に介して半導体基板のキャリア(carrier)をＯＮＯ膜の窒化膜に捕獲させてしきい電圧を変更させることによってメモリ素子としての機能をするようにする。本発明は、ＳＯＮＯＳフラッシュメモリ素子及びその形成方法に関するものである。
【００１７】
図４は本発明による新しいＳＯＮＯＳフラッシュメモリ素子を概略的に示めす透視図であり、図５は図４の３Ａ−３Ａ’ラインに沿って切り取った断面図であり、図６は図４の３Ｂ−３Ｂ’ラインに沿って切り取った断面図である。示されたように、本発明による半導体メモリ素子によると、誘電体メモリ物質膜２１２が活性領域２０４上部にのみ、さらに具体的に前記活性領域２０４がゲートライン２１４と交差する部分の活性領域上にのみ介していることを特徴とする。図４を参照すると、本発明によるＳＯＮＯＳフラッシュメモリ素子は、半導体基板２００の所定領域に複数の素子分離領域２０２ａを含む。前記複数の素子分離領域２０２ａは互いに平行し、これらの間の領域は活性領域２０４に画定される。従って、前記活性領域２０４は複数が画定され、これらの活性領域２０４もやはり互いに平行する。前記素子分離領域２０２ａ及び前記活性領域２０４上部を複数のゲートライン２１４が各々横切る。前記ゲートライン２１４の間の前記活性領域２０４に不純物拡散領域であるソース／ドレイン領域２１６ｄが形成されている。この時、前記複数のゲートライン２１４及び前記活性領域２０４が交差する部分の活性領域上にのみ誘電体メモリ物質膜２１２が介す。即ち、前記素子分離領域２０２ａと前記ゲートライン２１４は直接接触する。結果的に、前記活性領域２０４を隣接した活性領域と電気的に隔離させる前記素子分離領域２０２ａ上には、前記誘電体メモリ物質膜２１２が形成されていないので、素子の高集積化により、活性領域及び素子分離領域のピッチが減少しても、ＳＯＮＯＳｓメモリ素子動作時、隣接セルによる干渉を最小化できる。
【００１８】
これからは図４及び図５、そして、図６に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法に対して詳細に説明することとする。
【００１９】
図７乃至図１２は、本発明の一実施形態により図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示された図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【００２０】
先ず、図７を参照すると、半導体基板２００上に誘電体メモリ物質膜２１２が形成される。前記誘電体メモリ物質膜２１２は、前記半導体基板２００上に順次にスタックされた下部酸化膜２０６、窒化膜２０８及び上部酸化膜２１０であるＯＮＯ膜で形成されることが望ましい。例えば、前記下部酸化膜２０６は、約８０Å以下の厚さで形成され、前記窒化膜２０８は、約１００Å以下の厚さで形成され、前記上部酸化膜２１０は、約２００Å以下の厚さで形成される。前記誘電体メモリ物質膜２１２上に下部導電膜２１４ａが形成される。前記下部導電膜２１４ａは、ドーピングされたポリシリコンで形成して後続工程でパターニングされてゲートラインの一部に使用される。前記下部導電膜２１４ａ上にエッチングマスク膜２１６が形成される。前記エッチングマスク膜２１６はシリコン導電膜で形成される。前記エッチングマスク膜２１６は、後続平坦化工程で平坦化停止層に使用される。
【００２１】
次いで、前記エッチングマスク膜２１６、下部導電膜２１４ａ及び誘電体メモリ物質膜２１２がパターニングされて素子分離領域になる半導体基板の表面が露出される。ここで、パターニング結果、前記誘電体メモリ物質膜２１２及び下部導電膜２１４ａで覆われた半導体基板は活性領域２０４になる。従って、メモリ素子の一部を構成する前記メモリ物質膜２１２及び下部導電膜２１４ａが自己整合的に活性領域２０４上に形成される。
【００２２】
工程によっては、前記下部導電膜２１４ａを形成されないこともでき、又前記エッチングマスク膜２１６上に酸化膜がさらに形成されることができる。
【００２３】
次の図８を参照すると、パターニングされたエッチングマスク膜２１６を使用して、露出された半導体基板をエッチングして複数の平行したトレンチ２１８を形成する。その結果これらの間の半導体基板に画定される活性領域２０４やはり平行するようになる（図５、図６参照）。
【００２４】
次の図９を参照すると、前記トレンチ２１８を完全に満たすよう前記パターニングされたエッチングマスク膜２１６上にトレンチ充填絶縁体２０２が形成される。前記トレンチ充填絶縁体２０２は化学気相成長酸化膜で形成される。工程によっては前記トレンチ充填絶縁体２０２を緻密化させるため熱処理工程をさらに進行できる。又、たとえ図面には示されないでも、前記トレンチ２１８内部に熱酸化膜及び窒化膜ライナーがさらに形成されることができる。熱酸化膜は、トレンチ形成のための半導体基板エッチング時発生する損傷を治るためのものであり、窒化膜ライナーは、トレンチ内部の酸化膜を防止するためのものである。従って、熱酸化膜及び窒化膜ライナーを形成することがさらに望ましい。
【００２５】
次いで、前記パターニングされたエッチングマスク膜２１６が露出されるまで、前記トレンチ充填絶縁体２０２に対して、平坦化エッチング工程を進行して図１０に示されたように、互いに平行した複数の素子分離領域２０２ａを形成する。
【００２６】
次の図１１を参照すると、露出されたパターングされたエッチングマスク膜２１６を除去する。この時、前記活性領域２０４上には、誘電体メモリ物質膜２１２及び下部導電膜２１４ａが順次に形成されている。
【００２７】
本発明によると、素子分離工程を進行すると同時に誘電体メモリ物質膜及びゲートラインの一部で使用される下部導電膜が自己整合的に活性領域上にのみ形成される。即ち、素子分離領域上部には、メモリ素子の構成要素である誘電体メモリ物質膜及び下部導電膜が存在しなくなる。従って、素子分離領域から誘電体メモリ膜を除去するための追加のフォトリソグラフィが必要なくなる。
【００２８】
次の後続工程でゲートライン形成のための上部導電物質を前記素子分離領域２０２ａが形成された結果物上に形成される。即ち前記パターニングされた下部導電物質２１４ａ及び素子分離領域２０２ａ上に上部導電物質を形成する。続いて、図１２及び図４に示されたように、前記上部導電物質及び前記パターニングされた下部導電物質２１４ａをパターニングして前記活性領域２０４上部及び前記素子分離領域２０２ａ上を横切る複数のゲートライン２１４が形成される。結果的に、前記ゲートライン２１４は、前記素子分離領域２０２ａと直接接するようになり、前記誘電体メモリ物質膜２１２が前記活性領域２０４のうちでも前記ゲートライン２１４と交差する領域にのみ存在するようになって、メモリセル単位に完全に分離される。ここで、前記下部導電膜２１４ａは、前記ゲートライン２１４両側の活性領域２０４に不純物拡散領域であるソース／ドレイン領域２１６ａ−ｄを形成する。
【００２９】
次は本発明の他の実施形態によるメモリ素子形成方法を説明する。本実施形態において、前述した実施形態と違う点は、局部的シリコン酸化工程(LOCcal Oxidation of Silicon)により素子分離領域を形成することにある。
【００３０】
図１３乃至図１５は、本発明の他の実施形態により、図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に応じて示された図面として、図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【００３１】
先ず、図１３は図７に対応するものとして、半導体基板１００上に素子分離領域を露出させるパターニングされた膜質（誘電体メモリ物質膜２１２、下部導電膜２１４ａ及びエッチングマスク膜２１６）が形成される。トレンチ隔離工程とは違い、熱酸化工程を進行して前記露出された半導体基板に熱酸化膜を形成して素子分離領域２０２ｂを図１４に示されたように完成する。
【００３２】
次いで、前記エッチングマスク膜２１６を除去して、前述した実施形態のようにゲートライン用導電物質を形成してパターニングしてゲートライン２１４を図１５に示されたように形成する。
【００３３】
【発明の効果】
従って、前述した本発明によると、ゲートラインが通る活性領域上にのみ、誘電体メモリ物質膜が形成され、活性領域を隔離させる素子分離領域上には形成されないメモリ素子構造を取っているので、高集積化による隣接セルによる干渉を最小化できる。
【００３４】
又、前記構造を形成するための方法によると、素子分離領域形成のための工程で誘電体メモリ物質膜が自己整合的に活性領域上部にのみ形成されるので、工程の単純化をすることができ、高集積半導体製造工程に適合である。
【図面の簡単な説明】
【図１】 従来方法によるＳＯＮＯＳフラッシュメモリ素子の構造を概略的に示された透視図である。
【図２】 図１の１Ａ−１Ａ’ラインに沿って取り切った断面図である。
【図３】 図１の１Ｂ−１Ｂ’ラインに沿って取り切った断面図である。
【図４】 本発明による新しいＳＯＮＯＳフラッシュメモリ素子を概略的に示される透明図である。
【図５】 図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図６】 図４の３Ｂ−３Ｂ’ラインに沿って取り切った断面図である。
【図７】 本発明の一実施形態によって図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図８】 本発明の一実施形態によって図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図９】 本発明の一実施形態によって図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図１０】 本発明の一実施形態によって図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図１１】 本発明の一実施形態によって図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図１２】 本発明の一実施形態によって図４に概略的に示されたＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図１３】 本発明の他の実施形態によって図４に概略的に示したＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図１４】 本発明の他の実施形態によって図４に概略的に示したＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【図１５】 本発明の他の実施形態によって図４に概略的に示したＳＯＮＯＳフラッシュメモリ素子を形成する方法を工程順序に従って示した図面として図４の３Ａ−３Ａ’ラインに沿って取り切った断面図である。
【符号の説明】
２００ 半導体基板
２００ａ,２００ｂ 素子分離領域
２０４ 活性領域
２０６,２１０ 酸化膜
２０８ 窒化膜
２１２ ＯＮＯ膜
２１４ ゲートライン
２１６ａ−ｄ 不純物拡散領域
２１８ トレンチ
２０２ トレンチ充填絶縁体
２１６ 平坦化停止層
Claims (6)
- 半導体基板上に誘電体メモリ物質膜、下部導電物質膜及びエッチングマスク膜を順次に形成する段階と、
前記エッチングマスク膜及び前記誘電体メモリ物質膜をパターニングして前記半導体基板の所定領域を露出させる段階と、
前記露出された半導体基板の所定領域に素子分離領域を形成する段階と、
前記パターニングされたエッチングマスク膜を除去する段階と、
前記エッチングマスク膜が除去された結果物全面に上部導電物質を形成する段階と、
前記上部導電物質及び前記パターニングされた誘電体メモリ物質膜をパターニングして前記素子分離領域及びこれらの間の活性領域上部を横切る半導体であるゲートラインを形成する段階と、を含み、
前記エッチングマスク膜及び前記誘電体メモリ物質膜をパターニングする時に前記下部導電物質膜もパターニングされ、
前記上部導電物質及び前記パターニングされた誘電体メモリ物質膜をパターニングする時、前記パターニングされた下部導電物質膜も同時にパターニングされることを特徴とするＳＯＮＯＳフラッシュメモリ素子形成方法。 - 半導体基板上に誘電体メモリ物質膜、下部導電物質膜及びエッチングマスク膜を順次に形成する段階と、
前記エッチングマスク膜、前記下部導電物質膜及び前記誘電体メモリ物質膜をパターニングして前記半導体基板の所定領域を露出させる段階と、
前記露出された半導体基板の所定領域に素子分離領域を形成する段階と、
前記パターニングされたエッチングマスク膜を除去する段階と、
前記エッチングマスク膜が除去された結果物全面に上部導電物質を形成する段階と、
前記上部導電物質、前記パターニングされた下部導電物質膜及び前記パターニングされた誘電体メモリ物質膜をパターニングして前記素子分離領域及びこれらの間の活性領域上部を横切る半導体であるゲートラインを形成する段階と、を含み、
前記露出された半導体基板の所定領域に素子分離領域を形成する段階は、
前記露出された半導体基板をエッチングしてトレンチを形成する段階と、
前記トレンチを完全に満たすよう前記パターニングされたエッチングマスク膜上にトレンチ充填絶縁体を形成する段階と、
前記パターニングされたエッチングマスク膜の上部が露出されるまで前記トレンチ充填絶縁体を平坦化エッチングする段階と、を含むことを特徴とするＳＯＮＯＳフラッシュメモリ形成方法。 - 前記露出された半導体基板の所定領域に素子分離領域を形成する段階は、
熱酸化工程を進行して前記露出された半導体基板上に熱酸化膜を成長させることを特徴とする請求項１に記載のＳＯＮＯＳフラッシュメモリ形成方法。 - 前記誘電体メモリ物質膜は、前記半導体基板上に順次にスタックされた下部酸化膜、窒化膜及び上部酸化膜（ＯＮＯ膜）からなることを特徴とする請求項１から３の何れか一項に記載のＳＯＮＯＳフラッシュメモリ素子形成方法。
- 半導体基板上に誘電体メモリ物質膜、下部導電物質膜及びエッチングマスク膜を順次に形成する段階と、
前記エッチングマスク膜、前記下部導電物質膜及び前記誘電体メモリ物質膜をパターニングして前記半導体基板の所定領域を露出させる段階と、
前記露出された半導体基板をエッチングしてトレンチを形成する段階と、
前記トレンチを完全に満たすよう前記パターニングされたエッチングマスク膜上にトレンチ充填絶縁体を形成する段階と、
前記パターニングされたエッチングマスク膜が露出されるまで前記トレンチ充填絶縁体を平坦化エッチングして前記トレンチの内に素子分離領域を形成する段階と、
前記露出されたパターニングされたエッチングマスク膜を除去する段階と、
前記平行した素子分離領域及び前記パターニングされた下部導電物質膜上に上部導電物質膜を形成する段階と、
前記上部導電物質膜、前記パターニングされた下部導電物質膜及び前記パターニングされた誘電体メモリ物質膜をパターニングして前記素子分離領域及びこれらの間の活性領域上部を横切る半導体であるゲートラインを形成する段階とを含むＳＯＮＯＳフラッシュメモリ素子形成方法。 - 前記誘電体メモリ物質膜は、前記半導体基板上に順次にスタックされた下部酸化膜、窒化膜及び上部酸化膜（ＯＮＯ膜）からなることを特徴とする請求項５に記載のＳＯＮＯＳフラッシュメモリ素子形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0013931A KR100375235B1 (ko) | 2001-03-17 | 2001-03-17 | 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법 |
| KR2001-013931 | 2001-03-17 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008125229A Division JP2008227535A (ja) | 2001-03-17 | 2008-05-12 | Ｓｏｎｏｓフラッシュメモリ素子及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002280467A JP2002280467A (ja) | 2002-09-27 |
| JP4463463B2 true JP4463463B2 (ja) | 2010-05-19 |
Family
ID=19707063
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002062647A Expired - Fee Related JP4463463B2 (ja) | 2001-03-17 | 2002-03-07 | Ｓｏｎｏｓフラッシュメモリ素子形成方法 |
| JP2008125229A Pending JP2008227535A (ja) | 2001-03-17 | 2008-05-12 | Ｓｏｎｏｓフラッシュメモリ素子及びその形成方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008125229A Pending JP2008227535A (ja) | 2001-03-17 | 2008-05-12 | Ｓｏｎｏｓフラッシュメモリ素子及びその形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6784481B2 (ja) |
| JP (2) | JP4463463B2 (ja) |
| KR (1) | KR100375235B1 (ja) |
| TW (1) | TW544923B (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375235B1 (ko) * | 2001-03-17 | 2003-03-08 | 삼성전자주식회사 | 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법 |
| US6936887B2 (en) | 2001-05-18 | 2005-08-30 | Sandisk Corporation | Non-volatile memory cells utilizing substrate trenches |
| US6897522B2 (en) | 2001-10-31 | 2005-05-24 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| US6925007B2 (en) * | 2001-10-31 | 2005-08-02 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| US7005350B2 (en) | 2002-12-31 | 2006-02-28 | Matrix Semiconductor, Inc. | Method for fabricating programmable memory array structures incorporating series-connected transistor strings |
| KR100504691B1 (ko) * | 2003-01-10 | 2005-08-03 | 삼성전자주식회사 | 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법 |
| US7023739B2 (en) | 2003-12-05 | 2006-04-04 | Matrix Semiconductor, Inc. | NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same |
| US7221588B2 (en) | 2003-12-05 | 2007-05-22 | Sandisk 3D Llc | Memory array incorporating memory cells arranged in NAND strings |
| US20050251617A1 (en) * | 2004-05-07 | 2005-11-10 | Sinclair Alan W | Hybrid non-volatile memory system |
| US7164177B2 (en) * | 2004-01-02 | 2007-01-16 | Powerchip Semiconductor Corp. | Multi-level memory cell |
| KR100540478B1 (ko) * | 2004-03-22 | 2006-01-11 | 주식회사 하이닉스반도체 | 전하 트랩을 갖는 게이트유전체를 포함한 휘발성 메모리셀 트랜지스터 및 그 제조 방법 |
| US7132751B2 (en) * | 2004-06-22 | 2006-11-07 | Intel Corporation | Memory cell using silicon carbide |
| US20060054964A1 (en) * | 2004-09-15 | 2006-03-16 | Mark Isler | Semiconductor device and method for fabricating a region thereon |
| KR100630725B1 (ko) | 2004-12-17 | 2006-10-02 | 삼성전자주식회사 | 매립된 비트라인을 가진 반도체 소자 및 그 제조방법 |
| KR100643542B1 (ko) * | 2005-03-16 | 2006-11-10 | 삼성전자주식회사 | 차지 트랩층을 갖는 비휘발성 메모리 소자 및 그 제조방법 |
| US7272052B2 (en) | 2005-03-31 | 2007-09-18 | Sandisk 3D Llc | Decoding circuit for non-binary groups of memory line drivers |
| US7359279B2 (en) | 2005-03-31 | 2008-04-15 | Sandisk 3D Llc | Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers |
| US7142471B2 (en) | 2005-03-31 | 2006-11-28 | Sandisk 3D Llc | Method and apparatus for incorporating block redundancy in a memory array |
| US7054219B1 (en) | 2005-03-31 | 2006-05-30 | Matrix Semiconductor, Inc. | Transistor layout configuration for tight-pitched memory array lines |
| US7144776B1 (en) * | 2005-05-31 | 2006-12-05 | Infineon Technologies Ag | Charge-trapping memory device |
| JP2007081294A (ja) * | 2005-09-16 | 2007-03-29 | Sharp Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR100760633B1 (ko) * | 2006-04-26 | 2007-09-20 | 삼성전자주식회사 | 전하트랩형 비휘발성 메모리 장치 및 그 형성 방법 |
| KR100710806B1 (ko) * | 2006-05-02 | 2007-04-23 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| US7675104B2 (en) * | 2006-07-31 | 2010-03-09 | Spansion Llc | Integrated circuit memory system employing silicon rich layers |
| KR100824152B1 (ko) | 2006-09-29 | 2008-04-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| KR100810409B1 (ko) * | 2006-10-31 | 2008-03-04 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| US7652318B2 (en) * | 2006-11-03 | 2010-01-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Split-gate memory cells and fabrication methods thereof |
| US7697344B2 (en) * | 2006-11-03 | 2010-04-13 | Samsung Electronics Co., Ltd. | Memory device and method of operating and fabricating the same |
| US7671403B2 (en) * | 2006-12-06 | 2010-03-02 | Spansion Llc | P-channel NAND in isolated N-well |
| JP5086626B2 (ja) | 2006-12-15 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| KR100966989B1 (ko) * | 2007-03-22 | 2010-06-30 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| US7955960B2 (en) | 2007-03-22 | 2011-06-07 | Hynix Semiconductor Inc. | Nonvolatile memory device and method of fabricating the same |
| KR100955672B1 (ko) | 2007-04-05 | 2010-05-06 | 주식회사 하이닉스반도체 | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 |
| KR100881136B1 (ko) * | 2007-10-31 | 2009-02-02 | 주식회사 하이닉스반도체 | 향상된 리텐션 특성을 갖는 전하트랩소자의 제조방법 |
| JP5308024B2 (ja) * | 2007-12-28 | 2013-10-09 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| JP2009182211A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 半導体装置 |
| JP5269484B2 (ja) * | 2008-05-29 | 2013-08-21 | 株式会社東芝 | 半導体記憶装置 |
| JP4675990B2 (ja) | 2008-07-16 | 2011-04-27 | 東京エレクトロン株式会社 | メモリ装置 |
| US9252153B1 (en) * | 2014-09-22 | 2016-02-02 | Macronix International Co., Ltd. | Method of word-line formation by semi-damascene process with thin protective conductor layer |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4242737A (en) * | 1978-11-27 | 1980-12-30 | Texas Instruments Incorporated | Non-volatile semiconductor memory elements |
| JPS60170264A (ja) * | 1984-02-15 | 1985-09-03 | Toshiba Corp | 半導体記憶装置 |
| JP2788773B2 (ja) * | 1989-12-26 | 1998-08-20 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JP2600493B2 (ja) * | 1989-12-29 | 1997-04-16 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| JP2560517B2 (ja) * | 1990-05-22 | 1996-12-04 | 日本電気株式会社 | 浮遊ゲート型半導体記憶装置およびその製造方法 |
| JPH0487374A (ja) * | 1990-07-31 | 1992-03-19 | Oki Electric Ind Co Ltd | 不揮発性メモリ素子の製造方法 |
| JPH05110114A (ja) * | 1991-10-17 | 1993-04-30 | Rohm Co Ltd | 不揮発性半導体記憶素子 |
| JPH05198821A (ja) * | 1992-01-21 | 1993-08-06 | Kawasaki Steel Corp | 半導体不揮発性記憶装置の製造方法 |
| JPH05267682A (ja) * | 1992-03-23 | 1993-10-15 | Rohm Co Ltd | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、ならびに不揮発性記憶装置の駆動方法 |
| JP3472313B2 (ja) * | 1992-05-25 | 2003-12-02 | ローム株式会社 | 不揮発性記憶装置 |
| JP3311810B2 (ja) * | 1993-03-26 | 2002-08-05 | シチズン時計株式会社 | 半導体不揮発性記憶装置の製造方法 |
| JP3362057B2 (ja) * | 1992-06-08 | 2003-01-07 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| JPH07211807A (ja) * | 1994-01-24 | 1995-08-11 | Citizen Watch Co Ltd | 半導体不揮発性記憶装置およびその製造方法 |
| JP2910647B2 (ja) * | 1995-12-18 | 1999-06-23 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JPH09205085A (ja) * | 1996-01-26 | 1997-08-05 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH10284627A (ja) * | 1997-02-07 | 1998-10-23 | Citizen Watch Co Ltd | 半導体不揮発性記憶装置の製造方法 |
| JP3611445B2 (ja) * | 1997-04-17 | 2005-01-19 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US5966603A (en) * | 1997-06-11 | 1999-10-12 | Saifun Semiconductors Ltd. | NROM fabrication method with a periphery portion |
| US5952707A (en) * | 1997-12-05 | 1999-09-14 | Stmicroelectronics, Inc. | Shallow trench isolation with thin nitride as gate dielectric |
| US6190989B1 (en) * | 1998-07-15 | 2001-02-20 | Micron Technology, Inc. | Method for patterning cavities and enhanced cavity shapes for semiconductor devices |
| JP2000269362A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2000286349A (ja) * | 1999-03-31 | 2000-10-13 | Sony Corp | 半導体装置およびその製造方法 |
| JP4346228B2 (ja) * | 2000-09-21 | 2009-10-21 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| US6468865B1 (en) * | 2000-11-28 | 2002-10-22 | Advanced Micro Devices, Inc. | Method of simultaneous formation of bitline isolation and periphery oxide |
| JP3966707B2 (ja) * | 2001-02-06 | 2007-08-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100375235B1 (ko) * | 2001-03-17 | 2003-03-08 | 삼성전자주식회사 | 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법 |
-
2001
- 2001-03-17 KR KR10-2001-0013931A patent/KR100375235B1/ko not_active IP Right Cessation
-
2002
- 2002-03-07 JP JP2002062647A patent/JP4463463B2/ja not_active Expired - Fee Related
- 2002-03-15 US US10/098,875 patent/US6784481B2/en not_active Expired - Lifetime
- 2002-03-15 TW TW091104938A patent/TW544923B/zh not_active IP Right Cessation
-
2003
- 2003-04-18 US US10/418,701 patent/US6784055B2/en not_active Expired - Lifetime
-
2008
- 2008-05-12 JP JP2008125229A patent/JP2008227535A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008227535A (ja) | 2008-09-25 |
| TW544923B (en) | 2003-08-01 |
| US6784055B2 (en) | 2004-08-31 |
| US20020130350A1 (en) | 2002-09-19 |
| US6784481B2 (en) | 2004-08-31 |
| JP2002280467A (ja) | 2002-09-27 |
| US20030205727A1 (en) | 2003-11-06 |
| KR100375235B1 (ko) | 2003-03-08 |
| KR20020073960A (ko) | 2002-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4463463B2 (ja) | Ｓｏｎｏｓフラッシュメモリ素子形成方法 | |
| US7585724B2 (en) | FLASH memory device and method of manufacture | |
| EP2455967B1 (en) | A method for forming a buried dielectric layer underneath a semiconductor fin | |
| WO2005124874A1 (en) | Non-volatile memory with erase gate on isolation zones | |
| JP2003243618A (ja) | 半導体装置の製造方法 | |
| JP4588276B2 (ja) | 不揮発性メモリ素子の製造方法 | |
| US6897115B2 (en) | Method of fabricating non-volatile memory device | |
| US6984559B2 (en) | Method of fabricating a flash memory | |
| KR20040023716A (ko) | 반도체 디바이스 제조 방법 | |
| US20070235836A1 (en) | Method of forming a shallow trench isolation structure with reduced leakage current in a semiconductor device | |
| JP3314748B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US8344446B2 (en) | Nonvolatile storage device and method for manufacturing the same in which insulating film is located between first and second impurity diffusion regions but absent on first impurity diffusion region | |
| KR100655283B1 (ko) | 이이피롬 장치 및 그 제조 방법 | |
| KR100558001B1 (ko) | 스페이서 산화공정을 이용한 분리 게이트 플래쉬 메모리셀 제조 방법들 | |
| JP3764177B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US20060063329A1 (en) | Method of fabricating a non-volatile memory | |
| US6995060B2 (en) | Fabrication of integrated circuit elements in structures with protruding features | |
| US7579239B2 (en) | Method for the manufacture of a non-volatile memory device and memory device thus obtained | |
| JP2003243544A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP3664884B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3028412B2 (ja) | フラッシュメモリセル製造方法 | |
| US20080305594A1 (en) | Method for fabricating non-volatile memory | |
| JP2004079624A (ja) | メモリーデバイス構造及びその製造方法 | |
| KR20070022763A (ko) | 반도체 장치, 비휘발성 메모리 및 반도체 제조 방법 | |
| JPH1117038A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |