JP2692428B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2692428B2 JP2692428B2 JP14904791A JP14904791A JP2692428B2 JP 2692428 B2 JP2692428 B2 JP 2692428B2 JP 14904791 A JP14904791 A JP 14904791A JP 14904791 A JP14904791 A JP 14904791A JP 2692428 B2 JP2692428 B2 JP 2692428B2
- Authority
- JP
- Japan
- Prior art keywords
- calixarene
- film
- ion implantation
- sio
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の製造方法、
特に不純物のイオン注入時における半導体表面の汚染を
防ぐのに有効な製造方法を提供するものである。
特に不純物のイオン注入時における半導体表面の汚染を
防ぐのに有効な製造方法を提供するものである。
【０００２】
【従来の技術およびその課題】半導体素子の製造プロセ
スでは幅広く不純物あるいは母体元素のイオン注入が用
いられる。この工程での問題は、イオン注入時に表面が
炭素などで汚染され、後の工程に先立って注入表面を清
浄に保てないことである。この汚染除去のためにはＳｉ
Ｏ2 ，Ｓｉ3 Ｎ4 膜やフォトレジスト膜を通してイオン
注入する、いわゆるスルー注入の方法がとられる。しか
し、ＳｉＯ2 などを用いる方法は特に化合物半導体など
のように熱酸化が使えないものではＣＶＤ法に頼らねば
ならないなど工数の増大をもたらすし、その厚みの制御
も容易ではなく、イオン注入深さなどの制御を困難とす
る。一方、フォトレジストを用いる場合には、注入後に
レジスト材が硬化変質するためにこれを除去することが
できず、しばしば問題を起こす。このためイオン注入を
再現性よく行いかつ、イオン注入後の表面を清浄に保つ
技術はきわめて重要である。
スでは幅広く不純物あるいは母体元素のイオン注入が用
いられる。この工程での問題は、イオン注入時に表面が
炭素などで汚染され、後の工程に先立って注入表面を清
浄に保てないことである。この汚染除去のためにはＳｉ
Ｏ2 ，Ｓｉ3 Ｎ4 膜やフォトレジスト膜を通してイオン
注入する、いわゆるスルー注入の方法がとられる。しか
し、ＳｉＯ2 などを用いる方法は特に化合物半導体など
のように熱酸化が使えないものではＣＶＤ法に頼らねば
ならないなど工数の増大をもたらすし、その厚みの制御
も容易ではなく、イオン注入深さなどの制御を困難とす
る。一方、フォトレジストを用いる場合には、注入後に
レジスト材が硬化変質するためにこれを除去することが
できず、しばしば問題を起こす。このためイオン注入を
再現性よく行いかつ、イオン注入後の表面を清浄に保つ
技術はきわめて重要である。
【０００３】
【課題を解決するための手段】本発明は、半導体材料表
面にカリックスアレーンを塗布する工程、不純物あるい
は母体元素のイオン注入を行う工程、しかる後にカリッ
クスアレーンを除く工程を含むことを特徴とする半導体
素子の製造方法にあり、イオン注入表面の汚染問題を僅
かな工数で解決するものである。
面にカリックスアレーンを塗布する工程、不純物あるい
は母体元素のイオン注入を行う工程、しかる後にカリッ
クスアレーンを除く工程を含むことを特徴とする半導体
素子の製造方法にあり、イオン注入表面の汚染問題を僅
かな工数で解決するものである。
【０００４】
【作用】本発明によれば、易溶性を持ったカリックスア
レーンに着目する。このカリックスアレーンを通しての
不純物や母体元素のスルー注入の方法を示す。以下の実
験で用いたカリックスアレーンはメチル−カリックスア
レーンのアセチル化物であるが、種々のカリックスアレ
ーンが本発明に有効である。このメチル−カリックスア
レーンのアセチル化物は、キシレン，トルエン，モノク
ロロベンゼンなど多くの有機溶媒に可溶である。そこで
このような有機溶媒にカリックスアレーンを溶融し、ス
ピナーで半導体ウエーハ表面に塗布し、このカリックス
アレーン膜を通してイオン注入を行う。しかる後に、前
記したような有機溶媒を用いてカリックスアレーン膜を
取り除けば、注入時の汚染がまったく問題とならない清
浄な半導体表面を再現性良く得ることができる。これは
易溶性カリックスアレーンを用いることで簡単にスピナ
ーでウエーハ表面に均一な厚みをもったカリックスアレ
ーン薄膜を形成でき、かつこのカリックスアレーンが４
００℃付近までの熱処理によっても安定であるために、
イオン注入時に温度上昇が起ころうとも、注入後に前記
した有機溶媒により容易に除去できるためである。な
お、カリックスアレーン薄膜の厚さは、有機溶媒に解か
すカリックスアレーンの濃度で調整することができ、数
１０オングストロームの膜厚も容易に得られるため、効
率良く再現性の高いイオン注入工程を実現できる。以下
に、ＧａＡｓおよびＳｉに適用した実施例について説明
する。
レーンに着目する。このカリックスアレーンを通しての
不純物や母体元素のスルー注入の方法を示す。以下の実
験で用いたカリックスアレーンはメチル−カリックスア
レーンのアセチル化物であるが、種々のカリックスアレ
ーンが本発明に有効である。このメチル−カリックスア
レーンのアセチル化物は、キシレン，トルエン，モノク
ロロベンゼンなど多くの有機溶媒に可溶である。そこで
このような有機溶媒にカリックスアレーンを溶融し、ス
ピナーで半導体ウエーハ表面に塗布し、このカリックス
アレーン膜を通してイオン注入を行う。しかる後に、前
記したような有機溶媒を用いてカリックスアレーン膜を
取り除けば、注入時の汚染がまったく問題とならない清
浄な半導体表面を再現性良く得ることができる。これは
易溶性カリックスアレーンを用いることで簡単にスピナ
ーでウエーハ表面に均一な厚みをもったカリックスアレ
ーン薄膜を形成でき、かつこのカリックスアレーンが４
００℃付近までの熱処理によっても安定であるために、
イオン注入時に温度上昇が起ころうとも、注入後に前記
した有機溶媒により容易に除去できるためである。な
お、カリックスアレーン薄膜の厚さは、有機溶媒に解か
すカリックスアレーンの濃度で調整することができ、数
１０オングストロームの膜厚も容易に得られるため、効
率良く再現性の高いイオン注入工程を実現できる。以下
に、ＧａＡｓおよびＳｉに適用した実施例について説明
する。
【０００５】
（実施例１）ＧａＡｓなどの化合物半導体に対するイオ
ン注入では、しばしば注入時の温度上昇などのために表
面分解などがおこり、イオン注入の再現性はＳｉに較べ
て難しいものとなっているので、まず本発明の方法の実
施例としてＧａＡｓに対する場合を述べる。
ン注入では、しばしば注入時の温度上昇などのために表
面分解などがおこり、イオン注入の再現性はＳｉに較べ
て難しいものとなっているので、まず本発明の方法の実
施例としてＧａＡｓに対する場合を述べる。
【０００６】図１（ａ）で示すが、半絶縁性のＧａＡｓ
基板１１をまず通常のＨ2 ＳＯ4 ：Ｈ2 Ｏ2:：Ｈ2 Ｏ＝
３：１：１（容量比）などによりのエッチングを行い、
その後ＨＣｌにてエッチング後にウエーハ表面に存在す
る酸化物を除去する。処理後のウエーハを純水にて洗浄
後、窒素ガスをウエーハ表面に吹きつけることで水を除
去し、ただちにＣＶＤ法で厚さ３０００オングストロー
ムのＳｉＯ2 膜１２を形成する。この後リソグラフィ技
術を用いてＳｉＯ2 膜１２に窓１３を開け、この部分に
ＧａＡｓ表面１４を露出させる。続いてＷＳｉをスパッ
タ法で形成し、再びリソグラフィ技術を用いてゲート部
電極１５とした。
基板１１をまず通常のＨ2 ＳＯ4 ：Ｈ2 Ｏ2:：Ｈ2 Ｏ＝
３：１：１（容量比）などによりのエッチングを行い、
その後ＨＣｌにてエッチング後にウエーハ表面に存在す
る酸化物を除去する。処理後のウエーハを純水にて洗浄
後、窒素ガスをウエーハ表面に吹きつけることで水を除
去し、ただちにＣＶＤ法で厚さ３０００オングストロー
ムのＳｉＯ2 膜１２を形成する。この後リソグラフィ技
術を用いてＳｉＯ2 膜１２に窓１３を開け、この部分に
ＧａＡｓ表面１４を露出させる。続いてＷＳｉをスパッ
タ法で形成し、再びリソグラフィ技術を用いてゲート部
電極１５とした。
【０００７】次に、図１（ｂ）に示すように、ウエーハ
表面全面にカリックスアレーン１６を塗布する。用いた
カリックスアレーンは、メチル−カリックスアレーンの
アセチル化物（５，１１，１７，２３，２９，３５ヘキ
サメチル３７，３８，３９，４０，４１，４２ヘキサア
セトキシカリックス［６］アレーン）で１％濃度となる
ようにキシレンに溶解したものを回転数３０００回転／
分でスピンコートすることで１００オングストローム厚
とした。この後、溶剤の残存を恐れ、１３５℃で３０分
の窒素ガス雰囲気中でのベーキングを行い、イオン注入
機でＳｉを１００ｋｅＶの加速電圧で１０12個／ｃｍ2
の濃度で注入し、ｎ+ 領域１７を形成した。この後、カ
リックスアレーン１６をキシレンで取り除くと、汚染の
ないウエーハ表面を容易に得ることができる。しかも、
化合物固有の表面分解がまったく見られない鏡面を保っ
たＧａＡｓ表面１４が再現性よく得られることは本発明
の方法の著しい効果である。
表面全面にカリックスアレーン１６を塗布する。用いた
カリックスアレーンは、メチル−カリックスアレーンの
アセチル化物（５，１１，１７，２３，２９，３５ヘキ
サメチル３７，３８，３９，４０，４１，４２ヘキサア
セトキシカリックス［６］アレーン）で１％濃度となる
ようにキシレンに溶解したものを回転数３０００回転／
分でスピンコートすることで１００オングストローム厚
とした。この後、溶剤の残存を恐れ、１３５℃で３０分
の窒素ガス雰囲気中でのベーキングを行い、イオン注入
機でＳｉを１００ｋｅＶの加速電圧で１０12個／ｃｍ2
の濃度で注入し、ｎ+ 領域１７を形成した。この後、カ
リックスアレーン１６をキシレンで取り除くと、汚染の
ないウエーハ表面を容易に得ることができる。しかも、
化合物固有の表面分解がまったく見られない鏡面を保っ
たＧａＡｓ表面１４が再現性よく得られることは本発明
の方法の著しい効果である。
【０００８】次に、ＳｉＯ2 膜１２をすべて取り除き再
び、ＳｉＯ2 膜をＣＶＤ法で形成、９００℃，３０秒の
フラシュアニールを行うことで注入Ｓｉの活性化を行っ
た。この活性化により、活性化率は７５％が再現性良く
得られる。さらに再びＳｉＯ2 膜を除去して、図１
（ｃ）で示すように、再度ＳｉＯ2 膜１８をＣＶＤ法で
形成し、リソグラフィ技術を用いて窓１９を開けた後、
ｎ形電極金属として代表的なＮｉ２０を１８０オングス
トローム、その上にＡｕ−Ｇｅ合金２１を２０００オン
グストローム蒸着し、再度リソグラフィ技術を用いて上
記合金の一部を除去する。その後に３５０℃で５分の熱
処理を加えた場合のソース２２ならびにドレイン２３の
接触抵抗は再現性良く１０-7Ω・ｃｍ-2以下となり、傍
証ではあるがイオン注入に先立つカリックスアレーン１
６の形成がイオン注入領域表面の保護に極めて有効であ
ることがわかる。 （実施例２）次に本発明の半導体素子構造をＳｉに適用
した実施例について述べる。まず、図２（ａ）に断面を
示すように、ごく一般的な方法でｎ形Ｓｉウエーハ３１
の表面を熱酸化して３０００オングストロームのＳｉＯ
2 膜３２を形成し、次にリソグラフィ技術を用いて窓３
３を開けた。この段階でメチル−カリックスアレーンの
アセチル化物を１％濃度となるようにキシレンに溶解し
たものを回転数３０００回転／分でスピンコートするこ
とで８０オングストローム厚のカリックスアレーン３４
を表面に塗布し、図２（ｂ）の断面とする。
び、ＳｉＯ2 膜をＣＶＤ法で形成、９００℃，３０秒の
フラシュアニールを行うことで注入Ｓｉの活性化を行っ
た。この活性化により、活性化率は７５％が再現性良く
得られる。さらに再びＳｉＯ2 膜を除去して、図１
（ｃ）で示すように、再度ＳｉＯ2 膜１８をＣＶＤ法で
形成し、リソグラフィ技術を用いて窓１９を開けた後、
ｎ形電極金属として代表的なＮｉ２０を１８０オングス
トローム、その上にＡｕ−Ｇｅ合金２１を２０００オン
グストローム蒸着し、再度リソグラフィ技術を用いて上
記合金の一部を除去する。その後に３５０℃で５分の熱
処理を加えた場合のソース２２ならびにドレイン２３の
接触抵抗は再現性良く１０-7Ω・ｃｍ-2以下となり、傍
証ではあるがイオン注入に先立つカリックスアレーン１
６の形成がイオン注入領域表面の保護に極めて有効であ
ることがわかる。 （実施例２）次に本発明の半導体素子構造をＳｉに適用
した実施例について述べる。まず、図２（ａ）に断面を
示すように、ごく一般的な方法でｎ形Ｓｉウエーハ３１
の表面を熱酸化して３０００オングストロームのＳｉＯ
2 膜３２を形成し、次にリソグラフィ技術を用いて窓３
３を開けた。この段階でメチル−カリックスアレーンの
アセチル化物を１％濃度となるようにキシレンに溶解し
たものを回転数３０００回転／分でスピンコートするこ
とで８０オングストローム厚のカリックスアレーン３４
を表面に塗布し、図２（ｂ）の断面とする。
【０００９】この後、Ｂをイオン注入して先に塗布した
カリックスアレーン３４をキシレンにて除去後、活性化
熱処理を行って、図２（ｃ）で示すようにｐ形領域３５
を形成した。カリックスアレーン３４の役割は、イオン
注入時における露出したＳｉ表面の汚染を防ぐものであ
り、注入後に容易にキシレン等の有機溶剤で除去できる
性質を利用できる点で大きな利点がある。このカリック
スアレーン３４の代わりにＣＶＤＳｉＯ2 などを用いる
と、この除去時にＳｉＯ2 膜３２までエッチングしない
ようにあらかじめ、図２（ａ）の段階でＳｉＯ2 膜３２
の上にＳｉ3 Ｎ4 膜などを形成しておく必要があること
は良く知られたことである。イオン注入時の表面汚染を
防ぐ目的でカリックスアレーンを用いたこの段階での工
数の削減は多大である。図２（ｃ）の工程の後、アルミ
ニュウム３６を蒸着し、再びリソグラフィ技術を用いて
図２（ｄ）の断面を作ればｐチャンネルＭＯＳＦＥＴが
得られることは周知の事実であり、ＭＯＳＦＥＴ製作プ
ロセスの簡易化に大きく役立つものと言える。
カリックスアレーン３４をキシレンにて除去後、活性化
熱処理を行って、図２（ｃ）で示すようにｐ形領域３５
を形成した。カリックスアレーン３４の役割は、イオン
注入時における露出したＳｉ表面の汚染を防ぐものであ
り、注入後に容易にキシレン等の有機溶剤で除去できる
性質を利用できる点で大きな利点がある。このカリック
スアレーン３４の代わりにＣＶＤＳｉＯ2 などを用いる
と、この除去時にＳｉＯ2 膜３２までエッチングしない
ようにあらかじめ、図２（ａ）の段階でＳｉＯ2 膜３２
の上にＳｉ3 Ｎ4 膜などを形成しておく必要があること
は良く知られたことである。イオン注入時の表面汚染を
防ぐ目的でカリックスアレーンを用いたこの段階での工
数の削減は多大である。図２（ｃ）の工程の後、アルミ
ニュウム３６を蒸着し、再びリソグラフィ技術を用いて
図２（ｄ）の断面を作ればｐチャンネルＭＯＳＦＥＴが
得られることは周知の事実であり、ＭＯＳＦＥＴ製作プ
ロセスの簡易化に大きく役立つものと言える。
【００１０】
【発明の効果】カリックスアレーンが半導体素子を製作
する場合におけるイオン注入工程での注入領域の表面保
護膜として非常に優れていることを示した。化合物半導
体ならびにＳｉに対してイオン注入時での表面汚染問題
に対して、いわゆるカリックスアレーンを通してのイオ
ン注入、すなわちスルー注入を行うことでほとんど問題
がなくなった。また、スピンコートするだけでスルー注
入の再現性が大いに上がること、ならびに工数削減の効
果が大幅に上昇することを示した。
する場合におけるイオン注入工程での注入領域の表面保
護膜として非常に優れていることを示した。化合物半導
体ならびにＳｉに対してイオン注入時での表面汚染問題
に対して、いわゆるカリックスアレーンを通してのイオ
ン注入、すなわちスルー注入を行うことでほとんど問題
がなくなった。また、スピンコートするだけでスルー注
入の再現性が大いに上がること、ならびに工数削減の効
果が大幅に上昇することを示した。
【００１１】この発明は、半導体プロセスにおけるイオ
ン注入時における注入表面汚染問題の有効な解決策を与
えるものであるが、カリックスアレーンの熱安定性が高
く、かつキシレンなどの有機溶媒に容易に溶けることで
スピンコートというきわめて低工数で形成できるカリッ
クスアレーンを採用することではじめて得られるもので
ある。
ン注入時における注入表面汚染問題の有効な解決策を与
えるものであるが、カリックスアレーンの熱安定性が高
く、かつキシレンなどの有機溶媒に容易に溶けることで
スピンコートというきわめて低工数で形成できるカリッ
クスアレーンを採用することではじめて得られるもので
ある。
【図１】ＧａＡｓ ＭＥＳＦＥＴの製造プロセスにおけ
るｎ+ 領域作成にあたり、Ｓｉイオン注入表面保護にカ
リックスアレーンを用いた実施例を説明するためのウエ
ーハ断面構造を示す図である。
るｎ+ 領域作成にあたり、Ｓｉイオン注入表面保護にカ
リックスアレーンを用いた実施例を説明するためのウエ
ーハ断面構造を示す図である。
【図２】ｐ−チャンネルＳｉ−ＭＯＳＦＥＴの製造プロ
セスにおけるｐ+領域作成にあたり、Ｂイオン注入表面
保護にカリックスアレーンを用いた実施例を説明するた
めのウエーハ断面構造を示す図である。
セスにおけるｐ+領域作成にあたり、Ｂイオン注入表面
保護にカリックスアレーンを用いた実施例を説明するた
めのウエーハ断面構造を示す図である。
１１ ＧａＡｓ基板 １２ ＣＶＤ−ＳｉＯ2 膜 １３ ＳｉＯ2 膜１２に開けられた窓 １４ ＧａＡｓ露出表面 １５ ＷＳｉゲート電極 １６ カリックスアレーン膜 １７ Ｓｉイオン注入ｎ+ 領域 １８ ＣＶＤ−ＳｉＯ2 １９ ＳｉＯ2 膜１８に開けられた窓 ２０ Ｎｉ蒸着膜 ２１ Ａｕ−Ｇｅ合金蒸着膜 ２２ ソース ２３ ドレイン ３１ ｎ形Ｓｉウエーハ ３２ 熱酸化ＳｉＯ2 ３３ 熱酸化ＳｉＯ2 ３２に開けられた窓 ３４ カリックスアレーン膜 ３５ ｐ形イオン注入領域 ３６ アルミニューム電極
Claims (1)
- 【請求項１】半導体材料表面にカリックスアレーンを塗
布する工程と、不純物あるいは母体元素のイオン注入を
行う工程と、しかる後に、前記カリックスアレーンを除
く工程とを含むことを特徴とする半導体素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14904791A JP2692428B2 (ja) | 1991-06-21 | 1991-06-21 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14904791A JP2692428B2 (ja) | 1991-06-21 | 1991-06-21 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04372123A JPH04372123A (ja) | 1992-12-25 |
| JP2692428B2 true JP2692428B2 (ja) | 1997-12-17 |
Family
ID=15466489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14904791A Expired - Lifetime JP2692428B2 (ja) | 1991-06-21 | 1991-06-21 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692428B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1282709B1 (it) * | 1996-02-28 | 1998-03-31 | Nec Corp | Procedimento di formazione di configurazione ultrafine e procedimento di incisione ultrafine utilizzando derivato di |
-
1991
- 1991-06-21 JP JP14904791A patent/JP2692428B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04372123A (ja) | 1992-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5300445A (en) | Production method of an HEMT semiconductor device | |
| US4859618A (en) | Method of producing the gate electrode of a field effect transistor | |
| JPH01205086A (ja) | 注入マスクの自己制限アンダーカットを具備する自己整列耐火ゲート製造方法 | |
| US7947605B2 (en) | Post ion implant photoresist strip using a pattern fill and method | |
| EP0013342A1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| US5389564A (en) | Method of forming a GaAs FET having etched ohmic contacts | |
| JP2692428B2 (ja) | 半導体素子の製造方法 | |
| US5407866A (en) | Method for forming a dielectric layer on a high temperature metal layer | |
| GB2137806A (en) | Ion implantation in semiconductor bodies | |
| JP2844963B2 (ja) | 半導体装置とその製造方法 | |
| JPS60111474A (ja) | 半導体装置の製造方法 | |
| EP0220605B1 (en) | Method of making self-aligned gaas digital integrated circuits | |
| JP2699950B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2003045896A (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JPS6331097B2 (ja) | ||
| JPS61288427A (ja) | 半導体装置の製造方法 | |
| JPS63314872A (ja) | 半導体装置の製造方法 | |
| JP2822956B2 (ja) | 化合物半導体装置の製造方法 | |
| KR940010561B1 (ko) | Mesfet 반도체 장치 제조방법 | |
| JPH01251667A (ja) | 電界効果トランジスタの製造方法 | |
| Badawi | Ion implantation in semiconductor bodies | |
| JPH063814B2 (ja) | 半導体装置の製造方法 | |
| JPS60115229A (ja) | 半導体装置の製造方法 | |
| JPS60123026A (ja) | 半導体装置の製造方法 |