JPH10284468A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10284468A JPH10284468A JP9082596A JP8259697A JPH10284468A JP H10284468 A JPH10284468 A JP H10284468A JP 9082596 A JP9082596 A JP 9082596A JP 8259697 A JP8259697 A JP 8259697A JP H10284468 A JPH10284468 A JP H10284468A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- mask
- film
- ions
- dose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 高濃度のＰイオンを直接レジスト膜をマスク
として注入し、アッシング法により容易にレジスト膜を
除去し、工程数を削減する。 【解決手段】 半導体基板６上にレジスト膜７を所定の
パターンで形成する工程と、前記レジスト膜７に紫外線
８を照射する工程と、前記レジスト膜７をマスクとして
高濃度のＰイオンを注入する工程と、アッシング法によ
り前記レジスト膜７を除去する工程とを備えている。
として注入し、アッシング法により容易にレジスト膜を
除去し、工程数を削減する。 【解決手段】 半導体基板６上にレジスト膜７を所定の
パターンで形成する工程と、前記レジスト膜７に紫外線
８を照射する工程と、前記レジスト膜７をマスクとして
高濃度のＰイオンを注入する工程と、アッシング法によ
り前記レジスト膜７を除去する工程とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものである。
方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の微細化、高集積化に
伴い、製造方法が複雑になり、不純物イオンを高い濃度
で半導体基板に注入することが頻繁に行われるようにな
ってきている。しかしながら、不純物イオンの濃度を高
めて行くと、注入マスクとして使用したレジスト膜を後
工程でアッシング法によって除去しようとしたとき、そ
の除去に長時間を要し、さらには、条件により除去が困
難になることが明らかになった。
伴い、製造方法が複雑になり、不純物イオンを高い濃度
で半導体基板に注入することが頻繁に行われるようにな
ってきている。しかしながら、不純物イオンの濃度を高
めて行くと、注入マスクとして使用したレジスト膜を後
工程でアッシング法によって除去しようとしたとき、そ
の除去に長時間を要し、さらには、条件により除去が困
難になることが明らかになった。
【０００３】以下、従来の半導体装置の製造方法につい
て図面を参照しながら説明する。図２において１はＰ型
シリコン基板、２はシリコン酸化膜、３はレジスト膜、
４は不純物注入層、５は不純物拡散層である。まず、Ｐ
型シリコン基板１の一主面上にシリコン酸化物を堆積さ
せて、厚さ４００ｎｍのシリコン酸化膜２を形成する
（図２（ａ)）。
て図面を参照しながら説明する。図２において１はＰ型
シリコン基板、２はシリコン酸化膜、３はレジスト膜、
４は不純物注入層、５は不純物拡散層である。まず、Ｐ
型シリコン基板１の一主面上にシリコン酸化物を堆積さ
せて、厚さ４００ｎｍのシリコン酸化膜２を形成する
（図２（ａ)）。
【０００４】次にシリコン酸化膜２上に所定のパターン
のレジスト膜３を公知の方法で形成する（図２
（ｂ））。次にレジスト膜３をマスクとしてシリコン酸
化膜２をウェットエッチングし、所定の領域を残して、
他の領域を除去する（図２（ｃ））。次にレジスト膜３
をアッシング法により除去する（図２（ｄ））。
のレジスト膜３を公知の方法で形成する（図２
（ｂ））。次にレジスト膜３をマスクとしてシリコン酸
化膜２をウェットエッチングし、所定の領域を残して、
他の領域を除去する（図２（ｃ））。次にレジスト膜３
をアッシング法により除去する（図２（ｄ））。
【０００５】次に高濃度の燐イオン（Ｐ+イオン、以下
Ｐイオンと記述する）をパターニングされたシリコン酸
化膜２をマスクとしてイオン注入し、不純物注入層４を
形成する（図２（ｅ））。次にパターニングされたシリ
コン酸化膜２をウェットエッチ法により除去する。
Ｐイオンと記述する）をパターニングされたシリコン酸
化膜２をマスクとしてイオン注入し、不純物注入層４を
形成する（図２（ｅ））。次にパターニングされたシリ
コン酸化膜２をウェットエッチ法により除去する。
【０００６】次に熱処理を加え、不純物拡散層５を形成
する（図２（ｆ））。
する（図２（ｆ））。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
の方法において、シリコン酸化膜２を一度パターニング
してから、シリコン酸化膜２をマスクとして注入しなけ
ればならず、工程数が増加してしまう。また、シリコン
酸化膜２を形成する工程を減らし、直接レジスト膜３を
マスクとする高濃度のＰイオン注入では、後述の表１に
示した比較例２、３から明らかなように、レジスト膜３
をアッシング法で除去しようとしても、その濃度によっ
て長時間を要したり、あるいは極めて困難になったりす
る。これは、レジスト膜３を構成するレジスト材料が高
濃度のイオン照射を受けて架橋することによって生じる
ものと推察される。
の方法において、シリコン酸化膜２を一度パターニング
してから、シリコン酸化膜２をマスクとして注入しなけ
ればならず、工程数が増加してしまう。また、シリコン
酸化膜２を形成する工程を減らし、直接レジスト膜３を
マスクとする高濃度のＰイオン注入では、後述の表１に
示した比較例２、３から明らかなように、レジスト膜３
をアッシング法で除去しようとしても、その濃度によっ
て長時間を要したり、あるいは極めて困難になったりす
る。これは、レジスト膜３を構成するレジスト材料が高
濃度のイオン照射を受けて架橋することによって生じる
ものと推察される。
【０００８】本発明は、このような高濃度のＰイオンを
直接レジスト膜３をマスクとして注入した場合でも、ア
ッシング法により容易にレジスト膜３を除去でき、工程
数が削減できることを特徴とした半導体装置の製造方法
を提供するものである。
直接レジスト膜３をマスクとして注入した場合でも、ア
ッシング法により容易にレジスト膜３を除去でき、工程
数が削減できることを特徴とした半導体装置の製造方法
を提供するものである。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板上に
レジスト膜を所定のパターンで形成する工程と、前記レ
ジスト膜に紫外線を照射する工程と、前記レジスト膜を
マスクとしてドーズ量１．０×１０15〜２９．０×１０
15個／ｃｍ2の範囲の所定の高濃度のＰイオンを注入す
る工程と、アッシング法により前記レジスト膜を除去す
る工程とを備えている。
に、本発明の半導体装置の製造方法は、半導体基板上に
レジスト膜を所定のパターンで形成する工程と、前記レ
ジスト膜に紫外線を照射する工程と、前記レジスト膜を
マスクとしてドーズ量１．０×１０15〜２９．０×１０
15個／ｃｍ2の範囲の所定の高濃度のＰイオンを注入す
る工程と、アッシング法により前記レジスト膜を除去す
る工程とを備えている。
【００１０】本発明では、これらの工程を備えることに
よって、高濃度のＰイオンを注入したレジスト膜が架橋
するのを防止し、アッシング法で容易にレジスト膜を除
去することができ、酸化膜マスク工程を追加する必要が
なく、特定のドーズ量の範囲内で工程を削減することが
できる。
よって、高濃度のＰイオンを注入したレジスト膜が架橋
するのを防止し、アッシング法で容易にレジスト膜を除
去することができ、酸化膜マスク工程を追加する必要が
なく、特定のドーズ量の範囲内で工程を削減することが
できる。
【００１１】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法における実施の形態について、図面を参照しながら
説明する。図１（ａ）〜（ｄ）は、本発明の実施の形態
を説明するための工程断面図である。
方法における実施の形態について、図面を参照しながら
説明する。図１（ａ）〜（ｄ）は、本発明の実施の形態
を説明するための工程断面図である。
【００１２】図１に示すように、６は抵抗率が１０〜１
５Ω・ｃｍのＰ型シリコン基板、７はレジスト膜、８は
紫外線、９は不純物注入層、１０は不純物拡散層であ
る。まず、Ｐ型シリコン基板６の一主面上にレジスト膜
７を厚さ１．２μｍで所定のパターンで形成する（図１
（ａ））。次にレジスト膜７に紫外線８を照射する。こ
れによってレジスト膜７は、硬化する（図１（ｂ））。
５Ω・ｃｍのＰ型シリコン基板、７はレジスト膜、８は
紫外線、９は不純物注入層、１０は不純物拡散層であ
る。まず、Ｐ型シリコン基板６の一主面上にレジスト膜
７を厚さ１．２μｍで所定のパターンで形成する（図１
（ａ））。次にレジスト膜７に紫外線８を照射する。こ
れによってレジスト膜７は、硬化する（図１（ｂ））。
【００１３】次にＰ型シリコン基板６に対して硬化させ
たレジスト膜７をマスクとして、１．０×１０15〜２
９．０×１０15個／ｃｍ2の範囲内の所定のドーズ量
で、Ｐイオンを注入して、不純物注入層９を形成する
（図１（ｃ））。次にアッシング法によりレジスト膜７
を除去する。次に熱処理を加え、不純物拡散層１０を形
成する（図１（ｄ））。この拡散層は例えばバイポーラ
トランジスタのコレクタウォールとして使用する。
たレジスト膜７をマスクとして、１．０×１０15〜２
９．０×１０15個／ｃｍ2の範囲内の所定のドーズ量
で、Ｐイオンを注入して、不純物注入層９を形成する
（図１（ｃ））。次にアッシング法によりレジスト膜７
を除去する。次に熱処理を加え、不純物拡散層１０を形
成する（図１（ｄ））。この拡散層は例えばバイポーラ
トランジスタのコレクタウォールとして使用する。
【００１４】表１にドーズ量を異ならせてＰイオンを注
入した時のドーズ量とレジスト膜７を除去するのに必要
なアッシング時間との関係を示す。比較のため、レジス
ト膜７に紫外線８を照射することなく、同様の条件でＰ
イオンを注入した時のドーズ量とレジスト膜７を除去す
るのに必要なアッシング時間との関係を比較例１〜３と
して示す。また、ドーズ量を多くしてＰイオンを注入
し、レジスト膜７に紫外線８を照射して硬化させたとき
の例を比較例４として示す。
入した時のドーズ量とレジスト膜７を除去するのに必要
なアッシング時間との関係を示す。比較のため、レジス
ト膜７に紫外線８を照射することなく、同様の条件でＰ
イオンを注入した時のドーズ量とレジスト膜７を除去す
るのに必要なアッシング時間との関係を比較例１〜３と
して示す。また、ドーズ量を多くしてＰイオンを注入
し、レジスト膜７に紫外線８を照射して硬化させたとき
の例を比較例４として示す。
【００１５】
【表１】
【００１６】表１の本発明の実施の形態１と比較例２と
を対比させると明らかなように、Ｐイオンのドーズ量が
１．０×１０15〜５．０×１０15個／ｃｍ2としたと
き、レジスト膜に紫外線を照射した本発明例１ではアッ
シング時間が７５分であるのに対して、比較例２では１
２０分であり、レジスト膜除去に要する時間が大幅に短
縮されている。
を対比させると明らかなように、Ｐイオンのドーズ量が
１．０×１０15〜５．０×１０15個／ｃｍ2としたと
き、レジスト膜に紫外線を照射した本発明例１ではアッ
シング時間が７５分であるのに対して、比較例２では１
２０分であり、レジスト膜除去に要する時間が大幅に短
縮されている。
【００１７】また、本発明の実施の形態２と比較例３と
の対比から、本発明の実施の形態２ではＰイオンのドー
ズ量を６．０×１０15〜２９．０×１０15個／ｃｍ2と
したときにおいても、アッシング時間１２０分でレジス
ト膜を除去することができた。これに対してレジスト膜
に紫外線を照射しなかったときには、比較例３に示すよ
うに、１．０×１０16個／ｃｍ2でアッシング法でレジ
スト膜を除去することができず、Ｐイオン注入時のため
のマスクとして酸化膜が必要になる。
の対比から、本発明の実施の形態２ではＰイオンのドー
ズ量を６．０×１０15〜２９．０×１０15個／ｃｍ2と
したときにおいても、アッシング時間１２０分でレジス
ト膜を除去することができた。これに対してレジスト膜
に紫外線を照射しなかったときには、比較例３に示すよ
うに、１．０×１０16個／ｃｍ2でアッシング法でレジ
スト膜を除去することができず、Ｐイオン注入時のため
のマスクとして酸化膜が必要になる。
【００１８】ところで、比較例１から明らかなようにＰ
イオンのドーズ量が１．０×１０15個／ｃｍ2未満にな
ると、レジスト膜に紫外線を照射しなくても比較的短時
間にアッシング法でレジスト膜を除去することができる
ようになる。また、比較例４から明らかなように、ドー
ズ量が３．０×１０16個／ｃｍ2以上と多くなると、レ
ジスト膜に紫外線を照射しても、アッシング法で除去す
ることができなくなる。
イオンのドーズ量が１．０×１０15個／ｃｍ2未満にな
ると、レジスト膜に紫外線を照射しなくても比較的短時
間にアッシング法でレジスト膜を除去することができる
ようになる。また、比較例４から明らかなように、ドー
ズ量が３．０×１０16個／ｃｍ2以上と多くなると、レ
ジスト膜に紫外線を照射しても、アッシング法で除去す
ることができなくなる。
【００１９】これから、Ｐイオンのドーズ量が１．０×
１０15〜２９．０×１０15個／ｃｍ 2であるとき、マス
クに使用するレジスト膜にあらかじめ紫外線を照射する
ことによって、ドーズ量が１．０×１０15〜５．０×１
０15個／ｃｍ2ではイオン注入後にレジスト膜をアッシ
ング法によって短時間に除去でき、ドーズ量が６．０×
１０15〜２９．０×１０15個／ｃｍ2ではアッシング時
間はかかるがマスクに酸化膜を使用することなくイオン
注入が行えることがわかり、ドーズ量が５．０×１０15
〜６．０×１０15個／ｃｍ2でも、アッシング時間は不
明であるが少なくともマスクに酸化膜を使用することな
くイオン注入が行えることが推測される。
１０15〜２９．０×１０15個／ｃｍ 2であるとき、マス
クに使用するレジスト膜にあらかじめ紫外線を照射する
ことによって、ドーズ量が１．０×１０15〜５．０×１
０15個／ｃｍ2ではイオン注入後にレジスト膜をアッシ
ング法によって短時間に除去でき、ドーズ量が６．０×
１０15〜２９．０×１０15個／ｃｍ2ではアッシング時
間はかかるがマスクに酸化膜を使用することなくイオン
注入が行えることがわかり、ドーズ量が５．０×１０15
〜６．０×１０15個／ｃｍ2でも、アッシング時間は不
明であるが少なくともマスクに酸化膜を使用することな
くイオン注入が行えることが推測される。
【００２０】
【発明の効果】以上のように、本発明は、半導体基板上
にレジスト膜を所定のパターンで形成する工程と、前記
レジスト膜に紫外線を照射する工程と前記レジスト膜を
マスクとしてＰイオンを１．０×１０15〜２９．０×１
０15個／ｃｍ2の範囲の所定のドーズ量で注入する工程
と、アッシング法により前記レジスト膜を除去する工程
とを備えていることによって、酸化膜を使用することな
くＰイオンを比較的高い濃度で注入し、アッシング法で
容易にレジスト膜を除去することができ、工程数を削減
することができる。
にレジスト膜を所定のパターンで形成する工程と、前記
レジスト膜に紫外線を照射する工程と前記レジスト膜を
マスクとしてＰイオンを１．０×１０15〜２９．０×１
０15個／ｃｍ2の範囲の所定のドーズ量で注入する工程
と、アッシング法により前記レジスト膜を除去する工程
とを備えていることによって、酸化膜を使用することな
くＰイオンを比較的高い濃度で注入し、アッシング法で
容易にレジスト膜を除去することができ、工程数を削減
することができる。
【図１】本発明の半導体装置の製造方法の実施の形態に
おける工程順断面図
おける工程順断面図
【図２】従来の半導体装置の製造方法の工程順断面図
１ Ｐ型シリコン基板 ２ シリコン酸化膜 ３ レジスト膜 ４ 不純物注入層 ５ 不純物拡散層 ６ Ｐ型シリコン基板 ７ レジスト膜 ８ 紫外線 ９ 不純物注入層 １０ 不純物拡散層
Claims (1)
- 【請求項１】 半導体基板の一主面上に所定のパターン
のレジスト膜を形成する工程と、前記レジスト膜に紫外
線を照射する工程と、紫外線の照射を受けた前記フォト
レジスト膜をマスクとして、燐イオンを１．０×１０15
〜２９．０×１０15個／ｃｍ2の範囲の所定のドーズ量
で注入する工程と、前記レジスト膜をアッシング法で除
去する工程を備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9082596A JPH10284468A (ja) | 1997-04-01 | 1997-04-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9082596A JPH10284468A (ja) | 1997-04-01 | 1997-04-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284468A true JPH10284468A (ja) | 1998-10-23 |
Family
ID=13778877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9082596A Pending JPH10284468A (ja) | 1997-04-01 | 1997-04-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10284468A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303000A (ja) * | 2004-04-12 | 2005-10-27 | Matsushita Electric Ind Co Ltd | レジスト除去能力の評価方法及び電子デバイスの製造方法 |
-
1997
- 1997-04-01 JP JP9082596A patent/JPH10284468A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303000A (ja) * | 2004-04-12 | 2005-10-27 | Matsushita Electric Ind Co Ltd | レジスト除去能力の評価方法及び電子デバイスの製造方法 |
| JP4526857B2 (ja) * | 2004-04-12 | 2010-08-18 | パナソニック株式会社 | レジスト除去能力の評価方法及び電子デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5895272A (en) | Ion-implanted resist removal method | |
| US6472280B2 (en) | Method for forming a spacer for semiconductor manufacture | |
| US4084987A (en) | Method for manufacturing electrical solid state devices utilizing shadow masking and ion-implantation | |
| US9268228B2 (en) | Techniques for patterning a substrate | |
| KR900007690B1 (ko) | 우물 자체 정렬 및 이온 이식 마스킹용의 이중층 포로레지스트 처리 방법 | |
| JPH10284468A (ja) | 半導体装置の製造方法 | |
| JPS6142914A (ja) | 半導体装置の製造方法 | |
| JP2001077360A (ja) | 半導体装置の製造方法 | |
| JP2001265011A (ja) | 半導体装置の製造方法 | |
| JPH06151349A (ja) | 半導体装置の製造方法 | |
| JPH1041309A (ja) | 半導体装置の配線形成方法 | |
| JPH08241889A (ja) | 不純物導入マスクの作製方法 | |
| KR100801735B1 (ko) | 반도체 소자의 이온주입방법 | |
| JP2004191833A (ja) | 半導体装置の製造方法 | |
| JPH05166746A (ja) | 半導体装置の製造方法 | |
| KR100186511B1 (ko) | 반도체 장치의 웰 형성방법 | |
| KR960013153B1 (ko) | 반도체소자 제조공정의 감광막 제거방법 | |
| JPH05326680A (ja) | 半導体装置の製造方法 | |
| KR950005476B1 (ko) | 포토리지스트를 이용한 반도체 소자 특성 개선 방법 | |
| KR950012908B1 (ko) | 반도체 불순물 영역 형성방법 | |
| JPH0562923A (ja) | 半導体装置の製造方法 | |
| JPH03215971A (ja) | 相補型半導体装置の製造方法 | |
| JPS5811511B2 (ja) | イオンエツチング方法 | |
| JPS6091630A (ja) | 不純物拡散方法 | |
| JPS58182226A (ja) | イオン注入半導体装置の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20060502 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060728 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20060822 Free format text: JAPANESE INTERMEDIATE CODE: A02 |