JPH09320981A - 深溝底部における電極パターン形成方法 - Google Patents

深溝底部における電極パターン形成方法

Info

Publication number
JPH09320981A
JPH09320981A JP13796896A JP13796896A JPH09320981A JP H09320981 A JPH09320981 A JP H09320981A JP 13796896 A JP13796896 A JP 13796896A JP 13796896 A JP13796896 A JP 13796896A JP H09320981 A JPH09320981 A JP H09320981A
Authority
JP
Japan
Prior art keywords
resist
pattern
metal film
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13796896A
Other languages
English (en)
Other versions
JP3140369B2 (ja
Inventor
Teruhisa Akashi
照久 明石
Hiroaki Okano
広明 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Hitachi Ltd
Original Assignee
Hitachi Cable Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, Hitachi Ltd filed Critical Hitachi Cable Ltd
Priority to JP08137968A priority Critical patent/JP3140369B2/ja
Publication of JPH09320981A publication Critical patent/JPH09320981A/ja
Application granted granted Critical
Publication of JP3140369B2 publication Critical patent/JP3140369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】20μm以上の深さのある溝底部に光半導体素
子用電極(金属膜)を高精度にパターニングするための
製法を提供する。 【解決手段】深溝底部内に金属犠牲層膜32をスパッタ
リングで成膜パターニングし、その溝部側面を保護する
ように第一次レジストパターン34を形成し、そこに低
粘性の第二次レジストパターン36を形成後犠牲層32
を除去し、その後、電極用金属膜37をスパッタリング
し、リフトオフして高精度電極パターンを得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は深溝部における電極
パターン形成方法に関する。
【0002】
【従来の技術】図1を用いて説明する。
【0003】従来、深さが20μm以上ある溝部11の
底面12で、溝部側壁13からその溝部深さとほぼ等し
い位置にまたはそれ以上の位置に、電極用多層金属膜1
4をパターニングする方法は以下の形成方法が挙げられ
る。
【0004】(a)で、シリコンまたは石英ガラスでで
きた基板21にはシリコンの異方性エッチングまたは石
英ガラスのドライエッチングで溝部11が形成されてお
り、そこに高粘度のネガ型またはポジ型レジスト22を
塗布し溝部11全体を被覆する。(b)で、1度の露
光,現像でまたは複数回の露光,現像を繰り返すことで
ネガ型またはポジ型レジスト22をパターニングする。
ここで形成したパターン23が電極膜のパターンとな
る。(c)で、スパッタ装置または蒸着装置を使用して
電極用金属膜14を成膜する。ここでは成膜前に逆スパ
ッタをし、パターン23表面を洗浄すると同時にレジス
ト22表面に微小な凹凸を形成する。さらに基板加熱を
せずに成膜する。(d)で、基板21に剥離液をしみこ
ませ、ウエットのリフトオフ法により電極用金属膜パタ
ーン15をパターニングする。または酸素アッシングに
よるドライプロセスでのリフトオフ法により電極用金属
膜パターン15をパターニングする。
【0005】
【発明が解決しようとする課題】このように光デハイス
上にパターニングを行った電極は、画像処理用のマーカ
として認識され、光半導体素子であるレーザダイオード
やホトダイオードを所望の位置にボンディングするため
に用いられる。そのため電極パターンはできるだけ高精
度の形状を保たなくてはならない。
【0006】しかし、上記のような方法では以下のよう
な欠点が存在するので、高精度の電極パターンは形成不
可能であった。
【0007】例えば、シリコンの異方性エッチングによ
り形成した深溝部の深さが30μmで、ポジ型レジスト
を使用する場合を例に挙げると、溝部全体を高粘性のポ
ジ型レジストで覆うと溝部の中央部でレジストの膜厚は
およそ10μm程度の厚さとなり、露光時の紫外線がレ
ジスト下部まで十分届きにくい。また、電極の端部が溝
部側壁からほぼ等しい位置ではレジストの膜厚は約20
μmなので、この部分は中央部よりさらにレジストの膜
厚が厚く紫外線がさらに届きにくい。このような部分を
含め、深溝底部にレジストパターンを形成するには、露
光時間を長く取り1度の露光,現像でパターンを形成す
る方法と、複数回の露光,現像でパターンを形成する方
法との二通りの方法がある。最初の方法では露光時間が
長時間のため、ポジ型レジスト表面に深溝側面での光の
回折の影響が現われる。またポストベークを行うと厚膜
であるためレジストパターンのエッジが丸くなり、ホト
マスクのパターンの転写精度が落ちる。この現象はポジ
型レジストが厚膜になればなるほど顕著に現われる。次
の2度,3度の露光,現像を繰り返すことでレジストパ
ターンを形成すると、先に形成した不完全なレジストパ
ターンに次の同じパターンをアライメントするとアライ
メントずれが必ず起こり、その影響で最終的に所望のレ
ジストパターンの形状を変化させるためパターン転写精
度が落ちる。繰り返す回数が多いほど転写精度が落ち
る。以上のようにポジ型レジストの膜厚が厚い部分で、
所望のホトマスクのパターンをレジストに転写すると、
ホトマスクに対するレジストパターン精度は悪いのが普
通であった。
【0008】また上記の方法で成膜すると、レジスト上
とレジストを除去してパターンを形成した部分とに金属
膜が連続的につながって成膜されてしまうため、リフト
オフ法で電極パターンを形成すると金属膜の端部にレジ
ストの残膜が所々付着する問題も挙げられた。これが画
像処理の際の位置認識に誤差を生じさせる原因ともな
り、これを取り除くために、さらに酸素アッシングを施
し残膜を取る工程を加えねばならなかった。
【0009】
【課題を解決するための手段】上記課題を解決するため
に、本発明の深溝底部における電極パターン形成方法
は、最終的にエッチング除去する犠牲層の金属膜をリフ
トオフ法によって大まかにパターニングする工程と、前
記パターニングした犠牲層上に第一次レジストパターン
を形成する工程と、前記一次レジストパターン部分(開
口部分)に第一次レジストより低粘度のレジストを塗布
し第二次レジストパターンを形成する工程と、前記パタ
ーニングした犠牲層を除去する工程と、スパッタ法で多
層電極膜を成膜する工程と、最後にリフトオフ法によっ
て第一次及び第二次の複合レジストパターンを除去し多
層電極膜をパターニングする工程とを含む上記各工程を
逐次行うことで可能となる。
【0010】各工程を簡単に以下に説明する。
【0011】最終的にエッチング除去する犠牲層にポリ
イミド樹脂等の有機物を使用することが容易に考えられ
る。しかし、ウエハに20μm以上の深さの深溝部が存
在するため、深溝部を覆うことができるように有機物を
塗布すると、溝部側壁に近いほど膜厚が厚くなるので犠
牲層の膜厚が深溝底部の位置によって異なることとな
る。そのため犠牲層をパターニングすると、深溝底部の
位置によって膜厚が不均一な犠牲層となり、深溝底部に
不均一な凹凸の犠牲層パターンを形成することになる。
またスピンコート法による塗布では、パターニングする
場所によらず均一で任意の膜厚を得ることができない。
この問題を解決するために、犠牲層に金属膜を使用する
こととし、上記従来のリフトオフ法によって犠牲層金属
膜を所望の電極パターン形状よりも片側10μm以上大
きくパターニングする。この際犠牲層は最終的にエッチ
ング除去するため、パターニング精度がある程度低い場
合やレジスト残膜がある場合でも最終的に得られる電極
パターンに影響を及ぼすことはない。
【0012】また犠牲層に金属膜を使用するため、下地
が高反射膜となりレジストがハレーションの影響を受け
やすいときには、レジストに高反射基板用のポジ型レジ
ストを使用するか、または犠牲層金属膜をスパッタで成
膜した後にシリコン等膜厚50nm以下の無機反射防止
膜をさらにスパッタで成膜して対応する。
【0013】第一次レジストパターンは、犠牲層パター
ンを含め深溝部を全てポジ型レジストで覆うように塗布
し、複数回の繰り返し露光,現像してパターンを作り、
溝側壁をカバーするように開口部を設けることで形成さ
れる。この時第一次レジストパターン部に先に形成した
犠牲層金属膜が露出するような形となる。またその際、
第一次レジストに耐熱性向上硬化処理を施しておくこと
が好ましい。
【0014】第二次レジストパターンは、第一次レジス
トパターン形成後、基板上に第一次レジストより粘性の
低い第一次レジストと同じ種類または高反射基板用のポ
ジ型のレジストを塗布し、露光,現像して形成される。
その際スピンコートにより、光の回折の影響を受けにく
くかつ第一次レジストの膜厚以下になるよう塗布し、パ
ターン転写精度を高める。ここで第二次レジストパター
ンの形状が電極パターンの形状となる。第二次レジスト
パターンにも第一次レジストパターンと同様な耐熱性向
上硬化処理を施しておくことが好ましい。
【0015】次に犠牲層の金属膜をウエットエッチング
で除去する。金属膜をエッチング除去後、スパッタ装置
に入れアルゴンイオンで逆スパッタをし、第一次及び第
二次の複合レジストパターンの形状が崩れない程度に開
口基板表面を洗浄する。その後電極用多層金属膜を所望
の膜厚で成膜する。最後に剥離液等のウエットリフトオ
フ法または酸素プラズマアッシング等によるドライリフ
トオフ法によってリフトオフし、所望の電極パターンを
形成する。
【0016】このように、深さが20μm以上ある深溝
底部で、溝部側壁からその溝部の深さとほぼ等しい位置
にまたはそれ以上の位置に電極パターンを形成する場
合、第一次レジストのパターンに粘性の低い第二次レジ
ストを第一次レジストの膜厚以下になるように塗布し、
その第二次レジストに所望の電極パターンを転写するた
め、高段差のある深溝底部でも第一次レジストにパター
ンを転写するより高精度にパターンが転写することがで
きる。
【0017】犠牲層にスパッタリングによる金属膜を使
用しているので、上記のような位置に電極パターンを形
成する時、金属膜の膜厚が深溝底部内のどの部分でも同
じなため、犠牲層をエッチング除去したときに得られる
複合レジストのひさしの高さが大きくばらつくことがな
い。さらに電極用多層金属膜をスパッタリングで成膜し
たとき、どの部分でも金属原子の回り込みが同じとなる
ので、最終電極パターンを高精度に形成可能であり制御
可能である。
【0018】金属膜による犠牲層を利用し、第一次レジ
ストと第二次レジストを利用した複合レジストのひさし
を形成するので、任意形状のひさしを構成でき電極用金
属膜をレジスト上とパターン上とで不連続に成膜させる
ことが可能となる。そのため金属膜端部にレジストの残
膜が付着することがなくなる。またこのレジストパター
ンがひさし形状で段切れがあるため、剥離液がレジスト
にしみこみやすく、または酸素アッシングでレジストを
アッシングしやすく、リフトオフが確実に行える。さら
には第一次レジストが深溝部の段差部分を覆っているの
で予期せぬ所に電極用多層金属膜が付着することがな
い。
【0019】
【発明の実施の形態】以下本発明の一実施例を図を用い
て説明する。
【0020】図2は本発明の各工程における深溝部分の
断面図である。ここで、深溝部の開口部の形状は矩形状
で、開口径は1870×900μm、深さは30μmで
ある。溝部側壁からの距離が50μmから360μmの
位置に、最小パターン幅が90μmのTi:150nm
/Pt:300nm/Au:300nmの三層電極用金
属膜をパターニングする場合である。(a)で、基板2
1をノボラック系ポジ型レジスト(OFPR800−800c
p:東京応化工業社製)を500rpm5秒,2000rpm
40秒間スピンコートによって塗布し、80℃で50
分間プリベークを行い、その後所望の電極パターンの幅
より片側10μm大きいパターンが形成されているホト
マスクを介して、15.5mW/cm2の紫外線を30秒間
照射した後、テトラメチルアンモニウムハイドロオキサ
イドの2.38w% 水溶液(NMD−3 2.38%:東
京応化工業社製)で60秒間現像後、純水で60秒間リ
ンスし、さらに同じ位置に同じ時間露光し、現像,リン
スを同じ時間繰り返してレジストパターンを形成した
後、120℃で80分間ポストベークを行い犠牲層パタ
ーニング用レジスト31を得たところを示す。ここで基
板21の材質は、シリコン単体またはガラス単体または
シリコン上にガラスが成膜されたものである。(b)
で、プレーナマグネトロン式スパッタ装置に基板21を
入れ3.0×10~3Pa以下の真空度にした後、アルゴ
ンガスをチャンバ内に導入し圧力を0.65Pa にし、
アルゴンイオンで基板21をRF電圧200Wで10分
間逆スパッタ(エッチング)した後、基板加熱せずにA
lを0.8μm スパッタリングによって犠牲層32を成
膜したところを示す。(c)で、基板21をアセトンで
10分間超音波洗浄を2度繰り返した後、90℃のポジ
型ホトレジスト用剥離液(剥離液−104:東京応化工
業社製)に20分間ディップした後、純水で10分間以
上流水洗浄し、スピンドライして犠牲層32が得られた
ところを示す。(d)で、基板21を温風循環乾燥機で
200℃,30分間ベークし、その後HMDS処理を犠
牲層32を含む基板21に施した後、ノボラック系ポジ
型ホトレジスト(OFPR800−800cp)を500rpm5
秒,2000rpm 40秒間スピンコートによって塗布
し、80℃で50分間プリベークを行い深溝中央部での
膜厚が約10μmの第一次レジスト33を得たところを
示す。(e)で、塗布した第一次レジスト33をホトマ
スクを介して15.5mW/cm2の紫外線を30秒間照射
した後、NMD−3現像液で60秒間現像,60秒間純
水でリンス後、さらにこれらの作業をもう1回繰り返
し、120℃で80分間ポストベークを行い、第一次レ
ジストパターン34を得たところを示す。ここで第一次
レジストパターン開口部分と犠牲層金属膜のパターン幅
の関係はA−B≧30μmかつB−C≧10μmを満た
す領域に位置し、この仕様を満たすようにホトマスクパ
ターンが設計されている。(f)で、第一次レジストパ
ターン34が形成された基板21に800cpより粘性
の低いノボラック系ポジ型ホトレジスト(OFPR800−100
cp:東京応化工業社製)を500rpm5秒,2000rpm
18秒間スピンコートによって塗布し、その後80℃で
50分間プリベークを行い膜厚約4μmの第二次レジス
ト35を得たところを示す。(g)で、ホトマスクを介
して15.5mW/cm2 の紫外線を15秒間照射した
後、NMD−3現像液で60秒間現像し、純水で60秒
間リンス後、さらに同じ作業を繰り返し120℃で50
分間ポストベークを行うか、または真空中で紫外線を照
射しながら60℃でベークを行い第二次レジストパター
ン36を得たところを示す。(h)で、犠牲層32をリ
ン酸75%,氷酢酸15%,硝酸5%,水5%を混合し
たAl用エッチャントでエッチング除去し純水で流水洗
浄後スピン乾燥させ、第一次レジスト33と第二次レジ
スト35を合わせた複合構造のポジ型レジストのひさし
を形成したところを示す。(i)で、先に述べたスパッ
タ装置に基板21を入れ同様に3.0×10~3Pa以下
の真空度にした後、アルゴンガスをチャンバ内に導入
し、圧力を0.65Paにし、その後アルゴンガスで基
板21をひさしの形状が崩れないようにRF電圧200
Wで1分間逆スパッタ(エッチング)した後、基板加熱
100℃で電極用金属膜37(Ti:150nm,P
t:300nm,Au:300nm)を順次成膜したと
ころを示す。三層電極膜の膜厚は、0.75μmとなっ
ている。(j)で、基板21をアセトンで15分間超音
波洗浄を2度繰り返した後、温度100℃のネガ型及び
ポジ型フォトレジスト用剥離液(剥離液−502A:東
京応化工業社製)に20分間ディップした後、ストリッ
プリンス−4(東京応化工業社製)でディップし、イソプ
ロピルアルコール,メチルアルコールにつけ純水で10
分間流水洗浄し、所望の電極用金属膜38が基板21の
溝底部にパターニングされたところを示す。
【0021】このように第二次レジスト36の膜厚が第
一次レジスト33の膜厚よりも薄いため第一次レジスト
33に直接パターニングするよりもホトマスクのパター
ン転写精度が高いので、電極用金属膜パターン38のパ
ターン精度はおのずと高くなる。また形成したレジスト
パターンに犠牲層32の膜厚と同じ高さの段切れ(ひさ
し)があるため、電極用金属膜37は金属粒子の回り込
みが大きいスパッタリングでも不連続に成膜され、電極
用金属膜37の端部にレジストが付着することを防げ
る。犠牲層32の膜厚が電極用金属膜37の膜厚以上で
あれば確実に不連続に電極用金属膜37を成膜できる。
【0022】
【発明の効果】本発明によれば、深さが20μm以上あ
る深溝底部における、溝部側壁からの距離がその溝部深
さとほぼ等しい位置にまたはそれ以上の位置に多層電極
膜をパターニングするとき、電極膜の端部にレジストの
残膜が付着することなく、高精度で付着力の高い電極パ
ターンを形成できる。
【図面の簡単な説明】
【図1】従来の深溝底部に電極膜をパターニングするプ
ロセスを示す説明図。
【図2】本発明の深溝底部における電極膜パターニング
プロセスを示す説明図。
【符号の説明】
21…基板、31…犠牲層パターニング用レジスト、3
2…犠牲層、33…第一次レジスト、34…第一次レジ
ストパターン、35…第二次レジスト、36…第二次レ
ジストパターン、37…電極用金属膜、38…電極用金
属膜パターン。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】深さが20μm以上ある溝部底面におい
    て、前記溝部の側壁から前記溝部の深さとほぼ等しい位
    置にまたはそれ以上の位置に電極パターン用金属膜をパ
    ターニングする方法において、ウエハの溝部内に金属膜
    をリフトオフ法によってパターニングする工程と、前記
    パターニングした金属膜と前記溝部を第一次レジストで
    覆うように塗布し前記第一次レジストをパターニングす
    る工程と、前記レジストパターニング部分を含め再度第
    二次レジストを塗布し前記第二次レジストをパターニン
    グする工程と、前記金属膜をウエットエッチングで取り
    除き複合レジストパターンを形成する工程と、前記レジ
    ストパターンを含めたウエハ全面に電極用金属膜を成膜
    する工程と、前記電極用金属膜をリフトオフ法によって
    所望の形状を得る工程とを含むことを特徴とする深溝底
    部における電極パターン形成方法。
JP08137968A 1996-05-31 1996-05-31 深溝底部における電極パターン形成方法 Expired - Fee Related JP3140369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08137968A JP3140369B2 (ja) 1996-05-31 1996-05-31 深溝底部における電極パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08137968A JP3140369B2 (ja) 1996-05-31 1996-05-31 深溝底部における電極パターン形成方法

Publications (2)

Publication Number Publication Date
JPH09320981A true JPH09320981A (ja) 1997-12-12
JP3140369B2 JP3140369B2 (ja) 2001-03-05

Family

ID=15210956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08137968A Expired - Fee Related JP3140369B2 (ja) 1996-05-31 1996-05-31 深溝底部における電極パターン形成方法

Country Status (1)

Country Link
JP (1) JP3140369B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032631A (ja) * 2013-07-31 2015-02-16 住友電気工業株式会社 半導体装置及びその製造方法
JP2015088678A (ja) * 2013-10-31 2015-05-07 日亜化学工業株式会社 半導体素子の製造方法
CN111710605A (zh) * 2020-06-19 2020-09-25 扬州国宇电子有限公司 一种半导体台面金属剥离方法
CN113411972A (zh) * 2021-06-16 2021-09-17 梅州市志浩电子科技有限公司 一种阶梯槽线路板阻焊塞孔的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032631A (ja) * 2013-07-31 2015-02-16 住友電気工業株式会社 半導体装置及びその製造方法
JP2015088678A (ja) * 2013-10-31 2015-05-07 日亜化学工業株式会社 半導体素子の製造方法
CN111710605A (zh) * 2020-06-19 2020-09-25 扬州国宇电子有限公司 一种半导体台面金属剥离方法
CN111710605B (zh) * 2020-06-19 2021-02-19 扬州国宇电子有限公司 一种半导体台面金属剥离方法
CN113411972A (zh) * 2021-06-16 2021-09-17 梅州市志浩电子科技有限公司 一种阶梯槽线路板阻焊塞孔的制作方法

Also Published As

Publication number Publication date
JP3140369B2 (ja) 2001-03-05

Similar Documents

Publication Publication Date Title
JPS63500411A (ja) プラズマエッチングプロセスに於ける側壁面制御のための二層ホトレジストテクニック
JP3140369B2 (ja) 深溝底部における電極パターン形成方法
US20060093968A1 (en) Method of processing substrate and chemical used in the same
JPH06267843A (ja) パターン形成方法
JP3119021B2 (ja) 半導体装置のコンタクトホール形成方法
JP2789969B2 (ja) 半導体装置のコンタクトホール形成方法
JPH06163482A (ja) 半導体装置のコンタクトホール形成方法
JP3234594U (ja) 金属リフトオフプロセスを用いた半導体素子
JPH1154452A (ja) 深溝底面または高段差部底面における電極パターン形成方法
JPH05283358A (ja) 半導体装置のコンタクトホール形成方法
JP2002025935A (ja) 導体部材形成方法、パターン形成方法
JPH11204414A (ja) パターン形成法
JP2838943B2 (ja) 薄膜トランジスタの製造方法
JPH05160105A (ja) ウエットエッチング方法
JPH0467333B2 (ja)
JPH06151351A (ja) 電極形成方法
JP2000260765A (ja) 有機絶縁膜のパターン形成方法
KR100685392B1 (ko) 반도체 소자 형성 방법
JP3653960B2 (ja) 半導体装置の製造方法
JP2713061B2 (ja) レジストパターンの形成方法
JP3149601B2 (ja) 半導体装置のコンタクトホール形成方法
KR20220140394A (ko) 금속 박리 공정을 이용한 반도체 소자 제조 방법 및 이로부터 제조되는 반도체 소자
KR0172549B1 (ko) 반도체소자의 포토레지스트 패턴 형성방법
JPS6386544A (ja) 半導体装置の製造方法
JP2005084312A (ja) レジストパターニング方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees