JPH1154452A - 深溝底面または高段差部底面における電極パターン形成方法 - Google Patents

深溝底面または高段差部底面における電極パターン形成方法

Info

Publication number
JPH1154452A
JPH1154452A JP21291997A JP21291997A JPH1154452A JP H1154452 A JPH1154452 A JP H1154452A JP 21291997 A JP21291997 A JP 21291997A JP 21291997 A JP21291997 A JP 21291997A JP H1154452 A JPH1154452 A JP H1154452A
Authority
JP
Japan
Prior art keywords
thin film
pattern
groove
resist
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21291997A
Other languages
English (en)
Inventor
Teruhisa Akashi
照久 明石
Hiroaki Okano
広明 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21291997A priority Critical patent/JPH1154452A/ja
Publication of JPH1154452A publication Critical patent/JPH1154452A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Micromachines (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】深さが20μm〜40μmの溝部底面または段
差部底面において、溝または段差部の側面から少なくと
もその深さと等しく離れた位置に、高精度にかつ不良箇
所がなく電極薄膜をパターニングすることは困難であっ
た。 【解決手段】溝部底面または段差底部底面にスパッタに
よる犠牲層アルミニウム薄膜をリフトオフにてパターニ
ング後、溝部または段差部を覆うようにレジストを塗布
してパターニングを行い、次にアルミニウム薄膜を除去
しレジストパターンエッジに庇を形成する。そのレジス
トパターンをマスクとし電極薄膜をスパッタ成膜しリフ
トオフにて電極パターンを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロマシニン
グ等でエッチング加工を施した立体形状の溝底面または
段差部底面への電極形成方法に関する。
【0002】
【従来の技術】段差を有するSi基板の段差底面部に電
極パターンを形成する方法として、特開平6−151351 号
公報には、スプレーコーティングにより2層レジストを
形成し、下層のレジストを前もって全面露光しておき、
現像液に対する溶解度の相違から多層レジストパターン
のエッジにオーバーハング部(以後、庇と記述)を形成
し、リフトオフにて電極を形成する方法が開示されてい
る。また、特開平7− 142323号公報には、ポリイミド
樹脂等をダミー層(犠牲層)としてスピンコートにより
形成し、エッジに庇を持つレジストパターンを形成する
方法が開示されている。
【0003】
【発明が解決しようとする課題】図3(a)とあわせて
説明する。従来の特開平6−151351 号公報に記載された
発明では、深さが20〜40μmで側面が垂直な壁をも
つ矩形状の溝に均一の膜厚でレジストをスプレーコーテ
ィングすることは困難で、特に溝の側壁をレジストでカ
バーすることが難しい。また1μm以下のオーダーのレ
ジスト膜厚の制御が原理的に難しいので、基板30の上
に形成されたレジストパターン31のエッジに形成する
庇32の高さHをサブミクロンオーダーで制御すること
ができない。
【0004】さらに現像液に対する溶解度の差を利用し
て庇32を形成するので、庇32のアンダーカット量A
もモニタすることができない。このように庇32の形状
を制御できないために、金属原子33の回り込みが大き
いスパッタ装置で電極薄膜の成膜を行うと、庇のアンダ
ーカット部34内部に金属原子33が不用意に入り込み
所望の電極パターン35のパターン幅Bが制御できない
という欠点に結びつく。
【0005】また、もう一つの特開平7−142323 号公報
に記載された発明では、犠牲層にスピンコーティングに
よるポリイミド樹脂を用いているが、この方法では、深
さが20〜40μmの深い溝にポリイミド樹脂を均一に
コーティングすることができず、溝内の場所によって膜
厚が異なる。また、犠牲層の膜厚をサブミクロンオーダ
ーで制御することが困難である。そのためパターニング
を行う位置によって、レジストパターン31のエッジに
形成される庇32の高さHが異なり、高精度に制御する
ことができない。
【0006】本発明の目的は、深さが20μm〜40μ
mの溝部底面または段差部底面に、溝または段差部の側
面から少なくともその深さと等しく離れた位置に電極薄
膜をパターニングする方法を提供することにある。
【0007】
【課題を解決するための手段】上記課題を解決するため
に、深溝底面または高段差底面における電極パターン形
成方法は、高粘性のレジスト、特にポジ型レジストを用
いて溝部または段差部を覆い、溝部底面または段差底部
底面に犠牲層のアルミニウム薄膜をリフトオフ法によっ
てパターニングする工程と、前記パターニングしたアル
ミニウム薄膜と溝部または段差部を先の同じ粘性のレジ
ストで覆うように塗布してレジストをパターニングする
工程と、前記アルミニウム薄膜をウエットエッチング等
で除去しレジストパターンを形成する工程と、前記レジ
ストパターンの上から電極薄膜を成膜する工程と、リフ
トオフ法によってレジストパターンを除去し前記電極薄
膜を所望の形状のパターンで得る工程とを含み、上記各
工程を行うことで可能となる。また、前記アルミニウム
薄膜及び前記電極薄膜を形成する方法が、スパッタ法を
用いることを特徴とする。
【0008】図3(a)(b)を用い各工程の内容につ
いて以下に説明する。
【0009】ここでは、最終的にエッチング除去される
犠牲層アルミニウム薄膜36のパターン形状が、レジス
トパターンエッジの庇形状を決定する。つまり、図3
(a)の庇32の高さHは図3の(b)に示す犠牲層ア
ルミニウム薄膜36の膜厚に、庇32のアンダーカット
量Aは犠牲層アルミニウム薄膜36のパターン幅Cに依
存する。このパターン幅Cの制御は、最初にホトリソプ
ロセスで犠牲層アルミニウム薄膜36のパターニングを
行えば可能である。一方、左右の庇32の形状を同形状
にするためには、深溝内で均一な膜厚の犠牲層アルミニ
ウム薄膜36を形成しなければならない。段差や凹凸の
ある部分において、犠牲層となる材質をスピン塗布法や
蒸着法で形成する場合、膜厚をコントロールすることが
できない。それに対してスパッタで形成する膜に関して
は、凹凸のある部分でもほぼ均一な膜厚に成膜すること
が可能であるため、場所によらず膜厚コントロールを行
いやすい。
【0010】またアルミニウム薄膜は内部応力が低いた
めに2〜5μmの厚膜を形成することができる。そのた
め庇32の高さHを5μm程度にすることも可能であ
る。さらに犠牲層アルミニウム薄膜36は最終的にエッ
チング除去されるため、パターニング精度が低い場合や
パターニングされたアルミニウム薄膜36のエッジにレ
ジストの残膜,残渣が存在する場合でも、最終的に得ら
れる電極パターン35に影響を及ぼすことはない。リフ
トオフ法を用い所望の電極パターン幅Dに対して片側5
μm幅の広い、犠牲層アルミニウム薄膜36を形成す
る。このパターン幅は5μm以上であればよい。ここで
犠牲層アルミニウム薄膜36をパターニングする方法と
してリフトオフ法を行う理由は、アルミニウム薄膜が高
反射膜であるからである。基板全面にアルミニウム薄膜
をスパッタ成膜しその後ホトリソプロセスを用いエッチ
ングにてパターニングを行う方法では、パターン形成位
置によって予期せぬ露光光の反射が起き、パターニング
の管理を容易に行うことができない。
【0011】次に、先の犠牲層アルミニウム薄膜36を
リフトオフにてパターニングする際に用いたのと同じ高
粘性タイプのポジ型レジストを用いスピンコート法によ
って20〜40μmの深溝全体を覆うように塗布する。
この場合、先に述べたようにスピンコート法を利用する
ので、溝底面の位置によってレジスト膜厚に大きなばら
つきが生じる。具体的には、溝の中央部が一番レジスト
膜厚が薄く、溝側面に近づく程レジスト膜厚が厚くな
る。一般的にレジスト膜厚が厚くなるほど露光時の紫外
線が下地まで十分に届かないことや下地での反射光の光
量が少ないため、下層レジストの紫外線に対する感度が
低下する。
【0012】しかし、電極パターンを形成する下地層に
高反射基板の犠牲層アルミニウム薄膜36が形成されて
いるので、形成されていない場合に比べレジストの露光
光に対する感度が高くエッジのはっきりしたレジストパ
ターン31を形成することができる。この後ポストベー
ク処理を行ってレジストを硬化させる。この際耐熱性を
上げるために遠紫外線を照射してキュアを行っても良い
が、通常のポストベーク処理時間を長めに行うことで耐
熱性を上げることができる。その際、レジスト膜厚が厚
いため図4のようにレジストエッジが丸くなりやすい
が、電極パターンを形成する上で特に影響はなく、電極
パターン幅Dも変化しない。
【0013】その後、犠牲層のアルミニウム薄膜36を
ウエットエッチングで除去する。この際エッチングの進
行を速めるためにエッチング溶液(エッチャント)の温
度を上げておくのが好ましい。そして、マグネトロン式
スパッタ装置等のスパッタ装置を用い犠牲層アルミニウ
ム薄膜36を取り除いた開口基板表面をアルゴンイオン
でエッチング(逆スパッタ)する。続けてアルゴン雰囲
気で電極薄膜をレジストパターン31′の上から成膜す
る。最後にレジストパターン31′の上に成膜された電
極薄膜を剥離液等の溶剤でレジストを溶解させリフトオ
フする。この際レジストパターンエッジに庇32が形成
されているので、溶剤がレジスト内部に染み込みやすく
容易にリフトオフが可能である。以上のように各工程を
経ることで所望の電極パターンを深溝底面または段差部
底面に形成することが可能となる。
【0014】以上のように、犠牲層にスパッタによるア
ルミニウム薄膜を利用するので、深さが20〜40μm
の深溝内や段差部分にもほぼ均一成膜することができ、
サブミクロンオーダーの膜厚コントロールが可能であ
る。またリフトオフ法によってアルミニウム薄膜のパタ
ーニングを行うため、深溝側面での露光光の反射の影響
でパターン形状が変化することがない。上記の溝部底面
または段差部底面に犠牲層のアルミニウム薄膜を所望の
形状でパターニングすることができるので、レジストパ
ターンのエッジにある庇の高さやアンダーカット量を制
御することができる。
【0015】このため、スパッタで電極薄膜を成膜する
とき庇のアンダーカット部分に入り込む金属原子の回り
込み量を抑制することができる。さらに当然のことなが
ら、庇を形成するので電極パターンをリフトオフにて形
成する際に、レジスト上の電極薄膜と電極パターンの薄
膜とがつながらずに成膜でき、電極パターンのエッジに
レジストの残膜や残渣が付着することがない。さらに
は、電極パターンを形成する下地層が高反射基板のアル
ミニウム薄膜層であるため、厚膜レジストへのパターン
形成を容易に行うことができる。
【0016】
【発明の実施の形態】以下に、本発明の実施例を図1,
図2を用いて説明していくこととする。
【0017】図2(a)は、リアクティブイオンエッチ
ング(RIE)によって深さ30μm,開口径1870
×900μmのエッチング溝21が多数形成された厚さ
1mmの石英ガラス基板11である。図2(b)はその溝
21の拡大模式図である。この深溝部の側壁(側面)
は、図2(b)のように垂直に形成されている。この溝
部側面22からの距離が30μm〜400μmの位置に
最小パターン幅が90μmのTi:150nm/Pt:
300nm/Au:300nmの3層電極薄膜23が形
成されている。本実施例は、上記内容の場所に電極薄膜
23のような電極パターンを形成する方法に関して記述
してある。
【0018】図1は、本発明の各工程における深溝拡大
断面模式図を示し、これは図2のa−a′断面図であ
り、この図を用いて以下に説明する。
【0019】(a):石英ガラス基板11をノボラック
系ポジ型レジスト(OFPR800−800cp:東京
応化工業社製)を500rpm5秒,2000rpm40秒間
スピンコートによって塗布し、溝部全体をカバレッジさ
せる。次にこのレジストを80℃で温風循環乾燥機にて
プリベークを行い、その後最終的に得たい電極パターン
のパターン幅より片側5μm大きくパターンが開口され
ているホトマスクを介してg線の紫外線を用い密着露光
後、専用現像液(NMD−3 2.38%:東京応化工業
社製)で60秒間現像後、純水で60秒間リンスしスピ
ン乾燥させる。さらにもう一度同じ位置に同様のホトマ
スクを用いて露光し、現像,リンス処理してレジストパ
ターンを形成する。次に120℃でポストベーク処理を
温風循環乾燥機にて行い犠牲層パターニング用レジスト
パターン12を得る。(b):平行平板マグネトロン式
スパッタ装置を用いアルゴンガス圧0.65Pa,RF
電圧200Wでレジストパターン12の上から逆スパッ
タを行い基板表面11′をわずかにエッチングし清浄面
を露出させる。続いてアルミニウム薄膜13を0.8μ
mスパッタ成膜する。
【0020】(c):レジストパターン12をアセトン
で超音波洗浄しアルミニウム薄膜13を取り除いた後、
続けて90℃のポジ型ホトレジスト用剥離液(剥離液−
104:東京応化工業社製)に20分間ディップする。
その後純水で流水洗浄しスピン乾燥してアルミニウム薄
膜13′が得られる。
【0021】(d):基板11を温風循環乾燥機で20
0℃,30分間ベーク処理を行い、その後HMDS処理
(OAP処理)をアルミニウム薄膜13′を含む基板1
1に施した後、先に使用したノボラック系ポジ型ホトレ
ジスト(OFPR800−800cp)を500rpm5
秒,2000rpm40秒間スピンコートによって塗布
し、温風循環乾燥機にて80℃のプリベーク処理を行い
レジスト層14を得る。 (e):電極パターンが形成されたホトマスクを介し同
じく密着露光でg線紫外線をレジスト層14に照射した
後、NMD−3現像液で60秒間現像,60秒間純水で
リンスし、乾燥させる。その後さらにもう一度先に露光
した部分と同じところに同じマスクパターンを繰り返し
露光し現像リンスする。そしてスピン乾燥後、温風循環
乾燥機にて120℃のポストベーク処理を行いレジスト
に熱処理を加え硬化させ、アルミニウム薄膜13′上に
開口部15があるレジストパターン16を得る。先に述
べたように、アルミニウム薄膜13′のパターン幅より
開口部15のパターン幅は約10μm細い。
【0022】(f):(e)で形成したレジストパター
ン16の形状を崩すことなくアルミニウム薄膜13′を
リン酸75%,氷酢酸15%,硝酸5%,純水5%を混
合したエッチャントで完全にエッチング除去し、純水で
流水洗浄後スピン乾燥させ、レジストパターン16のエ
ッジに庇17を有するリフトオフマスク16′を形成す
る。
【0023】(g):先に述べた平行平板マグネトロン
式スパッタ装置で、リフトオフマスク16′の上から、
同じくアルゴンガス圧0.65Pa ,RF電圧200W
で逆スパッタ(エッチング)を行って基板11′表面を
エッチングして清浄にし、その後同じアルゴン雰囲気で
Ti:0.15μm,Pt:0.3μm,Au:0.3μ
mを基板加熱せずに順次成膜し、3層電極薄膜18,電
極パターン18′を得る。3層電極薄膜18の膜厚が
0.75μm であり、アルミニウム薄膜13′の膜厚が
0.8μm であるので、3層電極薄膜18と電極パター
ン18′がつながって形成されることはない。(h):
レジストパターン16′を溶剤に溶解させると同時にレ
ジストパターン16′上の3層電極薄膜18を取り除く
リフトオフ法にて電極パターン18′を形成する。具体
的には、基板11をアセトンで15分間超音波洗浄し、
その後剥離液−104に温度100℃,20分間ディッ
プした後、純水で流水洗浄を行いスピン乾燥して所望の
電極パターン18′が基板11の溝底部にパターニング
される。
【0024】以上(a)〜(h)の各工程を順次経ること
で、溝底部に電極パターンが形成される。
【0025】
【発明の効果】本発明によれば、深さが20μm〜40
μmの溝部底面または段差部底面において、溝または段
差部の側面から少なくともその深さと等しく離れた位置
に電極薄膜をパターニングする際、レジストに電極パタ
ーンを容易に転写することができる。また、庇のアンダ
ーカット部に入り込む金属原子の回り込み量を抑制しな
がら電極薄膜をパターニングすることができる。さら
に、レジスト上の電極薄膜と電極パターンの薄膜とがつ
ながらずに成膜でき、パターンのエッジにレジストの残
膜や残渣が付着することがない。
【図面の簡単な説明】
【図1】本発明の一実施例の深溝底面に電極薄膜をパタ
ーニングするプロセスを示す図である。
【図2】本発明の一実施例における、多数のエッチング
溝が形成された石英ガラス基板の模式図とその一部のエ
ッチング溝の拡大模式図である。
【図3】エッジに庇が形成されたレジストパターンの拡
大模式図である。
【図4】レジストパターンのポストベーク前後での比較
図である。
【符号の説明】
11…石英ガラス基板、11′…基板表面、12…犠牲
層パターニング用レジストパターン、13,13′…ア
ルミニウム薄膜、14…レジスト層、15…開口部、1
6,16′,31,31′…レジストパターン、17,
32…庇、18,23…3層電極薄膜、18′,35…
電極パターン、21…エッチング溝、22…溝部側面、
30…基板、33…金属原子、34…庇のアンダーカッ
ト部、36…犠牲層アルミニウム薄膜,

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】深さが20μm以上,40μm以下の溝部
    底面または段差部底面内で、該溝部または該段差部側面
    を基準にして該深さと等しい位置からそれ以上に電極用
    金属薄膜をパターニングする工程において、溝部底面ま
    たは段差底部底面にアルミニウム薄膜をリフトオフ法に
    よってパターニングする工程と、前記溝部または段差部
    をレジストで覆い該レジストをパターニングする工程
    と、前記アルミニウム薄膜を除去しレジストパターンを
    形成する工程と、電極薄膜を成膜する工程と、該レジス
    トパターンを除去する工程とを含み上記各工程を経るこ
    とでなる深溝底面または高段差部底面における電極パタ
    ーン形成方法。
JP21291997A 1997-08-07 1997-08-07 深溝底面または高段差部底面における電極パターン形成方法 Pending JPH1154452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21291997A JPH1154452A (ja) 1997-08-07 1997-08-07 深溝底面または高段差部底面における電極パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21291997A JPH1154452A (ja) 1997-08-07 1997-08-07 深溝底面または高段差部底面における電極パターン形成方法

Publications (1)

Publication Number Publication Date
JPH1154452A true JPH1154452A (ja) 1999-02-26

Family

ID=16630464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21291997A Pending JPH1154452A (ja) 1997-08-07 1997-08-07 深溝底面または高段差部底面における電極パターン形成方法

Country Status (1)

Country Link
JP (1) JPH1154452A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005335038A (ja) * 2004-05-31 2005-12-08 Hitachi High-Technologies Corp 多層配線基板およびその製造方法
JP2017109304A (ja) * 2015-12-15 2017-06-22 株式会社村田製作所 微小電気機械デバイスおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005335038A (ja) * 2004-05-31 2005-12-08 Hitachi High-Technologies Corp 多層配線基板およびその製造方法
JP2017109304A (ja) * 2015-12-15 2017-06-22 株式会社村田製作所 微小電気機械デバイスおよびその製造方法

Similar Documents

Publication Publication Date Title
JPH1154452A (ja) 深溝底面または高段差部底面における電極パターン形成方法
JP3957178B2 (ja) パターン化薄膜形成方法
JP3140369B2 (ja) 深溝底部における電極パターン形成方法
CN113816335A (zh) 一种硅基晶圆双层光刻胶的金属剥离制备方法
JP3874268B2 (ja) パターン化薄膜およびその形成方法
JPH03770B2 (ja)
JPH06151351A (ja) 電極形成方法
JP2789969B2 (ja) 半導体装置のコンタクトホール形成方法
JPH06163482A (ja) 半導体装置のコンタクトホール形成方法
JPS603499B2 (ja) 電気かみそりの網刃を製作する方法
JPH11204414A (ja) パターン形成法
JPS61159731A (ja) 微細パタ−ン形成方法
JP2000035678A (ja) パターン形成方法
KR100269616B1 (ko) 레지스트패턴형성방법
JPS5843540A (ja) 半導体装置の配線形成方法
JP2003158062A (ja) レジストパターンの形成方法、配線形成方法及び電子部品
JPH03231227A (ja) 電極パターンの形成方法
JPH07142323A (ja) レジストパターン形成法
JP2006100289A (ja) 段差付き凹部の形成方法
JP2713061B2 (ja) レジストパターンの形成方法
JPH0845829A (ja) ネガレジストのパターン形成方法
KR19980048845A (ko) 반도체소자의 패턴형성방법
JP2005084312A (ja) レジストパターニング方法及び半導体装置の製造方法
JP2589471B2 (ja) 半導体装置の製造方法
JP2001222117A (ja) マスク形成方法及びマイクロ構造体の製造方法