JPS5843540A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPS5843540A JPS5843540A JP14190581A JP14190581A JPS5843540A JP S5843540 A JPS5843540 A JP S5843540A JP 14190581 A JP14190581 A JP 14190581A JP 14190581 A JP14190581 A JP 14190581A JP S5843540 A JPS5843540 A JP S5843540A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- deposited
- substrate
- projected
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の配線形成方法に関し、安定かつ信
頼性の高い配線形成方法を提供するものである。
頼性の高い配線形成方法を提供するものである。
従来、半導体装置の配線形成は、素子形成を終了した後
、電極取如出しくコンタクト）用窓を開口し配線金属を
被着した後、写真食刻法によシネ要部分をエツチング除
去する方法が採用されてきた。
、電極取如出しくコンタクト）用窓を開口し配線金属を
被着した後、写真食刻法によシネ要部分をエツチング除
去する方法が採用されてきた。
第１図は従□来の配線形成法を用いた半導体装置の一例
の断面−である。例えば素子（図示せず）の形成され庭
中導体基板ｌ□上の絶縁膜・２０所要部にコンタクト窓
３を開口した後、゛配線用金属（例えばアル建ニウム）
を被着し、エツチング法によりパターニングし、（内部
）配線４を得る。
の断面−である。例えば素子（図示せず）の形成され庭
中導体基板ｌ□上の絶縁膜・２０所要部にコンタクト窓
３を開口した後、゛配線用金属（例えばアル建ニウム）
を被着し、エツチング法によりパターニングし、（内部
）配線４を得る。
しかしながら前記方法による配線には、基板の形状によ
プ、特に急峻な段部において配線金属が他の場所に比し
て薄く被着されたり、写真食刻法によるパターン形成の
除光の回折により配線幅の変化を生じ、装置の信頼性を
損うという欠点があう九。
プ、特に急峻な段部において配線金属が他の場所に比し
て薄く被着されたり、写真食刻法によるパターン形成の
除光の回折により配線幅の変化を生じ、装置の信頼性を
損うという欠点があう九。
本発明は上記の欠点を除き安定かつ信頼性の高い配線形
成方法を提供するものである。
成方法を提供するものである。
本発明による配線の製造方法は、コンタクト窓を開口し
た後、突起状電極を形成し、流動性絶縁物を（基板に）
塗布しこれを硬化せしめ、必要な厚さだけ該絶縁物をエ
ツチング除去し、しかる後配線用金属を被着しパターニ
ングすることを特徴とする。
た後、突起状電極を形成し、流動性絶縁物を（基板に）
塗布しこれを硬化せしめ、必要な厚さだけ該絶縁物をエ
ツチング除去し、しかる後配線用金属を被着しパターニ
ングすることを特徴とする。
本発明を実施例により説明する。第２１ｉ１乃至第７図
は本発明の一実施例を示す一面図である。
は本発明の一実施例を示す一面図である。
まず第２図に示すように素子形成の終った半導体基板１
上の絶縁Ｍ２の所要部にコンタクト窓３を開口する。
上の絶縁Ｍ２の所要部にコンタクト窓３を開口する。
次にｊｌＩｓ図に示すように央起状電極形成用のモリブ
デンシリサイド膜５をスパッタ法によシ基板に被着する
。この際央起状電極材料としては低抵抗であシかつその
後熱処理により装置に悪影響を与えない物質であれば良
く、例えばアルミニウム、ドープドポリシリコン等鬼考
えられる。又膜厚としては基板の最大段差種度に被着す
ることが望ましい。
デンシリサイド膜５をスパッタ法によシ基板に被着する
。この際央起状電極材料としては低抵抗であシかつその
後熱処理により装置に悪影響を与えない物質であれば良
く、例えばアルミニウム、ドープドポリシリコン等鬼考
えられる。又膜厚としては基板の最大段差種度に被着す
ることが望ましい。
次に第４図に示すように・ 鋏モリプデ′ンシリサイ）
、ｊｌＩｔ□エエよ、負見−＝２７．エウ電極６を形成
する。
、ｊｌＩｔ□エエよ、負見−＝２７．エウ電極６を形成
する。
次に菖５図に示すように、ポリイミド樹脂（液）７を塗
布し熱兜理を加えることによシ硬化させる。
布し熱兜理を加えることによシ硬化させる。
ポリイミド樹脂液は流動性であり適尚な粘度であれば塗
布後の基板表面は比較的平坦なものとなる。
布後の基板表面は比較的平坦なものとなる。
この際塗布液としては、硬化処理後経時変化のない絶縁
物となる物質であれば良く、例えばフォトレジスト、シ
リカフィル五等も考えられる。
物となる物質であれば良く、例えばフォトレジスト、シ
リカフィル五等も考えられる。
法を用いて前記ポリイミド樹脂を除去する。
次に第７図に示すように、前記突起状電極部上部の露出
面を含む全一に配線金属（アルミニウム）を被着し、写
真食刻法によｐパターニングすることによシ央起状電極
部に一部接続した配置ｓ８を形成することができる。
面を含む全一に配線金属（アルミニウム）を被着し、写
真食刻法によｐパターニングすることによシ央起状電極
部に一部接続した配置ｓ８を形成することができる。
以上詳細に説明したよ′うに、本発明によれば、急峻な
段差管有する基板に流動性絶縁物質を塗布硬化させる為
、段−はなだらかなものとなる。その結果、段切れの一
仏配線幅の一様な安定かつ信頼性の高い配線を得る仁と
が出来る。
段差管有する基板に流動性絶縁物質を塗布硬化させる為
、段−はなだらかなものとなる。その結果、段切れの一
仏配線幅の一様な安定かつ信頼性の高い配線を得る仁と
が出来る。
第１図は従来の配線形成方法の一例を説明する丸めの断
面図、嬉２図乃至第７図は本発明の一実施例を説明する
ための断面図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・コンタクト窓、４−・・・・・・配線、（
ＡＩ） ｓ ｓ−・・・・・峰すブデンシリサイド展、
６・・・・・・突起状電極、７・・・・・・ポリイミド
−脂（液）、８・・・・・・配線（ＡＩ）。 １７２− 一部を１フ 狛２ヅ 第３ｖ 墾＋ゾ 隼Ｓ巧 不２図 ＊７図
面図、嬉２図乃至第７図は本発明の一実施例を説明する
ための断面図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・コンタクト窓、４−・・・・・・配線、（
ＡＩ） ｓ ｓ−・・・・・峰すブデンシリサイド展、
６・・・・・・突起状電極、７・・・・・・ポリイミド
−脂（液）、８・・・・・・配線（ＡＩ）。 １７２− 一部を１フ 狛２ヅ 第３ｖ 墾＋ゾ 隼Ｓ巧 不２図 ＊７図
Claims (1)
- 半導体基板に央起竺、電極を！成する工程と、誼基板に
流動性絶縁物を塗布し硬化させることによシ基板表面を
平坦化す乏工程と、該絶縁物の一部を除去することによ
り突起状電極の一部を露出させる工程と、前記突起状電
極の露出部を含む所定領域上に配線を形成１する子種を
含むことを特徴とする半導体装置の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14190581A JPS5843540A (ja) | 1981-09-09 | 1981-09-09 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14190581A JPS5843540A (ja) | 1981-09-09 | 1981-09-09 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5843540A true JPS5843540A (ja) | 1983-03-14 |
Family
ID=15302883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14190581A Pending JPS5843540A (ja) | 1981-09-09 | 1981-09-09 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843540A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188146A (ja) * | 1983-04-08 | 1984-10-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| EP0652590B1 (en) * | 1993-11-05 | 1999-01-13 | Casio Computer Co., Ltd. | Method of fabricating a semiconductor device with a bump electrode |
-
1981
- 1981-09-09 JP JP14190581A patent/JPS5843540A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188146A (ja) * | 1983-04-08 | 1984-10-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| EP0652590B1 (en) * | 1993-11-05 | 1999-01-13 | Casio Computer Co., Ltd. | Method of fabricating a semiconductor device with a bump electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0729846A (ja) | 半導体装置の電極形成方法 | |
| JPS5843540A (ja) | 半導体装置の配線形成方法 | |
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| JP3140369B2 (ja) | 深溝底部における電極パターン形成方法 | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| JP3104425B2 (ja) | 半導体装置の製造方法 | |
| KR100197538B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPS6035821B2 (ja) | 半導体装置の製造方法 | |
| JP2690805B2 (ja) | 厚膜メタル配線の形成方法 | |
| JPH0435048A (ja) | 半導体装置の多層配線形成方法 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
| JPS5874037A (ja) | 半導体装置の製造方法 | |
| JPS6343891B2 (ja) | ||
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| JPH0269934A (ja) | 半導体装置の製造方法 | |
| JPS59926A (ja) | アルミニウム膜の選択エツチング法 | |
| JPS62291141A (ja) | 半導体装置の製造方法 | |
| JP2912002B2 (ja) | 半導体装置の製造方法 | |
| JP2589471B2 (ja) | 半導体装置の製造方法 | |
| JP2538048B2 (ja) | 半導体装置の製造方法 | |
| JPH0555211A (ja) | 配線形成方法 | |
| JPS6232611A (ja) | 自己整合型埋込み電極コンタクトの製造方法 | |
| JPS60124846A (ja) | 半導体装置の製造方法 | |
| JPH04299831A (ja) | 半導体装置の製造方法 | |
| JPH02285659A (ja) | 半導体装置 |