JP2017109304A - 微小電気機械デバイスおよびその製造方法 - Google Patents

微小電気機械デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2017109304A
JP2017109304A JP2016241721A JP2016241721A JP2017109304A JP 2017109304 A JP2017109304 A JP 2017109304A JP 2016241721 A JP2016241721 A JP 2016241721A JP 2016241721 A JP2016241721 A JP 2016241721A JP 2017109304 A JP2017109304 A JP 2017109304A
Authority
JP
Japan
Prior art keywords
material layer
conductive
via groove
conductive material
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016241721A
Other languages
English (en)
Other versions
JP6365650B2 (ja
Inventor
ヘイッキ・クイスマ
Kuisma Heikki
マッティ・マンティサロ
Mantysalo Matti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JP2017109304A publication Critical patent/JP2017109304A/ja
Application granted granted Critical
Publication of JP6365650B2 publication Critical patent/JP6365650B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006Interconnects
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095Interconnects
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349Creating layers of material on a substrate
    • B81C1/00373Selective deposition, e.g. printing or microcontact printing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/07Interconnects
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0183Selective deposition
    • B81C2201/0184Digital lithography, e.g. using an inkjet print-head

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】絶縁層によって分離された層を相互に連結させる、最適な方法を提供する。
【解決手段】積層された固体構造を含む微小電気機械デバイスにおいて、固体構造は、第1導電材料層81と、第2導電材料層83と、第1導電材料層81と第2導電材料層83との間の第3絶縁材料層82と、第2導電材料層83の表面から第3絶縁材料層82を貫通して、第1導電材料層81にまで延在しているビア溝89と、ビア溝89の底面に延在し、ビア溝89の高さよりも低い高さまでの、第1導電材料層81と第2導電材料層83との間の導電経路を成すように延在する導電性相互接合素子811と、を有し、導電性相互接合素子811は、ビア溝89の側壁814、818との間のある点においてよりも、ビア溝89の側壁814、818において、または、第3絶縁材料層82に形成されるアンダーカット内において実質的に高い。
【選択図】図12B

Description

本発明は、微小電気機械デバイス、および微小電気機械デバイスの改良された製造方法に関する。
微小電気機械デバイス(MEMS)は、物理的特性における非常に小さな変化を迅速かつ正確に検出するために適用することができる。多くのMEMSデバイスが、シリコン・オン・インシュレータ(SOI)ウェハやキャビティ・シリコン・オン・インシュレータ(キャビティ−SOI)ウェハのように、積層された固体構造から製造される。SOIウェハは、一般に、ハンドル・ウェハ層、埋込酸化(BOX)層およびデバイス層からなる。ハンドル・ウェハ層は、通常、最も厚い部分であり、数百μmの厚みがある。一方、デバイス層は、一般に、数十μmの厚みである。BOX層は、一般に、わずか1μmから数μmの厚みである。キャビティ−SOIウェハでは、通常、ハンドル・ウェハは、いくつかの場所にキャビティを有する。キャビティの深さは、数μmから数十μmであってもよい。BOX層は、ハンドル・ウェハ層またはデバイス層のいずれかに配置されてもよく、BOX層が上記2つのシリコン層に挟持され、デバイス層がハンドル・ウェハ層から電気的に分離されるように、上記2つのシリコン層が互いに結合されていてもよい。
MEMSデバイスの構造(MEMS構造)は、一般に、デバイス層の中に、および/または、デバイス層を介して、溝をエッチングすることにより、SOIウェハまたはキャビティ−SOIウェハのデバイス層に製造される。キャビティ−SOIが使用される場合、いくつかのMEMS構造は、一般に、キャビティと一致するように設計される。SOIウェハにおいて、または、キャビティ−SOIの非キャビティ領域上に可動構造が必要な場合、BOX層の犠牲エッチングは、BOX層から所望のMEMS構造を機械的にリリースするために用いられるので、ハンドル・ウェハ層からも所望のMEMS構造を機械的にリリースするために用いられる。
図1は、キャビティ−SOIウェハ上の従来のMEMS構造の配置を示している。例示されるMEMSデバイスでは、ハンドル・ウェハ層11は、埋込酸化層12で覆われており、デバイス層13は、埋込酸化層12に取り付けられている。キャビティ14は、ハンドル・ウェハ層11の中に作られている。多くの溝15は、様々な位置に、デバイス層13を介してエッチングされる。埋込酸化層12の一部16は、溝15が配置されているいくつかの領域から除去されている。
多くの場合において、MEMSデバイスの全機能がデバイス層の中に組み込まれており、ハンドル・ウェハがMEMSデバイスの機械的支持および一部の封止としてのみ機能する。しかしながら、ハンドル・ウェハはシリコン材料であるので、ハンドル・ウェハのドーピングレベルに応じて、少なくともある程度、電気的に導電性を有する。このことが、デバイスの性能にある程度の影響を与える恐れがある。BOX層を越えて、または、犠牲的にエッチングされた領域を超えて、ハンドル・ウェハからデバイス層までの容量結合が生じるからである。キャビティ−SOI中のキャビティの目的の1つは、キャビティ領域でこの容量結合を減少させることである。
MEMSデバイスが安定かつ影響を受けない動作を行うためには、ハンドル・ウェハをデバイス動作に最も有害でない電位に接続できることが必要である。ハンドル・ウェハが外部電位に接続されることなく電気的にフローティングである場合、または、ハンドル・ウェハが不適当な電位に接続される場合、デバイス動作は、いくつかのメカニズムにより悪影響を受けるかもしれない。これらの悪影響は、浮遊容量、MEMSデバイス内における電気信号の不要な結合、およびMEMSデバイスへの外部電気信号の不要な結合による負荷が含まれる。MEMSデバイスに結合されるかもしれない不要な電気信号の一例としては、WiFi、携帯電話、またはBlueTooth(登録商標)無線のような近距離無線からの電波送信である。他の例としては、MEMSデバイスが、例えば、配電回路の上面に実装される積層梱包形態において、近距離デジタル信号回線からの電気的結合である。多くの場合、ハンドル・ウェハにとって最良の電位は、付属の電気回路のグランド電位である。しかし、他の電位もまた適用可能な結果を達成し得る。
有利には、MEMSデバイスへの電気接点(図示せず)は、デバイス層13の表面18に形成される。最適電位にハンドル・ウェハを接続するために、電気接点は、ハンドル・ウェハの裏面17上に形成されてもよい。しかしながら、電子アセンブリにおいて、ウェハ構造の両側に当接部材を有することは経済的ではない。MEMSデバイスへの他の全ての電気接点がデバイス層13の前面18上に形成されるので、ハンドル・ウェハへの接点もこの面で好適に利用可能となる。
ハンドル・ウェハからデバイス層の前面に電気接点をもたらす従来の方法を、図2に示す。図2は、キャビティ24を有するハンドル・ウェハ21、埋込酸化層22、およびデバイス層23を備えるキャビティ−SOIを示している。MEMS構造は、デバイス層23を介して構造溝25をエッチングすることにより、キャビティ−SOIウェハ上に作られる。構造溝25に加えて、さらにビア溝29がデバイス層23およびBOX層22を介してエッチングされ、少なくとも部分的に導電材料で満たされ、プラグ30を形成する。導電プラグ30の材料および製造方法、ならびに、ハンドル・ウェハ21およびデバイス層23のドーピングレベルは、プラグ30がハンドル・ウェハ21およびデバイス層23の両方にオーム接触を形成し、ハンドル・ウェハ21とデバイス層23との間に導電経路を形成するように選択される。その後、この導電経路を介して、デバイス層23の前面28からハンドル・ウェハ21まで、電気接点を作ることができる。
既知のプラグ製造方法は、最初にビア溝29をエッチングし、その後、デバイス層23の前面28に導電材料層を形成すると、導電材料がビア溝29の底面およびビア溝29の側壁を覆い、少なくとも部分的にビア溝29を満たす。導電材料層を形成する既知の方法は、物理的および化学的蒸着法(PVDおよびCVD)、蒸着(VE)、および電着(ED)を含む。PVD、CVDおよびVEを使用する場合、ビア溝の側壁も少なくともある程度覆われ、最終的には、溝全体が満たされてもよい。ED法により、ビア溝の底面から成長するプラグのみを作成することができる。導電材料層の形成工程の後、PVD、CVDおよびVEにより形成された導電材料は、フォトリソグラフィ法によりパターニングされ、ビア溝29以外の全ての他の領域、または、それに代えて、ビア溝29およびその周辺部以外の全ての領域から除去される。EDにより形成された導電材料は、パターニングの必要はないが、ビア溝29の底面と同じ電位における全ての表面がED工程で形成されるようになる。
それゆえに、これらの最新技術の欠点は、ビア溝29が構造溝25とは別のエッチング工程でエッチングされなければならず、導電材料のために、追加のパターニングおよびさらなる除去工程が必要となる場合があるということである。導電材料の蒸着の間、構造溝25が開口してはいけないため、別のエッチング工程が必要である。そうでなければ、導電材料が構造溝25をも満たしてしまい、後で構造溝25から導電材料を除去することが実質的に不可能になってしまう。
これに代わる方法としては、プラグが形成されるようにビア溝の中にインクジェット方式で導電材料を噴出する方法である。インクジェット方式とは、液体物質をノズルから目的場所に非常に小さな液滴として移動する技術である。付着させる導電材料は、液体のキャリア溶媒および固体ナノ粒子を含むインク状である。固体ナノ粒子の大きさは、一般に、数十nmの範囲である。液体のキャリア溶媒は、導電材料を付着させる間およびその後に、例えば、目的場所の温度およびその後の熱処理に応じて、蒸発して無くなる。最後に、付着させた導電材料を、固体粒子が少なくとも部分的に溶解して互いに接続するような温度で熱処理する。これらのナノ粒子の融点は、対応するバルク材の融点よりかなり低い。
この方法では、追加の溝エッチングおよびパターニング工程が不要である。インクジェット方式は、所望のビア溝29のみを満たし、その周囲の表面28および構造溝25には影響を与えないように制限することができる局所的な工程だからである。さらに、同一のエッチング工程を行う間に、構造溝25およびビア溝29を作製することができる。しかしながら、インクジェット方式による工程の欠点は、溝を満たすのに必要な大量の固形材料を付着させるのに時間がかかるということである。ナノスケールの粒子を用いてインクジェット方式でプラグ30を形成する工程に要する付加的な時間を減らす必要がある。
本発明の目的は、絶縁層によって分離された層を相互に連結させる、最適な方法を提供することである。独立請求項に記載の微小電気機械デバイスおよび微小電気機械デバイスの製造方法により、本発明の上記目的およびその他の目的は達成される。
本発明の一実施の形態に係る微小電気機械デバイスは、積層された固体構造を有する。固体構造は、第1導電材料層、第2導電材料層、第1導電材料層と第2導電材料層との間に第3絶縁材料層、ビア溝、および、導電性相互接合素子を有する。ビア溝は、第2導電材料層の表面から第3絶縁材料層を貫通して、表面がビア溝の底面を形成している第1導電材料層にまで延在している。導電性相互接続素子は、ビア溝の底面に延在し、ビア溝の底面からビア溝の高さよりも低い高さまでの、第1導電材料層と第2導電材料層との間の導電経路を成すように延在する。導電性相互接続素子は、ビア溝の側壁とそれに対向する側壁との間のある点においてよりも、ビア溝の側壁において、または、第3絶縁材料層に形成されるアンダーカット内において、実質的に高い。
本発明の一実施の形態に係る微小電気機械デバイスの製造方法は、さらに、積層された固体構造を有する微小電気機械デバイスの製造方法を有する。固体構造は、第1導電材料層、第2導電材料層、および、第1導電材料層と第2導電材料層との間に第3絶縁材料層を有する。上記製造方法は、また、第2導電材料層の表面から第3絶縁材料層を貫通して、表面がビア溝の底面を形成している第1導電材料層にまで延在するビア溝を作成する工程を含む。上記製造方法は、また、液体キャリアとナノ粒子の導電材料とを混合物としてのインクジェットセットアップを形成する工程を含む。特定のインクジェットセットアップ毎に、工程期間を決定する。上記工程期間の間に、上記混合物のインクジェットされた小塊の周端に向かって、ナノ粒子の毛細管現象が引き起こされる。混合物の液滴は、上記期間内にインクジェットされ、ビア溝の底面で小塊になる。そして、積層された固体構造を熱処理し、混合物の液体キャリアを蒸発させる。
本発明のさらなる利点は、以下の実施の形態によってより詳細に説明する。
以下、添付の図面を参照して、本発明の好ましい実施形態についてより詳細に説明する。
キャビティ−SOI上の従来のMEMS構造の配置を示す図である。 ハンドル・ウェハからデバイス層の表面に電気接点を設けるための従来の方法を示す図である。 少なくとも3つの異なる材料層から形成される積層された固体構造を有する微小電気機械デバイス構造を示す図である。 請求項に係る微小電気機械デバイス構造を作成するために適応可能な新規の方法の工程を示す図である。 積層された固体構造の他の実施形態を示す概略図である。 2つの導電性相互接続素子の一実施形態を示す図である。 導電性相互接続素子の他の実施形態を示す図である。 導電性相互接続素子の他の実施形態を示す図である。 実際に行った実験結果を示す図である。 実際に行った他の実験結果を示す図である。 液体物質が深い長方形の溝に置かれた場合の実験結果を示す図である。 図11の結果を導く工程をさらに説明する図である。 図11の結果を導く工程をさらに説明する図である。
以下の実施形態は例示である。本明細書では、「一(an)」実施形態、「1つの(one)」実施形態、または「いくつかの(some)」実施形態を参照している場合があるが、これは必ずしも、そのような各参照が同じ1又は複数の実施形態に対するものであること、または、その特徴が単一の実施形態のみに適用されることを意味するものではない。異なる実施形態の単一の特徴を組み合わせて、さらなる実施形態をもたらすことができる。
以下、本発明の特徴について、本発明の様々な実施形態を実施することができるデバイスアーキテクチャの簡単な一例を用いて説明する。実施形態を説明するために関連する要素のみを詳細に説明する。当業者に一般的に知られている微小電気機械デバイスの様々な実施態様については、本明細書で具体的に説明しない場合がある。
図3の概略図は、少なくとも3つの異なる材料膜から形成される積層された固体構造を有する微小電気機械デバイス構造を示している。一実施形態では、ハンドル・ウェハ、埋込酸化層、およびデバイス層を有するSOIウェハが示される。ここで、ハンドル・ウェハは、第1導電材料層31(以下、第1層と称する場合がある。)として図示されている。第1層31は、有利に、主に、ドープされたシリコンから形成される支持層をもたらし、その抵抗は、与えられたドーピングレベルによって変化する。ここで言う主にとは、層の大部分(少なくとも半分)が特定の材料からなることを意味するが、一方、その層が空隙領域および/または他の材料で構成された領域を含んでいてもよいことも意味する。
ここで、デバイス層は、第2導電材料層33(以下、第2層と称する場合がある。)として図示されている。第2層33は、有利には、主に、1μm〜100μmの厚さを有するドープされたシリコンから形成されるアクティブ層をもたらす。第1層31は、一般に、第2層33よりも厚い。具体的には、第1層31の厚みは、少なくとも300μmであるが、多くの場合は、500μm〜600μmである。破損のリスクなく、また、重力や取り扱いの際の負荷によってあまり曲がることなく、ウェハを扱うことができるからである。
ここで、埋込酸化層は、第3絶縁材料層32(以下、第3層と称する場合がある。)として図示されている。そのため、第3層32は、導電領域間の絶縁領域をもたらす。有利には、第3層32は、主に、シリコン酸化物から形成される。第3層32の厚みは、0.1μm〜10μmの間である。第3層32は、例えば、シリコンウェハの酸素イオンビーム注入により、または、他のウェハに酸化シリコンウェハを接合しているウェハにより、製造されてもよい。
微小電気機械デバイスは、さらに、第2層33の表面312から始まり、第2層33および第3層32を貫通して第1層31にまで延在するビア溝39を有する。第2層33の表面312は、第3層21から見て外方を向く外面であり、微小電気機械デバイスの適応可能な電気接点側にある。ビア溝39の底315には、少なくとも1つの導電性相互接合素子311、316が設けられており、導電性相互接合素子311、316は、ビア溝39の底面315に延在し、ビア溝39の底面315から第1導電材料層31と第2導電材料層33との間の導電経路が形成される高さまで延在している。従来のプラグ充填に対し、伝導性相互結合素子311、316は、ビア溝39の側壁314、318全体を覆わないが、ビア溝39の側壁314とそれに対向する側壁318との間のある点においてよりも、ビア溝39の側壁314において、または、第3絶縁材料層32に形成されるアンダーカット内において、実質的に高い。
図3は、アンダーカットのない構造を示している。そのような構造では、伝導性相互接合素子311は、ビア溝の側壁314と接触している。それゆえに、側壁314における導電性相互接合素子311の高さは、第3絶縁材料層32の厚み以上である。そのため、オーム接触は、導電性相互接合素子311を介して、第2層33と第1層31との間に形成される。導電性相互接合素子311は、さらに、ビア溝39の側壁314とそれに対向する側壁318との間のある点においてよりも、ビア溝39の側壁314において実質的に高い。それゆえに、導電性相互接合素子311は、ビア溝39の側壁314と底315との間の内角をならす隅肉として機能する。例えば、導電性相互接合素子311は、側壁314と底面315との間の周辺底角313の内角をならすと同時に、第1層31および第2層33の間のオーム接触を生じるように、ビア溝39の底315から側壁314に沿って延在する。
図3の断面は、導電性相互接合素子311の高さが、導電性相互接合素子311と隣接する側壁314から離れるにつれて減少する一例を示している。このような場合、導電性相互接合素子311は、側壁314とそれに対向する側壁318との間のどの点においてよりも、側壁314において実質的に高くなる。なお、ここで、ビア溝39は様々な形状を有していてもよく、2つ以上の導電性相互接合素子311、316を有する内角をより多く有していてもよい。また、後述するように、導電性相互接合素子311、316は、対向する側壁314、318の間において、様々な形状を取ってもよい。しかしながら、側壁314とそれに対向する側壁318との間のある点において、導電性相互接合素子311、316は、側壁314、318においてよりも低い。
図3に示す一例は、直線状のビア溝39の両方の周辺底角313に、2つの導電性相互接合素子311、316を有する。なお、第1層31および第2層33は、最低でも、ただ1つの導電性相互接合素子を介して電気的に接続することができる。一方、ビア溝39は、さまざまな形状を有していてもよく、2つ以上の導電性相互接合素子を有する内角をより多く有していてもよい。
図3では、2つの導電性相互接合素子311、316が、互いに対向する側壁314、318に沿って延在し、互いに離間している構成をさらに例示している。したがって、側壁314、318間のある点において、導電性相互接合素子311、316のそれぞれの高さは、ゼロである。この例において、導電性相互接合素子311、316は、側壁314、318の間の中央および中央付近で高さがゼロになるように、同じ高さのものである。しかしながら、後で示すように、ビア溝39の異なる側壁314、318から延在する導電性相互接合素子311、316は、代わりに、ビア溝39の底315を部分的にまたは全て覆う、1つ以上の一体化された相互接合素子領域を形成してもよい。さらに、このような一体化された相互接合素子領域の高さは、対向する側壁の間で変化してもよい。例えば、図3のビア溝39において、導電性接合素子311の隅肉の形は、平坦化され、ビア溝39の底面315までも覆う凹状の導電角塊を形成してもよい。しかしながら、そのような形状の一体化された相互接合素子領域の高さは、互いに対向する側壁間のある点において最も低くなる。
図3の構成では、導電性相互結合素子311、316は、その全高で、第1層31と第2層33との間に電気接点を形成するために最も効果的な位置に延在するが、ビア溝39のその他の部分では、これより少ない量で延在する点で優れている。したがって、所望の電気接点を形成するために、材料の最少量だけが必要とされる。つまり、それは、導電層間の電気接点を形成するに必要な時間も短くなることも意味する。
図4では、請求項に記載の微小電気機械デバイス構造、例えば、図3に示す微小電気機械デバイス構造を製造するために適応可能な新規の方法の各工程について説明する。上記方法は、第1導電材料層31、第2導電材料層33、第3絶縁材料層32を有する積層された固体構造を入手する(工程400)ことから始まる。絶縁性の第3層32は、図3に示すように、第1導電材料層31と第2導電材料層33との間に挟持されている。これらの層は、それぞれの最上面に異なる材料の層を配置することにより形成されてもよく、または、1つ以上の容易に接合された層と事前構成済みのウェハ構造とを用いて積層された固体構造を形成してもよい。
この方法においては、第2絶縁材料層33の表面312から第2絶縁材料層33を貫通して第1導電材料層31までに延在するビア溝39が形成される(工程402)。ビア溝39の製造工程は、エッチングマスクを配置し、フォトリソグラフィ、エッチングおよび微小デバイスの製造を行う当業者に周知である他の同様の処理を含んでもよい。ビア溝の製造工程では、導電材料および絶縁材料が配置されない領域が積層された固体構造中に形成されるように、積層された固体積層から一部を取り除く。図3の空隙構造を参照すると、空隙領域では、側面が急傾斜の凹部を成し、その凹部が固体構造内で延在している。その空隙領域では、ビア溝39の側壁314が第3絶縁材料層32および第2導電材料層33の断面を有し、少なくともビア溝39の底面315に第1導電材料層31が表出している。有利には、ビア溝39の底面315が第1層31の最上面と一致している、またはビア溝39の底面315が第1層31に窪みを作っている。
優れた点としては、ビア溝39の側壁314、318が第2層33の表面312に対して略垂直であり、ビア溝の底面315が第2層33の表面312に対して略平行である。しかしながら、ビア溝39は、本発明の範囲内で、多くの直線形状または曲線形状を含んでいてもよい。ビア溝39の底角313は、ビア溝39の底面315の周縁にある。
図3に示す一例では、積層された固体構造がSOIウェハである例を示しており、ビア溝39は、第2層33の表面312側から見ると、長い線状形を有している。図3に示すように、ビア溝39の側壁314、318は、第2層33の表面312に対して垂直であり、ビア溝39の底面315は、第2層33の表面312に対して平行である。
積層された固体構造の一方の側に接点を配置することを可能とする積層された固体構造の製造方法であって、より迅速に少ない材料で製造できる方法でありながら、第1層および第2層の間に良好な接続をなお犠牲にしない方法を見出した。改善のために、特定のインクジェットのセットアップのための工程期間が決定される(工程404)。この工程期間とは、上述した混合物をインクジェットした小塊の周端に向かって、ナノ粒子が毛細管現象を起こす間および毛細管現象が誘引されている間の時間をいう。
ここで、特定のインクジェットセットアップは、少なくとも1つのビア溝のインクジェット処理の間、一定のままであるように固定された1式のパラメータを指す。上記パラメータを調整し、ビア溝の少なくとも1つの底角と接触する液状の小塊を形成する。上記液滴混合物中の固体材料のナノ粒子は、固体積層構造の各層におけるシリコン材料と親和性が高いことで知られている、一群の導電材料から有利に選択される。これらの材料は、例えば、銀、金、アルミニウム、およびドープされたシリコンを含むが、他の多くの導電材料を本発明の範囲内で使用してもよい。インクジェットされた小塊内で所望の毛細管流動を引き起こすために調整することができる他の工程パラメータは、例えば、液滴の大きさ、ノズルの距離、液滴の運動エネルギー、液滴混合物中のナノ粒子の量、液滴混合物の粘度、目標表面のぬれ角、目標表面の温度、液状キャリアの蒸発率(蒸発速度)などを挙げることができる。インクジェット技術の当業者であって、小塊の要求された特徴を知り得た人であれば、インクジェットされた小塊の周縁に向かってナノ粒子が移動するコーヒー染み効果のような所望の毛細管現象を誘引する1以上の最適パラメータの組み合わせを想到し得る。
定義された工程期間では、インクジェットされた物質から周縁部に凝集したナノ粒子が周縁素子を形成するように、インクジェットされた小塊の大きさをサイズ調整する。これにより、第1層と第2層との間にオーム接続を可能となる。それゆえに、図3に示すように、導電相互結合素子311は、ビア溝39の底角313からビア溝39の側壁314に沿って第2導電材料層33の表面312に向かって延在しなければならず、少なくとも第3絶縁材料層32の高さまで延在しなければならない。
ところで、ある量の液滴混合物をビア溝の底の上にインクジェットし(工程406)、工程期間が超過していない場合、上記混合物のインクジェットされた小塊の周縁に対するナノ粒子の毛細管現象が引き起こされる。毛細管効果において、小塊の縁から蒸発する液体は、小塊内部の液体により補充される。このため、混合物内の固体ナノ粒子は、ビア溝の底角に対して移動し始め、ビア溝の周囲の壁に対して不均一に凝集する。インクジェット工程は、堆積したナノ粒子により第1層および第3層の間にオーム接触を形成することができるのであれば、全工程期間に渡って行うことができ、または工程期間よりも短くしてもよい。
インクジェット工程の後、積層された固体構造は、ナノ粒子の不均一な層が固体導電性相互接合素子に接合するように、ナノ粒子の融点にまで加熱処理されてもよい(工程408)。優れた点としては、熱処理は小塊中の全ての液体を蒸発させた後に行われる。それゆえ、図3に示すように、導電性相互結合素子311は、側壁314およびそれと対向する側壁318との間のある点においてより、ビア溝39の側壁314において実質的に高い。この例において、導電性相互結合素子311は、実際、実質的に側壁314およびそれに対向する側壁318との間のどの点においてよりも、ビア溝39の側壁314において高く、側壁314とそれに対向する側壁318との中央において高さが最小である。なお、従来方式で充填されたビアプラグの最上面は、若干凹んだ形に乾燥されてもよい。側壁におけるプラグの高さとプラグの中央の高さとの最小の違いは、実質的な違いではない。実質的な違いとして、ビア溝の側壁における導電性相互結合素子の高さ、または、第3絶縁材料層の中に形成されたアンダーカット内の導電性相互結合素子の高さは、上述した点において導電性相互結合素子の高さの少なくとも2倍である。なお、ビア溝の側壁における導電性相互接合素子の高さは、ビア溝の高さの3/4よりも低い。このように、実質的な違いは、小塊の周縁に対するナノ粒子の毛細管現象の利用により達成可能な違いをいう。
ここで、アンダーカットという用語は、インクジェット工程の前に空っぽになった第3層の一部を言う。一般に、このようなアンダーカットは、ビア溝の製造工程において、例えば、層をエッチングした結果として形成される。これにより、アンダーカットは、インクジェット工程の前に第3層に作られ、ビア溝の空隙領域に外接する。したがって、ビア溝およびアンダーカットが両方形成された部分の空隙領域の断面は、断面が層に対して平行である場合、ビア溝のその他の部分における空隙領域の断面よりも大きい。それゆえ、アンダーカット空間は、第1導電材料層および第2導電材料層の間に形成される。
図3の構成では、側壁314は、第2層33の表面312からビア溝39の底315まで一様な直線状の輪郭を有する。図5は、製造工程402の後の、積層された固体構造の他の実施形態を概略的に(規模ではなく)示している。図5に示すように、積層された固体構造は、第1導電材料層51、第2導電材料層53、第3絶縁材料層52を備える。ビア溝59が第3層52を貫通してエッチングされる時に、アンダーカット510が埋込酸化層52の中に形成されてもよい。
図6では、図5の構造に図4の方法を用いて得られる導電性相互接合素子511の一実施形態を示す。導電材料のナノ粒子を含む液滴は、ビア溝59の底へインクジェットされてもよい。液滴は、1つ以上の角に小塊を形成し、毛細管現象によりアンダーカットの中に流れ込む。小塊中の固体ナノ粒子は、小塊の底周縁に向かって凝集し始め、液体が小塊から蒸発した後でもそこに留まる。例えば、図6では、凝集した導電材料が隅肉形状の導電性相互結合素子511の中に蓄積されることを示している。具体的には、上記相互接合素子511は、アンダーカット510の周辺底角513から側壁514までアンダーカット510を満たし、側壁514を越えると高さが減少し始める。熱処理後、第1層51および第2層53を電気的に接続する固体導電角構造を有する導電性相互結合素子511が得られる。相互結合素子511は、側壁514とそれに対向する側壁518との間のある点、実際には、側壁514とそれに対向する側壁518との間のどの点においてよりも、側壁514において実質的に高い。
図7は、図5の構造に図4の方法を用いて得られる導電性相互結合素子711の他の実施形態を示している。図7では、アンダーカット510を部分的にのみ満たす導電性相互接合素子711を示す。導電性相互接合素子711は、ビア溝59の底面515に延在し、ビア溝59の底面515から第1導電材料層51と第2導電材料層53との間の導電経路が作られる高さまで延在している。導電性相互接合素子711は、側壁514とそれに対向する側壁518との間のある点においてよりもアンダーカット510内において実質的に高い。図7から読み取れるように、導電性相互接合素子711は、側壁514とそれに対向する側壁518との間の、実際には、どのような点においてよりも、アンダーカット510内において実質的に高い。
図8は、図5の構造に図4の方法を用いて得られる導電性相互接合素子811の他の実施形態を示している。図8では、アンダーカット510を満たし、側壁514に沿った高さにまで延在する導電性相互接合素子811を示す。側壁514を越えると、固体導電角構造を有する導電性相互結合素子811の高さは、ビア溝59の底515からの高さが、側壁514から離れるにつれて減少し始める。導電性相互接合素子811は、この場合もやはり、側壁514とそれに対向する側壁518との間のある点、実際には、側壁514とそれに対向する側壁518との間のどの点においてよりも、側壁514において実質的に高くなる。
図9の画像a)〜d)は、液体キャリアと銀ナノ粒子の混合物(Agインク)を用いて導電性相互接合素子を作製した実施例の結果を示している。本実施例では、異なる量のAgインクを、90μm幅のビア溝の中にインクジェットし、ビア溝の底に付着させて実験を行った。ビア溝は、ビア溝の上側から平面視して、横幅よりも十分に長い長方形の形状を有していた。ビア溝の長手方向の側壁に対して平行な2つの線を形成するようにAgインクを付着させ、それぞれの線は、各々に対応する側壁に近接していた。図9の画像a)〜d)は、長方形のビア溝の上面から見たものであり、それらの画像は、Agインクをインクジェットでビア溝の底に付着させた直後の状態を示している。Agインクの量が異なると、線の厚みも異なる。a)〜d)のそれぞれの場合において、Agインクは、ビア溝の周辺底角に付着し、ビア溝の中央には付着していない、または、ビア溝の側壁に近接するAgインクの高さよりも実質的に低い高さで付着していた。このように、インクの量を適切に選択すれば、可能である。
図10の画像a)〜f)は、液体キャリアと金ナノ粒子の混合物(Auインク)を用いて導電性相互接合素子を作製した実施例の結果を示している。本実施例では、異なる量のAuインクを、図9に示す実施例と同様に、横幅よりも十分に長い長方形の形状、90μm幅のビア溝の中にインクジェットし、ビア溝の底に付着させて実験を行った。ビア溝の長手方向の側壁に対して平行な2つの線を形成するようにAuインクを付着させ、それぞれの線は、各々に対応する側壁に近接していた。図10の画像a)〜f)は、長方形のビア溝の上面から見たものであり、それらの画像は、Auインクをインクジェットでビア溝の底に付着させた直後の状態を示している。Auインクの量が異なると、線の厚みも異なる。Auインクは、ビア溝の周辺底角に付着し、インクの量を適切に選択すれば、ビア溝の中央には付着しない。
図9の画像a)〜d)および図10の画像a)〜f)により、適切な配列、位置、および付着量を選択することにより、所望の形状で、所望の位置に、導電性相互接合素子を作製することが可能であることが証明された。
さらに、他の実施例として、ビア溝が長方形の形状を有しており、ビア溝の底面の長さ寸法がビア溝の底面の幅寸法の少なくとも3倍である微小電気機械デバイスについて実験を行った。
図11の画像は、Agインクを、幅60μm、長さ200μm、深さ50μmの長方形のビア溝の中にインクジェットし、ビア溝の底に付着させた実験結果を示している。図11では、Agインクの液体キャリアを蒸発させた後の状態を示している。インクの量は、長手方向において側壁に沿って付着したインクが混ざり合い、付着後、ビア溝の全底面を覆う十分な高さに調整した。しかしながら、液体キャリアが蒸発する間に、インク中の銀材料は、ビア溝の中心から周縁に向かって引きつけられ、導電性相互接合素子の所望の形および位置を作り出していた。正確な形および位置は、ナノ粒子の濃度および付着物の体積を選択することによりコントロールした。図11の結果に導く工程については、図12A〜12Bでより詳細に説明する。
図12Aおよび図12Bでは、図3のように、積層された固体構造は、第1導電材料層81、第2導電材料層83、および第3絶縁材料層82を備える。ビア溝89が第3層82にエッチングされた場合、埋込酸化層82にアンダーカットが形成される。図12Aに示すように、まず、インク混合物を含む銀の薄膜をビア溝の底に形成してもよい。この例において、インクジェットされたインク混合物は、最初に、ビア溝89の底全体を一様に覆う小塊820を形成する。インク混合物中の液体キャリアを蒸発させる間に、小塊820内の固体銀ナノ粒子はビア溝89の中心からビア溝89の周辺底角813に向かって、毛細管現象により、引っ張られ始める。それと同時に、小塊820内の固体銀ナノ粒子が小塊820の底縁近くに凝集し始める。そして、固体銀ナノ粒子は、最終的に、全ての液体が蒸発してしまった後、アンダーカット内および側壁814、818に対して、不均一にとどまる。アニール工程の後、導電性相互接合素子811もまた、図11の画像のように形成される。
技術進歩として、様々な方法で発明の基本概念を実施することができることは当業者に自明である。したがって、本発明およびその実施の形態は上記例示に制限されないが、それらは請求項の範囲内で変えてもよい。

Claims (13)

  1. 積層された固体構造を含む微小電気機械デバイスであって、
    前記固体構造は、
    第1導電材料層と、
    第2導電材料層と、
    前記第1導電材料層と前記第2導電材料層との間の第3絶縁材料層と、
    前記第2導電材料層の表面から前記第3絶縁材料層を貫通して、表面がビア溝の底面を形成している前記第1導電材料層にまで延在しているビア溝と、
    前記ビア溝の前記底面に延在し、前記ビア溝の前記底面から前記ビア溝の高さよりも低い高さまでの、前記第1導電材料層と前記第2導電材料層との間の導電経路を成すように延在する導電性相互接合素子と、
    を有し、
    前記導電性相互接合素子は、前記ビア溝の側壁とそれに対向する側壁との間のある点においてよりも、前記ビア溝の前記側壁において、または、前記第3絶縁材料層に形成されるアンダーカット内において、実質的に高い微小電気機械デバイス。
  2. 前記導電性相互接合素子が前記導電性相互接合素子の中に凝固されたナノ粒子から形成され、
    前記ビア溝の側壁おける、または、前記第3絶縁材料層中に形成されるアンダーカット内における前記導電性相互接合素子の高さ、および、前記ある点における前記導電性相互接合素子の高さの違いは、前記ナノ粒子が前記導電性相互接合素子中に凝固される前に、前記ビア溝の周縁に向かう液体物質中のナノ粒子の毛細管現象をコントロールすることにより生じることを特徴とする、請求項1に記載の微小電気機械デバイス。
  3. 前記ビア溝の側壁における、または、前記第3絶縁材料層中に形成されたアンダーカット内における前記導電性相互接合素子の高さが、前記ある点における前記導電性相互接合素子の高さの少なくとも2倍であることを特徴とする、請求項1または2に記載の微小電気機械デバイス。
  4. 前記ビア溝の側壁における前記導電性相互接合素子の高さが、前記ビア溝の高さの3/4よりも低いことを特徴とする、請求項1〜3のいずれか1項に記載の微小電気機械デバイス。
  5. 前記側壁と前記それに対向する側壁との間の前記導電性相互接合素子の前記ある点が、前記側壁および前記それに対向する側壁との中央にあることを特徴とする、請求項1〜4のいずれか1項に記載の微小電気機械デバイス。
  6. 導電性相互接合素子が、前記側壁と前記それに対向する側壁とのどの点においてよりも、前記ビア溝の前記側壁において、または、前記第3絶縁材料層中に形成されるアンダーカット内において高いことを特徴とする、請求項1〜5のいずれか1項に記載の微小電気機械デバイス。
  7. 前記導電性相互接合素子の高さが前記側壁から離れるにつれて減少することを特徴とする、請求項1〜6のいずれか1項に記載の微小電気機械デバイス。
  8. 前記導電性相互接合素子が、前記第1導電材料層と前記第2導電材料層との間のアンダーカットを少なくとも部分的に満たすことを特徴とする、請求項1〜7のいずれか1項に記載の微小電気機械デバイス。
  9. 前記導電性接合素子が凹状隅肉の形状を有することを特徴とする、請求項1〜8のいずれか1項に記載の微小電気機械デバイス。
  10. 前記ビア溝が長方形の形状を有しており、前記ビア溝の底面の長さ寸法が前記ビア溝の底面の幅寸法の少なくとも3倍であることを特徴とする、請求項1〜9のいずれか1項に記載の微小電気機械デバイス。
  11. 第1導電材料層と、第2導電材料層と、前記第1導電材料層と前記第2導電材料層との間の第3絶縁材料層と、を備える積層された固体構造を備える微小電気機械デバイスの製造方法であって、
    前記第2導電材料層の表面から前記第3絶縁材料層を貫通して、表面がビア溝の底面を形成している前記第1導電材料層にまで延在する前記ビア溝を作製し、
    液体キャリアとナノ粒子の導電材料とを混合物としてのインクジェットセットアップを形成し、
    上記混合物のインクジェットされた小塊の周端に向かって、ナノ粒子の毛細管現象が引き起こされる、特定の前記インクジェットセットアップ毎に工程期間を決定し、
    少なくとも前記工程期間の間に、前記混合物の液滴をインクジェットし、前記ビア溝の前記底面で前記小塊にし、
    前記積層された固体構造を熱処理し、前記混合物の前記液体キャリアを蒸発させる微小電気機械デバイスの製造方法。
  12. 前記ビア溝の底面に延在し、前記ビア溝の前記底面から前記ビア溝の高さよりも低い高さまでの、前記第1導電材料層と前記第2導電材料層との間の導電経路を成すように延在する導電性相互接合素子であって、前記ビア溝の側壁とそれに対向する側壁との間のある点においてよりも、前記ビア溝の前記側壁において、または、前記第3絶縁材料層の中に形成されたアンダーカット内において高い前記導電性相互接合素子を、前記微小電気機械デバイスの製造方法を用いて形成することを特徴とする、請求項11に記載の微小電気機械デバイスの製造方法。
  13. 前記インクジェットセットアップのパラメータである、液滴のサイズ、噴霧された液滴の量、ノズルの距離、液滴の運動エネルギー、液滴混合物中のナノ粒子の量、液滴混合物の粘度、目標表面のぬれ角、目標表面の温度、および液体キャリアの蒸発速度の少なくとも1つに基づいて、前記工程期間を決定することを特徴とする、請求項11または12に記載の微小電気機械デバイスの製造方法。
JP2016241721A 2015-12-15 2016-12-13 微小電気機械デバイスおよびその製造方法 Active JP6365650B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20155948 2015-12-15
FI20155948 2015-12-15

Publications (2)

Publication Number Publication Date
JP2017109304A true JP2017109304A (ja) 2017-06-22
JP6365650B2 JP6365650B2 (ja) 2018-08-01

Family

ID=57544286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016241721A Active JP6365650B2 (ja) 2015-12-15 2016-12-13 微小電気機械デバイスおよびその製造方法

Country Status (4)

Country Link
US (2) US9969607B2 (ja)
EP (1) EP3181514B1 (ja)
JP (1) JP6365650B2 (ja)
TW (1) TWI637899B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634924B (zh) * 2019-09-25 2022-06-21 合肥京东方卓印科技有限公司 显示背板、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154452A (ja) * 1997-08-07 1999-02-26 Hitachi Ltd 深溝底面または高段差部底面における電極パターン形成方法
JP2006269696A (ja) * 2005-03-23 2006-10-05 Sharp Corp 回路基板の製造方法、回路基板及び電子表示装置
WO2008069176A1 (ja) * 2006-12-05 2008-06-12 Panasonic Corporation アクチュエータ
JP4112218B2 (ja) * 2000-12-06 2008-07-02 ゼロックス コーポレイション マイクロ電気機械的機構
JP2009006453A (ja) * 2007-06-29 2009-01-15 Fujitsu Ltd マイクロ構造体製造方法およびマイクロ構造体
US20110159250A1 (en) * 2007-09-01 2011-06-30 Eastman Kodak Company Patterning method
WO2014120001A1 (en) * 2013-01-29 2014-08-07 Technische Universiteit Delft Manufacturing a submicron structure using a liquid precursor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19961578A1 (de) * 1999-12-21 2001-06-28 Bosch Gmbh Robert Sensor mit zumindest einer mikromechanischen Struktur und Verfahren zur Herstellung
US6770506B2 (en) * 2002-12-23 2004-08-03 Motorola, Inc. Release etch method for micromachined sensors
US20080116534A1 (en) * 2006-11-17 2008-05-22 Charles Grosjean Substrate contact for a MEMS device
JP5459896B2 (ja) * 2007-03-05 2014-04-02 株式会社半導体エネルギー研究所 配線及び記憶素子の作製方法
US20090184357A1 (en) * 2008-01-18 2009-07-23 Qimonda Ag Soi based integrated circuit and method for manufacturing
US9997457B2 (en) * 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
WO2015154173A1 (en) 2014-04-10 2015-10-15 Motion Engine Inc. Mems pressure sensor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154452A (ja) * 1997-08-07 1999-02-26 Hitachi Ltd 深溝底面または高段差部底面における電極パターン形成方法
JP4112218B2 (ja) * 2000-12-06 2008-07-02 ゼロックス コーポレイション マイクロ電気機械的機構
JP2006269696A (ja) * 2005-03-23 2006-10-05 Sharp Corp 回路基板の製造方法、回路基板及び電子表示装置
WO2008069176A1 (ja) * 2006-12-05 2008-06-12 Panasonic Corporation アクチュエータ
JP2009006453A (ja) * 2007-06-29 2009-01-15 Fujitsu Ltd マイクロ構造体製造方法およびマイクロ構造体
US20110159250A1 (en) * 2007-09-01 2011-06-30 Eastman Kodak Company Patterning method
WO2014120001A1 (en) * 2013-01-29 2014-08-07 Technische Universiteit Delft Manufacturing a submicron structure using a liquid precursor

Also Published As

Publication number Publication date
EP3181514B1 (en) 2019-06-19
US9969607B2 (en) 2018-05-15
US10322927B2 (en) 2019-06-18
TWI637899B (zh) 2018-10-11
JP6365650B2 (ja) 2018-08-01
US20180230002A1 (en) 2018-08-16
TW201731758A (zh) 2017-09-16
EP3181514A1 (en) 2017-06-21
US20170166440A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
US9656852B2 (en) CMOS-MEMS device structure, bonding mesa structure and associated method
US8513747B1 (en) Integrated MEMS devices with controlled pressure environments by means of enclosed volumes
US6461888B1 (en) Lateral polysilicon beam process
JP2012218147A (ja) マイクロキャビティを封止するための方法
US10505006B2 (en) Proof mass and polysilicon electrode integrated thereon
KR20140026471A (ko) 면외 이격체로 형성된 전극
EP2810915A2 (en) Capacitive sensing structure with embedded acoustic channels
US8198690B2 (en) MEMS devices and methods of manufacture thereof
US10829367B2 (en) MEMS gap control structures
CN104051456B (zh) 具有双向垂直激励的集成结构
EP3507238B1 (en) Mems structure with graphene component
KR101725788B1 (ko) 절연층 노출을 방지한 이온 트랩 장치 및 그 제작 방법
JP6365650B2 (ja) 微小電気機械デバイスおよびその製造方法
TWI530449B (zh) 複合微機電系統晶片及其製作方法
CN109987573A (zh) 半导体结构及其制造方法
US20140283367A1 (en) Support for capillary self-assembly with horizontal stabilisation, fabrication method and use
US10988372B2 (en) MEMS device with reduced electric charge, cavity volume and stiction
WO2012069078A1 (de) Eutektische bondung von dünnchips auf einem trägersubstrat
US20200020764A1 (en) Narrow gap device with parallel releasing structure
US20180170748A1 (en) Semiconductor devices with cavities and methods for fabricating semiconductor devices with cavities
EP4219391A1 (de) Durchkontaktierung zum betreiben eines mems-bauteiles in einer hermetischen kavität
US9227832B1 (en) Pressure sensor and manufacture method thereof
JP2017005459A (ja) Mems製造方法
CN112978673A (zh) 微机电系统器件及其形成方法
JP5672079B2 (ja) セラミックス構造体の製造方法及び熱電変換素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180618

R150 Certificate of patent or registration of utility model

Ref document number: 6365650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150