CN104051456B - 具有双向垂直激励的集成结构 - Google Patents
具有双向垂直激励的集成结构 Download PDFInfo
- Publication number
- CN104051456B CN104051456B CN201410094159.4A CN201410094159A CN104051456B CN 104051456 B CN104051456 B CN 104051456B CN 201410094159 A CN201410094159 A CN 201410094159A CN 104051456 B CN104051456 B CN 104051456B
- Authority
- CN
- China
- Prior art keywords
- electrode
- disposed
- substrate
- mems
- removable beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0035—Constitution or structural means for controlling the movement of the flexible or deformable elements
- B81B3/0056—Adjusting the distance between two elements, at least one of them being movable, e.g. air-gap tuning
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0221—Variable capacitors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/05—Type of movement
- B81B2203/053—Translation according to an axis perpendicular to the substrate
Abstract
本发明涉及具有双向垂直激励的集成结构。一种微机电系统(MEMS)器件包括具有第一表面和第二表面的第一衬底,所述第一衬底包括基底层、被布置在所述基底层上的可移动梁、至少一个金属层、以及被布置在所述基底层上的一个或多个支座,使得一个或多个金属层位于所述一个或多个支座的顶表面上。所述MEMS器件还包括第二衬底,所述第二衬底包括被接合到所述一个或多个支座的一个或多个金属层,导致形成在所述第二衬底的所述一个或多个金属层的至少一部分与底表面上的至少一个电极和顶表面上的至少一个电极中的一个或多个之间的电连接。
Description
技术领域
本发明的各种方法和实施例总体上涉及微机电系统(MEMS)器件并且具体涉及与CMOS器件集成地被制备的MEMS器件。
背景技术
诸如开关、射频(RF)通信器件和可变电容器之类的高频器件长期以来一直使用光刻技术被制造。然而,制造这样的高频器件呈现另外不由诸如加速度计和传感器之类的其它器件所经历的挑战。
电容器通常由两个板或电极制成,所述两个板或电极由电介质分离。可变电容器由所述两个板或电极制成,只是所述板或电极之一是可移动的,从而改变电容。MEMS器件容易实现可变电容器。
特定可变电容器,即具有可移动电极的MEMS可调谐电容器能够实现高电容开关比。然而,现有设计经常需要平衡激励电压相对于由于通过电容器的RF信号引起的自激励的可能性。高激励电压是难以在芯片上生成的并且可能导致不期望有的效应,诸如电介质击穿和电弧。然而,如果激励电压太低,则由于由RF信号所产生的有效直流(DC)静电力,可移动电容器电极可以移动并且自激励。在现有MEMS可变电容器设计的情况下的另一个问题是与控制电子器件的集成。
在一些现有技术设计中,可变电容器要么在CMOS晶片的顶部上被构建,要么使用并排系统级封装(SIP)模块途径来构建。前者的途径具有以下缺点:即在CMOS和MEMS之间需要非常厚的隔离层以避免在MEMS和CMOS工艺之间的RF寄生和潜在工艺冲突。后者的SIP途径产生较大的封装尺寸,其对于有空间顾虑的移动应用是不期望的。最终,密封MEMS器件是有挑战性的。在一些途径中,具有被蚀刻的空腔的硅盖晶片可以被接合到MEMS/CMOS晶片,然而,由于需要多个光刻和沉积步骤,该步骤可能是昂贵的。
可替换地,具有释放孔的电介质盖层和牺牲层可以被沉积在MEMS之上,继之以牺牲释放和另一沉积以密封在所述盖层中的孔。该途径具有两个缺点:1)由于需要将所述盖层中的释放孔保持为小的,所述释放过程可能是长的并且非均匀的,和2)所得到的电介质盖是薄的和易碎的并且可能被焊球的沉积和印刷电路板(PCB)附着所损坏,因此由于需要将焊球放置在所述盖表面以外而迫使有较大的芯片占用空间(foot-print)。
因此,出现对与CMOS器件集成地被制造的并且适合于高频应用的MEMS器件的需要。
发明内容
简要地,本发明的实施例包括具有第一衬底的微机电系统(MEMS)器件,所述第一衬底具有第一表面和第二表面,所述第一衬底包括基底层、被布置在所述基底层上的可移动梁、至少一个金属层、以及被布置在所述基底层上的一个或多个支座(standoff),使得一个或多个金属层位于所述一个或多个支座的顶表面上。所述MEMS器件还包括第二衬底,所述第二衬底包括被接合到所述一个或多个支座的一个或多个金属层,导致形成在所述第二衬底的一个或多个金属层的至少一部分与底表面上的至少一个电极和顶表面上的至少一个电极中的一个或多个之间的电连接。
通过参考本说明书的剩余部分和附图,可以认识到对本文中所公开的特定实施例的本质以及优点的进一步理解。
附图说明
图1a示出根据本发明的实施例的MEMS器件。
图1b示出根据本发明的另一个实施例的MEMS器件。
图2a-2o示出用于制造图1a和1b的MEMS器件的相关步骤。
图3示出在CMOS衬底已经被接合到MEMS衬底之后的图1a和图1b的MEMS器件。
图4示出根据本发明的实施例的准备用于封装而被制造的图1a和1b的MEMS器件。
图5示出根据本发明的另一实施例的准备用于封装而被制造的图1a和1b的MEMS器件。
具体实施方式
在所描述的实施例中,微机电系统(MEMS)指的是使用半导体类工艺而被制备的并且显示出机械特性(诸如移动或变形的能力)的一类结构或器件。MEMS经常但不总是与电信号交互。MEMS器件包括但不限于陀螺仪、加速度计、磁强计、扩音器、压力传感器和射频(RF)部件。包含MEMS结构的硅晶片被称作MEMS晶片。
在所描述的实施例中,MEMS器件可以指的是被实现为微机电系统的半导体器件。MEMS结构可以指的是可以是较大MEMS器件的一部分的任何特征。设计的绝缘体上硅(ESOI)晶片可以指的是在所述硅器件层或衬底之下具有空腔的SOI晶片。操控晶片(handlewafer)通常指的是在绝缘体上硅晶片中被用作用于较薄硅器件衬底的载体的较厚衬底。操控衬底、操控晶片可以被互换。
在所描述的实施例中,空腔可以指的是衬底晶片中的开口或凹进并且围绕物(enclosure)可以指的是完全封闭的空间。接合室可以是其中发生晶片接合过程的一件接合装置中的围绕物。在所述接合室中的气氛确定被密封在所接合的晶片中的气氛。
以下描述根据各种技术描述了一种MEMS器件以及用于制造所述MEMS器件的方法。
本发明的特定实施例和方法公开了具有第一衬底的MEMS器件,所述第一衬底具有第一表面和第二表面。所述第一衬底包括基底层和可移动梁,所述可移动梁被布置在所述基底层上。此外,至少一个金属层,以及一个或多个支座被布置在所述基底层上,使得所述一个或多个金属层位于所述一个或多个支座的顶表面上。所述MEMS器件还包括被接合到所述第一衬底的第二衬底,所述第二衬底包括被接合到所述一个或多个支座的一个或多个金属层,导致形成在所述第二衬底的一个或多个金属层的至少一部分与底表面上的至少一个电极和顶表面上的至少一个电极中的一个或多个之间的电连接。
现在参考图1a,示出根据本发明的实施例的MEMS器件1。如即刻将变得明显的那样,所述MEMS器件1被示为具有被接合在一起并且垂直地接合的衬底2和MEMS衬底3。
所述MEMS衬底3被示为包括基底层4,在所述基底层4的顶部上示出形成了厚绝缘体层24。在实施例中,基底层4可以由半导体材料制成。在层24的顶部上示出由第一金属层10形成了底部激励电极7,并且在所述电极7的顶部上示出形成了薄绝缘层18。所述层18还被示为在空腔66上方形成,所述空腔66被示为布置在所述层24的顶部上以及层18之间。在所述层24的顶部上和在所述底部激励电极7中间另外形成的是第二电容器电极19。
所述MEMS衬底3附加地被示为在所述层18的底表面上包括间隔物16,其被示为在空腔66上方。中央激励电极9被示为在空腔66和层18的上方形成,其被示为位于空腔66上方并且在第一电容器电极21的任一侧。因此,在图1a中,电极7和被示为直接位于所述电极7上方的电极9形成中央激励电极。另外,所述电极7和9以及层18被示为形成于在底表面上的电极7上,并且所述层18被示为形成于在顶表面上的电极9下方,所有这些限定可移动梁。
被示为在电极9和21的顶部上形成的是绝缘体层6,并且在所述绝缘体层6的顶部上被示为形成了图案化的金属层58。阻挡层22被形成在层58上方。在MEMS衬底3上方,如以上参考图1a所描述的那样,衬底2被形成并且由锗(Ge)层28接合到MEMS衬底3。
衬底2可以是包含电极和一个或多个电路和有源元件的CMOS晶片。
衬底3被示为包括支座56,所述支座56被布置在层6的顶部上并且基本上在电极9上方。每个电极9被示为具有在其底表面上所形成的间隔物。绝缘体层25被示为在衬底5下方以及电极8上方以及在衬底5和支座56之间形成。
注意到,电极21被悬在基底层4之上,并且在操作中,当电压被施加在电极9和电极7之间时,静电力将可移动元件拉向基底层4。间隔物16用来当可移动元件被下拉时防止电极9和21以及电极7和19与彼此接触到。类似地,衬底2的间隔物13用来防止电极8和金属层27与彼此接触到。可替换地,附加层可以被形成在层25下方,但是其高度需要是适合的以防止在电极8和层27之间的接触。
在第一和第二电容器电极(即,图1a中的电极21和19)之间的电容是其之间的间隙以及薄绝缘层18的厚度和介电常数的函数,当在可移动元件和基底层4之间的距离变化时,在图1a中作为空腔66被示为的间隙变化。更具体地,当所述间隙变化时,由电极21和19所形成的电容器的电容也变化,这使得该电容器是可变电容器。
在操作期间,当电极21被下拉时,电容增大。也就是说,当电压被施加到器件1时,根据相对于基底层4向上拉的电极8和向下拉的电极7,电极9和21相对于基底层4被上拉和下拉。换句话说,当电压被施加在电极8和9之间时,可移动元件被拉向衬底2并且远离基底层4,而当电压被施加在电极7和9之间时,可移动元件被拉向基底层4并且远离衬底2。
图1b示出根据本发明的另一个实施例的MEMS器件1'。器件1'类似于器件1,只是其包括在衬底2而不是衬底3中所形成的支座80。如与图1a的实施例相反的那样,在图1b中,支座80被示为由顶部金属层34的一部分形成并且具有电极8的衬底2的绝缘体层35由较低CMOS金属层形成。
图2a-2o示出用于制造图1a和1b的MEMS器件的相关步骤。为了简洁,图2a示出三个步骤,其中首先,包括硅衬底的基底层4被提供,其次绝缘层24被形成在基底层4的顶部上,继之以通过首先在层24的顶部上沉积金属层并且可选地随后沉积和蚀刻薄绝缘层18而在层24的顶部上形成电极7、19和20的第三步骤。因此,电极7、20和19被形成。
接下来在图2b中,牺牲层40被沉积在绝缘层18、24和第一金属层20的顶部上。制成层40的示范性材料是多晶硅。在图2c中示出的、厚度比牺牲层40更大的氧化硅层33然后被沉积并且随后如在图2c中示出的使用例如化学机械抛光(CMP)或使表面平面化和使牺牲层40暴露的另一技术而被抛光。浅的凹槽42然后被蚀刻在牺牲层40中,以使得能够在以下的层中形成间隔物。
接下来,在图2d中,另一薄氧化物层44然后被可选地沉积。图2e说明贯穿绝缘层至第一金属20所形成的通孔46,所述绝缘层诸如是层44、层33和层18。在图2f中,通孔46然后填充有共形沉积的导电材料47(诸如CVD钨)并且第二金属层48被沉积并且被连接到导电材料47。第二金属层48然后被图案化以形成可移动元件的电极9和21。绝缘层44也与第二金属层48一起被图案化。
在图2g中,诸如SiO2的绝缘结构层50被沉积并且使用CMP或用于平面化的其它合适方法而被平面化。随后,在图2h中,通孔52贯穿绝缘结构层50至图1a的电极9和21或第二金属层48而被形成。通孔52填充有共形导电材料并且薄金属层54被沉积在它们的顶部上,如在图2i中所示出的。
接下来,在图2j中,支座56由被沉积的和被图案化的绝缘层形成。然后,在图2k中,第三金属层58被沉积并且被图案化以在所述可移动元件的顶部上形成电极。可选的导电阻挡层22被沉积到金属层58上并且被图案化,如在图2l处所示出的。
在共晶接合被用于将衬底2接合到衬底3的实施例中,阻挡层22防止在共晶接合期间焊料与MEMS金属反应并且液化MEMS金属。
接下来,在图2m中,锗(Ge)层28被沉积并且被图案化,使得其保留在支座56的顶部上的金属层58上。如在图2n中示出的,绝缘层44和绝缘结构层50被图案化以限定停止在牺牲层40上的可移动元件。接下来,在图2o中,牺牲层40以各向同性的牺牲蚀刻被去除,所述各向同性的牺牲蚀刻选择性地蚀刻牺牲层40,但是不蚀刻或最低限度地蚀刻在所述层40上方和下方的金属和氧化物层,诸如绝缘层50、44、24和18。在优选实施例中,所述牺牲蚀刻使用XeF2。
在该工艺点处,可移动元件被释放并且能够移动。图3示出在CMOS衬底2已经被接合到MEMS衬底3之后的图1a和图1b的MEMS器件。
接下来,在器件1的制造过程中,如在图3中示出的,衬底3使用例如共晶接合而被接合到衬底2。在被沉积到MEMS的锗层28和在CMOS上的铝29之间。所述接合在MEMS元件周围形成气密密封以及在MEMS金属和CMOS金属之间建立电连接。
图4示出根据本发明的实施例的以芯片级封装(CSP)配置所制造的图1a和1b的MEMS器件。作为封装途径,器件1可以使用直通硅通孔(TSV)芯片级封装(CSP)技术被封装,如在图4中所示出的。在该实施例中,在衬底3的后面蚀刻通孔71,使第一金属层10暴露。绝缘层72被沉积到衬底3的背表面上并且被沉积到通孔中。然后,在通孔的底部处去除绝缘层72并且再分布金属层70被沉积到通孔中并且在衬底3的背表面上,使得金属70与在所述通孔里面的第一金属层10形成电接触。所述再分布层70被图案化,并且可选的绝缘焊接掩模层然后被沉积并且被图案化,并且然后焊球74被可选地形成在所述再分布层70上以使得能够将器件1装配到印刷电路板(PCB)或其它类型的衬底上。
图5示出根据本发明的另一实施例的以芯片级封装配置所制造的图1a和1b的MEMS器件。如在图5中所示出的,可选地,在图4中所说明的基底层4在通孔形成之前通过磨削、蚀刻或另外的方法被去除,使充当用于器件1或1'的盖的底部绝缘层暴露,只留下有利地减小通孔金属化中的寄生电容的绝缘盖。
尽管本发明已经关于其特定实施例被描述,但是这些特定实施例仅仅是说明性的,而不是限制性的。
如在此处的描述中和贯穿随后的权利要求所使用的,“一”、“一个”和“该”包括复数引用,除非上下文另外清楚地规定。同样地,如在此处的描述中和贯穿随后的权利要求所使用的,“在…中”的含义包括“在…中”和“在…上”,除非上下文另外清楚地规定。
因而,虽然特定实施例已经在此处被描述,替换、各种改变和修改的范围在前述公开中被预期,并且将被意识到的是,在一些实例中,特定实施例的一些特征将在没有对应使用其它特征的情况下被采用而不偏离如所阐明的范围和精神。因此,许多修改可以被做出以使特定情形或材料适合于基本范围和精神。
Claims (24)
1.一种MEMS器件,包括:
具有第一表面和第二表面的第一衬底,所述第一衬底包括:
基底层,
被附着到所述基底层并且具有顶表面和底表面的可移动梁,所述底表面面向所述基底层,所述可移动梁包括:
被布置在所述可移动梁的底表面上的一个或多个第一电极,
被布置在所述可移动梁的顶表面上的一个或多个第二电极,
被布置在所述第一衬底的第一表面上的一个或多个支座,使得一个或多个导电层位于所述一个或多个支座的顶表面上;和
包括被接合到所述一个或多个支座的一个或多个金属层的第二衬底,导致形成在所述一个或多个金属层的至少一部分与所述一个或多个第一电极或所述一个或多个第二电极中的一个之间的电连接。
2.根据权利要求1所述的MEMS器件,其中绝缘层被布置在所述一个或多个第一电极和所述一个或多个第二电极之间。
3.根据权利要求1所述的MEMS器件,还包括被布置在所述可移动梁和所述基底层之间的一个或多个第三电极,使得当电势被施加在所述一个或多个第三电极中的至少一个和所述一个或多个第一电极中的至少一个之间时,所述可移动梁被移位。
4.根据权利要求3所述的MEMS器件,其中所述一个或多个第一电极中的至少一个承载射频信号。
5.根据权利要求3所述的MEMS器件,其中所述一个或多个第三电极中的至少一个承载射频信号。
6.根据权利要求3所述的MEMS器件,还包括被布置在所述一个或多个第一电极和所述一个或多个第三电极之间的一个或多个间隔物。
7.根据权利要求3所述的MEMS器件,还包括被布置在所述第二衬底上的一个或多个第四电极,当电势被施加在所述一个或多个第二电极中的至少一个和所述一个或多个第四电极之间时,所述一个或多个第四电极将静电力作用在所述可移动梁上。
8.根据权利要求7所述的MEMS器件,还包括被布置在所述一个或多个第二电极和一个或多个第四电极之间的一个或多个间隔物。
9.根据权利要求1所述的MEMS器件,还包括在所述第二衬底上的至少一个CMOS电路。
10.根据权利要求1所述的MEMS器件,还包括再分布层,所述再分布层被布置在所述第一衬底的第二表面上。
11.根据权利要求10所述的MEMS器件,还包括被布置在所述第一衬底和所述再分布层之间的绝缘层。
12.根据权利要求10所述的MEMS器件,还包括从所述再分布层到一个或多个第三电极中的至少一个的导电路径。
13.根据权利要求12所述的MEMS器件,还包括被布置在所述再分布层上的焊球。
14.根据权利要求12所述的MEMS器件,还包括在所述第一衬底中的一个或多个通孔,其中所述一个或多个通孔包含导电材料。
15.一种MEMS器件,包括:
具有第一表面和第二表面的第一衬底,所述第一衬底包括:
基底层,
被附着到所述基底层并且具有顶表面和底表面的可移动梁,所述底表面面向所述基底层,所述可移动梁包括:
被布置在所述可移动梁的底表面上的一个或多个第一电极,
被布置在所述可移动梁的顶表面上的一个或多个第二电极,
被布置在所述一个或多个第一电极和所述一个或多个第二电极之间的第一绝缘层;和
第二衬底,其包括
一个或多个金属层,其通过一个或多个绝缘层而彼此分离;
具有顶表面并且由所述一个或多个金属层的一部分和一个或多个第二绝缘层所形成的一个或多个支座,所述一个或多个金属层的一部分位于所述一个或多个支座的顶表面上并且被接合到第一衬底,使得在一个或多个金属层的所述部分与所述一个或多个第一电极中的至少一个或所述一个或多个第二电极中的至少一个之间形成电连接。
16.根据权利要求15所述的器件,还包括被布置在所述可移动梁和所述基底层之间的一个或多个第三电极,使得当电势被施加在所述一个或多个第三电极中的至少一个和所述一个或多个第一电极中的至少一个之间时,所述可移动梁被移位。
17.根据权利要求16所述的MEMS器件,其中所述一个或多个第一电极中的至少一个承载射频信号。
18.根据权利要求16所述的MEMS器件,其中所述一个或多个第三电极中的至少一个承载射频信号。
19.根据权利要求16所述的MEMS器件,还包括被布置在所述一个或多个第一电极和所述一个或多个第三电极之间的一个或多个间隔物。
20.根据权利要求16所述的MEMS器件,还包括被布置在所述第二衬底上的一个或多个第四电极,当电势被施加在所述一个或多个第二电极中的至少一个和所述一个或多个第四电极之间时,所述一个或多个第四电极将静电力作用在所述可移动梁上。
21.根据权利要求20所述的MEMS器件,还包括被布置在所述一个或多个第二电极和一个或多个第四电极之间的一个或多个间隔物。
22.根据权利要求15所述的MEMS器件,还包括在所述第二衬底上的至少一个CMOS电路。
23.一种MEMS器件,包括:
具有第一表面的基底层;
被布置在所述基底层的第一表面上的至少一个第一激励电极;
被布置在所述基底层的第一表面上的至少一个第一电容器电极;
具有顶表面和底表面的可移动梁,所述可移动梁被布置在所述至少一个第一激励电极和所述至少一个第一电容器电极上方,
其中所述可移动梁被附着到所述基底层,
其中所述底表面面向所述基底层,
其中所述可移动梁还包括:
被布置在所述可移动梁的底表面上的至少一个第二激励电极,
被布置在所述可移动梁的顶表面上的至少一个第三激励电极,
被布置在所述可移动梁的底表面上的至少一个第二电容器电极,
被布置在所述可移动梁上方的至少一个第四激励电极,
其中在所述至少一个第一激励电极和所述至少一个第二激励电极之间施加电势使所述可移动梁朝向所述至少一个第一激励电极移位,
其中在所述至少一个第三激励电极和所述至少一个第四激励电极之间施加电势在所述可移动梁上产生朝向所述至少一个第四激励电极的静电力。
24.根据权利要求23所述的MEMS器件,还包括:
由被施加在所述至少一个第一电容器电极和所述至少一个第二电容器电极之间的电信号所生成的第一静电力;和
由被施加在所述至少一个第三激励电极和所述至少一个第四激励电极之间的第二电势所生成的第二静电力,其中所述第二静电力抵消所述第一静电力。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/831,470 US9035428B2 (en) | 2013-03-14 | 2013-03-14 | Integrated structure with bidirectional vertical actuation |
US13/831470 | 2013-03-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104051456A CN104051456A (zh) | 2014-09-17 |
CN104051456B true CN104051456B (zh) | 2016-06-29 |
Family
ID=50687426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410094159.4A Active CN104051456B (zh) | 2013-03-14 | 2014-03-14 | 具有双向垂直激励的集成结构 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9035428B2 (zh) |
EP (1) | EP2778118B1 (zh) |
CN (1) | CN104051456B (zh) |
TW (1) | TWI511276B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9079761B2 (en) * | 2013-03-14 | 2015-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked semiconductor device and method of forming the same related cases |
US9809450B2 (en) * | 2015-08-27 | 2017-11-07 | Invensense, Inc. | CMOS-MEMS integration using metal silicide formation |
US9896327B2 (en) * | 2016-05-19 | 2018-02-20 | Invensense, Inc. | CMOS-MEMS structures with out-of-plane MEMS sensing gap |
GB2569632B (en) * | 2017-12-21 | 2020-08-05 | Univ Bristol | Electromechanical relay |
DE102019203914B3 (de) * | 2019-03-21 | 2020-07-30 | BTU Cottbus-Senftenberg | MEMS mit großer fluidisch wirksamer Oberfläche |
GB2584163B (en) * | 2019-05-22 | 2022-05-11 | Cirrus Logic Int Semiconductor Ltd | Packaging for a MEMS transducer |
US11802040B2 (en) * | 2021-01-18 | 2023-10-31 | AAC Technologies Pte. Ltd. | System for protecting mems product under ESD event |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1716639A (zh) * | 2004-06-30 | 2006-01-04 | 国际商业机器公司 | 微型机电可变电容器 |
CN101171665A (zh) * | 2005-03-18 | 2008-04-30 | 因文森斯公司 | 晶片封装环境中制作ai/ge键合的方法及由其生产的产品 |
CN102386021A (zh) * | 2011-10-17 | 2012-03-21 | 上海交通大学 | 一种微机械电容式双向开关 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070290282A1 (en) * | 2006-06-15 | 2007-12-20 | Nanochip, Inc. | Bonded chip assembly with a micro-mover for microelectromechanical systems |
US7622780B2 (en) * | 2006-12-21 | 2009-11-24 | Intel Corporation | Seek-scan probe (SSP) including see-saw scan probe with redundant tip |
US8264307B2 (en) * | 2007-05-09 | 2012-09-11 | Innovative Micro Technology | Dual substrate MEMS plate switch and method of manufacture |
US7719167B2 (en) * | 2007-05-14 | 2010-05-18 | Samsung Electronics Co., Ltd. | Electroactive polymer actuator and manufacturing method thereof |
US8644125B2 (en) * | 2008-09-30 | 2014-02-04 | Intel Corporation | Seek scan probe (SSP) cantilever to mover wafer bond stop |
EP2727132B1 (en) | 2011-06-29 | 2016-02-03 | Invensense Inc. | Hermetically sealed mems device with a portion exposed to the environment with vertically integrated electronics |
US20130001710A1 (en) | 2011-06-29 | 2013-01-03 | Invensense, Inc. | Process for a sealed mems device with a portion exposed to the environment |
KR20130022853A (ko) * | 2011-08-26 | 2013-03-07 | 삼성전자주식회사 | 에너지 변환 소자와 그 제조 및 동작방법 |
-
2013
- 2013-03-14 US US13/831,470 patent/US9035428B2/en active Active
-
2014
- 2014-03-11 TW TW103108340A patent/TWI511276B/zh active
- 2014-03-14 CN CN201410094159.4A patent/CN104051456B/zh active Active
- 2014-04-09 EP EP14250072.7A patent/EP2778118B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1716639A (zh) * | 2004-06-30 | 2006-01-04 | 国际商业机器公司 | 微型机电可变电容器 |
CN101171665A (zh) * | 2005-03-18 | 2008-04-30 | 因文森斯公司 | 晶片封装环境中制作ai/ge键合的方法及由其生产的产品 |
CN102386021A (zh) * | 2011-10-17 | 2012-03-21 | 上海交通大学 | 一种微机械电容式双向开关 |
Also Published As
Publication number | Publication date |
---|---|
US9035428B2 (en) | 2015-05-19 |
TW201503327A (zh) | 2015-01-16 |
TWI511276B (zh) | 2015-12-01 |
US20140264645A1 (en) | 2014-09-18 |
CN104051456A (zh) | 2014-09-17 |
EP2778118A2 (en) | 2014-09-17 |
EP2778118B1 (en) | 2016-06-29 |
EP2778118A3 (en) | 2014-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104051456B (zh) | 具有双向垂直激励的集成结构 | |
US10508022B2 (en) | MEMS device and process for RF and low resistance applications | |
TWI549232B (zh) | 半導體裝置及其製造方法 | |
US8822252B2 (en) | Internal electrical contact for enclosed MEMS devices | |
US9085455B2 (en) | MEMS devices and methods for forming same | |
TWI530993B (zh) | 堆疊式半導體裝置及成型堆疊式半導體裝置之方法 | |
US9260295B2 (en) | MEMS integrated pressure sensor devices having isotropic cavities and methods of forming same | |
US20160060104A1 (en) | MEMS Integrated Pressure Sensor and Microphone Devices and Methods of Forming Same | |
TWI503953B (zh) | 半導體裝置及其製造方法 | |
US9422156B2 (en) | Integrated CMOS and MEMS sensor fabrication method and structure | |
US9650241B2 (en) | Method for providing a MEMS device with a plurality of sealed enclosures having uneven standoff structures and MEMS device thereof | |
US11148936B2 (en) | CMOS-MEMS structure and method of forming the same | |
US20150251895A1 (en) | Stacked semiconductor structure and method of forming the same | |
CN104051385B (zh) | 堆叠式半导体结构及其形成方法 | |
US10131533B1 (en) | Microelectromechanical system device and method for manufacturing the same | |
CN104045051A (zh) | 堆叠半导体器件及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |