TW201731758A - 微機電裝置和製造其之方法 - Google Patents

Abstract

一種由一絕緣層分隔的層互連的最佳化方法，以及一種藉由該方法產生的裝置。一固體層式結構包含一導電材料第一層與一導電材料第二層，以及一介於其間的電性絕緣材料第三層。該方法包含製造一通孔溝槽，該通孔溝槽從該第二層的一表面延伸通過該第三層而觸抵該第一層，位於該導電材料第一層上的一表面形成該通孔溝槽的一底部表面。液態載體與導電材料奈米粒子的一混合物之一噴墨設置被形成，且針對此設置，決定一特定製程時段。在該製程時段期間，誘發奈米粒子的毛細管流動，通往該混合物之一噴墨團的周圍邊緣。該混合物之液滴在該時段之內被以噴墨方式噴入位於該通孔溝槽底部表面上的一團，且該層式固體結構被熱處理以蒸發該混合物之液態載體。所產生的導電互連元件並未覆蓋該通孔溝槽，而是在該通孔溝渠一側壁處之高度，或者在一形成在該第三層的一底切內之高度，實質上高於其在該側壁與該側壁對側一側壁之間的一點處之高度。

Description

微機電裝置和製造其之方法

本發明係有關於一種微機電裝置(microelectromechanical device)以及一種用於製造微機電裝置的改良方法。

微機電系統(MEMS)可被應用以迅速並精確地偵測物理性質的極微小變化。許多MEMS裝置係由層式固體結構產製而成，像是絕緣上覆矽(silicon-on-insulator；SOI)或者腔穴型絕緣上覆矽(cavity-SOI)晶圓。一SOI晶圓通常包含一處理晶圓層(handle wafer layer)、一埋藏氧化物(buried oxide；BOX)層、以及一裝置層。典型而言，上述的處理晶圓層係最厚的部分，數百微米厚，而裝置層則通常是數十微米厚。前述的BOX層通常從不到一微米到數微米厚。在一腔穴型SOI晶圓之中，處理晶圓層通常在若干位置處包含腔穴。腔穴的深度可以從數個微米到數十微米。其BOX層可以沉積於處理晶圓或者裝置層之上，且該二矽層可以彼此黏結，使得BOX層介於其間，並讓裝置層與處理晶圓層電性隔離。

典型而言，其藉由蝕刻溝槽於裝置層及/或穿過裝置層，而將MEMS裝置的結構(MEMS結構)製造成一SOI或一腔穴型SOI晶圓的裝置層。當使用腔穴型SOI之時，部分MEMS結構通常被設計成與腔穴重合。在一SOI晶圓之中，或者若是一腔穴型SOI晶圓的非腔穴區域上需要可移 動的結構之時，可以使用BOX層的犧牲蝕刻(sacrificial etching)以將所需之MEMS結構從BOX層，且因而亦從處理晶圓層，機械性地釋放出來。

圖1繪示位於一腔穴型SOI晶圓上的一傳統型MEMS結構之一組態。在該示範性MEMS裝置之中，一處理晶圓11被一埋藏氧化物層12所覆蓋，而一裝置層13接合至該埋藏氧化物層。腔穴14被製造於處理晶圓之中。多個溝槽15於各種位置被蝕刻穿過裝置層。部分埋藏氧化物16已被從溝槽所在的一些區域移除。

在許多情況下，MEMS裝置的整體功能被構建入裝置層，且處理晶圓僅充當一機械性支承以及該MEMS裝置的囊封(encapsulation)的一部分。然而，由於處理晶圓係矽材料，故其至少會有一定程度的導電性，取決於處理晶圓的摻雜等級。由於從處理晶圓到位於BOX層上方或犧牲蝕刻區域上方的裝置層的電容性耦合，此對於裝置效能可能具有一些影響。腔穴型SOI之中的腔穴的作用之一係降低位於腔穴區域處的此等電容性耦合。

為了MEMS裝置的運作穩定及不受干擾，其需要處理晶圓能夠連接到一個對於裝置運作傷害最小的電位。若處理晶圓電性浮接而未連接至任何外部電位，或者若其連接到一個不恰當的電位，則裝置運作可能不利地受到一些機制的影響。此等不利影響包含雜散電容(stray capacitance)之載入、MEMS裝置內的電信號的意外耦合、以及外部電信號意外耦合至MEMS裝置。可能耦合至MEMS裝置的意外電信號的例子之一係來自像是WiFi、行動式電話或藍芽(BlueTooth)無線電等近處無線信號的射頻傳輸(radio transmission)。另一個例子係來自附近數位信號線的電性耦合，例如，位於 MEMS裝置裝載於一電路頂部上的一堆疊封裝組態之中。通常，對於處理晶圓的最佳電位係附接電路的電性接地電位，但其他電位亦可以達到適用的結果。

有助益性地，至MEMS裝置的電性接觸點(圖中未顯示)係形成於裝置層13的前表面18之上。為了將處理晶圓連接至一最佳電位，一電性接觸可以形成於處理晶圓11的背側表面17之上。然而，在一電子組件之中，晶圓結構的兩側之上均具有接觸構件是不符經濟效益的。由於通往MEMS裝置的所有其他電性接觸點均形成於裝置層13的前表面18之上，故通往處理晶圓的接觸點最好應該亦提供於此表面之上。

將電性接觸點從處理晶圓帶到裝置層前表面的一種傳統方法被繪示於圖2之中。圖2繪示一腔穴型SOI晶圓，其包含具有一腔穴24的一處理晶圓21、一埋藏氧化物層22、以及一裝置層23。藉由蝕刻穿過裝置層23的結構溝槽25，MEMS結構被製造於腔穴型SOI晶圓之上。除了結構溝槽25之外，另有一通孔溝槽(via trench)29被蝕刻穿過裝置層23與BOX層22，並且至少局部地被填充以導電材料而形成一插塞30。導電插塞30的材質與製程以及處理晶圓21與裝置層23的摻雜等級可以被選擇成使得插塞30與處理晶圓21及裝置層23二者均構成一歐姆性的接觸(ohmic contact)，從而在處理晶圓21與裝置層23之間形成一導電路徑。而後透過此導電路徑，能夠製造出一個從裝置層23的前表面28通抵處理晶圓21的電性接觸。

製造該插塞的一個已知方式係先蝕刻通孔溝槽29，而後沉積一導電材料層於裝置層23的前表面28之上，使得其至少局部地填充通孔 溝槽29，覆蓋通孔溝槽29的底部表面以及也許其側壁。已知的沉積方法包含物理及化學氣相沉積(PVD和CVD)、真空蒸鍍(vacuum evaporation；VE)以及電沉積(electrodeposition；ED)。當使用PVD、CVD和VE之時，溝槽的側壁亦至少某種程度地被覆蓋，且最終整個溝槽均可以被填滿。藉由ED，其有可能建立一個僅自溝槽底部表面增長的插塞。在沉積步驟之後，藉由PVD、CVD或VE沉積的材料透過光刻微影方式被圖案化，並且自所有其他區域移除，但並未自通孔溝槽29移除，或者選替性地並未自通孔溝槽29及其鄰近處移除。藉由ED沉積的材料可以不需要圖案化，但與溝槽底部表面同一電位的所有表面均於ED製程中產生沉積。

這些現有技術水準的方法之缺點因此係在於通孔溝槽29與結構溝槽25必須被蝕刻於不同的步驟，且針對導電材料可能需要一額外圖案化和另一移除步驟。其需要不同的蝕刻步驟，因為結構溝槽25不可以在導電材料的沉積期間開啟。否則導電材料將亦填入溝槽25，而此在實務上將無法在稍後從結構溝槽移除導電材料。

一選替性方法係將導電材料以噴墨方式噴入溝槽，使得其形成一插塞。噴墨係一種將液體物質以極微小的液滴形式從一噴嘴轉移至沉積標的之技術。待沉積之材料係呈一種墨水之形式，包含一液態載體介質和固態奈米粒子，其尺寸典型而言係位於數十奈米的範圍之中。液體將在沉積期間及沉積之後蒸發，取決於例如標的之溫度以及後續之熱處理。最後，其在一溫度處對沉積材料進行熱處理，使得固態粒子至少局部地熔化而彼此連結。這些奈米粒子的熔化溫度遠低於相應基體材料的熔化溫度。

在此方法之中，並不需要進一步的溝槽蝕刻和圖案化步驟， 因為噴墨係一局部範圍的製程，能夠被侷限於僅填充預定的通孔溝槽29並且不影響圍繞之表面28和結構溝槽25。此外，結構溝槽25和通孔溝槽29可以於同一蝕刻階段期間被製造。然而，缺點之一係噴墨製程對於沉積大量的固態材料而言顯得緩慢，而填充溝槽即需要大量的固態材料。其有必要降低以奈米等級粒子執行插塞噴墨階段所需要的額外時間。

本發明的目的在於提出一種對被一絕緣層分離之層進行互連的最佳化方法。本發明之上述及其他目的係利用依據申請專利範圍獨立項的一種微機電裝置和一種用於製造微機電裝置的方法加以實現。

本發明的實施例包含一微機電裝置，此微機電裝置包含一層式固體結構。該固體結構包含一導電材料第一層、一導電材料第二層、以及介於該導電材料第一層與該導電材料第二層之間的一電性絕緣材料第三層。一通孔溝槽從該導電材料第二層的一表面延伸通過該電性絕緣材料第三層而觸抵該導電材料第一層，位於該導電材料第一層上的一表面形成該通孔溝槽的一底部表面。一導電互連元件延伸於該通孔溝槽的底部表面之上，且從該通孔溝槽的底部表面延伸至一高度，此高度小於該通孔溝槽之高度，且一導電路徑被建立於該導電材料第一層與該導電材料第二層之間。該導電互連元件，在該通孔溝槽的一側壁處之高度，或者在一形成入該電性絕緣材料第三層的一底切(undercut)內之高度，實質上高於其在該側壁與該側壁對側一側壁之間的一點處之高度。

本發明的實施例亦包含用以製造具有一層式固體結構的一微機電裝置的方法。該固體結構包含一導電材料第一層、一導電材料第二 層、以及介於該導電材料第一層與該導電材料第二層之間的一電性絕緣材料第三層。該方法包含製造一通孔溝槽，該通孔溝槽從該導電材料第二層的一表面延伸通過該電性絕緣材料第三層而觸抵該導電材料第一層，位於該導電材料第一層上的一表面形成該通孔溝槽的一底部表面。該方法亦包含形成液態載體與導電材料奈米粒子的一混合物之一噴墨設置。針對該特定之噴墨設置，決定一製程時段。在該製程時段期間，誘發奈米粒子的毛細管式流動，通往該混合物之一噴墨團的周圍邊緣。該混合物之液滴在該時段之內被以噴墨方式噴成位於該通孔溝槽底部表面上的一團，且該層式固體結構被熱處理，以蒸發該混合物之液態載體。

配合以下實施例，本發明的更多優點被更詳盡地論述。

11‧‧‧處理晶圓

12‧‧‧埋藏氧化物層

13‧‧‧裝置層

14‧‧‧腔穴

15‧‧‧溝槽

16‧‧‧埋藏氧化物

17‧‧‧處理晶圓的背側表面

18‧‧‧裝置層的前表面

21‧‧‧處理晶圓

22‧‧‧埋藏氧化物層

23‧‧‧裝置層

24‧‧‧腔穴

25‧‧‧結構溝槽

28‧‧‧裝置層的前表面

29‧‧‧通孔溝槽

30‧‧‧插塞

31‧‧‧導電材料第一層

32‧‧‧絕緣材料第三層

33‧‧‧導電材料第二層

39‧‧‧通孔溝槽

51‧‧‧導電材料第一層

52‧‧‧電性絕緣材料第三層

53‧‧‧導電材料第二層

59‧‧‧通孔溝槽

81‧‧‧導電材料第一層

82‧‧‧電性絕緣材料第三層

83‧‧‧導電材料第二層

89‧‧‧通孔溝槽

311‧‧‧導電互連元件

312‧‧‧第二層之一表面

313‧‧‧通孔溝槽的周圍底部角落

314‧‧‧側壁

315‧‧‧通孔溝槽的底部表面

316‧‧‧導電互連元件

318‧‧‧側壁

400-408‧‧‧階段

510‧‧‧底切

511‧‧‧導電互連元件

513‧‧‧底切的周圍底部角落

514‧‧‧側壁

518‧‧‧側壁

711‧‧‧導電互連元件

811‧‧‧導電互連元件

820‧‧‧液團

以下將配合較佳實施例，並參照所附圖式，更詳細地描述本發明，其中：圖1繪示位於一腔穴型SOI晶圓上的一傳統型MEMS結構之一組態；圖2繪示一種將電性接觸點從處理晶圓帶到裝置層前表面的傳統方法；圖3繪示一微機電裝置結構，其包含由至少三種不同材料層所形成的一層式固體結構；圖4繪示一種新穎方法的階段，適用於製造申請專利範圍所請求的微機電裝置結構；圖5示意性地繪示一層式固體結構之一選替性形式；圖6繪示用於二導電互連元件之一可能形式； 圖7繪示用於一導電互連元件之另一種可能形式；圖8繪示用於導電互連元件的又另種一可能形式；圖9a至圖9d顯示來自一實際實驗的結果；圖10a至圖10f顯示來自另一實際實驗的結果；圖11顯示一實驗結果，其中液態物質被沉積於一深長溝槽之中；而圖12a至圖12b進一步繪示產生圖11結果之製程。

以下實施例均係示範性質。雖然說明書之中可能論及"一實施例"或者"一些實施例"，但此並不必然意味每一論及之處均係參照相同的(一或多個)實施例，亦不表示所述特徵僅適用於單一實施例。不同實施例的單一特徵可以結合以提出更多實施例。

在下文之中，將透過本發明的各種實施例可以實施於其中的一種裝置架構之一簡單示例說明發明特徵。僅有與實施例之例示相關的元件被詳細描述。相關技術領域的熟習者所基本習知的微機電裝置的各種實施方式可能並未在本文加以特別描述。

圖3的示意圖繪示一微機電裝置結構，其包含由至少三種不同材料層所形成的一層式固體結構。在此示範性實施例之中，其顯示一SOI晶圓，該SOI晶圓包含一處理晶圓層、一埋藏氧化物層、以及一裝置層。處理晶圓在此處例示一導電材料第一層31(本文以下稱其為第一層)。第一層31提供一支承層，有利地主要由摻雜矽(doped silicon)所形成，其電阻率(resistivity)隨施加的摻雜等級而改變。上文中的"主要"一詞係表示該層的(至少一半)主體係由上述特別材料所構成，而該層亦可以包含空位區域及/或某 些其他材料的結構區域。

此處裝置層例示一導電材料第二層33(本文以下稱其為第二層)。第二層33提供一作用層，有利地主要由厚度介於1與100微米之間的摻雜矽所構成。第一層31通常厚於第二層33，通常第一層之厚度係至少300微米，但經常介於500到600微米之間，以讓晶圓之處理能夠免去斷裂的風險且不會因重力和處理力道而造成太多彎曲。

埋藏氧化物層此處例示一絕緣材料第三層32(本文以下稱其為第三層)。第三層32因而提供一電性絕緣區域於上述的導電區域之間。有助益性地，第三層主要係由二氧化矽構成。第三層32之厚度典型而言介於0.1與10微米之間。舉例而言，第三層之產生可以是藉由一矽晶圓之氧離子束植入，或者是藉由一種氧化矽晶圓與另一晶圓的晶圓黏合。

微機電裝置亦包含一通孔溝槽39，其開始於第二層33之一表面312，延伸通過第二層33並通過第三層32而觸抵第一層31。第二層33之表面312係由背對第三層32的外側表面所提供，且係位於微機電裝置的可用電性接觸點的側面之上。在通孔溝槽39之底部，存在至少一導電互連元件311，其延伸於該通孔溝槽的底部表面315之上，且從該通孔溝槽的底部表面315延伸至一高度，其中一導電路徑被建立於該導電材料第一層31與該導電材料第二層33之間。與先前技術之插塞填充相反，該導電互連元件並未覆蓋溝槽的整個側壁，而是在該通孔溝槽的一側壁314處，或者在一形成入該電性絕緣材料第三層的一底切內，實質上高於側壁314與側壁314對側的一側壁318之間的一點處。

圖3繪示一個不具有底切之結構。在此結構之中，導電互連 元件311接觸通孔溝槽之側壁314，因此導電互連元件311在該側壁處之高度等於或超過電性絕緣材料第三層的厚度。一歐姆性接觸因此透過導電互連元件311形成於第二層33與第一層31之間。導電互連元件311在通孔溝槽39的一側壁314處之高度亦實質上高於其位於側壁314與側壁314對側一側壁318之間的一點處之高度。導電互連元件314因此充當一圓角(fillet)，彌平通孔溝槽之側壁與底部之間的內角。舉例言之，導電互連元件314彌平介於側壁314與底部表面315之間的周圍底部角落313間的內角，同時沿著側壁314從通孔溝槽的底部延伸，以建立第一與第二層之間的歐姆性接觸。

圖3的剖面繪示一示範性解決方案，其中導電互連元件311的高度隨著與鄰接側壁314之距離增加而減少。此種情況下，互連元件311在側壁314處之高度實質上高於其在側壁314與其對側一側壁318之間的任何一點處的高度。然而，其應注意，通孔溝槽可以具有多種不同形式而包含更多內側角落，並於其中納入一個以上的導電互連元件。此外，如同將於稍後之描述，互連元件在對立側壁之間的距離內可以採取各種不同的形式。然而，在一側壁與該側壁對側的一側壁之間的某一點處，互連元件之高度低於位於該側壁處之高度。

圖3的示範性解決方案包含兩個導電互連元件311、316，位於一線性通孔溝槽的兩個周圍底部角落之中。然而，其應注意，在最低限度上，第一和第二層僅透過一導電互連元件電性相連。另一方面，通孔溝槽可以具有多種不同形式而包含更多內側角落，並於其中納入一個以上的導電互連元件。

圖3繪示另一示範性組態，其中二導電互連元件311、316沿著對立側壁314、318延伸，且彼此相隔一距離。因此，導電互連元件311、316每一者位於側壁314、318之間的一點處的高度等於零。在此例之中，互連元件311、316高度相同，所以在介於側壁314、318的中央處附近，其抵達零高度。然而，如同將於稍後所示，延伸自通孔溝槽不同側壁處的導電互連元件可以選替性地形成局部或完全覆蓋通孔溝槽底部的一或多個聯合成一體的互連元件區域。此聯合成一體的互連元件區域之高度亦可以在對立側壁之間變動。例如，在圖3的通孔溝槽之中，導電互連元件311的圓角形狀可以較為平坦，使得其形成亦覆蓋通孔溝槽底部表面的一凹面導電角落體。然而，如此形成的聯合成一體的互連元件區域之高度在對立側壁之間的某一點處是最低的。

圖3的組態係有利的，因為導電互連元件於用以供一電性接觸形成於第一層31與第二層33之間的最有效率位置處延伸其整個高度，但在通孔溝槽的其他部分則份量較少。因此對於預定的電性接觸，僅需要最小量的材料，此亦意味製造導電層間的電性接觸所需的時間被縮減。

圖4例示一種新穎方法的階段，此方法適用於製造申請專利範圍所請求的微機電裝置結構，例如顯示於圖3之中者。該方法開始於取用(400)一層式固體結構，該層式固體結構包含一導電材料第一層31、一導電材料第二層33、以及一電性絕緣材料第三層32。該絕緣第三層32係介於導電材料層第一層31與第二層33之間，如圖3所示。該等層之形成可以是藉由沉積不同材料之層於彼此頂部，或者可以一起使用具有一或多個易於結合之層的預組構晶圓結構，以形成該層式結構。

在該方法之中，其製造從第二層33之一表面312延伸通過電性絕緣材料第三層而抵達導電材料第一層之一通孔溝槽(階段402)。該通孔溝槽之製造可以包含蝕刻遮罩沉積、光刻微影術、蝕刻以及熟習微裝置製造之相關技術者所習知的其他類似操作。在製造之中，材料被從層式固體結構移除的方式係將一缺乏導電及絕緣材料的區域形成入該層式固體結構。藉由參見圖3的結構，該缺空區域形成一陡邊凹處，延伸於該固體結構之內，使得溝槽之一側壁314包含第三層絕緣材料之一區段、以及第二層導電材料之一區段，且至少該溝槽之底部表面315提供接觸至第一層中的導電材料。有助益性地，溝槽之底部表面315對齊第一層之頂部表面，或者溝槽之底部表面315凹入第一層。

有助益性地，通孔溝槽之側壁314，在公差之內，垂直於第二層33之表面312，且通孔溝槽之底部表面315，在公差之內，平行於第二層33之表面312。然而，通孔溝槽可以包含許多發明範疇之內的線性或曲線形式。通孔溝槽39之一底部角落313位於通孔溝槽之底部表面315之周圍邊緣處。

在圖3組態的示範性情況之中，該層式固體結構被顯示成一SOI晶圓，而通孔溝槽39被顯示成在第二層33的表面312之中具有一縱向線性形式。通孔溝槽之側壁314被顯示成垂直於第二層33之表面312，而通孔溝槽之底部表面315被顯示成平行於第二層32之表面312，如圖3所示。

目前已發現，啟用層式結構的一側上的定位接觸之層式結構製造能夠被較快速地執行並使用較少的材料，且又不至於拖累第一與第二 層之間的連接的良好品質。針對此改善，其決定用於一特定噴墨設置之一製程時段(階段404)。此時段對應至一時間，在此時間內，通往前述混合物之一噴墨團的周圍邊緣之奈米粒子毛細管式流動被誘發並且維持誘發。

該特定噴墨設置在此處係指一組參數，在至少一通孔溝槽的噴墨處理期間被固定而維持不變。該等參數被調整以讓一液團能夠形成，此液團接觸通孔溝槽的至少一底部角落。液滴混合物的固態材料奈米粒子係有助益性地選擇自一群導電材料，該等導電材料已知與固體層結構的層中的矽材料有良好的相容性。此等材料包含，舉例而言，銀、金、鋁和摻雜矽，但許多其他導電材料均可以在本發明的範疇之內使用。可被調整以誘發一噴墨團內的所需毛細管式流動的其他製程參數包含，例如，液滴之尺寸、噴射的方向、液滴的動能、液滴混合物中的奈米粒子數量、液滴混合物之黏性、標的表面的濕潤角(wetting angle)、標的表面之溫度、液態載體之蒸發速率，以上僅舉數例而言。熟習噴墨技術並且具備此等液團必要特性之知識的人員應能夠找出一或多個最佳參數組合，達成所需的毛細管咖啡污漬效應流動，將奈米粒子轉移至噴墨團的周圍邊緣。

所定義的製程時段被調整以界定出噴墨團的尺寸，使得從噴墨物質累積至周圍邊緣的奈米粒子形成一周邊元件，此讓第一層與第二層之間的一歐姆性連接得以形成。如圖3所示，導電互連元件311因此必須從通孔溝槽39的底部角落313，沿著通孔溝槽39的側壁314，朝導電材料第二層33之表面312延伸，且至少延伸至電性絕緣材料第三層32之一高度。

現在，當一數量之液滴混合物被以噴墨方式噴射(階段406)至通孔溝槽的底部且前述之製程時段尚未超過之時，通往該混合物之一噴 墨團的周圍邊緣之奈米粒子毛細管式流動被誘發。在此毛細管效應之中，蒸發自液團邊緣的液體受到內部液體補充。因此，混合物之內的固態奈米粒子開始朝通孔溝槽的底部角落移動，並倚靠著通孔溝槽周圍邊壁匯集成一不均勻之構造。上述之噴墨可以在整個製程時段中進行，或者其可以比該製程時段短，只要能夠藉由累積之奈米粒子在第一與第三層之間形成歐姆性接觸之構造即可。

噴墨之後，層式固體結構可以被熱處理(階段408)以達到奈米粒子之一熔化溫度，使得上述奈米粒子的不均勻構造連接至一固體導電互連元件。有助益性地，該熱處理係在液團中的所有液體均已蒸發之後執行。如圖3所示，導電互連元件311因此在通孔溝槽39之一側壁314處的高度實質上高於其在側壁314與側壁314對側一側壁318之間的一點處之高度。此例中，導電互連元件311實際上在通孔溝槽39之一側壁314處的高度實質上高於其在側壁314與側壁314對側一側壁318之間任一點處之高度，且在側壁314與其對側一側壁318的中央處最低。其應注意，一傳統填充通孔插塞之頂部表面可以乾燥成一略微凹面之形式。側壁處的插塞高度與插塞中央之間的最小差異並非一顯著差異。就顯著差異而言，位於通孔溝槽一側壁處，或者形成於電性絕緣材料第三層的一底切內，的導電互連元件的高度，至少是位於上述之點處的導電互連元件的高度的兩倍。該顯著差異因此係表示，藉由通往液團周圍邊緣的奈米粒子毛細管式流動之使用，所能夠達到的一個差異。

上述的底切一詞，在此處係指第三層於噴墨階段之前已然空出的部分。典型而言，此等底切係形成於通孔溝槽的製造階段，例如，做 為蝕刻穿過層的結果。因此，在噴墨階段界定出通孔溝槽的缺空區域之前，該等底切即在第三層建立一缺空區域。是故，隨通孔溝槽及底切產生的缺空區域之剖面大於位於通孔溝槽其他部位上的缺空，當該等剖面平行於層之時。一底切空間因此形成於導電材料第一與第二層之間。

在圖3的組態之中，側壁314從第二層33的表面312到通孔溝槽39的底部315具有一均勻線性輪廓。圖5示意性地繪示(未成比例)層式固體結構在製造階段402之後的另一可能形式。如同圖3之中，該層式固體結構包含一導電材料第一層51、一導電材料第二層53、以及一電性絕緣材料第三層52。當通孔溝槽59被蝕刻穿過第三層52之時，一底切510可以被形成至埋藏氧化物層52。

圖6繪示一種導電互連元件的可能形式511，其產生自針對圖5的結構使用圖4的方法。包含導電材料奈米粒子的液滴可以被以噴墨方式噴射至通孔溝槽59之底部。該等液滴形成一或多個角落液團，由於毛細管作用，流入底切之中。液團之內的固態奈米粒子開始朝液團底部周邊匯集，其即使在液體已自液團蒸發之後仍然留存於該處。舉例而言，在圖6之中，其顯示沉積導電材料累積成一圓角形狀互連元件511，開始於底切510的周圍底部角落513處，填充位於側壁處的底切510，並且在側壁514之後，高度開始減少。在熱處理之後，形成一電性連接第一層與第二層的固態導電角落結構511。互連元件511在一側壁514處的高度，實質上高於其在側壁514與其對側一側壁518之間的一點處，實際上是其在其間的任何一點處，之高度。

圖7繪示導電互連元件的另一種可能形式711，其產生自針 對圖5的結構使用圖4的方法。圖7顯示一導電互連元件711，其僅局部地填充底切510。導電互連元件711延伸於通孔溝槽的底部表面之上，且從該通孔溝槽的底部表面延伸至一高度，其中一導電路徑被建立於該導電材料第一層與該導電材料第二層之間。互連元件711在底切510之內的高度，實質上高於其在側壁514與側壁514對側一側壁518之間的一點處之高度。如同從圖7可以看出，實際上，互連元件711在底510之內的高度，實質上高於其在側壁514與側壁514對側一側壁518之間的任一點處之高度。

圖8繪示另一種可能形式之導電互連元件811，其產生自針對圖5的結構使用圖4的方法。圖8顯示一導電互連元件811，其填充底切，並且沿著側壁514延伸一高度。在側壁514之後，導電角落結構811的高度，就從通孔溝槽59之底部量起而言，開始隨著與側壁514之間的距離遞減。互連元件811同樣地在一側壁514處的高度，實質上高於其在側壁514與側壁514對側一側壁518之間的一點處，實際上是其於其間的任何一點處，之高度。

圖9a至圖9d之中的影像顯示來自一實驗的實際例子，其中不同數量的包含液態載體與銀奈米粒子(Ag墨水)的混合物藉由噴墨在溝槽底部之上沉積成一90微米寬的通孔溝槽。該溝槽具有一長方形形式，使得該溝槽的長度顯著大於寬度。該等沉積形成兩線條平行於溝槽長度維度之側壁，且每一線條均被設置成接近對應的側壁。圖9a至圖9d顯示該長方形通孔溝槽的一上視圖，且該等影像顯示緊接於沉積動作之後的噴墨沉積。不同的墨水量顯示成不同的線條厚度。在每一種情況之中，沉積被進行於溝槽周圍底部角落處，且在溝槽底部中央並無留下任何沉積，或者使得相 較於接近溝槽側壁處之高度而言，沉積之高度顯著較小。如果適當地選擇墨水量的話，此係有可能達成的。

圖10a至圖10f之中的影像顯示來自一實驗的實際例子，其中不同數量的包含液態載體與金奈米粒子(Au墨水)的混合物被沉積成一90微米寬的通孔溝槽，該通孔溝槽同樣地具有一長方形形式，其長度遠大於寬度。該等沉積形成兩線條平行於溝槽長度維度上之側壁，且每一線條均被設置成接近對應的側壁。圖10a至圖10f顯示該通孔溝槽的一上視圖，且該等影像顯示緊接於沉積動作之後的噴墨沉積。不同的墨水量顯示成不同的線條厚度。沉積被進行於溝槽周圍底部角落處，且使得溝槽底部中央並無任何沉積，如果適當地選擇墨水量的話。

描繪於圖9a到圖9d與圖10a到圖10f的沉積實驗證明其有可能藉由選擇一適當的幾何結構、位置與沉積量，而以一預定之形式將一導電互連元件產生至一預定位置。

圖11之中的影像顯示一實驗結果，其中Ag墨水被沉積於一60微米寬、220微米長以及50微米深的長方形溝槽。圖中顯示液態載體蒸發之後的沉積。墨水量被調整至夠高，使得在長度維度上沿著側壁的沉積合併在一起，且沉積之後覆蓋溝槽的整個底部表面。然而，在液態載體蒸發期間，銀質材料被從溝槽中心吸取至周圍邊緣，產生導電互連元件之預定形狀與位置。藉由選擇奈米粒子之濃度以及沉積的體積，控制正確的形狀和位置。產生圖11結果的製程更詳細地解釋於圖12a到圖12b。

在圖12a和圖12b之中，如同圖3，一層式固體結構包含一導電材料第一層81、一導電材料第二層83、以及一電性絕緣材料第三層82。 當通孔溝槽89被蝕刻穿過第三層82之時，埋藏氧化物層之一底切已然形成。如圖12A所示，包含墨水混合物的一銀質薄層可以先被沉積於通孔溝槽的底部之上。在此例之中，該混合物形成一液團820，初始時均勻地覆蓋通孔溝槽的整個底部。在液態載體材料蒸發期間，由於毛細管效應，液團之內的奈米粒子開始從通孔溝槽中心朝溝槽周圍底部角落退出。與此同時，液團之內的固態銀粒子開始匯集於液團底部邊緣附近，且在所有液體均已蒸發之後，其最終以一不均勻構造之形式倚靠著側壁留存於底切之中。在一退火(annealing)步驟之後，一導電互連元件811被形成，此亦可見於圖11的影像之中。

相關技術的熟習者應顯然可知，當技術推進，本發明的基本概念可以被以各種不同方式實施。本發明及其實施例因此並未受限於以上示例，而是可以在申請專利範圍的範疇之內變動。

81‧‧‧導電材料第一層

82‧‧‧電性絕緣材料第三層

83‧‧‧導電材料第二層

89‧‧‧通孔溝槽

811‧‧‧導電互連元件

Claims (13)

1. 一種微機電裝置，其包含層式固體結構，該固體結構包含：一導電材料第一層；一導電材料第二層；一電性絕緣材料第三層，介於該導電材料第一層與該導電材料第二層之間；一通孔溝槽，從該導電材料第二層的一表面延伸通過該電性絕緣材料第三層而觸抵該導電材料第一層，位於該導電材料第一層上的一表面形成該通孔溝槽的一底部表面；以及一導電互連元件，延伸於該通孔溝槽的該底部表面之上，且從該通孔溝槽的該底部表面延伸至一高度，該高度小於該通孔溝槽之高度，且一導電路徑被建立於該導電材料第一層與該導電材料第二層之間；該導電互連元件，在該通孔溝槽的一側壁處之高度，或者在一形成入該電性絕緣材料第三層的一底切內之高度，實質上高於其在該側壁與該側壁對側一側壁之間的一點處之高度。
2. 如申請專利範圍第1項的微機電裝置，特徵在於該導電互連元件係由奈米粒子固化成該導電互連元件而形成；該導電互連元件位於該通孔溝槽一側壁處，或者形成於該電性絕緣材料第三層的一底切內，的高度，與該導電互連元件位於該點處之高度之間的差異，係源於該等奈米粒子固化成該導電互連元件之前，在一液態物質中的奈米粒子朝該溝槽之周圍邊緣的毛細管式流動之控制使用。
3. 如申請專利範圍第1項或第2項的微機電裝置，特徵在於該導電互 連元件位於該通孔溝槽一側壁處，或者形成於電性絕緣材料第三層的一底切內，的高度，至少是該導電互連元件位於該點處的高度的兩倍。
4. 如申請專利範圍第1項或第2項的微機電裝置，特徵在於該導電互連元件位於該通孔溝槽一側壁處的高度小於該通孔溝槽高度的四分之三。
5. 如申請專利範圍第1項或第2項的微機電裝置，特徵在於該導電互連元件介於該側壁與該側壁對側一側壁之間的該點係位於該側壁與該側壁對側一側壁的中央。
6. 如申請專利範圍第1項或第2項的微機電裝置，特徵在於該導電互連元件位於該通孔溝槽的該側壁處之高度，或者在一形成入該電性絕緣材料第三層的一底切內之高度，實質上高於其在該側壁與該側壁對側一側壁之間的任一點處之高度。
7. 如申請專利範圍第1項或第2項的微機電裝置，特徵在於該導電互連元件之高度相對於與該側壁之間的距離遞減。
8. 如申請專利範圍第1項或第2項的微機電裝置，特徵在於該導電互連元件至少局部地填充介於該導電材料第一層與該導電材料第二層之間的底切。
9. 如申請專利範圍第8項的微機電裝置，特徵在於該導電互連元件具有一凹面圓角之形式。
10. 如申請專利範圍第1項或第2項的微機電裝置，特徵在於該通孔溝槽具有一長方形形式，其中該通孔溝槽之該底部表面的長度尺寸至少是該通孔溝槽之該底部表面之寬度尺寸的三倍。
11. 一種用以製造具有層式固體結構之微機電裝置的方法，該層式固體 結構包含：一導電材料第一層；一導電材料第二層；一電性絕緣材料第三層，介於該導電材料第一層與該導電材料第二層之間；該方法包含：製造一通孔溝槽，該通孔溝槽從該導電材料第二層的一表面延伸通過該電性絕緣材料第三層而觸抵該導電材料第一層，位於該導電材料第一層上的一表面形成該通孔溝槽的一底部表面；形成用於液態載體與導電材料奈米粒子的一混合物之一噴墨設置；針對該特定噴墨設置決定一製程時段，在該製程時段期間，誘發奈米粒子的毛細管流動，通往該混合物之一噴墨團的周圍邊緣；至少在該製程時段，將該混合物之液滴以噴墨方式噴射成位於該通孔溝槽的該底部表面之上的一團；熱處理該層式固體結構以蒸發該混合物中的液態載體。
12. 如申請專利範圍第11項的方法，特徵在於藉由使用該方法以形成一導電互連元件，該導電互連元件延伸於該通孔溝槽的該底部表面之上，且從該通孔溝槽的該底部表面延伸至一高度，該高度小於該通孔溝槽之高度，且一導電路徑被建立於該導電材料第一層與該導電材料第二層之間，且該導電互連元件在該通孔溝槽的一側壁處之高度，或者在一形成入該電性絕緣材料第三層的一底切內之高度，高於其在該側壁與該側壁對側一側壁之間的一點處之高度。
13. 如申請專利範圍第11項或第12項的方法，特徵在於根據以下噴墨設置參數的其中至少一者，決定該製程時段；液滴之尺寸、噴灑的液滴數量、噴射的方向、液滴的動能、液滴混合物之中的奈米粒子數量、液滴混合物之黏性、標的表面的濕潤角、標的表面之溫度、以及液態載體之蒸發速率。