CN102496584A - 一种焊料凸点的形成方法 - Google Patents

一种焊料凸点的形成方法 Download PDF

Info

Publication number
CN102496584A
CN102496584A CN2011104287543A CN201110428754A CN102496584A CN 102496584 A CN102496584 A CN 102496584A CN 2011104287543 A CN2011104287543 A CN 2011104287543A CN 201110428754 A CN201110428754 A CN 201110428754A CN 102496584 A CN102496584 A CN 102496584A
Authority
CN
China
Prior art keywords
layer
solder bump
metal
solder
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104287543A
Other languages
English (en)
Inventor
丁万春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN2011104287543A priority Critical patent/CN102496584A/zh
Publication of CN102496584A publication Critical patent/CN102496584A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一种焊料凸点的形成方法，包括：在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层；在金属浸润层上形成光刻胶，所述光刻胶设有开口曝露出芯片焊盘上方的金属浸润层；在上述开口中的金属浸润层上依次形成阻挡层和焊料保护层；在焊料保护层上形成焊料膏；去除光刻胶；蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露；回流焊料膏，形成焊料凸点。本发明提高了焊料凸点的电性能和可靠性。

Description

一种焊料凸点的形成方法
技术领域
本发明涉及半导体器件封装领域，尤其涉及焊料凸点下金属层、晶圆级芯片尺寸封装(Wafer Level chip Scale Package，WLCSP)的形成方法。
背景技术
近年来，由于芯片的微电路制作朝向高集成度发展，因此，其芯片封装也需向高功率、高密度、轻薄与微小化的方向发展。芯片封装就是芯片制造完成后，以塑胶或陶磁等材料，将芯片包在其中，以达保护芯片，使芯片不受外界水汽及机械性损害。芯片封装主要的功能分别有电能传送(PowerDistribution)、信号传送(Signal Distribution)、热的散失(Heat Dissipation)与保护支持(Protection and Support)。
由于现今电子产品的要求是轻薄短小及高集成度，因此会使得集成电路制作微细化，造成芯片内包含的逻辑线路增加，而进一步使得芯片I/O(input/output)脚数增加，而为配合这些需求，产生了许多不同的封装方式，例如，球栅阵列封装(Ball grid array，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、多芯片模块封装(Multi Chip Module package，MCM package)、倒装式封装(Flip Chip Package)、卷带式封装(Tape Carrier Package，TCP)及晶圆级封装(Wafer Level Package，WLP)等。
不论以何种形式的封装方法，大部分的封装方法都是将晶圆分离成独立的芯片后再完成封装的程序。而晶圆级封装是半导体封装方法中的一个趋势，晶圆级封装以整片晶圆为封装对象，因而封装与测试均需在尚未切割晶圆的前完成，是一种高度整合的封装技术，如此可省下填胶、组装、黏晶与打线等制作，因此可大量降低人工成本与缩短制造时间。
申请号为200410049093.3的中国专利介绍了一种焊料凸点的形成方法。图1A至图1F为现有焊料凸点形成过程示意图。如图1A所示，焊盘104的衬底102上形成一层钝化层106。然后，在焊盘104和钝化层106表面相继淀积一层耐热金属层108(通常为铬Cr或钛Ti)和金属浸润层110(通常为铜Cu)，如图1B所示。然后涂布光刻胶112并图案化光刻胶在与焊盘相应位置形成沟槽114，如图1C所示。接着，如图1D所示，在沟槽114中填充材料为锡(Sn)或锡银(SnAg)的焊料，去除光刻胶112后便形成了如图1E所示的蘑菇形焊料凸点120。之后蚀刻耐热金属层108和金属浸润层110，最后通过端电极回流工艺将焊料凸点熔成如图1F所示的球形焊料凸点120。
现有技术形成晶圆级芯片尺寸封装过程中，由于焊料凸点材料直接与金属浸润层接触，金属浸润层的铜极易扩散到焊料凸点的锡中形成铜锡合金，影响焊接质量。此外，在金属浸润层上形成焊料之前，裸露的浸润层容易氧化而使后续形成的焊料凸点性能及可靠性降低。
发明内容
本发明解决的问题是提供一种焊料凸点的形成方法，防止芯片电性能及可靠性降低。
为解决上述问题，本发明提供一种焊料凸点的形成方法，包括：在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层；在金属浸润层上形成光刻胶，所述光刻胶设有开口曝露出芯片焊盘上方的金属浸润层；在上述开口中的金属浸润层上依次形成阻挡层和焊料保护层；在焊料保护层上形成焊料膏；去除光刻胶；蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露；回流焊料膏，形成焊料凸点。
可选地，所述耐热金属层的材料是钛。
可选地，所述耐热金属层的材料是钛、铬、钽或它们的组合。
可选地，所述金属浸润层的材料是铜。
可选地，所述金属浸润层的材料是铜、铝、镍或它们的组合。
可选地，所述阻挡层的材料是镍。
可选地，所述镍阻挡层的厚度是1.5～3μm。
可选地，所述焊料保护层是纯锡或锡合金。
可选地，所述焊料保护层的厚度是1～2μm。
可选地，所述焊料膏的材质与焊料保护层的材质一致。
与现有技术相比，本发明形成的焊料凸点下的多层金属层中，厚度适宜的阻挡层(Ni)一方面能够避免自身因扩散效应而消失，进而有效地阻止焊料和金属浸润层之间因金属间化合物的形成而产生的孔隙；同时又不至于因镍阻挡层过厚而导致电阻率上升而影响产品的电热性能。
另外，焊料凸点下金属层中的焊料保护层，不但可以保护阻挡层不被氧化，还提高了阻挡层和焊料凸点的附着力，并且在回流过程中，焊料保护层有很好的湿化作用，提高了焊料凸点的形成质量。
附图说明
图1A至图1F是现有焊料凸点形成过程示意图；
图2是本发明形成焊料凸点的具体实施方式流程图；
图3A至图3G是本发明形成焊料凸点的实施例的工艺示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
图2是本发明形成焊料凸点的具体实施方式流程图，包括步骤：
S101，在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层；
S102，在金属浸润层上形成光刻胶，所述光刻胶设有开口曝露出芯片焊盘上方的金属浸润层；
S103，在上述开口中的金属浸润层上依次形成阻挡层和焊料保护层；
S104，在焊料保护层上形成焊料膏；
S105，去除光刻胶；
S106，蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露；
S107，回流焊料膏，形成焊料凸点。
在本实施例中，首先执行步骤S101，在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层，形成如图3A所示的结构。
在这一步骤中，芯片300上设有焊盘301和钝化层302，焊盘301是芯片300的功能输出端子，并最终通过后续形成的焊料凸点309实现电性功能的传导过渡；钝化层302的材料包括氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯等介电材料或它们的混合物，用于保护芯片300中的线路。
在本实施例中，所述耐热金属层303的材料可以是钛Ti、铬Cr、钽Ta或它们的组合构成，本发明优选为Ti。所述金属浸润层304的材料可以是铜Cu、铝Al、镍Ni中的一种或它们的组合构成，其中较优的金属浸润层304为Cu。形成所述耐热金属层303和金属浸润层304的方法同样可以采用现有的蒸发或溅射或物理气相沉积的方法，其中较优的方法为溅射。当然，根据本领域技术人员的公知常识，形成的方法不仅限于溅射方法，其他适用的方法均可应用于本发明，并且形成的耐热金属层303和金属浸润层304的厚度也是根据实际的工艺需求而定。
然后实施步骤S102，在金属浸润层上形成光刻胶，所述光刻胶设有开口曝露出芯片焊盘上方的金属浸润层，形成如图3B所示的结构。
在本实施例中，形成光刻胶305的方法可以是旋转涂布，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。形成光刻胶305后，具体可通过现有光刻显影技术定义出焊盘301的形状，使光刻胶305中形成开口以曝露出焊盘301上的金属浸润层304。
然后实施步骤S103，在上述开口中的金属浸润层上依次形成阻挡层和焊料保护层，形成如图3C所示的结构。
在这一步骤中，以芯片300上剩余的光刻胶305为掩膜，在上步中形成的光刻胶305的开口内、金属浸润层304的上方，依次形成阻挡层306、焊料保护层307，具体工艺可以通过用电镀的方式。当然，根据本领域技术人员的公知常识，形成的方法不仅限于电镀，其他适用的方法均可应用于本发明。所述阻挡层306的材料为镍Ni，所述焊料保护层307的材料与后续形成焊料凸点309的一致，为纯锡或锡合金，如锡银合金、锡铜合金、锡银铜合金等。
本实施例中，阻挡层306镍的厚度为1.5μm～3μm，具体厚度为1.5μm、2μm、2.5μm或3μm等。阻挡层306的作用为防止后续形成焊料凸点的材料扩散至金属浸润层304中，当Ni层厚度小于1.5μm时，Ni最终会因相邻金属间的扩散效应而消失，进而无法有效地阻挡后续焊料凸点扩散到金属浸润层304中；当Ni层厚度大于3μm时，会因Ni金属本身的电热性能较差而导致电阻率上升，进而影响最终产品的电热性能。
本实施例中，焊料保护层307的厚度为1μm～2μm，具体厚度例如1μm、1.5μm或2μm等。焊料保护层307的作用是使其下方的阻挡层306不被氧化，提高了阻挡层306的电性能和可靠性，同时，焊料保护层307还具有很好的湿化作用，能够有效提高焊料凸点309的形成质量。
至此，也就是说，在焊盘301上形成多层金属层，从底部往上依次包括耐热金属层303、金属浸润层304、阻挡层306、焊料保护层307，这些多层金属层即构成了本技术领域内惯称的凸点下金属层UBM(Under BumpMetallurgy)层。
然后实施步骤S104，在焊料保护层上形成焊料膏，形成如图3D所示的结构。
在这一步骤中，仍以光刻胶305为掩膜，在焊料保护层307上形成焊料膏308，形成所述焊料膏308与形成焊料保护层307的材料一致，为纯锡或锡合金，如锡银合金、锡铜合金、锡银铜合金等。形成焊料膏308的方法可以是电解电镀、网版印刷或直接植入预制好的焊料球等方式，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
接着实施步骤S105，去除光刻胶，形成如图3E所示的结构。
在完成上述工序后，光刻胶305可以去除了，可以使用湿法或剥离的方式去除，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
然后实施步骤S106，蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露，形成如图3F所示的结构。
在本实施例中，具体可通过喷洒酸液或将晶片浸泡于酸液中的方法来去除焊料膏308以外的芯片300表面的金属浸润层304和耐热金属层303，从而曝露出钝化层302。
最后，实施步骤S107，回流焊料膏，形成焊料凸点，形成如图3G所示的结构。
在本实施例中，通过回流加热熔化焊料膏308形成焊料凸点309，所述焊料膏308与焊料凸点309为同种材质的不同形态，最终实现了将芯片300的功能焊盘301引出到焊料凸点309上的封装过渡。
虽然本发明以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种焊料凸点的形成方法，其特征在于，包括：
在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层；
在金属浸润层上形成光刻胶，所述光刻胶设有开口曝露出芯片焊盘上方的金属浸润层；
在上述开口中的金属浸润层上依次形成阻挡层和焊料保护层；
在焊料保护层上形成焊料膏；
去除光刻胶；
蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露；
回流焊料膏，形成焊料凸点。
2.根据权利要求1所述的一种焊料凸点的形成方法，其特征在于，所述耐热金属层的材料是钛。
3.根据权利要求1所述的一种焊料凸点的形成方法，其特征在于，所述耐热金属层的材料是钛、铬、钽或它们的组合。
4.根据权利要求1所述的一种焊料凸点的形成方法，其特征在于，所述金属浸润层的材料是铜。
5.根据权利要求1所述的一种焊料凸点的形成方法，其特征在于，所述金属浸润层的材料是铜、铝、镍或它们的组合。
6.根据权利要求1所述的一种焊料凸点的形成方法，其特征在于，所述阻挡层的材料是镍。
7.根据权利要求6所述的一种焊料凸点的形成方法，其特征在于，所述镍阻挡层的厚度是1.5～3μm。
8.根据权利要求1所述的一种焊料凸点的形成方法，其特征在于，所述焊料保护层是纯锡或锡合金。
9.根据权利要求8所述的一种焊料凸点的形成方法，其特征在于，所述焊料保护层的厚度是1～2μm。
10.根据权利要求1或8所述的一种焊料凸点的形成方法，其特征在于，所述焊料膏的材质与焊料保护层的材质一致。
CN2011104287543A 2011-12-19 2011-12-19 一种焊料凸点的形成方法 Pending CN102496584A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104287543A CN102496584A (zh) 2011-12-19 2011-12-19 一种焊料凸点的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104287543A CN102496584A (zh) 2011-12-19 2011-12-19 一种焊料凸点的形成方法

Publications (1)

Publication Number Publication Date
CN102496584A true CN102496584A (zh) 2012-06-13

Family

ID=46188390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104287543A Pending CN102496584A (zh) 2011-12-19 2011-12-19 一种焊料凸点的形成方法

Country Status (1)

Country Link
CN (1) CN102496584A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601712A (zh) * 2003-09-23 2005-03-30 三星电子株式会社 加强的焊料凸块结构以及形成加强的焊料凸块的方法
US20060138671A1 (en) * 2004-12-24 2006-06-29 Kiyonori Watanabe Semiconductor device and fabrication method thereof
CN101090099A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 焊料凸块及其制造方法
CN101207047A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 一种焊料凸点的制作方法
US20110001250A1 (en) * 2009-07-02 2011-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (imc) on cu pillar bump

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601712A (zh) * 2003-09-23 2005-03-30 三星电子株式会社 加强的焊料凸块结构以及形成加强的焊料凸块的方法
US20060138671A1 (en) * 2004-12-24 2006-06-29 Kiyonori Watanabe Semiconductor device and fabrication method thereof
CN101090099A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 焊料凸块及其制造方法
CN101207047A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 一种焊料凸点的制作方法
US20110001250A1 (en) * 2009-07-02 2011-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (imc) on cu pillar bump

Similar Documents

Publication Publication Date Title
CN102201351B (zh) 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
CN102956590B (zh) 用于减少应力的伪倒装芯片凸块
CN102163561B (zh) 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法
CN102496580B (zh) 一种焊料凸点的形成方法
CN102130101B (zh) 围绕凸块形成区形成具有多层ubm的凸块结构的半导体器件和方法
TWI508202B (zh) 雙重模造晶粒形成於增進互連結構之對邊上之半導體裝置和方法
TWI581345B (zh) 半導體裝置以及形成引線上接合互連用於鑲嵌半導體晶粒在扇出晶圓級晶片規模封裝中之方法
CN103915353B (zh) 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
US9373596B2 (en) Passivated copper chip pads
CN107039337A (zh) 用有微柱的半导体管芯形成dcalga封装的方法和半导体器件
CN102496606B (zh) 一种高可靠圆片级柱状凸点封装结构
CN103178047A (zh) 半导体器件及其制作方法
CN102437066A (zh) 一种高可靠圆片级柱状凸点封装方法
TW201108355A (en) Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
CN102543766A (zh) 一种柱状凸点封装工艺
CN102437065A (zh) 高可靠芯片级封装方法
CN102496604A (zh) 高可靠芯片级封装结构
TW201209977A (en) Semiconductor device and method of forming RDL wider than contact pad along first axis and narrower than contact pad along second axis
CN102446780A (zh) 一种圆片级封装方法
CN101645407A (zh) 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法
CN103426850A (zh) 晶圆级芯片尺寸封装结构
US7518211B2 (en) Chip and package structure
CN102543898A (zh) 一种柱状凸点封装结构
CN202502990U (zh) 高可靠芯片级封装结构
CN102437135A (zh) 圆片级柱状凸点封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120613