KR20220128352A - 도전성 필러 및 그 제조 방법 그리고 접합 구조의 제조 방법 - Google Patents

도전성 필러 및 그 제조 방법 그리고 접합 구조의 제조 방법 Download PDF

Info

Publication number
KR20220128352A
KR20220128352A KR1020227023782A KR20227023782A KR20220128352A KR 20220128352 A KR20220128352 A KR 20220128352A KR 1020227023782 A KR1020227023782 A KR 1020227023782A KR 20227023782 A KR20227023782 A KR 20227023782A KR 20220128352 A KR20220128352 A KR 20220128352A
Authority
KR
South Korea
Prior art keywords
copper fine
bonding
conductive filler
copper
thin film
Prior art date
Application number
KR1020227023782A
Other languages
English (en)
Inventor
료타 야마구치
마코토 야다
Original Assignee
디아이씨 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디아이씨 가부시끼가이샤 filed Critical 디아이씨 가부시끼가이샤
Publication of KR20220128352A publication Critical patent/KR20220128352A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11502—Pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

전기 도금법을 이용하지 않고, 기재와 피접합 부재를 접합층을 개재하여 높은 접합 강도로 접합할 수 있는 도전성 필러의 제조 방법, 및 이것을 이용하는 접합 구조의 제조 방법을 제공한다. 전극 패드(13)가 형성된 기재(11) 상에, 전극 패드(13) 상에 개구부(16a)를 갖는 레지스트층(16)을 형성하는 공정과, 개구부(16a)를 갖는 레지스트층(16)이 형성된 기재(11) 상의 표면에 Cu를 스퍼터 또는 증착하여, Cu 박막(17)을 형성하는 공정과, 개구부(16a)에 구리 미립자 페이스트(12c)를 충전하는 공정과, 구리 미립자 페이스트(12c)가 충전된 기재(11)를 가열하여, 구리 미립자 페이스트(12c)를 소결시키는 공정을, 이 순서로 구비하는 도전성 필러(1)의 제조 방법이다.

Description

도전성 필러 및 그 제조 방법 그리고 접합 구조의 제조 방법
본 발명은, 도전성 필러 및 그 제조 방법 그리고 접합 구조의 제조 방법에 관한 것이다.
종래, 반도체 칩과 반도체 기판을 전기적으로 접속하는 방법으로서, 플립 칩 실장법이 이용되고 있다. 플립 칩 실장법은, 반도체 칩 상에 배치된 전극 패드 상에 범프를 형성하고, 범프를 개재하여 반도체 칩과 반도체 기판을 대향 배치하고, 가열함으로써 범프를 용융하여 접합하는 방법이다. 또, 플립 칩 실장법에서는, 반도체 칩 상에 배치된 전극 패드 상에 시드층으로 불리는 도금 하지층을 개재하여 도전성 필러를 형성하고, 그 위에 범프를 형성하는 경우가 있다.
전극 패드 상에 도금 하지층을 개재하여 형성되는 도전성 필러로서, 구리 필러가 있다. 구리 필러는, 종래, 이하에 나타내는 방법에 의하여 형성되어 있다. 전극 패드를 갖는 반도체 칩 상에, 도금 하지층과 레지스트층을 이 순서로 형성한다. 다음으로, 레지스트층의 일부를 제거하고, 전극 패드 상의 도금 하지층을 노출시킨다. 계속해서, 전기 도금법을 이용하여 도금 하지층 상에 구리 필러를 형성한다. 그 후, 레지스트층을 제거하고, 레지스트층의 아래에 배치되어 있었던 도금 하지층을, 에칭에 의하여 제거한다(예를 들면, 특허문헌 1 참조).
전기 도금법을 이용하지 않고, 구리 페이스트를 원료로 하여 구리 필러를 형성하는 방법도 보고되어 있다(예를 들면, 특허문헌 2 참조).
일본국 특허공개 2015-135974호 공보 미국 특허 제9859241호 명세서
그러나, 전기 도금법을 이용하여 구리 필러를 형성하는 방법에서는, 전기 도금법을 채용하기 위한 설비 도입 비용이 큰 데다, 대량의 폐액을 재생 또는 처분할 필요가 있어, 환경 부하도 컸다.
또, 전기 도금법을 이용하지 않고 구리 페이스트를 원료로 하여 구리 필러를 형성하는 방법에서는, 반도체 칩 측의 기재(基材) 상의 전극은, 금속 재료에 알루미늄 또는 알루미늄을 주체로 하는 금속 종을 이용하는 것이 일반적이다. 알루미늄은 매우 산화되기 쉬워, 순식간에 산화막이 형성된다. 결과적으로, 산화막이 구리와의 접합을 저해하기 때문에, 무가압 조건으로 구리 페이스트를 접합시키는 것은 어렵다. 반도체 칩 상에 구리 페이스트를 원료로 하는 구리 필러를 형성하고, 그 위에 형성한 범프를 개재하여 반도체 칩과 반도체 기판을 전기적으로 접속한 경우, 반도체 칩과 반도체 기판의 접합 강도가 충분히 얻어지지 않는 경우가 있었다. 이 때문에, 범프 등의 접합층을 개재하여 반도체 칩과 반도체 기판을 높은 접합 강도로 접합할 수 있는 도전성 필러가 요구되고 있었다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 반도체 칩 등의 기재 상에 설치되고, 상기 기재와 피접합 부재를 접합층을 개재하여 높은 접합 강도로 접합할 수 있는, 도전성 필러 및 그 제조 방법을 제공하는 것을 목적으로 한다.
또, 본 발명은, 본 발명의 도전성 필러를 갖고, 기재와 피접합 부재를 높은 접합 강도로 접합할 수 있는 접합 구조의 제조 방법 및 전자 기기의 제조 방법을 제공하는 것을 목적으로 한다.
[1] 전극 패드가 형성된 기재 상에, 상기 전극 패드 상에 개구부를 갖는 레지스트층을 형성하는 공정과,
상기 개구부를 갖는 레지스트층이 형성된 상기 기재 상의 표면에 Cu를 스퍼터 또는 증착하여, Cu 박막을 형성하는 공정과,
상기 개구부에 구리 미립자 페이스트를 충전하는 공정과,
상기 구리 미립자 페이스트가 충전된 기재를 가열하여, 상기 구리 미립자 페이스트를 소결시키는 공정
을, 이 순서로 구비하는, 도전성 필러의 제조 방법.
[2] 전극 패드와, 상기 전극 패드 상의 Cu 박막으로 이루어지는 제1 접합층과, 상기 제1 접합층 상의 구리 미립자의 소결체를 구비하는 도전성 필러의 제조 방법으로서,
전극 패드가 형성된 기재 상의 표면에 Cu를 스퍼터 또는 증착하여, Cu 박막을 형성하는 공정과,
상기 Cu 박막 상에, 상기 전극 패드 상에 개구부를 갖는 레지스트층을 형성하는 공정과,
상기 개구부에 구리 미립자 페이스트를 충전하는 공정과,
상기 구리 미립자 페이스트가 충전된 기재를 가열하여, 상기 구리 미립자 페이스트를 소결시키는 공정
을, 이 순서로 구비하는 도전성 필러의 제조 방법.
[3] 상기 구리 미립자 페이스트를 소결시키는 공정 후에, 추가로 상기 기재 상의 최외층의 표면에 남은 상기 구리 미립자 페이스트의 잔사를 제거하는 공정을 구비하는, 상기 [1] 또는 [2]에 기재된 도전성 필러의 제조 방법.
[4] 상기 구리 미립자 페이스트의 잔사를 제거하는 공정이 웨트 에칭인, 상기 [3]에 기재된 도전성 필러의 제조 방법.
[5] 상기 구리 미립자 페이스트를 소결시키는 공정 후에, 추가로 상기 레지스트층, 및, 노출된 Cu 박막을 제거하는 공정을 구비하는, 상기 [1] 내지 [4] 중 어느 한 항에 기재된 도전성 필러의 제조 방법.
[6] 상기 전극 패드가 형성된 기재와, 상기 [1] 내지 [5] 중 어느 한 항에 기재된 방법에 의하여 형성된 도전성 필러와, 제2 접합층과, 피접합 부재를, 이 순서로 접합하는 접합 구조의 제조 방법.
[7] 기재 상에 설치된 금속 미립자의 소결체로 구성되고,
상기 소결체의 상면이, 상기 기재 측으로 파인 오목형 형상이며,
상기 소결체의 측면이, Cu 박막으로 덮여 있는, 도전성 필러.
본 발명의 도전성 필러의 제조 방법에 의하여, 전기 도금법을 이용하지 않고, 기재와 피접합 부재를 접합층을 개재하여 높은 접합 강도로 접합할 수 있는 도전성 필러를 제조할 수 있다.
본 발명의 접합 구조의 제조 방법에 의하여, 전기 도금법을 이용하지 않고, 기재와 피접합 부재를 접합층을 개재하여 높은 접합 강도로 접합할 수 있는 접합 구조를 제조할 수 있고, 또, 상기 접합 구조를 포함하는 전자 기기를 제조할 수 있다.
도 1의 (A)~도 1의 (D)는, 본 실시 형태의 도전성 필러의 제조 방법의 일례를 설명하기 위한 공정도이다.
도 2는, 본 실시 형태의 도전성 필러의 제조 방법으로 얻어지는 도전성 필러의 일례를 나타낸 단면도이다.
도 3의 (A)~도 3의 (D)는, 본 실시 형태의 도전성 필러의 제조 방법의 일례를 설명하기 위한 공정도이다.
도 4는, 본 실시 형태의 도전성 필러의 제조 방법으로 얻어지는 도전성 필러의 일례를 나타낸 단면도이다.
도 5는, 본 실시 형태의 도전성 필러의 제조 방법으로 얻어지는 도전성 필러의 일례를 나타낸 단면도이다.
도 6의 (A)~도 6의 (C)는, 본 실시 형태의 접합 구조의 제조 방법의 일례를 설명하기 위한 공정도이다.
도 7의 (A)는, 본 실시 형태의 접합 구조의 제조 방법으로 얻어지는 접합 구조의 일례를 나타낸 단면도이다. 도 7의 (B)는, 본 실시 형태의 접합 구조의 제조 방법으로 얻어지는 접합 구조의 다른 일례를 나타낸 단면도이다.
도 8의 (A)~도 8의 (C)는, 본 실시 형태의 접합 구조의 제조 방법의 일례를 설명하기 위한 공정도이다.
도 9의 (A)는, 본 실시 형태의 접합 구조의 제조 방법으로 얻어지는 접합 구조의 일례를 나타낸 단면도이다. 도 9의 (B)는, 본 실시 형태의 접합 구조의 제조 방법으로 얻어지는 접합 구조의 다른 일례를 나타낸 단면도이다.
도 10은, 구리 미립자의 입자경 분포를 나타낸 그래프이다.
도 11은, 실시예 1의 도전성 필러의 단면을 촬영한 현미경 사진이다.
도 12는, 실시예 1의 도전성 필러의 상면을 촬영한 현미경 사진이다.
이하, 본 발명의 도전성 필러, 접합 구조, 전자 기기 및 도전성 필러의 제조 방법에 대하여, 도면을 이용하여 상세하게 설명한다. 또한, 이하의 설명에서 이용하는 도면은, 본 발명의 특징을 알기 쉽게 하기 위하여, 편의상 특징이 되는 부분을 확대하여 나타내고 있는 경우가 있다. 이 때문에, 각 구성 요소의 치수 비율 등은, 실제와는 상이한 경우가 있다.
<<도전성 필러의 제조 방법>>
도 1 및 도 3은, 도전성 필러의 제조 방법의 일례를 설명하기 위한 공정도이다. 설명의 편의상, 도 1에 기재한 도전성 필러의 제조 방법을 실시 형태 1로 하고, 도 3에 기재한 도전성 필러의 제조 방법을 실시 형태 2로 하여, 본 발명에 따른 도전성 필러의 제조 방법에 대하여 이하 상세하게 설명한다.
(실시 형태 1)
도 1은, 본 실시 형태의 도전성 필러의 제조 방법의 일례를 나타낸 도면이다.
본 실시 형태의 도전성 필러의 제조 방법은, 전극 패드와, 상기 전극 패드 상의 Cu 박막으로 이루어지는 제1 접합층과, 상기 제1 접합층 상의 구리 미립자의 소결체를 구비하는 도전성 필러의 제조 방법으로서,
전극 패드가 형성된 기재 상의 표면에 Cu를 스퍼터 또는 증착하여, Cu 박막을 형성하는 공정(도 1의 (A))과,
상기 Cu 박막 상에, 상기 전극 패드 상에 개구부를 갖는 레지스트층을 형성하는 공정(도 1의 (B))과,
상기 개구부에 구리 미립자 페이스트를 충전하는 공정(도 1의 (C))과,
상기 구리 미립자 페이스트가 충전된 기재를 가열하여, 상기 구리 미립자 페이스트를 소결시키는 공정(도 1의 (D))
을, 이 순서로 구비한다.
(실시 형태 2)
도 3은, 본 실시 형태의 도전성 필러의 제조 방법의 일례를 나타낸 측면도이다.
본 실시 형태의 도전성 필러의 제조 방법은, 전극 패드가 형성된 기재 상에, 상기 전극 패드 상에 개구부를 갖는 레지스트층을 형성하는 공정(도 3의 (A))과,
상기 개구부를 갖는 레지스트층이 형성된 상기 기재 상의 표면에 Cu를 스퍼터 또는 증착하여, Cu 박막을 형성하는 공정(도 3의 (B))과,
상기 개구부에 구리 미립자 페이스트를 충전하는 공정(도 3의 (C))과,
상기 구리 미립자 페이스트가 충전된 기재를 가열하여, 상기 구리 미립자 페이스트를 소결시키는 공정(도 3의 (D))
을, 이 순서로 구비한다.
<Cu 박막을 형성하는 공정>
실시 형태 1에 있어서의 Cu 박막을 형성하는 공정은, 전극 패드(13)가 형성된 기재 상의 표면에 Cu를 스퍼터 또는 증착하여, Cu 박막(17)을 형성한다(도 1의 (A) 참조). 본 실시 형태에서는, 기재(11) 상에는, 전극 패드(13)가 형성되어 있으므로, 도 1의 (A)에 나타내는 바와 같이, 기재(11)가 노출된 표면뿐만 아니라, 기재(11) 상의 전극 패드(13) 위의 표면에도 Cu 박막(17)이 형성된다.
실시 형태 2에 있어서의 Cu 박막을 형성하는 공정은, 개구부(16a)를 갖는 레지스트층(16)이 형성된 기재 상의 표면에 Cu를 스퍼터 또는 증착하여, Cu 박막(17)을 형성한다(도 3의 (B) 참조). 본 실시 형태에서는, 레지스트층(16)은 전극 패드(13) 상에 개구부(16a)를 가지므로, 도 3의 (B)에 나타내는 바와 같이, 레지스트층(16)의 표면뿐만 아니라, 개구부(16a)에 의하여 노출된 기재(11) 상의 전극 패드(13) 위의 표면에도 Cu 박막(17)이 형성된다.
레지스트층 상부의 Cu 박막(17a)의 막두께는, 전극 패드 상의 Cu 박막(17c)의 막두께와 거의 같다. 레지스트층의 개구부의 측면의 Cu 박막(17b)의 막두께는, 레지스트층 상부의 Cu 박막(17a)의 막두께 및 전극 패드 상의 Cu 박막(17c)의 막두께보다 얇다. 그러나, 레지스트층의 개구부의 측면의 Cu 박막(17b)의 막두께는, 스퍼터 시에 기재를 경사지게 하여, 회전시킨 경우에는, 레지스트층 상부의 Cu 박막(17a)의 막두께 및 전극 패드 상의 Cu 박막(17c)의 막두께와 거의 같게 할 수 있다.
전극 패드(13)를 갖는 기재(11)로서는, 특별히 한정되는 것은 아니고, 임의의 전기 회로가 형성된 반도체 칩, 반도체 웨이퍼, 인터포저 등의 반도체 재료 기재를 들 수 있다. 기재(11)의 재료로서는, 예를 들면, 구리 등의 금속, 세라믹, 실리콘, 수지, 및 이들의 복합 재료 등, 기재(11)에 사용되는 공지의 재료를 이용할 수 있다. 또, 전극 패드(13)의 재료로서는, Ti, Cu, Al, Au 등의 금속 또는 합금으로 이루어지는 도전 재료를 이용할 수 있다. 전극 패드(13)는, 1종류의 재료로 이루어지는 단층 구조의 것이어도 되고, 2종류 이상의 재료로 형성된 다층 구조의 것이어도 된다. Cu 박막과의 젖음성, 즉 밀착성이 향상되어, 안정적인 도전성 필러를 형성할 수 있는 점에서, Cu 박막에 접촉하는 전극 패드(13)의 최외층은 티탄을 함유하는 층인 것이 바람직하다. 예를 들면, Ti막의 단층 구조, 또는, 티탄-텅스텐 합금/구리(TiW/Cu), 티탄/구리(Ti/Cu) 혹은 티탄/구리/니켈 금(Ti/Cu/NiAu), 티탄/질화 티탄/티탄(Ti/TiN/Ti) 등의 다층 구조를 들 수 있다.
Cu 박막(17)은, 시판의 스퍼터 장치를 이용하여, 전극 패드가 형성된 기재 상의 표면 또는 개구부를 갖는 레지스트층이 형성된 상기 기재 상의 표면에, Cu를 스퍼터하여, 형성할 수 있다. 구체적으로는, 진공 중에서 Ar 등의 불활성 가스를 도입하고, Cu 타깃에 마이너스의 전압을 인가하여 글로 방전을 발생시키고, 불활성 가스 원자를 이온화하여, 고속으로 타깃의 표면에 가스 이온을 충돌시켜 격하게 두드려, Cu 타깃의 Cu 원자를 격하게 튕겨내어, 전극 패드가 형성된 기재 상의 표면 또는 개구부를 갖는 레지스트층이 형성된 상기 기재 상의 표면에, 부착·퇴적하여 Cu 박막을 형성한다.
또, 시판의 진공 증착 장치를 이용하여, 전극 패드가 형성된 기재 상의 표면 또는 개구부를 갖는 레지스트층이 형성된 상기 기재 상의 표면에, Cu를 증착하고, Cu 박막을 형성할 수 있다. 구체적으로는, Cu의 증착 재료를 진공 증착 장치 내부의 발열원(증착원)에 올리고, 진공 중에서 열을 가하면, 가열된 Cu의 증착 재료가 기화·승화하고, 진공 증착 장치 내의 진공 중에 비산한 Cu 원자는, 전극 패드가 형성된 기재 상의 표면 또는 개구부를 갖는 레지스트층이 형성된 상기 기재 상의 표면에, 부착(증착)하여 Cu 박막을 형성한다.
Cu 박막(17)의 막두께는, 3~3000nm의 범위에서 용이하게 조정할 수 있고, 3~3000nm인 것이 바람직하며, 10~2000nm인 것이 보다 바람직하고, 50~1000nm인 것이 특히 바람직하다.
Cu 박막(17)은, 단층 구조의 것이어도 되고, 최외층에 Cu 박막을 형성할 수 있으면, 2종류 이상의 재료로 형성된 다층 구조의 것이어도 된다.
예를 들면, 전극 패드(13)가 알루미늄 등의 산화되기 쉬운 금속으로 이루어지는 경우, 전극 패드(13) 위에 직접 Cu 박막을 형성하려고 하면, 전극 패드(13)와 도전성 필러(1) 사이의 접합 강도를 용이하게 강하게 하기 위해서는, 전극 패드(13) 위에 산화 피막이 형성되지 않도록 하거나, 또는, 산화 피막을 제거할 필요가 있다. 알루미늄제의 전극 패드(13) 위에 직접 Cu 박막을 형성하는 것보다도, 알루미늄제의 전극 패드(13) 위에 Ti 박막을 형성하고, 당해 Ti 박막 위에 Cu 박막을 형성하는 것이, 전극 패드(13)와 도전성 필러(1) 사이의 접합 강도를 용이하게 강하게 할 수 있는 경우가 있다.
Ti 박막의 형성은, Cu 박막의 형성에 있어서의 Cu 타깃을 Ti 타깃으로 변경하는 것 이외에는, Cu 박막의 형성과 동일하게, Ti를 스퍼터 또는 증착하여, Cu 박막을 형성할 수 있다.
Ti 박막의 막두께는, 3~600nm의 범위에서 용이하게 조정할 수 있고, 3~600nm인 것이 바람직하며, 10~400nm인 것이 보다 바람직하고, 50~200nm인 것이 특히 바람직하다.
전기 도금법을 이용하여 도금 하지층 상에 구리 필러를 형성하는 종래의 방법에서는, 도금 하지층으로서의 Cu층에 전위를 인가하지 않으면 안 되고, 또한 전류를 흐르게 하지 않으면 안 되기 때문에, Cu층에 저(低)전기 저항의 성질이 요구된다. 그 때문에, 종래는, 레지스트층 아래의 기재의 전체면에 후막(厚膜)의 도금 하지층이 설치되어 있었다. 본 실시 형태의 도전성 필러의 제조 방법에 있어서는, Cu 박막은 전극 패드와 구리 필러 사이의 제1 접합층으로서 기능하는 것이고, 전기 도금법과 같이 전류를 흐르게 할 필요가 없으므로, Cu 박막의 막두께를 박막화할 수 있다. Cu 박막의 막두께를 박막화할 수 있으면, Cu 박막을 에칭에 의하여 제거하기 위한 시간을 큰 폭으로 단축할 수 있고, 또 에칭제의 사용량도 삭감시킬 수 있다고 하는 이점이 있다. 특히, 실시 형태 2의 도전성 필러의 제조 방법에 있어서는, 개구부를 갖는 레지스트층이 형성된 기재 상의 표면에 Cu 박막을 형성하므로, 구리 미립자 페이스트를 소결시키는 공정 후에, 레지스트층을 제거하는 공정에 있어서, 종래의 과제가 되고 있었던 언더 컷의 발생을 방지할 수 있다. 전극 패드(13)의 재료로서, 예를 들면, Ti, Al 등의 2종류 이상의 금속 재료로 형성된 다층 구조의 것이더라도, 언더 컷의 발생을 방지할 수 있다.
<레지스트층을 형성하는 공정>
레지스트층은, 레지스트층(16)을 패터닝함으로써, 레지스트층(16)의 일부를 제거하고, 전극 패드(13)를 노출시키는 원기둥 형상의 오목부로 이루어지는 개구부(16a)를 형성할 수 있다(도 1의 (B), 도 3의 (A) 참조). 레지스트층(16)의 패터닝 방법으로서는, 공지의 방법을 이용할 수 있다. 개구부(16a)는, 소결체(12)를 제조하기 위한 주형으로서 기능한다.
도 1의 (B)에 있어서의 레지스트층(16)은, Cu 박막(17) 상에, 전극 패드(13) 상에 개구부(16a)를 갖는 형상으로 할 수 있다.
도 3의 (A)에 있어서의 레지스트층(16)은, 기재(11) 상에, 전극 패드(13) 상에 개구부(16a)를 갖는 형상으로 할 수 있다.
레지스트층(16)의 재료로서는, 예를 들면, 포토레지스트(photo-resist), 폴리이미드, 에폭시, 에폭시 몰딩 콤파운드(epoxy-molding compound: EMC) 등, 각종 드라이 필름을 이용할 수 있다.
개구부(16a)는, 대략 원기둥 형상을 갖는다. 개구부(16a)가, 대략 원기둥 형상을 갖는 것이면, 소결체(12)와, 제1 접합층 및 후술하는 접합층(제2 접합층)의 접합성이 양호해지고, 기재(11)와, 기재(11)와 접합되는 피접합 부재가 보다 높은 접합 강도로 접합되기 때문에, 바람직하다.
개구부(16a)가 대략 원기둥 형상일 때, 개구부(16a)의 크기 및 이에 의하여 형성할 수 있는 도전성 필러(1)의 크기는, 당해 원기둥의 저면의 직경으로 나타낼 수 있고, 전자 기기의 소형화에 수반하는 접합 구조의 미세화에 대응할 수 있도록, 직경 100μm 이하인 것이 바람직하고, 더욱 바람직하게는 50μm 이하이며, 특히 바람직하게는 30μm 이하이다. 개구부(16a)의 크기 및 도전성 필러(1)의 크기는, 제1 접합층 및 후술하는 제2 접합층과의 접합성 및 도전성이 한층 더 양호한 것이 되기 때문에, 직경 5μm 이상인 것이 바람직하고, 10μm 이상인 것이 보다 바람직하며, 20μm 이상인 것이 더욱 바람직하다. 당해 원기둥의 저면의 직경이, 5~100μm인 것이 바람직하고, 10~50μm인 것이 보다 바람직하며, 20~30μm인 것이 더욱 바람직하다.
개구부(16a)의 평면 형상은, 대략 원형 형상에 한정되는 것은 아니고, 전극 패드(13)의 평면 형상 등에 따라 적절히 결정할 수 있다. 개구부(16a)의 평면 형상은, 예를 들면, 대략 직사각형 등의 다각형상이어도 되고, 대략 타원형, 대략 장원형 등의 형상이어도 된다. 이 경우에 있어서, 개구부(16a)의 크기 및 이에 의하여 형성할 수 있는 도전성 필러(1)의 크기는, 당해 평면 형상의 원상당 직경으로 나타낼 수 있고, 바람직한 당해 원상당 직경은, 상기 원기둥의 저면의 직경과 동일하다. 이에 수반하여, 소결체(12)의 평면 형상을, 예를 들면, 대략 직사각형 등의 다각형상이나, 대략 타원형, 대략 장원형 등의 형상으로 형성할 수 있어, 소결체(12)의 크기를 제어할 수 있다.
즉, 개구부(16a)가 기둥 형상일 때, 개구부(16a)의 크기 및 이에 의하여 형성할 수 있는 도전성 필러(1)의 크기는, 당해 기둥 형상의 저면의 원상당 직경으로 나타낼 수 있고, 전자 기기의 소형화에 수반하는 접합 구조의 미세화에 대응할 수 있도록, 당해 원상당 직경이 100μm 이하인 것이 바람직하고, 더욱 바람직하게는 50μm 이하이며, 특히 바람직하게는 30μm 이하이다. 개구부(16a)의 크기 및 도전성 필러(1)의 크기는, 제1 접합층 및 후술하는 제2 접합층과의 접합성 및 도전성이 한층 더 양호한 것이 되기 때문에, 당해 원상당 직경이 5μm 이상인 것이 바람직하고, 10μm 이상인 것이 보다 바람직하며, 20μm 이상인 것이 더욱 바람직하다. 당해 원상당 직경이, 5~100μm인 것이 바람직하고, 10~50μm인 것이 보다 바람직하며, 20~30μm인 것이 더욱 바람직하다.
<구리 미립자 페이스트를 충전하는 공정>
개구부(16a)에, 구리 미립자 페이스트(12c)를, 스퀴지(12d)를 이용하여 충전함으로써, 전극 패드(13)를 갖는 기재(11) 상에, 구리 미립자 페이스트(12c)로 이루어지는 기둥 형상체가 형성된다(도 1의 (C), 도 3의 (C) 참조).
구리 미립자 페이스트(12c)를 개구부(16a)에 충전할 때에는, 아르곤 가스 분위기 등의 불활성 가스 분위기하 또는 환원성 가스 분위기하에서 행해도 된다. 이 경우, 구리 미립자 페이스트(12c)에 포함되는 구리 미립자가 산화되기 어려워, 바람직하다.
구리 미립자 페이스트(12c)의 충전에 사용하는 스퀴지(12d)로서는, 예를 들면, 플라스틱, 우레탄 고무 등의 고무, 세라믹, 금속 등으로 이루어지는 것을 이용할 수 있다.
구리 미립자 페이스트(12c)를 개구부(16a)에 충전하는 방법으로서는, 스퀴지(12d)를 이용하는 방법에 한정되는 것은 아니고, 닥터 블레이드, 디스펜서, 잉크젯, 프레스 주입, 진공 인쇄, 가압에 의한 압입(押入) 등의 방법을 이용해도 된다.
다음으로, <구리 미립자 페이스트를 충전하는 공정>에서 이용할 수 있는, (구리 미립자 페이스트)에 대하여 설명한다.
(구리 미립자 페이스트)
본 실시 형태에 있어서 개구부(16a)에 충전하는 구리 미립자 페이스트(12c)로서는, 평균 1차 입자경 1μm 미만의 구리 미립자를 포함하는 것을 이용하는 것이 바람직하다. 구리 미립자 페이스트(12c)로서는, 예를 들면, 평균 1차 입자경 1μm 미만의 구리 미립자와, 용매와, 필요에 따라 함유되는 분산제, 보호제 및 그 외의 첨가제의 혼합물 등을 이용할 수 있다. 구리 미립자 및 분산제는, 구리 미립자 페이스트(12c) 중에, 구리 미립자와 분산제의 복합체로서 함유되어 있어도 된다. 또, 구리 미립자 및 보호제는, 구리 미립자 페이스트(12c) 중에, 구리 미립자와 보호제의 복합체로서 함유되어 있어도 된다. 구리 미립자 페이스트(12c)는, 예를 들면, 구리 미립자 페이스트(12c)가 되는 재료를, 공지의 방법으로 혼합함으로써 제조할 수 있다. 이하, 구리 미립자와 분산제의 복합체, 및, 구리 미립자와 보호제의 복합체를 총칭하여, 「구리 미립자 복합체」라고 한다.
구리 미립자의 평균 1차 입자경, 및, 구리 미립자 복합체의 평균 1차 입자경은, 1μm 미만이 바람직하고, 500nm 이하가 보다 바람직하며, 100nm 이하가 더욱 바람직하다. 구리 미립자의 평균 1차 입자경, 및, 구리 미립자 복합체의 평균 1차 입자경은, 10nm 이상 1μm 미만이 바람직하고, 20nm 이상 500nm 이하가 보다 바람직하며, 30nm 이상 100nm 이하가 더욱 바람직하다.
구리 미립자 페이스트(12c)에 포함되는 구리 미립자의 형상에 대해서는, 특별히 제한은 없다. 예를 들면, 구리 미립자로서, 구상(球狀), 플레이크상 등의 구리 미립자를 이용할 수 있다.
본 실시 형태에 있어서, 도전성 필러(1)의 재료로서 사용되는 구리 미립자의 평균 1차 입자경은, 소결 후의 소결체(12)(도전성 필러(1))를 형성하는 구리 미립자의 X선 소각 산란 측정법(이하, 「SAXS」라고 하는 경우가 있다.)을 이용하여 측정한 평균 입자경이, 소정의 범위 내가 되도록, 적절히 결정된다. 예를 들면, SAXS를 이용하여 측정한 평균 입자경이 1μm 미만인 구리 미립자의 소결체(12)로 이루어지는 도전성 필러(1)를 제조하는 경우에는, 구리 미립자 페이스트(12c)에 포함되는 구리 미립자의 평균 1차 입자경을 1μm 미만으로 한다. SAXS를 이용하여 측정한 평균 입자경이 100nm 이하인 구리 미립자의 소결체(12)로 이루어지는 도전성 필러(1)를 제조하는 경우에는, 구리 미립자 페이스트(12c)에 포함되는 구리 미립자의 평균 1차 입자경을 100nm 이하로 한다.
본 실시 형태에 있어서, 도전성 필러(1)의 재료로서 사용되는 구리 미립자의 입자경이 1μm 미만이라는 것은, 구리 미립자의 평균 1차 입자경이 1μm 미만인 것을 의미한다.
또한, 구리 미립자 페이스트(12c)에 포함되는 구리 미립자가, 구리 미립자와 분산제의 복합체 및/또는 구리 미립자와 보호제의 복합체로서 함유되어 있는 경우, 복합체의 평균 1차 입자경을 구리 미립자의 평균 1차 입자경으로 간주한다.
도전성 필러(1)의 재료로서 사용되는 구리 미립자의 평균 1차 입자경은, 투과형 전자 현미경(TEM) 관찰에 의하여 산출할 수 있다.
본 실시 형태에서는, 도전성 필러(1)의 재료로서 사용되는 구리 미립자의 평균 1차 입자경으로서, 투과형 전자 현미경(TEM)을 이용하여 촬영한 사진의 화상을 해석함으로써 산출한 값을 이용한다.
구체적으로는, 구리 미립자를, 임의의 농도로 용매에 분산시킨 분산액을, 카본막 피복 그리드 상에 캐스트하고, 건조시켜 용매를 제거하고, 투과형 전자 현미경(TEM)의 관찰용 시료로 한다. 얻어진 TEM상(像) 중에서 무작위로 미립자를 200개 추출한다. 추출한 미립자 각각의 면적을 구하고, 진구(眞球)로 환산했을 때의 입자경을 개수 기준으로 하여 산출한 값을, 평균 1차 입자경으로서 채용한다. 무작위로 추출되는 구리 미립자로부터, 2개의 입자가 겹친 것은 제외한다. 다수의 입자가, 접촉 또는 2차 응집하여 집합하고 있는 경우에는, 집합을 구성하고 있는 구리 미립자는 각각 독립적인 입자인 것으로서 취급한다. 예를 들면, 5개의 1차 입자가 접촉 또는 2차 응집하여 1개의 집합을 구성하고 있는 경우, 집합을 구성하는 5개의 입자 각각이 구리 미립자의 평균 1차 입자경의 산출 대상이 된다.
구리 미립자 페이스트(12c)에 포함되는 용매로서는, 구리 미립자가 균일하게 분산된 구리 미립자 페이스트(12c)가 얻어지도록, 구리 미립자 페이스트(12c) 중에 포함되는 구리 미립자(구리 미립자가, 분산제와의 복합체 및/또는 보호제와의 복합체인 경우에는 복합체)를 응집시키지 않는 것을 이용하는 것이 바람직하다. 용매로서는, 수산기를 포함하는 1종 이상의 용매를 이용해도 되고, 수산기를 포함하지 않는 1종 이상의 용매를 이용해도 되며, 수산기를 함유하는 용매와 수산기를 함유하지 않는 용매를 혼합하여 이용해도 된다.
수산기를 포함하는 용매로서는, 예를 들면, 물, 메탄올, 에탄올, 1-프로판올, 이소프로판올, 1-부탄올, 이소부탄올, sec-부탄올, tert-부탄올, 아밀알코올, tert-아밀알코올, 1-헥산올, 시클로헥산올, 벤질알코올, 2-에틸-1-부탄올, 1-헵탄올, 1-옥탄올, 4-메틸-2-펜탄올, 네오펜틸글리콜, 에틸렌글리콜, 프로필렌글리콜, 1,3-부탄디올, 1,4-부탄디올, 2,3-부탄디올, 이소부틸렌글리콜, 2,2-디메틸-1,3-부탄디올, 2-메틸-1,3-펜탄디올, 2-메틸-2,4-펜탄디올, 디에틸렌글리콜, 트리에틸렌글리콜, 테트라에틸렌글리콜, 1,5-펜탄디올, 2,4-펜탄디올, 디프로필렌글리콜, 2,5-헥산디올, 글리세린, 디에틸렌글리콜모노부틸에테르, 에틸렌글리콜모노벤질에테르, 에틸렌글리콜모노에틸에테르, 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노페닐에테르, 프로필렌글리콜디메틸에테르 등을 들 수 있다.
수산기를 포함하지 않는 용매로서는, 예를 들면, 아세톤, 시클로펜탄온, 시클로헥산온, 아세토페논, 아크릴로니트릴, 프로피오니트릴, n-부티로니트릴, 이소부티로니트릴, γ-부티로락톤, ε-카프로락톤, 프로피오락톤, 탄산-2,3-부틸렌, 탄산 에틸렌, 탄산 1,2-에틸렌, 탄산 디메틸, 탄산 에틸렌, 말론산 디메틸, 락트산 에틸, 안식향산 메틸, 살리실산 메틸, 디아세트산 에틸렌글리콜, ε-카프로락탐, 디메틸설폭시드, N,N-디메틸포름아미드, N,N-디메틸아세트아미드, N-메틸포름아미드, N-메틸아세트아미드, N-에틸아세트아미드, N,N-디에틸포름아미드, 포름아미드, 피롤리딘, 1-메틸-2-피롤리디논, 헥사메틸 인산 트리아미드, 나프탈렌 등을 들 수 있다.
구리 미립자 페이스트(12c)에 함유되는 첨가제로서는, 예를 들면, 실리콘계 레벨링제, 불소계 레벨링제, 소포제 등을 들 수 있다.
구리 미립자 페이스트(12c)에 함유되는 분산제로서는, 예를 들면, 티오에테르형 유기 화합물 등을 이용할 수 있다. 분산제로서 적합한 티오에테르형 유기 화합물로서는, 예를 들면, 하기 식 (1)로 나타내어지는 에틸 3-(3-(메톡시(폴리에톡시)에톡시)-2-히드록시프로필설파닐)프로피오나토〔폴리에틸렌글리콜메틸글리시딜에테르(폴리에틸렌글리콜쇄의 분자량 200~3000(탄소수 8~136))에 대한 3-메르캅토프로피온산 에틸의 부가 화합물〕 등을 들 수 있다.
Figure pct00001
(식 (1) 중, Me는 메틸기를 나타내고, Et는 에틸기를 나타낸다. n은 200~3000이다.)
식 (1)로 나타내어지는 화합물은, 폴리에틸렌글리콜메틸글리시딜에테르에 대한 3-메르캅토프로피온산 에틸의 부가 화합물이며, 폴리에틸렌글리콜메틸글리시딜에테르에 있어서의 폴리에틸렌글리콜쇄의 분자량이 200~3000(탄소수 8~136)인 것이다. 식 (1)로 나타내어지는 화합물로서, 구체적으로는, 예를 들면, 폴리에틸렌글리콜쇄가 분자량 200(탄소수 8), 1000(탄소수 46), 2000(탄소수 91), 3000(탄소수 136)인 것 등을 들 수 있다.
폴리에틸렌글리콜메틸글리시딜에테르에 있어서의 폴리에틸렌글리콜쇄의 분자량이 200 이상이면, 구리 미립자를 용매에 양호하게 분산시킬 수 있어, 분산 불량에 의한 응집을 억제할 수 있다. 또, 분자량이 3000 이하이면, 구리 미립자 페이스트(12c)를 소결하여 형성되는 소결체(12) 중에, 분산제가 잔류하기 어려워진다. 후술하는 제2 접합층이 되는 재료에 대한 소결체(12)의 젖음성이 양호해지고, 제2 접합층이 되는 재료가 소결체(12)의 복수의 홈부(12a) 내에 충전되기 쉬워, 앵커부가 형성되기 쉬워진다.
식 (1)로 나타내어지는 화합물은, 구리 미립자와 복합체를 형성한다. 식 (1)로 나타내어지는 화합물과 구리 미립자의 복합체는, 물, 에틸렌글리콜 등의 용매에 용이하게 균일하게 분산된다. 따라서, 식 (1)로 나타내어지는 화합물과 구리 미립자의 복합체를 이용함으로써, 용이하게 구리 미립자가 균일하게 분산된 구리 미립자 페이스트(12c)가 얻어진다. 구리 미립자가 균일하게 분산된 구리 미립자 페이스트(12c)를 이용함으로써, 구리 미립자가 균일하게 배치된 특성이 안정적인 도전성 필러(1)가 얻어진다.
구리 미립자와 분산제의 복합체는, 예를 들면, 구리 미립자와 분산제를 혼합하여 반응시키는 방법에 의하여 제조할 수 있다. 구리 미립자와 분산제의 복합체로서는, 예를 들면, 이하에 나타내는 방법에 의하여 제조한 복합체 〔1〕 및 복합체 〔2〕 등을 들 수 있다. 복합체 〔1〕 및 복합체 〔2〕는 필요에 따라 정제하고 나서 구리 미립자 페이스트(12c)의 재료로서 이용해도 된다.
(복합체 〔1〕의 제조)
아세트산 구리(II) 일수화물과, 분산제로서의 식 (1)로 나타내어지는 화합물과, 에틸렌글리콜로 이루어지는 혼합물에, 질소를 불어 넣으면서 가열하고, 교반하여, 탈기하고 나서 실온으로 되돌린다. 이어서, 실온으로 되돌린 혼합물에, 히드라진 수화물을 물로 희석한 히드라진 용액을 적하(滴下)하여, 구리를 환원한다.
이상의 공정에 의하여, 구리로 이루어지는 구리 미립자와, 식 (1)로 나타내어지는 화합물로 이루어지는 분산제의 복합체 〔1〕이 얻어진다.
(복합체 〔2〕의 제조)
질산 구리와, 보호제로서의 옥틸아민 및 리놀레산을, 트리메틸펜탄에 혼합 교반하여 용해하고, 혼합 용액으로 한다. 그 후, 이 혼합 용액에, 수소화 붕소 나트륨을 포함하는 프로판올 용액을 적하하여 구리를 환원한다.
이상의 공정에 의하여, 흑색의 고체로 이루어지고, 구리로 이루어지는 구리 미립자와 유기물로 이루어지는 보호제의 복합체 〔2〕가 얻어진다.
본 실시 형태에 있어서는, 구리 미립자 페이스트(12c)를, 개구부(16a)에 충전하여 기둥 형상체를 형성한 후, 기둥 형상체를 소결하여 소결체(12)를 형성하기 전에, 기둥 형상체의 적어도 표면(도 1의 (C), 도 3의 (C)에 있어서는 상면)을 산소 농도 200ppm 이상의 산소 함유 분위기에 폭로시키는 공정을 행하는 것이 바람직하다. 이에 의하여, 기둥 형상체의 표면을 형성하고 있는 구리 미립자 페이스트(12c)에 포함되는 구리 미립자가 산화된다.
기둥 형상체의 적어도 표면을 폭로시키는 산소 함유 분위기에 있어서의 산소 농도는, 200ppm 이상인 것이 바람직하고, 1000ppm 이상인 것이 보다 바람직하다. 산소 함유 분위기 중의 산소 농도가 200ppm 이상이면, 기둥 형상체의 표면을 형성하고 있는 구리 미립자 페이스트(12c)에 포함되는 구리 미립자의 산화가 촉진되기 때문에, 기둥 형상체의 적어도 표면을 산소 함유 분위기에 폭로시키는 시간이 단시간이어도 되어서, 바람직하다.
기둥 형상체의 적어도 표면을 폭로시키는 산소 함유 분위기에 있어서의 산소 농도는, 30% 이하인 것이 바람직하고, 25% 이하인 것이 보다 바람직하며, 대기 중의 산소 농도(20.1%) 이하인 것이 더욱 바람직하다. 산소 함유 분위기 중의 산소 농도가 30% 이하이면, 기둥 형상체를 형성하고 있는 구리 미립자 페이스트(12c)에 포함되는 구리 미립자가, 과잉 산화되는 것을 방지할 수 있다.
기둥 형상체의 적어도 표면을 산소 농도 200ppm 이상의 산소 함유 분위기에 폭로시키는 폭로 시간은, 폭로시키는 온도, 구리 미립자 페이스트(12c)에 포함되는 구리 미립자의 종류 등에 따라 적절히 결정할 수 있다. 폭로 시간은 특별히 한정되지 않지만, 예를 들면, 온도 25℃의 환경하에서 산소 농도 200ppm 이상의 산소 함유 분위기에 폭로시키는 경우, 1분~180분의 범위인 것이 바람직하고, 3분~60분의 범위인 것이 보다 바람직하다. 폭로 시간이 1분 이상이면, 기둥 형상체의 표면을 형성하고 있는 구리 미립자 페이스트(12c)에 포함되는 구리 미립자가 충분히 산화된다. 그 결과, 기둥 형상체를 소결함으로써, 충분한 깊이 및 수를 갖는 복수의 홈부(12a)가 형성되어 바람직하다. 또, 폭로 시간이 180분 이하이면, 기둥 형상체의 표면을 형성하고 있는 구리 미립자 페이스트(12c)에 포함되는 구리 미립자가 과잉 산화되는 것을 방지할 수 있다.
기둥 형상체를 소결하여 소결체(12)를 형성하기 전에, 기둥 형상체에 포함되는 구리 미립자가 과잉 산화되면, 소결 후에 얻어지는 소결체(12)의 도전성이 불충분해질 우려가 있다. 기둥 형상체에 포함되는 구리 미립자가 과잉 산화된 경우에는, 소결체(12)를 형성한 후에, 필요에 따라 종래 공지의 방법에 의하여 소결체(12)를 환원하면 된다.
산소 농도 200ppm 이상의 산소 함유 분위기로서는, 예를 들면, 대기를 들 수 있다.
<구리 미립자 페이스트를 소결시키는 공정>
구리 미립자 페이스트(12c)로 이루어지는 기둥 형상체를 소결함으로써, 기재(11) 상에, 상면(12b)에 기재(11) 측으로 파인 오목형 형상을 갖는 소결체(12)를 형성할 수 있다(도 1의 (D), 도 3의 (D) 참조).
소결체(12)의 오목형 형상은, 구리 미립자 페이스트(12c)로 이루어지는 기둥 형상체가 소결됨으로써, 레지스트층(16)의 개구부(16a)의 형상의 기둥 형상체(구리 미립자 페이스트(12c))가, 개구부(16a)의 내면과 밀착된 상태를 유지하면서, 기둥 형상체에 포함되는 구리 미립자끼리가 융착하여 기둥 형상체보다 체적이 감소한 것에 의하여 형성되는 것으로 추정된다.
도 1의 (D)에 있어서는, 기둥 형상체(구리 미립자 페이스트(12c))가, 레지스트층(16)의 개구부(16a)의 내면과 강고하게 밀착된 상태를 유지하고 있고, 소결시키기 전후에 개구부(16a)의 바닥의 Cu 박막(17)과 밀착한 부분은, 기재의 면에 평행한 방향으로는 수축이 저해되므로, 소결체의 평면 형상은 기둥 형상체의 평면 형상으로부터 변화하지 않는다.
도 3의 (D)에 있어서는, 기둥 형상체(구리 미립자 페이스트(12c)) 및 그 측면을 덮는 Cu 박막이, 레지스트층(16)의 개구부(16a)의 내면과 강고하게 밀착된 상태를 유지하고 있고, 소결시키기 전후에 개구부(16a)에 노출된 기재의 면에 평행한 방향으로는 수축이 저해되므로, 소결체의 평면 형상은 기둥 형상체의 평면 형상으로부터 변화하지 않는다.
어느 실시 형태에 있어서도, 당해 구리 미립자 페이스트를 소결시키는 공정을 거쳐 얻어지는 도전성 필러는 치수 안정성이 우수하다. 구리 미립자의 소결체(12)가, 전극 패드(13) 상의, Cu 박막으로 이루어지는 제1 접합층(17c) 위에 직접 형성되므로, 제1 접합층(17c)과 소결체(12)의 사이를 강고하게 결합할 수 있다. 도전성 필러(1)에 있어서, Cu 박막(17)으로 이루어지는 제1 접합층(17c)과 소결체(12)의 사이가 강고하게 결합되어 있으므로, 도전성 필러(1)의 강도 향상에 도움이 되는 것으로 추정된다. 도전성 필러(1)는, 기재(11) 상의 전극 패드(13)와, 전극 패드(13) 상의 Cu 박막(제1 접합층(17c))과, 제1 접합층(17c) 상의 소결체(12)로 구성되어 있다. 소결체(12)는 다공질 구조를 갖고 있으므로, Cu 박막(17)과는 구별 가능하다. 또, 소결체(12)는 다공질 구조이기 때문에, 도전성 필러에 있어서 응력 완화층으로서의 역할을 하여, 접합 강도의 향상에 기여한다고 생각된다.
소결체(12)를 형성하는 공정 전에, 기둥 형상체의 적어도 노출된 표면(도 1의 (C) 및 도 3의 (C)에 있어서는 상면)을 산소 농도 200ppm 이상의 산소 함유 분위기에 폭로시키는 공정을 행한 경우, 기둥 형상체를 소결함으로써, 소결체(12)의 상면(12b)에는, 도 1의 (D) 및 도 3의 (D)에 나타내는 바와 같이, 상면(12b)으로부터 기재(11)를 향하여 뻗어 나오는 복수의 홈부(12a)가 형성된다. 이것은, 소결체(12)가 되는 기둥 형상체의 표면을 형성하고 있는 구리 미립자 페이스트(12c)에 포함되는 구리 미립자가, 산화되어 있는 것에 의한 것으로 추정된다.
종래의 기술에서는, 구리 미립자 등의 금속 미립자를 포함하는 페이스트를 기재 상에 도포하여 소결하고, 소결체로 이루어지는 배선 등을 형성하는 경우, 금속 미립자를 포함하는 페이스트를 기재 상에 도포하는 공정으로부터 소결이 완료될 때까지의 일련의 공정을 불활성 가스 분위기 중에서 행하고 있다. 이것은, 금속 미립자를 포함하는 페이스트 중에 포함되는 구리 미립자 등의 금속 미립자가 산화되는(예를 들면, 일본국 특허 제6168837호 공보, 일본국 특허 제6316683호 공보 참조.) 것을 방지하기 위해서이다. 따라서, 종래의 기술에서는, 금속 미립자를 포함하는 페이스트를 기재 상에 도포하는 공정으로부터 소결이 완료될 때까지의 일련의 공정의 도중에 분위기를 변경하는 일은 없고, 기재 상에 도포된 금속 미립자를 포함하는 페이스트가, 소결되기 전에 산소를 포함하는 분위기에 폭로되는 일은 없고, 소결체의 상면에 홈부가 형성되는 일은 없었다.
필요에 따라, 구리 미립자 페이스트를 소결시키는 공정 전에, 레지스트층의 상부에 남은 구리 미립자 페이스트(12c)를 제거하는 공정, 또는, 레지스트층 상부의 Cu 박막(17a) 위에 남은 구리 미립자 페이스트(12c)를 제거하는 공정을 추가하여 행해도 된다.
구리 미립자 페이스트(12c)를 제거하는 공정으로서는, 천으로 닦아내는 방법이어도 되지만, 레지스트층 상부의 구리 미립자 페이스트(12c)를 모두 제거하기 위해서는, 세정액으로 씻어 내는 에칭 방법을 채용하는 것이 바람직하다.
단, 후술하는 바와 같이, 실시 형태 2에 있어서는, 구리 미립자 페이스트를 소결시키는 공정 후에, 기재 상의 최외층의 표면에 남은 상기 구리 미립자 페이스트의 잔사를 제거하는 공정에 있어서, 도 3의 (D)에 나타내는 레지스트층 상부의 Cu 박막(17a)을, 도 2에 나타내는 바와 같이, 동시에 제거할 수 있으므로, 구리 미립자 페이스트를 소결시키는 공정 전에, 레지스트층 상부의 Cu 박막(17a)에 남은 구리 미립자 페이스트(12c)를 제거하는 공정은 생략할 수 있어, 공정수 및 제조 비용을 삭감시킬 수 있는 이점이 있다.
본 실시 형태에 있어서는, 필요에 따라, 기둥 형상체를 소성하기 전에, 기둥 형상체에 포함되는 용매를 저온에서 휘발시키는 가소성(假燒成)을 행해도 된다.
기둥 형상체를 소성하는 소성 방법으로서는, 특별히 한정되는 것은 아니고, 예를 들면, 진공 땜납 리플로 장치, 핫 플레이트, 열풍 오븐 등을 이용할 수 있다.
구리 미립자 페이스트가 충전된 기재를 가열하는 온도 및 시간은, 기둥 형상체(구리 미립자 페이스트(12c))에 포함되는 구리 미립자끼리가 융착하고, 충분한 도전성 및 강도를 갖는 소결체(12)가 얻어지는 범위이면 된다. 구리 미립자 페이스트가 충전된 기재를 가열하는 온도는, 150~350℃인 것이 바람직하고, 200~250℃인 것이 보다 바람직하다. 가열 시간은, 1~60분간의 범위인 것이 바람직하고, 5~15분간의 범위인 것이 보다 바람직하다.
구리 미립자가 융착하는 온도는, 열중량 분석 장치(TG-DTA) 또는 시차 주사 열량계(DSC)를 이용하여 측정할 수 있다.
소결할 때의 분위기는 특별히 한정되는 것은 아니지만, 구리 입자의 산화를 방지하는 관점에서, 질소나 아르곤 등의 불활성 가스 분위기하에서 소성하는 것이 바람직하고, 환원성의 가스를 이용해도 된다.
이상의 공정에 의하여, 전극 패드와, 상기 전극 패드 상의 Cu 박막으로 이루어지는 제1 접합층과, 상기 제1 접합층 상의 구리 미립자의 소결체를 구비하는 도전성 필러(1)가 얻어진다.
이하에, 본 실시 형태의 도전성 필러의 제조 방법에 따라 얻어지는 도전성 필러(1)에 대하여 설명한다.
(도전성 필러)
도전성 필러(1)의 제조 방법에서는, SAXS를 이용하여 측정한 평균 입자경이 1μm 미만인 구리 미립자의 소결체(12)를 제조하기 위하여, 평균 1차 입자경 1μm 미만의 구리 미립자 페이스트(12c)를 이용한다. 구리 미립자의 평균 1차 입자경이 1μm 미만인 구리 미립자 페이스트(12c)는, 개구부(16a)에 충전할 때의 충전성이 양호하다. 따라서, 개구부(16a)에 충전한 구리 미립자 페이스트(12c)(기둥 형상체)를 소결하여 형성된 소결체(12)로 이루어지는 도전성 필러(1)는, 구리 미립자를 고밀도로 포함하는 도전성이 양호한 것이 된다. 또, 구리 미립자 페이스트(12c)가 양호한 충전성을 갖기 때문에, 접합 구조의 미세화에 대응할 수 있는 미세한 도전성 필러(1)를 형성할 수 있다. 게다가, 구리 미립자 페이스트(12c)가 양호한 충전성을 갖기 때문에, 구리 미립자 페이스트(12c)(기둥 형상체)를 소결하여 형성된 소결체(12)는, 전극 패드(13) 상의 Cu 박막(17)(제1 접합층(17c)) 및 후술하는 제2 접합층과의 접합성 및 전기적 접속이 양호해진다.
또, 도전성 필러(1)가, SAXS를 이용하여 측정한 평균 입자경이 100nm 이하인 구리 미립자의 소결체(12)인 경우, 구리 미립자 페이스트(12c)로서, 평균 1차 입자경이 100nm 이하인 구리 미립자를 포함하는 것을 이용한다. 이 구리 미립자 페이스트(12c)는, 개구부(16a)에 충전할 때의 충전성이 한층 더 양호하여, 보다 바람직하다.
구체적으로는, 구리 미립자 페이스트(12c)에 포함되는 구리 미립자의 평균 1차 입자경이 100nm 이하인 경우, 예를 들면, 개구부(16a)가 직경 100μm의 원기둥 형상을 갖는 미세한 것이더라도, 도전 페이스트(12c)를 개구부(16a) 내에 고밀도로 충전할 수 있다.
도전성 필러(1)의, SAXS를 이용하여 측정한 평균 입자경은, 1μm 미만이 바람직하고, 500nm 이하가 보다 바람직하며, 100nm 이하가 더욱 바람직하다. 도전성 필러(1)의, SAXS를 이용하여 측정한 평균 입자경은, 10nm 이상 1μm 미만이 바람직하고, 20nm 이상 500nm 이하가 보다 바람직하며, 30nm 이상 100nm 이하가 더욱 바람직하다.
이에 대하여, 예를 들면, SAXS를 이용하여 측정한 평균 입자경이 1μm 이상인 구리 미립자의 소결체를 제조하기 위하여, 평균 1차 입자경이 1μm 이상인 구리 미립자 페이스트를 이용하는 경우, 구리 미립자 페이스트의 개구부에 대한 충전성이 불충분해진다. 따라서, 미세한 도전성 필러의 제조가 곤란해져, 접합 구조의 미세화에 대응하기 어렵다.
또, 도전성 필러(1)의 제조 방법에서는, 구리 미립자 페이스트(12c)에 포함되는 구리 미립자의 평균 1차 입자경이 1μm 미만이므로, 구리 미립자 페이스트(12c)(기둥 형상체)를 소결함으로써 얻어지는 구리 미립자끼리의 융착 기능에 의하여, 도전성 필러(1)의 형상을 형성할 수 있다.
도전성 필러의 제조 방법에 있어서, 도전성 필러(1)가 되는 소결체(12)는, 전극 패드(13)를 갖는 기재(11) 상의 전극 패드(13) 위에 Cu 박막(즉, 제1 접합층(17c))을 개재하여 설치된다(도 1의 (D), 도 3의 (D) 참조). 전극 패드(13)는, 알루미늄제인 경우가 많다. 알루미늄제의 전극 패드(13)의 표면에 산화 피막이 형성되면, 전극 패드(13)와 소결체(12) 사이의 접합 강도(시어 강도)가 손상될 우려가 있지만, 본 실시 형태의 도전성 필러(1)의 제조 방법에서는, 전극 패드(13) 위의 표면에 Cu 박막(즉, 제1 접합층(17c))을 형성하므로, 전극 패드(13)의 표면에 산화 피막이 형성되는 것을 방지할 수 있고, 결과, 알루미늄제의 전극 패드(13)와 소결체(12)로 이루어지는 도전성 필러(1)의 사이를 높은 접합 강도(시어 강도)로 접합할 수 있다.
개구부(16a)가, 대략 원기둥 형상을 가짐으로써, 소결체(12)는, 대략 원기둥 형상의 외형 형상을 갖는다. 소결체(12)가, 대략 원기둥 형상의 외형 형상을 갖는 것이면, 후술하는 제2 접합층과의 접합성이 양호해지고, 기재(11)와, 기재(11)와 접합되는 피접합 부재가 보다 높은 접합 강도로 접합되기 때문에, 바람직하다.
대략 원기둥 형상의 소결체(12)의 크기는, 전자 기기의 소형화에 수반하는 접합 구조의 미세화에 대응할 수 있도록, 직경 200μm 이하인 것이 바람직하고, 더욱 바람직하게는 100μm 이하이며, 특히 바람직하게는 50μm 이하이다. 소결체(12)의 크기는, 후술하는 제2 접합층과의 접합성 및 도전성이 한층 더 양호한 것이 되기 때문에, 직경 5μm 이상인 것이 바람직하고, 10μm 이상인 것이 보다 바람직하며, 20μm 이상인 것이 더욱 바람직하다. 대략 원기둥 형상의 소결체(12)의 상면 및 저면의 직경은, 5~200μm인 것이 바람직하고, 10~100μm인 것이 보다 바람직하며, 20~50μm인 것이 더욱 바람직하다.
소결체(12)의 평면 형상은, 대략 원형 형상에 한정되는 것은 아니고, 전극 패드(13)의 평면 형상 등에 따라 적절히 결정할 수 있다. 소결체(12)의 평면 형상은, 예를 들면, 대략 직사각형 등의 다각형상이어도 되고, 대략 타원형, 대략 장원형 등의 형상이어도 된다.
소결체(12)의 상면(12b)은, 기재(11) 측으로 파인 오목형 형상을 갖고 있다(도 1의 (D), 도 3의 (D) 참조). 오목부 형상은, 대략 반구형의 형상을 갖는 것이 바람직하다. 이 경우, 소결체(12)의 상면(12b)과, 후술하는 제2 접합층의 접촉 면적이 넓은 것이 되어, 도전성 필러의 측면으로부터 층밀리기 응력을 가했을 때에 제2 접합층과의 계면에서의 파단이 발생하기 어렵고, 소결체(12)와 제2 접합층의 접합성이 한층 더 양호해진다. 그 결과, 기재(11)와, 피접합 부재가 보다 높은 접합 강도로 접합되기 때문에, 바람직하다.
소결체(12)의 상면(12b)은, 상면(12b)으로부터 기재(11)를 향하여 뻗어 나오는 복수의 홈부(12a)가 형성되어 있는 것이 바람직하다(도 1의 (D), 도 3의 (D) 참조). 소결체(12)가, 복수의 홈부(12a)를 갖고 있는 경우, 후술하는 접합층이 되는 재료가 용융하여 홈부(12a) 내에 들어가고, 그 후에 경화됨으로써, 앵커부가 형성된다. 그 결과, 소결체(12)와 접합층의 접합성이 한층 더 양호해지고, 기재(11)와, 기재(11)와 접합되는 피접합 부재가 보다 높은 접합 강도로 접합되기 때문에, 바람직하다.
소결체(12)는, 평균 입자경이 1μm 미만인 구리 미립자의 소결체로 이루어지고, 구리 미립자가 소결에 의하여 융착된 다공질 구조를 갖는다.
소결체(12)를 형성하고 있는 구리 미립자의 평균 입자경으로서, X선 소각 산란 측정법(Small-Angle X-ray Scattering, SAXS)을 이용하여 측정한 측정값을 이용한다.
도전성 필러(1)는, 평균 입자경 1μm 미만의 구리 미립자의 소결체(12)이므로, 고밀도로 구리 미립자를 포함하는 도전성이 양호한 것이 된다. 또, 도전성 필러(1)가 평균 입자경 1μm 미만의 구리 미립자의 소결체(12)이면, 예를 들면, 소결체(12)가 대략 원기둥 형상이며, 직경이 접합 구조의 미세화에 대응할 수 있는 100μm 이하의 작은 것이더라도, 충분한 수의 구리 미립자를 고밀도로 포함함으로써, 충분한 도전성을 갖는 것이 된다. 따라서, 본 실시 형태의 도전성 필러(1)는, 접합 구조의 미세화에 대응할 수 있다.
또, 도전성 필러(1)가 평균 입자경 1μm 미만의 구리 미립자의 소결체(12)이므로, 평균 입자경 1μm 이상의 구리 미립자의 소결체인 경우와 비교하여, 소결체(12)의 표면에 노출되는 구리 미립자의 표면적이 넓어진다. 이 때문에, 소결체(12)와, 전극 패드(13) 및 후술하는 제2 접합층과의 접합성 및 전기적 접속이 양호해진다.
또한, 도전성 필러(1)가 평균 입자경 1μm 미만의 구리 미립자의 소결체(12)이기 때문에, 소결에 의하여 얻어지는 구리 미립자끼리의 융착 기능에 의하여, 도전성 필러(1)의 형상을 형성할 수 있다.
이에 대하여, 구리 미립자의 평균 입자경이 1μm 이상인 경우, 소결하는 것에 의한 구리 미립자끼리의 융착 기능을 이용하여, 도전성 필러의 형상을 형성하는 것은 어렵다. 따라서, 구리 미립자의 평균 입자경이 1μm 이상인 경우, 도전성 필러 중에, 구리 미립자끼리를 접합하기 위한 바인더 수지를 함유시킬 필요가 있다. 따라서, 구리 미립자의 평균 입자경이 1μm 이상인 경우, 본 실시 형태의 도전성 필러(1)와 비교하여, 내열 성능이 뒤떨어지는 것이 된다.
도전성 필러(1)는, SAXS를 이용하여 측정한 평균 입자경이 100nm 이하인 구리 미립자의 소결체(12)인 것이 보다 바람직하다. 구리 미립자의 평균 입자경이 100nm 이하이면, 보다 고밀도로 구리 미립자를 포함하고, 표면에 노출되는 구리 미립자의 표면적이 보다 넓은 소결체(12)로 이루어지는 도전성 필러(1)가 되어, 바람직하다.
구리 미립자로서 이용되는 금속 종으로서는, Cu 한 종류만이어도 되고, Cu 이외의 금속 원소를 한 종류 이상 혼합한 혼합물이어도 되며, Cu 이외의 금속 원소를 한 종류 이상 포함하는 합금이어도 된다.
본 실시 형태의 도전성 필러(1)의 제조 방법은, 기재(11) 상에, 평균 1차 입자경 1μm 미만의 구리 미립자를 이용하여 기둥 형상체를 형성하는 공정과, 상기 기둥 형상체를 소결하여, 상면(12b)에 기재(11) 측으로 파인 오목형 형상을 갖는 소결체(12)를 형성하는 공정을 갖는다. 따라서, 본 실시 형태의 도전성 필러(1)의 제조 방법에 의하면, 전기 도금법을 이용하지 않고, 도전성 필러(1)를 제조할 수 있다.
이에 대하여, 예를 들면, 전기 도금법을 이용하여 기재 상에 구리 필러를 형성하는 경우, 구리 필러를 형성한 후, 레지스트층의 아래에 배치되어 있었던 도금 하지층을 에칭 제거할 때에, 도금 하지층과 함께 기재의 일부가 제거되어 버리는 경우가 있었다. 또, 전기 도금법을 이용하여 구리 필러를 형성하는 경우, 구리 필러의 형성에 필요한 설비를 도입하는 비용이 크고, 유해 폐액에 의한 환경 부하도 컸다.
<잔사를 제거하는 공정>
상기 구리 미립자 페이스트를 소결시키는 공정 후에, 추가로 기재 상의 최외층의 표면에 남은 상기 구리 미립자 페이스트의 잔사를 제거하는 공정을 구비하는 것이 바람직하다. 상기 구리 미립자 페이스트를 소결시키는 공정에서는, 레지스트층의 표면에 상기 구리 미립자 페이스트의 잔사가 남아 버리는 경우가 있다. 그대로, 도 1의 (D) 또는 도 3의 (D)에 나타내는 소결체(12)의 기재(11) 측으로 파인 오목형 형상에, 후술하는 제2 접합층(22)이 되는 재료(22a)를 공급하면, 레지스트층(16)의 상부와, 제2 접합층(22)이 되는 재료(22a)의 표면 에너지차가 작으므로, 레지스트층(16)의 상부를 포함하는 전체에 제2 접합층(22)이 되는 재료(22a)가 올라가 버려, 도 6 또는 도 8의 (A)에 나타내는 바와 같이, 제2 접합층(22)을 볼록 형상으로 형성하는 것이 어려워진다. 상기 구리 미립자 페이스트를 소결시키는 공정 후에, 추가로 레지스트층의 표면에 남은 상기 구리 미립자 페이스트의 잔사를 제거하는 공정을 구비함으로써, 레지스트층(16)과, 제2 접합층(22)이 되는 재료(22a)의 표면 에너지차가 큰 것에 의하여, 도 6의 (A) 또는 도 8의 (A)에 나타내는 바와 같이, 제2 접합층(22)은, 볼록 곡면 형상으로 솟아오른 형상을 갖는 것이 된다.
레지스트층의 표면에 남은 상기 구리 미립자 페이스트의 잔사를 제거하는 방법으로서는, 예를 들면, 화학 기계 연마(CMP) 등의 물리적 방법이나, 액체에 용해하는 성분을 용해시키는 웨트 에칭, 반응성의 기체(에칭 가스)나 이온, 라디칼에 의하여 재료를 에칭하는 드라이 에칭 등의 화학적 방법을 적용할 수 있다. 그 중에서도, 산 또는 알칼리에 접촉시켜 산 또는 알칼리에 용해되는 성분을 용해시키는 웨트 에칭이 바람직하고, 구리 에칭액으로서, 공지 공용의 물질을 이용할 수 있다. 예를 들면, 과산화수소, 황산, 아졸류, 및 브롬 이온을 함유하는 에칭액(일본국 특허공개 2006-13340호 공보), 황산, 과산화수소, 및 벤조트리아졸 유도체를 포함하는 것을 특징으로 하는 에칭제(일본국 특허공개 2009-149971호 공보), 과산화수소, 및 황산을 주성분으로 하여 아졸류를 첨가제로서 포함하는 것을 특징으로 하는 에칭액(일본국 특허공개 2006-9122호 공보), 과산화수소, 황산, 아미노테트라졸, 및 페닐 요소를 함유하는 에칭액(일본국 특허공개 2000-297387호 공보), 과산화수소, 광산, 아졸류, 은 이온, 및 할로겐을 함유하는 에칭액(일본국 특허공개 2003-3283호 공보), 과산화수소, 황산, 벤조트리아졸류, 및 염화물 이온을 함유하는 에칭액(일본국 특허공개 2005-213526호 공보)), 과산화수소, 황산, 페닐 요소, 할로겐 이온, 및 테트라졸류를 함유하는 에칭액(일본국 특허공개 2015-120970호 공보) 등을 이용할 수 있다.
실시 형태 2에 있어서는, 기재 상의 최외층의 표면에 남은 상기 구리 미립자 페이스트의 잔사를 제거하는 공정에 있어서, 페이스트와 도 3의 (D)에 나타내는 레지스트층 상부의 Cu 박막(17a), 도 4에 나타내는 바와 같이, 동시에 제거할 수 있는 메리트가 있다. 구리 미립자 페이스트의 잔사를 제거해도, 소결체의 측면의 Cu 박막(17b) 및 전극 패드 상의 Cu 박막(17c)은 레지스트층(16)에 묻혀 있으므로 남는다.
예를 들면 실시 형태 1에 나타내는 바와 같이, 레지스트층 하부에 Cu 박막(17d)이 형성되어 있는 경우, 기재 상의 최외층의 표면에 남은 구리 미립자 페이스트의 잔사를 제거하는 공정에 있어서, Cu 박막(17d)을 동시에 제거할 수 없기 때문에, 레지스트층 상부 위에 남은 구리 미립자 페이스트(12c)를 제거하는 공정과, 레지스트층 하부의 Cu 박막(17d)을 제거하는 공정의 양쪽 모두가 필요하다.
그런데, 레지스트층 상부에 Cu 박막(17a)을 갖는 실시 형태 2에 따른 도전성 필러(1)의 제조 방법은, 구리 미립자 페이스트를 소결시키는 공정 후에, 기재 상의 레지스트층의 표면을 포함하는 최외층의 표면에 남은 구리 미립자 페이스트의 잔사를 제거하는 공정에 있어서, 레지스트층 상부의 Cu 박막(17a)을, 동시에 제거할 수 있으므로, 구리 미립자 페이스트를 소결시키는 공정 전에, 레지스트층 상부 위에 남은 구리 미립자 페이스트(12c)를 제거하는 공정을 생략할 수 있는 메리트가 있다.
<레지스트층, 및, 노출된 Cu 박막을 제거하는 공정>
실시 형태 1에 따른 도전성 필러의 제조 방법에 있어서는, 구리 미립자 페이스트를 소결시키는 공정 후에, 도 2에 나타내는 바와 같이, 추가로 상기 레지스트층을 제거하고, 다음으로, 노출된 Cu 박막을 제거하는 공정을 구비할 수 있다.
처음에, 도 1의 (D)에 나타내어지는 기재(11) 위에 레지스트층(16) 아래의 Cu 박막(17d)을 개재하여 설치되어 있는 레지스트층(16)을 제거하여, 레지스트층(16) 아래의 Cu 박막(17d)을 노출시킨다. 레지스트층(16)을 제거하는 방법으로서는, 공지의 방법을 이용할 수 있다.
다음으로, 노출된 Cu 박막(17d)을 제거하여, 도 3에 나타내는 바와 같이, 기재(11)를 노출시킨다. 노출된 Cu 박막(17d)의 제거 방법으로서는, 상기 구리 미립자 페이스트의 잔사를 제거하는 방법으로서 설명한 것과 같은 방법을 들 수 있다.
이에 의하여, 기재(11) 상의 전극 패드(13) 위에, Cu 박막(17)으로 이루어지는 제1 접합층(17c)을 개재하여 설치된 구리 미립자의 소결체(12)로 구성된 도전성 필러(1)가 얻어진다. 소결체(12)의 상면은, 기재(11) 측으로 파인 오목형 형상이다.
종래, 레지스트층의 아래에 구리 도금 하지층을 형성하고, 전기 도금법으로 구리 필러를 형성하는 경우, 레지스트층 아래의 Cu 도금 하지층에 전위를 인가하고, 균일한 전류를 흐르게 할 필요가 있으므로, 구리 도금 하지층은 두껍게 할 필요가 있었다. 또, Cu 도금 하지층 및 구리 필러는 같은 구리로 형성되므로, 레지스트층 아래의 구리 도금 하지층을 에칭할 때, 구리 필러도 에칭되어, 가늘어져 버릴 우려가 있었다.
실시 형태 1에서는, 전기 도금법으로 구리 필러를 형성하는 경우와 상이하게, 레지스트층 아래의 도금 하지층에 전위를 인가할 필요가 없고, 균일한 전류를 흐르게 할 필요도 없으므로, 레지스트층 아래의 Cu 박막을 얇게 할 수 있다. Cu 박막 및 도전성 필러는 같은 구리로 형성되므로, 도전성 필러가 에칭에 의하여 가늘어질 우려가 있다. 그러나, 본 실시 형태에 있어서는, 레지스트층 아래의 Cu 박막을 얇게 할 수 있으므로, Cu 박막을 제거할 때에, 도전성 필러가 에칭에 의하여 가늘어질 우려가 적다. 또, Cu 박막 및 도전성 필러는, 동일하게 에칭되므로, 언더 컷은 발생하지 않는다.
또한, 구리 도금 하지층 아래에 Ti 박막을 형성한 경우, 레지스트층의 제거 후, 노출된 Ti 박막의 에칭 시, 구리 필러 아래의 Ti 박막도 에칭되어 버려, 결과, 언더 컷이 발생해 버린다.
실시 형태 1에서는, Cu 박막 아래에 Ti 박막을 형성한 경우이더라도, 종래의, 레지스트층의 아래에 구리 도금 하지층을 형성하고, 전기 도금법으로 구리 필러를 형성하는 경우보다 Cu 박막 및 Ti 박막을 얇게 할 수 있으므로, 도전성 필러의 근원에 언더 컷이 발생할 우려가 적다.
여기서 얻어지는 도전성 필러(1)에 있어서, 구리 미립자의 소결체(12)는, 전극 패드(13) 상의, Cu 박막으로 이루어지는 제1 접합층(17c) 위에 직접 형성되므로, 제1 접합층(17c)과 소결체(12)의 사이를 강고하게 결합할 수 있다. 또, 도전성 필러(1)는, 근원에 언더 컷이 발생할 우려가 적으므로, 미세한 형상의 도전성 필러를 양호한 안정성으로 형성할 수 있다. 또, 기재(11)와 피접합 부재를 제2 접합층(22)을 개재하여 높은 접합 강도로 접합할 수 있는 것을 기대할 수 있다.
<레지스트층을 제거하는 공정>
실시 형태 2에 따른 도전성 필러의 제조 방법에 있어서는, 구리 미립자 페이스트를 소결시키는 공정 후에, 도 5에 나타내는 바와 같이, 추가로 상기 레지스트층을 제거하는 공정을 구비할 수 있다. 실시 형태 2에서는, 도 4에 나타내어지는 기재(11) 위에 직접 설치되어 있는 레지스트층(16)을 제거하여, 도 5에 나타내는 바와 같이, 기재(11)를 노출시킨다. 이에 의하여, 기재(11) 상에 전극 패드(13)를 개재하여 설치된 금속 미립자의 소결체(12)로 구성되고, 소결체(12)의 상면이, 기재(11) 측으로 파인 오목형 형상이며, 소결체(12)의 측면이 Cu 박막(17b)으로 덮여 있는 도전성 필러(1)가 얻어진다.
전기 도금법으로 구리 필러를 형성하는 경우와 같이, 레지스트층의 아래에 도금 하지층이 배치되어 있지 않으므로, 본 실시 형태의 레지스트층을 제거하는 공정에 있어서는, 도금 하지층을 에칭 제거할 필요가 없고, 도전성 필러(1)의 근원에는 언더 컷이 발생할 우려가 없다. 또, 소결체의 측면의 Cu 박막(17b)을 남기고 레지스트층(16)을 제거할 수 있다.
도 5에 나타내는 레지스트층(16)을 제거하는 경우를 예로 들어 설명했지만, 도 3의 (D)에 나타내는 레지스트층(16)의 표면에 Cu 박막(17)이 형성되어 있는 상태에서, 직접, 레지스트층(16)을 제거해도 된다. 레지스트층(16)을 제거하는 방법으로서는, 공지의 방법을 이용할 수 있다.
여기서 얻어지는 도전성 필러(1)는, 언더 컷이 없고, 또, 소결체(12)의 측면이 Cu 박막(17b)으로 덮여 있으므로, 기재(11)와 피접합 부재를 접합층을 개재하여 높은 접합 강도로 접합할 수 있다. 또, 미세한 형상의 도전성 필러를 양호한 안정성으로 형성할 수 있는 것을 기대할 수 있다.
<<접합 구조의 제조 방법>>
도 6 및 도 8은, 접합 구조의 제조 방법의 일례를 설명하기 위한 공정도이다. 도 6의 (C) 및 도 8의 (C)에 기재한 접합 구조의 제조 방법에 대하여, 이하 상세하게 설명한다. 설명의 편의상, 도 6에 기재한 접합 구조의 제조 방법을 실시 형태 3으로 하고, 도 8에 기재한 접합 구조의 제조 방법을 실시 형태 4로 했다.
(실시 형태 3)
본 실시 형태의 접합 구조의 제조 방법으로서, 도 1의 (D)에 나타내는 도전성 필러(1)를 이용하여 접합 구조를 제조하는 경우를 예로 들어 상세하게 설명한다.
도 6의 (A)~도 6의 (C)는, 실시 형태 3의 접합 구조의 제조 방법의 일례를 설명하기 위한 공정도이다.
도 6의 (C)에 나타내는 접합 구조(20)를 제조하기 위해서는, 도 6의 (A)에 나타내는 바와 같이, 도 1의 (D)에 나타내는 소결체(12)의 상부의 기재(11) 측으로 파인 오목형 형상부에, 제2 접합층(22)이 되는 재료(22a)를 공급하여 용융(리플로)시켜 고화시킨다. 이것에 의하여, 소결체(12)의 오목부 형상을 따라 제2 접합층(22)으로 이루어지는 범프를 설치한다. 얻어진 제2 접합층(22)은, 도 6의 (A)에 나타내는 바와 같이, 레지스트층(16)과, 제2 접합층(22)이 되는 재료(22a)의 표면 에너지차가 큰 것에 의하여, 볼록 곡면 형상으로 솟아오른 형상을 갖는 것이 된다.
도 6의 (A)에 나타내는 바와 같이, 소결체(12)의 상면(12b)에, 상면(12b)으로부터 기재(11)를 향하여 뻗어 나오는 복수의 홈부(12a)가 형성되어 있다. 따라서, 제2 접합층(22)이 되는 재료(22a)를 용융(리플로)함으로써, 제2 접합층(22)이 되는 재료(22a)가 홈부(12a) 내에 들어가고, 홈부(12a) 내에 충전되어 앵커부가 형성된다. 또, 소결체(12)의 다공질 구조에도, 제2 접합층(22)이 되는 용융된 재료(22a)가 들어가 고화한다.
또, 소결체(12)의 오목형 형상에 공급된 제2 접합층(22)이 되는 재료(22a)는, 소결체(12) 중의 구리 미립자와 금속간 화합물층(25)을 형성한다. 소결체(12)는, 다공질 구조이기 때문에, 비표면적이 크다. 이 때문에, 본 실시 형태에서는, 예를 들면, 도전성 필러가 전기 도금법 등을 이용하여 형성된 치밀한 벌크 금속으로 이루어지는 것인 경우와 비교하여, 신속하게 금속간 화합물층(25)이 형성된다.
(실시 형태 4)
본 실시 형태의 접합 구조의 제조 방법으로서, 도 4에 나타내는 도전성 필러(1)를 이용하여 접합 구조를 제조하는 경우를 예로 들어 상세하게 설명한다.
도 8의 (A)~도 8의 (C)는, 본 실시 형태의 접합 구조의 제조 방법의 일례를 설명하기 위한 공정도이다.
도 8의 (C)에 나타내는 접합 구조(20)를 제조하기 위해서는, 도 8의 (A)에 나타내는 바와 같이, 도 4에 나타내는 소결체(12)의 기재(11) 측으로 파인 오목형 형상에, 접합층(22)이 되는 재료(22a)를 공급하여 용융(리플로)시켜 고화시킨다. 이에 의하여, 소결체(12)의 오목부 형상을 따라 접합층(22)으로 이루어지는 범프를 설치한다. 얻어진 접합층(22)은, 도 8의 (A)에 나타내는 바와 같이, 레지스트층(16)과, 접합층(22)이 되는 재료(22a)의 표면 에너지차가 큰 것에 의하여, 볼록 곡면 형상으로 솟아오른 형상을 갖는 것이 된다.
도 8의 (A)에 나타내는 바와 같이, 소결체(12)의 상면(12b)에, 상면(12b)으로부터 기재(11)를 향하여 뻗어 나오는 복수의 홈부(12a)가 형성되어 있다. 따라서, 접합층(22)이 되는 재료(22a)를 용융(리플로)함으로써, 접합층(22)이 되는 재료(22a)가 홈부(12a) 내에 들어가고, 홈부(12a) 내에 충전되어 앵커부가 형성된다. 또, 소결체(12)의 다공질 구조에도, 접합층(22)이 되는 용융된 재료(22a)가 들어가 고화한다.
또, 소결체(12)의 오목형 형상에 공급된 접합층(22)이 되는 재료(22a)는, 소결체(12) 중의 구리 미립자와 금속간 화합물층(25)을 형성한다. 소결체(12)는, 다공질 구조이기 때문에, 비표면적이 크다. 이 때문에, 본 실시 형태에서는, 예를 들면, 도전성 필러가 전기 도금법 등을 이용하여 형성된 치밀한 벌크 금속으로 이루어지는 것인 경우와 비교하여, 신속하게 금속간 화합물층(25)이 형성된다.
소결체(12)의 오목형 형상에 제2 접합층(22)이 되는 재료(22a)를 공급하는 방법으로서는, 예를 들면, 스텐실 마스크법·드라이 필름법 등의 인쇄법, 볼 마운트법, 증착법, 용융 땜납 인젝션법(IMS법) 등을 이용할 수 있다. 이들 중에서도 특히, 도 6의 (A) 및 도 8의 (A)에 나타내는 바와 같이, 주입 헤드(22b)를 이용하여 용융 땜납을 소결체(12)의 오목형 형상에 매설하는 IMS법을 이용하는 것이 바람직하다. IMS법을 이용함으로써, 제2 접합층(22)이 되는 재료(22a)인 땜납을, 용융한 상태로 소결체(12)의 오목형 형상에 공급할 수 있어 바람직하다.
<레지스트층, 및, 노출된 Cu 박막을 제거하는 공정>
도 6의 (B)에 나타내는 바와 같이, 실시 형태 3에 있어서는, 레지스트층(16) 및 노출된 레지스트층(16) 아래의 Cu 박막(17d)을 제거하는 공정을 구비할 수 있다.
처음에, 도 6의 (A)에 나타내어지는 기재(11) 위에 레지스트층(16) 아래의 Cu 박막(17d)을 개재하여 설치되어 있는 레지스트층(16)을 제거하여, 레지스트층(16) 아래의 Cu 박막(17d)을 노출시킨다. 레지스트층(16)을 제거하는 방법으로서는, 공지의 방법을 이용할 수 있다.
다음으로, 노출된 Cu 박막(17d)을 제거하여, 도 6의 (B)에 나타내는 바와 같이, 기재(11)를 노출시킨다. 노출된 Cu 박막(17d)의 제거 방법으로서는, 상기 구리 미립자 페이스트의 잔사를 제거하는 방법으로서 설명한 것과 같은 방법을 들 수 있다.
이에 의하여, 기재(11) 상의 전극 패드(13) 위에, Cu 박막(17)으로 이루어지는 제1 접합층(17c)을 개재하여 설치된 구리 미립자의 소결체(12)로 구성된 도전성 필러(1)가 얻어진다. 여기서 얻어진 도전성 필러(1)는, 소결체(12)의 상면이, 기재(11) 측으로 파인 오목형 형상이며, 소결체(12)의 오목부 형상을 따라 제2 접합층(22)으로 이루어지는 범프가 설치되어 있다.
상술한 바와 같이, 실시 형태 3에서는, 전기 도금법으로 구리 필러를 형성하는 경우와 상이하게, 레지스트층 아래의 도금 하지층에 전위를 인가할 필요가 없고, 균일한 전류를 흐르게 할 필요도 없으므로, 레지스트층 아래의 Cu 박막을 얇게 할 수 있다. 실시 형태 3에 있어서는, 레지스트층 아래로부터 노출된 Cu 박막을 제거할 때에, 도전성 필러가 에칭에 의하여 가늘어질 우려가 적고, 도전성 필러(1)의 근원에 언더 컷이 발생할 우려가 적다.
여기서 얻어지는 도전성 필러(1)는, 언더 컷이 발생할 우려가 적으므로, 미세한 형상의 도전성 필러를 양호한 안정성으로 형성할 수 있다. 또, 기재(11)와 피접합 부재를 제2 접합층(22)을 개재하여 높은 접합 강도로 접합할 수 있는 것을 기대할 수 있다.
<레지스트층을 제거하는 공정>
도 8의 (B)에 나타내는 바와 같이, 실시 형태 4에 있어서는, 레지스트층(16)을 제거한다. 레지스트층(16)을 제거하는 방법으로서는, 공지의 방법을 이용할 수 있다.
도 8의 (A)에 나타내어지는 기재(11) 위에 직접 설치되어 있는 레지스트층(16)을 제거하여, 도 8의 (B)에 나타내는 바와 같이, 기재(11)를 노출시킨다. 이에 의하여, 기재(11) 상에 전극 패드(13)를 개재하여 설치된 금속 미립자의 소결체(12)로 구성된 도전성 필러가 얻어진다. 여기서 얻어진 도전성 필러는, 소결체(12)의 상면이, 기재(11) 측으로 파인 오목형 형상이며, 소결체(12)의 오목부 형상을 따라 접합층(22)으로 이루어지는 범프가 설치되고, 소결체(12)의 측면이, Cu 박막(17b)으로 덮여 있다.
레지스트층을 제거하는 공정에 있어서도, 레지스트층(16)을 제거할 때, 전기 도금법으로 구리 필러를 형성하는 경우와 같이, 레지스트층의 아래에 도금 하지층이 배치되어 있지 않으므로, 다단계의 에칭을 필요로 하지 않고, 1회의 공정으로 레지스트층(16)을 제거할 수 있으므로, 전극 패드(13)와 소결체(12)의 사이에 언더 컷이 발생할 우려가 없어, 양호한 기둥 형상의 미소한 구리 필러를 형성할 수 있다. 소결체의 측면의 Cu 박막(17b)을 남기고 레지스트층(16)을 제거할 수 있다. 또, 언더 컷이 발생할 우려가 없으므로, 실시 형태 2의 도전성 필러의 제조 방법은, 후술하는 도 9의 (B)와 같이, 평면 형상의 크기가 상이한 도전성 필러(1a, 1b, 1c)를 한 번에 형성할 수 있거나, 평면 형상이 상이한 복수의 도전성 필러를 한 번에 형성할 수 있거나 하는 이점이 있다.
여기서 얻어지는 도전성 필러는, 언더 컷이 없고, 또, 소결체(12)의 측면이 Cu 박막(17b)으로 덮여 있으므로, 미세한 형상의 도전성 필러를 양호한 안정성으로 형성할 수 있다. 또, 기재(11)와 피접합 부재를 접합층(22)을 개재하여 높은 접합 강도로 접합할 수 있는 것을 기대할 수 있다.
도 8에 있어서는, 접합층(22)을 형성한 후에, 레지스트층(16)을 제거하는 경우를 예로 들어 설명했지만, 레지스트층(16)은, 접합층(22)의 형성 후에 제거하지 않아도 된다. 레지스트층(16)을 제거하지 않은 경우, 레지스트층(16)은, 기재(11)와 후술하는 피접합 부재를 적층함으로써, 기재(11)와 피접합 부재의 사이에 배치된다.
<기재와 피접합 부재를 접속하는 공정>
플립 칩 실장법에 의하여, 기재(11)와 피접합 부재(21)를 전기적으로 접속한다. 구체적으로는, 도 6의 (C) 및 도 8의 (C)에 나타내는 바와 같이, 소결체(12) 상에 제2 접합층(22)이 형성된 기재(11)와, 피접합 부재(21)를 대향 배치시켜 적층한다. 실시 형태 4에서는, 피접합 부재(21)의 전극(23)이 설치된 면을 위를 향하게 하여 배치하고, 기재(11)의 제2 접합층(22)이 형성된 면을 아래를 향하게 하여 배치한다. 그리고, 피접합 부재(21)의 전극(23)과, 기재(11)의 제2 접합층(22)을 겹친 상태로 한다. 그 후, 기재(11)와 피접합 부재(21)를 적층한 상태로 가열하여 제2 접합층(22)을 용융하고, 기재(11)와 피접합 부재(21)를 접합하여, 제2 접합층(22)을 고화시킨다.
이상의 공정에 의하여, 접합 구조(20)가 얻어진다.
도전성 필러(1)는, 기재(11) 상의 전극 패드(13) 위에, Cu 박막(17)으로 이루어지는 제1 접합층(17c)을 개재하여 설치된 구리 미립자의 소결체(12)로 구성되어 있다. 구리 미립자의 소결체(12)가, 전극 패드(13) 상의, Cu 박막으로 이루어지는 제1 접합층(17c) 위에 직접 형성되므로, 제1 접합층(17c)과 소결체(12)의 사이를 강고하게 결합할 수 있다. 소결체(12)는, 구리 미립자의 SAXS를 이용하여 측정한 평균 입자경이 1μm 미만이고, 소결체(12)의 상면(12b)(도 6의 (C) 및 도 8의 (C)에 있어서는 하면)이, 기재(11) 측으로 파인 오목형 형상이다. 이 때문에, 도전성 필러(1)의 오목부 형상을 따라 제2 접합층(22)을 설치함으로써, 도전성 필러(1)의 오목부 형상에 들어간 제2 접합층(22)이 형성된다. 게다가, 도전성 필러(1)에 있어서, 구리 미립자의 소결체(12)는, SAXS를 이용하여 측정한 평균 입자경이 1μm 미만이고, 구리 미립자가 소결에 의하여 융착된 다공질 구조를 갖는다. 이 때문에, 제2 접합층(22)을 형성할 때에, 소결체(12)의 다공질 구조에, 제2 접합층(22)이 되는 용융된 재료(22a)가 들어가 고화한다. 이것들로부터, 실시 형태 1의 도전성 필러(1)는, 제2 접합층(22)과의 접합 면적이 크므로, 예를 들면, 전기 도금법으로 형성됨으로써 상면이 기재와 평행한 평면이 된 치밀한 금속으로 이루어지는 도전성 필러와 비교하여, 제2 접합층(22)과 높은 접합 강도(시어 강도)로 접합된다. 그 결과, 실시 형태 1의 도전성 필러(1)에 의하면, 기재(11)와 피접합 부재(21)를 제2 접합층(22)을 개재하여 높은 접합 강도(시어 강도)로 접합할 수 있다.
또, 도전성 필러(1)는, 평균 입자경 1μm 미만의 구리 미립자의 소결체(12)로 이루어지고, 구리 미립자가 소결에 의하여 융착된 다공질 구조를 갖기 때문에, 전기 도금법 등을 이용하여 형성된 치밀한 벌크 금속과 비교하여, 열팽창률의 차에 의하여 발생하는 응력을 완화시킬 수 있고, 우수한 내구성이 얻어진다.
접합 구조(20)는, 기재(11)와 피접합 부재(21)의 사이에 배치되고, 도전성 필러(1)와, 도전성 필러(1)의 오목부 형상을 따라 설치된 제2 접합층(22)을 갖는다. 따라서, 실시 형태 1의 접합 구조(20)는, 도전성 필러(1)의 오목부 형상에 제2 접합층(22)이 들어간 것이고, 제2 접합층(22)을 개재하여 기재(11)와 피접합 부재(21)가 높은 접합 강도로 접합된 것이 된다.
제2 접합층(22)의 재료로서는, Au, Ag, Cu, Sn, Ni, 땜납 합금 등을 이용할 수 있고, Sn, Pb, Ag 및 Cu로부터 선택되는 1종 이상의 금속을 함유하는 합금을 이용하는 것이 바람직하다. 제2 접합층(22)은, 단일 성분만으로 형성되어 있어도 되고, 복수의 성분을 포함하는 것이어도 된다.
제2 접합층(22)의 재료로서 이용하는 땜납 합금으로서는, Sn-Ag 합금, Sn-Pb 합금, Sn-Bi 합금, Sn-Zn 합금, Sn-Sb 합금, Sn-Bi 합금, Sn-In 합금, Sn-Cu 합금, Sn에 Au, Ag, Bi, In 및 Cu로 이루어지는 군으로부터 선택되는 2개의 원소를 첨가한 합금 등을 이용할 수 있다.
[접합 구조]
도 6의 (C) 및 도 8의 (C)는, 접합 구조의 제조 방법으로 얻어지는 접합 구조의 일례를 나타낸 단면도이다. 도 6의 (C) 및 도 8의 (C)에 나타내는 접합 구조(20)는, 기재(11)와, 상기 도전성 필러(1)와, 도전성 필러(1)의 오목부 형상을 따라 설치된 제2 접합층(22)과, 피접합 부재(21)를 갖는다. 구리 미립자의 소결체(12)가, 전극 패드(13) 상의, Cu 박막으로 이루어지는 제1 접합층(17c) 위에 직접 형성되므로, 제1 접합층(17c)과 소결체(12)의 사이를 강고하게 결합할 수 있다. 그리고, 도전성 필러(1)에 있어서, Cu 박막(17)으로 이루어지는 제1 접합층(17c)과 소결체(12)의 사이가 강고하게 결합되어 있으므로, 도전성 필러(1) 및 접합 구조(20)의 강도 향상에 도움이 되는 것으로 추정된다. 도 6의 (C) 및 도 8의 (C)에 나타내는 접합 구조(20)에서는, 도전성 필러(1)의 상면(12b)(도 6의 (C) 및 도 8의 (C)에 있어서는 하면)으로부터 기재(11)를 향하여 뻗어 나오는 복수의 홈부(12a) 내에, 제2 접합층(22)의 일부가 충전되어 앵커부가 형성되어 있다. 이 때문에, 도 6의 (C) 및 도 8의 (C)에 나타내는 접합 구조(20)에서는, 도전성 필러(1)의 소결체(12)와 제2 접합층(22)이 한층 더 높은 접합 강도(시어 강도)로 접합된 것이 된다.
도 6의 (C) 및 도 8의 (C)에 나타내는 접합 구조(20)는, 도전성 필러(1)와 제2 접합층(22)의 계면에 금속간 화합물층(25)을 갖는다. 금속간 화합물층(25)은, 도전성 필러(1)와 제2 접합층(22)의 접합 강도(시어 강도)를 향상시킨다. 금속간 화합물층(25)은, 제2 접합층(22) 중의 성분이 도전성 필러(1)의 내부를 향하여 확산함과 더불어, 소결체(12) 중의 구리 미립자 성분이 제2 접합층(22)의 내부를 향하여 확산함으로써 형성된다. 따라서, 금속간 화합물층(25)의 조성은, 소결체(12) 및 제2 접합층(22)을 형성하고 있는 금속 종 및 소결 조건에 따라 변화한다.
도 6의 (C) 및 도 8의 (C)에 나타내는 바와 같이, 접합 구조(20)는, 기재(11)와 피접합 부재(21)가 대향하여 배치되어 있다. 피접합 부재(21)로서는, 임의의 전기 회로가 형성되고, 표면에 전극(23)을 갖는 기판이면 특별히 제한은 없다. 예를 들면, 피접합 부재(21)로서는, 유리 기판, 세라믹스 기판, Si 인터포저 등의 Si 기판, 수지 기판, 프린트 배선판 등을 이용할 수 있고, 미세한 도전성 필러(1)를 갖는 접합 구조(20)를 제작하는 경우에는, 치수 안정성이 우수한 유리 기판, 세라믹스 기판, Si 기판을 적합하게 선택할 수 있다.
도 7 및 도 9에는, 기재(11)와 피접합 부재(21)가 대향하여 배치된 3개의 접합 구조(20)를 나타내고 있지만, 기재(11)와 피접합 부재(21)가 대향하여 배치되는 접합 구조(20)의 수는, 3개에 한정되는 것은 아니고, 1개 또는 2개여도 되며, 4개 이상이어도 되고, 필요에 따라 결정된다.
접합 구조(20)는, 본 실시 형태의 도전성 필러(1)와, 도전성 필러(1)의 오목부 형상을 따라 설치된 제2 접합층(22)을 갖는다. 도 7에 나타내는 접합 구조(20)에서는, 도 1의 (D)에 나타내는 도전성 필러(1)가, 도 1의 (D)에 있어서의 상하 방향을 반전시킨 상태로 설치되어 있고, 또, 도 9에 나타내는 접합 구조(20)에서는, 도 3의 (D)에 나타내는 도전성 필러(1)가, 도 3의 (D)에 있어서의 상하 방향을 반전시킨 상태로 설치되어 있다.
제2 접합층(22)이 한 종류의 재료로 이루어지는 단층 구조인 경우를 예로 들어 설명하지만, 제2 접합층은, 두 종류 이상의 재료가 적층된 다층 구조의 것이어도 된다.
(다른 예)
도 7의 (A) 및 도 9의 (A)는, 본 실시 형태의 접합 구조의 제조 방법으로 얻어지는 접합 구조의 일례를 나타낸 단면도이다.
도 7의 (A) 및 도 9의 (A)에 나타내는 바와 같이, 기재(11)와 피접합 부재(21)의 사이에 있어서의 접합 구조(20)가 배치되어 있지 않은 영역에, 봉지 수지(26)를 충전한다. 봉지 수지(26)의 충전 방법으로서는, 종래 공지의 방법을 이용할 수 있다.
도 7의 (A) 및 도 9의 (A)에 나타내는 바와 같이, 기재(11)와 피접합 부재(21)의 사이에 있어서의 접합 구조(20)가 배치되어 있지 않은 영역에는, 봉지 수지(26)가 충전되어 있다. 봉지 수지(26)의 재료로서는, 에폭시 수지 등 종래 공지의 것을 이용할 수 있다.
도 7의 (A) 및 도 9의 (A)는, 본 실시 형태의 접합 구조의 제조 방법으로 얻어지는 접합 구조의 다른 일례를 나타낸 단면도이다.
도 7의 (A) 및 도 9의 (A)에 나타내는 바와 같이, 기재(11)와 피접합 부재(21)가 대향하여 배치된 3개의 접합 구조(20)가, 모두 대략 같은 형상을 갖는 경우를 예로 들어 설명했지만, 기재(11)와 피접합 부재(21)의 사이에 본 실시 형태의 접합 구조가 복수 설치되어 있는 경우, 복수의 접합 구조 중, 일부 또는 전부가 상이한 형상이어도 된다. 즉, 각 접합 구조가 갖는 도전성 필러 및 제2 접합층의 형상은, 기재(11)의 전극 패드 및 피접합 부재(21)의 전극의 평면 형상에 따라 적절히 결정할 수 있다.
도 7의 (B)는, 본 실시 형태의 접합 구조의 다른 일례를 나타낸 단면도이다. 도 7의 (B)에 나타내는 예가, 도 7의 (A)에 나타내는 예와 상이한 곳은, 접합 구조의 형상뿐이다. 이 때문에, 도 7의 (B)에 있어서, 도 7의 (A)와 같은 부재에 대해서는, 같은 부호를 붙이고, 설명을 생략한다.
도 9의 (B)는, 본 실시 형태의 접합 구조의 다른 일례를 나타낸 단면도이다. 도 9의 (B)에 나타내는 예가, 도 9의 (A)에 나타내는 예와 상이한 곳은, 접합 구조의 형상뿐이다. 이 때문에, 도 9의 (B)에 있어서, 도 9의 (A)와 같은 부재에 대해서는, 같은 부호를 붙이고, 설명을 생략한다.
도 7의 (B) 및 도 9의 (B)에 나타내는 바와 같이, 기재(11)와 피접합 부재(21)의 사이에는, 복수(도 7의 (B) 및 도 9의 (B)에 나타내는 예에서는 3개)의 접합 구조(20a, 20b, 20c)가 설치되어 있다. 도 7의 (B) 및 도 9의 (B)에 나타내는 접합 구조(20a, 20b, 20c)에 있어서는, 3개의 접합 구조(20a, 20b, 20c) 중 1개의 접합 구조(20a)의 평면 형상이, 다른 접합 구조(20b, 20c)보다 큰 것으로 되어 있고, 다른 접합 구조(20b, 20c)의 형상이 같은 것으로 되어 있다.
보다 상세하게는, 도 7의 (B) 및 도 9의 (B)에 나타내는 바와 같이, 3개의 접합 구조(20a, 20b, 20c) 중, 1개의 접합 구조(20a)와 접촉하고 있는 전극 패드(13a) 및 전극(23a)의 평면 형상이, 다른 전극 패드(13) 및 전극(23)보다 큰 것으로 되어 있다. 그에 수반하여 접합 구조(20a)가 갖는 대략 원기둥 형상의 도전성 필러(1a)의 외경(직경)이, 다른 도전성 필러(1b, 1c)와 비교하여 큰 것으로 되어 있다. 또, 접합 구조(20a)가 갖는 제2 접합층(22)의 크기도, 다른 접합 구조(20b, 20c)가 갖는 제2 접합층(22)과 비교하여 큰 것으로 되어 있다. 또, 도 7의 (B) 및 도 9의 (B)에 나타내는 바와 같이, 기재(11)와 피접합 부재(21)의 간격은 대략 일정하게 되어 있고, 3개의 접합 구조(20a, 20b, 20c)에 있어서의 기재(11)의 두께 방향의 길이는 대략 같은 것으로 되어 있다.
도 7의 (B) 및 도 9의 (B)에 나타내는 3개의 접합 구조(20a, 20b, 20c)는, 레지스트층(16)을 패터닝하는 공정에 있어서, 도전성 필러(1a, 1b, 1c)의 외형 형상에 각각 대응하는 형상을 갖는 레지스트 개구부를 형성하는 것 이외에는, 상술한 도 7의 (A) 및 도 9의 (A)에 나타내는 3개의 접합 구조(20)와 동일한 방법을 이용하여, 동시에 제조할 수 있다. 따라서, 도 7의 (B) 및 도 9의 (B)에 나타내는 3개의 접합 구조(20a, 20b, 20c)를 제조하는 경우와, 도 7의 (A) 및 도 9의 (A)에 나타내는 3개의 접합 구조(20)를 제조하는 경우는, 얻어지는 접합 구조의 치수 정밀도 및 제조 공정수에 차이는 없다.
이에 대하여, 예를 들면, 전기 도금법을 이용하여 기재 상에 복수의 구리 필러를 형성하는 경우, 복수의 구리 필러 중에 형상이 상이한 구리 필러가 포함되어 있으면, 이하에 나타내는 문제가 발생한다. 즉, 도금 레이트의 제어가 곤란해지고, 구리 필러의 치수 정밀도가 불충분해지는 경우가 있다. 또, 모든 구리 필러를 동시에 형성할 수 없어, 제조 공정이 매우 번잡해지는 경우가 있다. 따라서, 전기 도금법을 이용하여 기재 상에 복수의 구리 필러를 형성하는 경우에는, 형상이 상이한 구리 필러를 포함하는 복수의 구리 필러를 설치하는 것은 곤란했다.
또한, 도 7의 (B) 및 도 9의 (B)에 있어서는, 기재(11)와 피접합 부재(21)의 사이에 배치된 3개의 접합 구조(20a, 20b, 20c)를 나타내고 있지만, 기재(11)와 피접합 부재(21)의 사이에 배치되는 접합 구조(20a, 20b, 20c)의 수는, 3개에 한정되는 것은 아니고, 예를 들면, 접합 구조(20a)와 접합 구조(20b)의 2개만이어도 되고, 4개 이상이어도 되며, 필요에 따라 결정된다.
또, 도 7의 (B) 및 도 9의 (B)에 있어서는, 도전성 필러(1a, 1b, 1c)의 평면 형상이 모두 대략 원형 형상인 경우를 예로 들어 설명했지만, 각 도전성 필러의 평면 형상은 대략 원형에 한정되는 것은 아니고, 전극 패드(13)의 평면 형상 등에 따라 적절히 결정할 수 있다.
또, 도 7의 (B) 및 도 9의 (B)에 있어서는, 3개의 접합 구조(20a, 20b, 20c)에 있어서의 기재(11)의 두께 방향의 길이가 대략 같은 경우를 예로 들어 설명했지만, 각 접합 구조의 기재(11)의 두께 방향의 길이는, 일부 또는 전부가 상이해도 된다.
본 실시 형태의 접합 구조의 제조 방법에 의하여, 접합 구조(20)를 포함하는 전자 기기를 제조할 수 있다. 본 실시 형태의 전자 기기는, 접합 구조(20)를 복수 포함하는 것이 바람직하다. 이 경우, 복수의 접합 구조(20) 중, 일부 또는 전부가 상이한 형상이어도 된다.
구체적으로는, 본 실시 형태의 전자 기기로서는, 본 실시 형태의 접합 구조(20)를 복수 포함하는 3차원(3D) 실장 구조를 갖는 디바이스, 또는 본 실시 형태의 접합 구조(20)를 복수 포함하는 인터포저를 이용한 2.5차원(2.5D) 실장 구조를 갖는 디바이스 등을 들 수 있다.
본 실시 형태의 전자 기기는, 본 실시 형태의 접합 구조(20)를 포함하기 때문에, 기재(11)와 피접합 부재(21)가 높은 접합 강도로 접합된 것이 된다.
[실시예]
이하, 실시예에 의하여 본 발명을 더욱 구체적으로 설명한다. 또한, 본 발명은, 이하의 실시예만에 한정되지 않는다.
[구리 미립자 페이스트의 제조]
도전성 필러의 제조에 사용하는 구리 미립자 페이스트로서, 이하에 나타내는 방법에 의하여, 구리 미립자와 분산제의 복합체와, 용매를 포함하는 것을 제조했다.
<복합체의 수분산액의 제조>
아세트산 구리(II) 일수화물(3.00g, 15.0mmol)(도쿄 화성 공업사 제조), 식 (1)로 나타내어지는 에틸 3-(3-(메톡시(폴리에톡시)에톡시)-2-히드록시프로필설파닐)프로피오나토〔폴리에틸렌글리콜메틸글리시딜에테르(폴리에틸렌글리콜쇄의 분자량 2000(탄소수 91))에 대한 3-메르캅토프로피온산 에틸의 부가 화합물〕(0.451g), 및 에틸렌글리콜(10mL)(칸토 화학사 제조)로 이루어지는 혼합물에, 질소를 50mL/분의 유량으로 불어 넣으면서 가열하여, 125℃에서 2시간 통기 교반하여 탈기했다. 이 혼합물을 실온으로 되돌리고, 히드라진 수화물(1.50g, 30.0mmol)(도쿄 화성 공업사 제조)를 물 7mL로 희석한 희석 용액을, 시린지 펌프를 이용하여 천천히 적하했다. 희석 용액의 약 1/4량을 2시간에 걸쳐 천천히 적하하고, 여기서 일단 정지하고, 2시간 교반하여 발포가 침정화(沈靜化)하는 것을 확인한 후, 잔량을 추가로 1시간에 걸쳐 적하했다. 얻어진 갈색의 용액을 60℃로 승온하고, 추가로 2시간 교반하여, 환원 반응을 종결시켰다.
계속해서, 얻어진 반응 혼합물을 다이센·멤브레인·시스템즈사 제조의 중공사형 한외 여과막 모듈(HIT-1-FUS1582, 145cm2, 분획 분자량 15만) 중에 순환시켜, 침출하는 여액과 동량의 0.1% 히드라진 수화물 수용액을 첨가하면서, 한외 여과 모듈로부터의 여액이 약 500mL가 될 때까지 순환시켜 정제했다. 0.1% 히드라진 수화물 수용액의 공급을 멈추고, 그대로 한외 여과법에 의하여 농축함으로써, 2.85g의 티오에테르를 포함하는 유기 화합물과 구리 미립자의 복합체의 수분산액을 얻었다. 수분산액 중의 불휘발물 함량은 16%였다.
<구리 미립자 페이스트의 조제>
상기의 수분산액 5mL를 각각 50mL 3구 플라스크에 봉입하고, 워터 버스를 이용하여 40℃로 가온하면서, 감압하에서 질소를 5mL/분의 유속으로 흐르게 하고, 물을 완전하게 제거하여, 구리 미립자 복합체의 건조 분말 1.0g을 얻었다. 얻어진 구리 미립자 복합체의 건조 분말에, 구리 미립자 복합체의 함유율이, 구리 미립자 페이스트 100%에 대하여, 70%가 되도록, 아르곤 가스 치환한 글로브 백 내에서 30분간 질소 버블링한 에틸렌글리콜을 첨가했다. 그 후, 대기하에 있어서 마노제의 유발에서 3분간 혼련하고, 구리 미립자 복합체의 함유율이 70%인 구리 미립자 페이스트를 제작했다. 제작한 구리 미립자 페이스트에 대하여, 이하에 기재한 방법으로 물성을 평가했다.
<열중량 분석(TG-DTA)에 의한 중량 감소율의 측정>
합성한 구리 미립자 복합체의 건조 분말 2~25mg을, 열중량 분석용 알루미늄 팬에 정밀하게 재어 취하고, EXSTAR TG/DTA6300형 시차 열중량 분석 장치(에스아이아이·나노테크놀로지 주식회사 제조)에 올렸다. 그리고, 불활성 가스 분위기하에 있어서, 실온~600℃까지 매분 10℃의 비율로 승온하고, 100℃~600℃의 중량 감소율을 측정했다. 그 결과로부터, 구리 미립자 복합체의 건조 분말 중에, 3%의 폴리에틸렌옥시드 구조를 포함하는 유기물이 존재하는 것을 확인했다.
<평균 1차 입자경의 측정>
합성한 구리 미립자 복합체의 평균 1차 입자경을, 투과형 전자 현미경(TEM) 관찰에 의하여 측정했다. 우선, 합성한 구리 미립자 복합체의 건조 분말을, 물로 100배로 희석하여 분산액으로 했다. 다음으로, 분산액을 카본막 피복 그리드 상에 캐스트하여 건조시키고, 투과형 전자 현미경(장치: TEMJEM-1400(JEOL 제조), 가속 전압: 120kV)으로 관찰했다. 그리고, 얻어진 TEM상 중에서 무작위로 200개의 구리 미립자 복합체를 추출하고, 각각 면적을 구하고, 진구로 환산했을 때의 입자경을 개수 기준으로 하여 산출하여, 평균 1차 입자경으로 했다. 그 결과, 합성한 구리 미립자 복합체의 평균 1차 입자경은, 42nm였다.
<도전성 필러를 형성하고 있는 구리 미립자의 평균 입자경의 측정>
후술하는 실시예의 도전성 필러의 제조 방법을 모의하고, 상기의 방법에 의하여 얻어진 구리 미립자 페이스트의 소결체를 작성했다. 구체적으로는, 상기의 방법에 의하여 얻어진 구리 미립자 페이스트를, 아르곤 가스 분위기 중에서 실리콘 웨이퍼 상에, 막두께가 1mm가 되도록 균일하게 도포했다.
다음으로, 실리콘 웨이퍼 상에 도포한 구리 미립자 페이스트 중의 용매를 저온에서 휘발시키는 가소성을 행했다. 가소성은, 질소 가스 분위기 중에서, 탁상형 진공 땜납 리플로 장치(유니템프사 제조)를 이용하여, 구리 미립자 페이스트가 도포된 실리콘 웨이퍼를 120℃에서 5분간 가열함으로써 행했다.
다음으로, 실리콘 웨이퍼 상에 도포한 구리 미립자 페이스트를 소결하여, 소결체를 형성했다. 구리 미립자 페이스트의 소결은, 포름산 증기를 포함하는 질소 분위기 중에서, 탁상형 진공 땜납 리플로 장치(유니템프사 제조)를 이용하여, 가소성 후의 실리콘 웨이퍼를 250℃에서 10분간 가열함으로써 행했다.
얻어진 소결체를 실리콘 웨이퍼로부터 긁어 내어, 구리 미립자 소결체의 분말을 채취했다. 채취한 구리 미립자 소결체의 평균 입자경을, X선 소각 산란 측정법(SAXS)에 의하여 측정했다. 그 결과는, 후술하는 실시예의 도전성 필러를 형성하고 있는 금속 미립자의 평균 입자경으로 간주할 수 있다.
소결체 중의 구리 미립자의 평균 입자경의 측정에는, 리가쿠사 제조의 X선 회절 장치(상품명: SmartLab)를 이용했다. 측정은, 회절 각도 2θ를 0에서 4°까지의 범위로 하고, 스텝 모드로 행했다. 또한, 스텝 각은 0.005°, 계측 시간은 5초로 했다.
구리 미립자의 평균 입자경은, SAXS에 의하여 얻어진 측정 데이터를, 해석 소프트웨어(NANO-Solver Ver.3)를 이용하여 계산함으로써 추산했다. 그 결과를 도 10에 나타낸다. 도 10은, 구리 미립자의 입자경 분포를 나타낸 그래프이다. 도 10에 나타내는 바와 같이, 소결체 중의 구리 미립자의 입자경은, 체적분율 6%가 322nm(분포 1), 체적분율 91%가 45nm(분포 2), 체적분율 4%가 15nm(분포 3)였다. 이 결과로부터, 소결체 중의 구리 미립자의 평균 입자경은 59.112nm로 추산되었다.
[실시예 1]
<도전성 필러의 제작>
Al제의 전극 패드(13)가 설치된 직경 4인치의 실리콘 웨이퍼(기재(11)) 상에, Ar 가스를 이용하여, Ar 플러스 이온을 충돌시켜 역스퍼터하여 클리닝하고 나서, 스퍼터법에 의하여 막두께 250nm의 Cu 박막(17)을 형성했다(도 1의 (A))).
다음으로, 최종 막두께가 30μm가 되도록 레지스트 수지를 도포했다. 레지스트를 노광·현상하고, Al제 전극 패드 상에 개구부(16a)가 설치되도록, 레지스트층(16)에 복수의 개구 패턴을 형성시켰다(도 1의 (B)). 레지스트층(16)의 개구 패턴의 형상은 상면 및 저면의 직경이 30~75μm인 원기둥 형상, 그리고, 상면 및 저면의 한 변이 30~75μm인 정방형의 사각기둥 형상의 오목부로 이루어지고, 개구부의 깊이는 30μm였다. 원기둥 형상의 개구부의 애스펙트비(깊이:직경)는, 1.0:1.0~2.5가 되도록 디자인했다.
이어서, 이하에 나타내는 방법에 의하여, 상기의 방법에 의하여 얻어진 구리 미립자 페이스트를, 원기둥 형상 및 사각기둥 형상의 개구부 내에 충전하고, 기재(11) 상의 개구부(16a) 내에 구리 미립자 페이스트(12c)로 구성되는 기둥 형상체를 형성했다(도 1의 (C)). 구리 미립자 페이스트의 충전은, 아르곤 가스 분위기 중에서 행했다. 구리 미립자 페이스트의 충전은, 기재 상에 구리 미립자 페이스트를 올리고, 반자동 스크린 인쇄 장치(세리아 제조)에 설치한 스퀴지를, 기판 상에서 어택 각도 70°, 이동 속도 10mm/s로 1왕복 소인(掃引)하여 도포하는 방법에 의하여 행했다. 스퀴지로서는, 경도 70°의 우레탄 고무제의 각(角) 스퀴지를 이용했다.
다음으로, 구리 미립자 페이스트(12c)로 구성되는 기둥 형상체가 형성된 기재를, 포름산 증기를 포함한 질소 가스 분위기하에 있어서 핫 플레이트를 이용하여 온도 250℃의 환경하에서 10분간 폭로시킴으로써, 구리 미립자 페이스트를 소결시켰다(도 1의 (D)).
다음으로, 도전성 페이스트를 충전하여 소결한 기재를, 구리 에칭제(료코 화학사 제조 WLC-C2)에 30초간 침지시킴으로써, 기재 상의 최외층의 표면에 남은 구리 미립자 페이스트의 잔사를 제거했다.
이상의 공정에 의하여, 실시예 1의 도전성 필러를 얻었다(도 1의 (D)).
실시예 1의 도전성 필러는, 도 1의 (D)에 나타내어지는 바와 같이, 기재(11) 상의 전극 패드(13) 위에, Cu 박막(17)으로 이루어지는 제1 접합층(17c)을 개재하여 설치된 구리 미립자의 소결체(12)로 구성되어 있다. 소결체(12)는 구리 미립자가 소결에 의하여 융착된 다공질 구조를 갖고, 상면(12b)이 기재(11) 측으로 파인 오목형 형상이다.
도 11은, 실시예 1의 도전성 필러 중, 개구 패턴의 형상이, 상면 및 저면의 직경이 50μm인 원기둥 형상인 부분의 단면을 촬영한 현미경 사진이다. 도 12는, 도 11에 나타내는 도전성 필러의 상면을 촬영한 현미경 사진이다.
도 11 및 도 12에 있어서, 부호 11은 기재, 부호 12는 소결체, 부호 12b는 소결체의 상면, 부호 13은 전극 패드를 나타낸다. 도 11에 나타내는 바와 같이, 실시예의 도전성 필러(소결체(12))는, 상면(12b)이 기재(11) 측으로 파인 오목형 형상이었다.
[실시예 2]
<도전성 필러의 제작>
다음으로, 실시예 1의 도전성 필러를 형성하고 있는 소결체의 기재 측으로 파인 오목형 형상에, IMS(Injection Molded Soldering) 공법(예를 들면, 일본국 특허공개 2015-106617호 공보 참조.)을 이용하여, 제2 접합층(22)이 되는 재료(22a)로서 용융 땜납(SAC305)을 공급하고, 소결체의 오목부 형상을 따라 범프를 설치했다. 구체적으로는, 용융 땜납을 유지하는 주입 헤드(22b)(리졸버)로부터 개구 부분에, 직접 용융 땜납을 사출하여 공급했다(도 6의 (A)). 땜납 합금으로서는, SAC305를 사용했다. 이에 의하여, 땜납 합금으로 이루어지는 제2 접합층(범프)을 제작했다. 얻어진 제2 접합층은, 볼록 곡면 형상으로 솟아오른 형상이었다. 그 후, 레지스트층을 제거했다. 또한, 구리 에칭제(료코 화학사 제조 WLC-C2)에 15초간 침지시킴으로써, 기재 상에 노출된 레지스트층(16) 아래의 Cu 박막(17d)을 에칭 제거하여, 실시예 2의 도전성 필러를 얻었다(도 6의 (B)).
실시예 2의 도전성 필러는, 기재 상의 Al제 전극 패드 위에 두께 250nm의 Cu 박막(제1 접합층(17c))을 개재하여 설치되고, 필러의 높이(소결체의 높이)가 15~20μm, 금속간 화합물층의 두께가 1~5μm, 제2 접합층의 높이가 5~15μm 정도였다.
레지스트층의 개구 패턴의 직경에 대하여, 도전성 필러의 직경은, 거의 같다. 실시예 2의 도전성 필러의 경우, Cu 박막 및 도전성 필러는 같은 Cu로 형성되어 있다. 따라서, Cu 박막을 에칭했을 때에, 언더 컷이 발생하지 않는다.
(범프와의 접합 강도(시어 강도)의 평가 시험)
레지스트층을 제거하여 얻어진 실시예 2의 도전성 필러 중, 상면 및 저면의 한 변이 75μm인 정방형의, 사각기둥 형상의 도전성 필러에 대하여, 후술하는 평가 방법에 의하여, 범프와의 접합 강도(시어 강도)의 평가 시험을 실시했다.
[실시예 3]
<접합 구조의 제작>
다음으로, 소결체로 이루어지는 실시예 2의 도전성 필러 상에 땜납 합금으로 이루어지는 제2 접합층(범프)이 형성된 기재와, 표면에 구리로 이루어지는 전극을 갖는 Si 기판(피접합 부재)을 대향 배치시켜 적층했다. 구체적으로는, 피접합 부재의 전극이 설치된 면을 위를 향하게 하여 배치하고, 기재의 제2 접합층이 형성된 면을 아래를 향하게 하여 배치하여, 피접합 부재의 전극과, 기재의 제2 접합층을 겹친 상태로 했다(도 6의 (C)). 그리고, 기재와 피접합 부재를 적층한 상태로 가열하여, 제2 접합층을 용융하고, 기재와 피접합 부재를 접합하여, 실시예 3의 접합 구조를 형성했다. 칩 어셈블리 후의 도전성 필러의 높이는 20μm였다.
(전기 저항 측정 및 절연 신뢰성 시험)
기재와 피접합 부재가 실시예 2의 도전성 필러에 의하여 접합된 실시예 3의 접합 구조에 대하여, 후술하는 평가 방법에 의하여, 도전성 필러의 전기 저항 측정 및 절연 신뢰성 시험을 실시했다.
[실시예 4]
<접합 구조의 제작>
그 후, 기재와 피접합 부재의 사이에 있어서의 접합 구조가 배치되어 있지 않은 영역에, 에폭시 수지로 이루어지는 언더필제를 주입하는 방법에 의하여, 봉지 수지를 충전하여, 실시예 4의 접합 구조를 얻었다(도 7의 (A) 및 도 7의 (B)).
기재(11)와 피접합 부재(21)의 사이에는, 도전성 필러의 소결체(12)와, 소결체(12)의 오목부 형상을 따라 설치된 제2 접합층(22)을 갖는 접합 구조가 형성되어 있었다(도 7의 (A) 및 도 7의 (B)).
(온도 사이클 시험(DTC 시험))
실시예 2의 도전성 필러를 구비하는 실시예 4의 접합 구조에 대하여, 후술하는 평가 방법에 의하여, 온도 사이클 시험(DTC 시험)을 행했다.
(고온 보존 시험(HTS 시험))
실시예 2의 도전성 필러를 구비하는 실시예 4의 접합 구조에 대하여, 후술하는 평가 방법에 의하여, 고온 보존 시험(HTS 시험)을 실시했다.
[실시예 5]
<도전성 필러의 제작>
Al제 전극이 설치된 직경 4인치의 실리콘 웨이퍼(기재) 상에, 최종 막두께가 30μm가 되도록 레지스트 수지를 도포했다. 레지스트를 노광·현상하고, Al제 전극 패드 상에 개구부가 설치되도록, 복수의 개구 패턴을 형성시켰다(도 3의 (A)). 개구 패턴의 형상은 상면 및 저면의 직경이 20~75μm인 원기둥 형상, 그리고, 상면 및 저면의 한 변이 20~75μm인 정방형의 사각기둥 형상의 오목부로 이루어지고, 개구부의 깊이는 30μm였다. 원기둥 형상의 개구부의 애스펙트비(깊이:직경)는, 1.0:1.0~2.5가 되도록 디자인했다.
이어서, Al제 전극 상에 개구부를 갖는 레지스트층이 형성된 실리콘 웨이퍼 상의 표면을, Ar 가스를 이용하여, Ar 플러스 이온을 충돌시켜 역스퍼터하여 클리닝하고 나서, 스퍼터법에 의하여 막두께 250nm의 Cu 박막을 형성했다(도 3의 (B)). 개구 패턴의 형상은, 거의 변화하고 있지 않다.
이어서, 이하에 나타내는 방법에 의하여, 상기의 방법에 의하여 얻어진 구리 미립자 페이스트를, 원기둥 형상 및 사각기둥 형상의 개구부 내에 충전하고, 기재 상에 구리 미립자로 구성되는 기둥 형상체를 형성했다(도 3의 (C)). 구리 미립자 페이스트의 충전은, 아르곤 가스 분위기 중에서 행했다. 구리 미립자 페이스트의 충전은, 기재 상에 구리 미립자 페이스트를 올리고, 반자동 스크린 인쇄 장치(세리아 제조)에 설치한 스퀴지를, 기재 상에서 어택 각도 70°, 이동 속도 10mm/s로 소인하여 도포하는 방법에 의하여 행했다(도 3의 (C)). 스퀴지로서는, 스크린 인쇄용 경도 70°의 우레탄 고무제의 각 스퀴지를 이용했다.
다음으로, 기둥 형상체가 형성된 기재를, 포름산 증기를 포함한 질소 가스 분위기하에 있어서 핫 플레이트를 이용하여 온도 250℃의 환경하에서 10분간 폭로시킴으로써, 구리 미립자 페이스트를 소결시켰다(도 3의 (D)).
다음으로, 도전성 페이스트를 충전하여 소결한 기재를, 구리 에칭제(료코 화학사 제조 WLC-C2)에 30초간 침지시킴으로써, 기재 상의 최외층의 표면에 남은 구리 미립자 페이스트의 잔사와, 레지스트층 상부의 Cu 박막(17a)을 제거했다.
이상의 공정에 의하여, 기재 상에 설치된 소결체로 이루어지는 실시예 5의 도전성 필러를 얻었다(도 4).
실시예 5의 도전성 필러는, 도 5에 나타내어지는 바와 같이, 기재(11) 상에 설치된 구리 미립자의 소결체(12)로 구성되고, 소결체(12)는 구리 미립자가 소결에 의하여 융착된 다공질 구조를 갖고, 상면(12b)이 기재(11) 측으로 파인 오목형 형상이며, 소결체(12)의 측면이, Cu 박막으로 덮여 있었다.
[실시예 6]
<도전성 필러의 제작>
다음으로, 실시예 1의 도전성 필러를 형성하고 있는 소결체의 기재 측으로 파인 오목형 형상에, IMS 공법을 이용하여, 용융 땜납(SAC305)을 공급하고, 소결체의 오목부 형상을 따라 범프를 설치했다. 구체적으로는, 용융 땜납을 유지하는 주입 헤드(리졸버)로부터 개구 부분에, 직접 용융 땜납을 사출하여 공급했다(도 8의 (A)). 땜납 합금으로서는, SAC305를 사용했다. 이에 의하여, 땜납 합금으로 이루어지는 제2 접합층(범프)을 제작했다. 얻어진 제2 접합층은, 볼록 곡면 형상으로 솟아오른 형상이었다. 그 후, 레지스트층을 제거하여, 실시예 2의 도전성 필러를 얻었다(도 8의 (B)).
실시예 6의 도전성 필러는, 기재 상의 Al제 전극 패드 위에 두께 250nm의 Cu 박막(제1 접합층)을 개재하여 설치되고, 소결체의 측면이 Cu 박막으로 덮여 있으며, 필러의 높이(소결체의 높이)가 15~20μm, 금속간 화합물층이 1~5μm, 제2 접합층이 5~15μm 정도였다.
실시예 6의 도전성 필러의 제조 방법에 있어서는, 개구부를 갖는 레지스트층이 형성된 기재 상의 표면에 Cu 박막을 형성하고 있고, 레지스트층을 제거하는 공정 후에, 노출된 기재(11) 위에 Cu 박막은 존재하지 않아, 추가로 Cu 박막을 제거하기 위한 에칭 공정을 마련할 필요가 없으므로, 언더 컷은 발생하지 않는다.
개구 패턴의 직경에 대하여, 도전성 필러의 직경은, 거의 같다.
(범프와의 접합 강도(시어 강도)의 평가 시험)
레지스트층을 제거하여 얻어진 실시예 6의 도전성 필러 중, 상면 및 저면의 한 변이 75μm인 정방형의, 사각기둥 형상의 도전성 필러에 대하여, 후술하는 평가 방법에 의하여, 범프와의 접합 강도(시어 강도)의 평가 시험을 실시했다.
[실시예 7]
<접합 구조의 제작>
다음으로, 소결체로 이루어지는 실시예 6의 도전성 필러 상에 땜납 합금으로 이루어지는 제2 접합층(범프)이 형성된 기재와, 표면에 구리로 이루어지는 전극을 갖는 Si 기판(피접합 부재)을 대향 배치시켜 적층했다. 구체적으로는, 피접합 부재의 전극이 설치된 면을 위를 향하게 하여 배치하고, 기재의 제2 접합층이 형성된 면을 아래를 향하게 하여 배치하여, 피접합 부재의 전극과, 기재의 제2 접합층을 겹친 상태로 했다(도 8의 (C)). 그리고, 기재와 피접합 부재를 적층한 상태로 가열하여, 제2 접합층을 용융하고, 기재와 피접합 부재를 접합하여, 실시예 7의 접합 구조를 형성했다. 칩 어셈블리 후의 도전성 필러의 높이는 20μm였다.
(전기 저항 측정 및 절연 신뢰성 시험)
기재와 피접합 부재가 실시예 6의 도전성 필러에 의하여 접합된 실시예 7의 접합 구조에 대하여, 후술하는 평가 방법에 의하여, 도전성 필러의 전기 저항 측정 및 절연 신뢰성 시험을 실시했다.
[실시예 8]
<접합 구조의 제작>
그 후, 기재와 피접합 부재의 사이에 있어서의 접합 구조가 배치되어 있지 않은 영역에, 에폭시 수지로 이루어지는 언더필제를 주입하는 방법에 의하여, 봉지 수지를 충전하여, 실시예 8의 접합 구조를 얻었다(도 9의 (A) 및 도 9의 (B)).
기재(11)와 피접합 부재(21)의 사이에는, 도전성 필러의 소결체(12)와, 소결체(12)의 오목부 형상을 따라 설치된 접합층(22)을 갖는 접합 구조가 형성되어 있었다(도 9의 (A) 및 도 9의 (B)).
(온도 사이클 시험(DTC 시험))
실시예 6의 도전성 필러를 구비하는 실시예 8의 접합 구조에 대하여, 후술하는 평가 방법에 의하여, 온도 사이클 시험(DTC 시험)을 행했다.
(고온 보존 시험(HTS 시험))
실시예 6의 도전성 필러를 구비하는 실시예 8의 접합 구조에 대하여, 후술하는 평가 방법에 의하여, 고온 보존 시험(HTS 시험)을 실시했다.
[비교예 1]
<도전성 필러의 제작>
Al제 전극이 설치된 직경 4인치의 실리콘 웨이퍼(기재) 상의 전체면에, Ar 가스를 이용하여, Ar 플러스 이온을 충돌시켜 역스퍼터하여 클리닝하고 나서, 스퍼터법에 의하여 막두께 250nm의 Cu 박막을 형성했다.
Al제 전극 위에 직접 용융 땜납을 공급하려고 해도, Al제 전극은 용융 땜납에 대하여 젖음성이 없다. Cu 박막의 형성을 필수로 한 것은, 용융 땜납에 대한 젖음성이 양호하기 때문이다.
다음으로, 추가로 그 위에, 최종 막두께가 30μm가 되도록 레지스트 수지를 도포했다. 레지스트를 노광·현상하여, Al제 전극 상에 개구부가 설치되도록, 복수의 개구 패턴을 형성시켰다. 레지스트층의 개구 패턴의 형상은 상면 및 저면의 직경이 30~75μm인 원기둥 형상, 그리고, 상면 및 저면의 한 변이 30~75μm인 정방형의, 사각기둥 형상의 오목부로 이루어지고, 개구부의 깊이는 30μm였다. 원기둥 형상의 개구부의 애스펙트비(깊이:직경)는, 1.0:1.0~2.5가 되도록 디자인했다.
이어서, IMS 공법을 사용하여, 용융 땜납을 유지하는 리졸버로부터, 용융 땜납을 사출하여, 개구부에 직접 용융 땜납을 공급했다. 땜납 합금은, SAC305를 사용했다. 이에 의하여, 땜납 합금만으로 이루어지는 도전성 필러를 제작했다. 고화한 땜납 합금은, 레지스트층과의 표면 에너지차에 의하여 그 두부(頭部)가 볼록 곡면 형상으로 솟아오른 형상을 나타냈다. 그 후, 레지스트층을 제거하고, 다음으로, 노출된 Cu 박막을 구리 에칭제(료코 화학사 제조 WLC-C2)에 침지함으로써 에칭 제거하여, 비교예 1의 도전성 필러를 얻었다.
비교예 1에 있어서는, Cu 박막을 기재 상의 전체면에 형성하고, 또한 그 위에 레지스트 패턴을 형성하고 있다. 땜납 합금 아래에 Cu 박막이 있다. 그 때문에, 레지스트 스트립 후에, Cu 박막을 에칭할 때, 땜납 합금은 용출되지 않는 것에 대하여, 노출된 Cu 박막과 함께 도전성 필러 아래의 Cu 박막도 용출되어 버리기 때문에 언더 컷이 발생했다.
(범프와의 접합 강도(시어 강도)의 평가 시험)
기재의 Al제 전극 상에 형성된 땜납 합금만으로 이루어지는 비교예 1의 도전성 필러 중, 상면 및 저면의 한 변이 75μm인 정방형의, 사각기둥 형상의 도전성 필러에 대하여, 후술하는 평가 방법에 의하여, 범프와의 접합 강도(시어 강도)의 평가 시험을 실시했다.
[비교예 2]
<접합 구조의 제작>
다음으로, 비교예 1의 도전성 필러가 형성된 기재와, 표면에 구리로 이루어지는 전극을 갖는 Si 기판(피접합 부재)을 대향 배치시켜 적층했다. 구체적으로는, 피접합 부재의 전극이 설치된 면을 위를 향하게 하여 배치하고, 기재의 비교예 1의 도전성 필러가 형성된 면을 아래를 향하게 하여 배치하여, 피접합 부재의 전극과, 땜납 합금만으로 이루어지는 비교예 1의 도전성 필러를 겹친 상태로 했다. 그리고, 기재와 피접합 부재를 적층한 상태로 가열하여, 땜납 합금을 용융하고, 기재와 피접합 부재를 접합하여, 비교예 2의 접합 구조를 형성했다. 칩 어셈블리 후의 도전성 필러의 높이는 15μm였다.
(전기 저항 측정 및 절연 신뢰성 시험)
기재와 피접합 부재가 비교예 1의 도전성 필러에 의하여 접합된 비교예 2의 접합 구조에 대하여, 후술하는 평가 방법에 의하여, 도전성 필러의 전기 저항 측정 및 절연 신뢰성 시험을 실시했다.
[비교예 3]
<접합 구조의 제작>
그 후, 기재와 피접합 부재의 사이에 있어서의 접합 구조가 배치되어 있지 않은 영역에, 에폭시 수지로 이루어지는 언더필제를 주입하는 방법에 의하여, 봉지 수지를 충전하여, 비교예 3의 접합 구조를 얻었다.
(온도 사이클 시험(DTC 시험))
비교예 1의 도전성 필러를 구비하는 비교예 3의 접합 구조에 대하여, 후술하는 평가 방법에 의하여, 온도 사이클 시험(DTC 시험)을 행했다.
(고온 보존 시험(HTS 시험))
비교예 1의 도전성 필러를 구비하는 비교예 3의 접합 구조에 대하여, 후술하는 평가 방법에 의하여, 고온 보존 시험(HTS 시험)을 실시했다.
[비교예 4]
<도전성 필러의 제작>
Al제 전극이 설치된 직경 4인치의 실리콘 웨이퍼(기재) 상의 전체면에, 스퍼터법에 의하여 막두께 50nm의 Ti 박막 및 막두께 250nm의 Cu 박막을 형성했다. 다음으로, 추가로 그 위에, 최종 막두께가 30μm가 되도록 레지스트 수지를 도포했다. 레지스트를 노광·현상하여, Al제 전극 상에 개구부가 설치되도록, 복수의 개구 패턴을 형성시켰다. 레지스트층의 개구 패턴의 형상은 상면 및 저면의 직경이 30~75μm인 원기둥 형상, 그리고, 상면 및 저면의 한 변이 30~75μm인 정방형의, 사각기둥 형상의 오목부로 이루어지고, 개구부의 깊이는 30μm였다. 원기둥 형상의 개구부의 애스펙트비(깊이:직경)는, 1.0:1.0~2.5가 되도록 디자인했다.
이어서, 제작한 전극 기재를 5wt% 황산에 침지하여, 산화 피막을 제거하는 전처리를 행했다. 전처리 후에, 황산 구리·5수화물 65g/L, 황산 170g/L, 염화나트륨 70mg/L로 이루어지는 구리 도금액을 조제했다. 구리 도금액에, 전처리한 전극 기재를 침지시켜, 분극시켰다. 레지스트층의 패턴 개구부가 노출된 캐소드 전극면에 구리 도금을 행하고, 구리 도금으로 이루어지는 도전성 필러를 제작했다.
이어서, IMS 공법을 사용하여, 용융 땜납을 유지하는 리졸버로부터, 용융 땜납을 사출하여, 개구부에 직접 용융 땜납을 공급했다. 땜납 합금은, SAC305를 사용했다. 이에 의하여, 땜납 합금만으로 이루어지는 도전성 필러를 제작했다. 고화한 땜납 합금은, 레지스트층과의 표면 에너지차에 의하여 그 두부가 볼록 곡면 형상으로 솟아오른 형상을 나타냈다.
레지스트층을 에칭 제거하고, 다음으로, 노출된 Cu 박막을 구리 에칭제(료코 화학사 제조 WLC-C2)에 침지함으로써 에칭 제거하고, 마지막으로, 노출된 Ti 박막을 웨이퍼 범프용 스퍼터 Ti 에칭제(료코 화학사 제조 WLC-T)에 20초간 침지시킴으로써 에칭 제거하여, 비교예 4의 도전성 필러를 얻었다. 평가에 제공한 비교예 4의 도전성 필러는, 직경이 75μm인 원기둥 형상이며, 필러 높이는 20μm였다. 단, Ti 박막 부분의 층의 직경이 가늘게 에칭되어 버려, 언더 컷이 발생하고 있었다.
비교예 4와 같이, 도전성 필러를 도금법으로 형성하는 경우, 캐소드 전극면이 되는 Cu 박막을 기재 상의 전체면에 형성할 필요가 있다. 그 때문에, 레지스트 스트립 후의 에칭에서 언더 컷이 발생한다.
(범프와의 접합 강도(시어 강도)의 평가 시험)
기재의 Al제 전극 상에 형성된 구리 도금만으로 이루어지는 비교예 4의 도전성 필러 중, 상면 및 저면의 한 변이 75μm인 정방형의, 사각기둥 형상의 도전성 필러에 대하여, 후술하는 평가 방법에 의하여, 범프와의 접합 강도(시어 강도)의 평가 시험을 실시했다.
[비교예 5]
<접합 구조의 제작>
다음으로, 비교예 4의 구리 도금으로 이루어지는 도전성 필러 상에 땜납 합금으로 이루어지는 접합층이 형성된 기재와, 표면에 구리로 이루어지는 전극을 갖는 Si 기판(피접합 부재)을 대향 배치시켜 적층했다. 구체적으로는, 피접합 부재의 전극이 설치된 면을 위를 향하게 하여 배치하고, 기재의 접합층이 형성된 면을 아래를 향하게 하여 배치하여, 피접합 부재의 전극과, 기재의 접합층을 겹친 상태로 했다. 그리고, 기재와 피접합 부재를 적층한 상태로 가열하여, 접합층을 용융하고, 기재와 피접합 부재를 접합하여, 비교예 5의 접합 구조를 형성했다. 칩 어셈블리 후의 도전성 필러의 높이는 20μm였다.
(전기 저항 측정 및 절연 신뢰성 시험)
기재와 피접합 부재가 비교예 4의 도전성 필러에 의하여 접합된 비교예 5의 접합 구조에 대하여, 후술하는 평가 방법에 의하여, 도전성 필러의 전기 저항 측정 및 절연 신뢰성 시험을 실시했다.
[비교예 6]
<접합 구조의 제작>
그 후, 기재와 피접합 부재의 사이에 있어서의 접합 구조가 배치되어 있지 않은 영역에, 에폭시 수지로 이루어지는 언더필제를 주입하는 방법에 의하여, 봉지 수지를 충전하여, 비교예 6의 접합 구조를 얻었다.
(온도 사이클 시험(DTC 시험))
비교예 4의 도전성 필러를 구비하는 비교예 6의 접합 구조에 대하여, 후술하는 평가 방법에 의하여, 온도 사이클 시험(DTC 시험)을 실시했다.
(고온 보존 시험(HTS 시험))
비교예 4의 도전성 필러를 구비하는 비교예 6의 접합 구조에 대하여, 후술하는 평가 방법에 의하여, 고온 보존 시험(HTS 시험)을 실시했다.
[평가 방법 및 평가 결과]
실시예 2 및 6의 도전성 필러, 실시예 3, 4 그리고 7, 8의 접합 구조, 비교예 1 및 4의 도전성 필러, 비교예 2, 3 및 비교예 5, 6의 접합 구조에 대하여, 이하에 나타내는 방법에 의하여 「범프의 접합 강도」 「절연 신뢰성」 「DTC 내구성」 및 「HTS 내구성」을 평가했다.
「범프와의 접합 강도(시어 강도)」
실시예 2 및 6, 비교예 1 및 비교예 4의 도전성 필러로부터, 상면 및 저면의 한 변이 75μm인 정방형이며, 높이가 30μm인 사각기둥 형상의 도전성 필러의 시험편을, 각각, 8개씩 채취했다. 그리고, JIS Z-03918-5:2003 「납 프리 땜납 시험 방법」에 기재된 방법으로, 각 시험편에 대하여, 높이를 Al제 전극으로부터 7μm, 스피드를 200μm/s의 조건으로, 각각 전단력을 부가하고, 범프와의 접합 강도(시어 강도)를 측정했다. 평균값 및 표준 편차의 측정 결과를, 표 1에 나타낸다.
표 1에 나타내는 바와 같이, 실시예 2 및 6의 도전성 필러와 범프의 접합 강도(시어 강도)는, 땜납 합금만으로 이루어지는 비교예 1의 도전성 필러와 범프의 접합 강도(시어 강도)보다 우수하고, 구리 도금만으로 이루어지는 비교예 4의 도전성 필러와 범프의 접합 강도(시어 강도)와 동등하게 우수한 것이었다.
Figure pct00002
「도전성 필러의 전기 저항」
실시예 2의 도전성 필러에 의하여 접합된 실시예 3의 접합 구조, 실시예 6의 도전성 필러에 의하여 접합된 실시예 7의 접합 구조, 비교예 1의 도전성 필러에 의하여 접합된 비교예 2의 접합 구조, 및, 비교예 4의 도전성 필러에 의하여 접합된 비교예 5의 접합 구조로부터, 상면 및 저면의 직경이 40μm인 원기둥 형상의 도전성 필러의 접합 구조를 채취했다. 각각, 80개 또는 82개의 도전성 필러가 직렬로 접속된 배선의 16개소에 대하여, 4단자법에 의하여 전기 저항을 측정하고, 얻어진 저항값을, 80 또는 82로 나눗셈한 값의 평균값으로부터, 도전성 필러의 저항값을 구했다. 도전성 필러 이외의 접속 회로의 부분의 저항은, 미소 저항이기 때문에 무시할 수 있다. 16개의 측정값의 평균값 및 표준 편차의 측정 결과를, 표 2에 나타낸다.
표 2에 나타내는 바와 같이, 실시예 3 및 7의 접합 구조는, 비교예 2의 접합 구조나 비교예 5의 접합 구조와 동등한, 양호한 도전성을 나타냈다.
「절연 신뢰성」
실시예 2의 도전성 필러에 의하여 접합된 실시예 3의 접합 구조, 실시예 6의 도전성 필러에 의하여 접합된 실시예 7의 접합 구조, 비교예 1의 도전성 필러에 의하여 접합된 비교예 2의 접합 구조, 및, 비교예 4의 도전성 필러에 의하여 접합된 비교예 5의 접합 구조로부터, 상면 및 저면의 직경이 40μm인 원기둥 형상의 도전성 필러의 접합 구조를 채취했다. 각각의 접합 구조에 대하여, 절연 신뢰성 시험(HAST 시험: Highly Accelerated Storage Test)을 실시했다. 각각의 접합 구조를 가속 수명 시험 장치(HIRAYAMA사 제조, 상품명: PL-422R8, 조건: 130℃/85%RH/100시간, 3.7V 인가)에 설치하여, 절연 신뢰성 시험용 시험편을 얻었다. 시험편을 연마한 후, 금속 현미경(OLYMPUS 주식회사 제조, BX60)을 이용하여 접속부의 단면의 화상을 들여와 평가했다. 화상 처리 소프트웨어 Adobe Photoshop을 이용하여, 색조 보정 및 2계조화에 의하여 부식 부분을 식별하고, 히스토그램에 의하여 부식 부분이 차지하는 비율을 산출했다. 접속부의 2범프 간의 반도체 접착부를 100%로 하고, 그 범위 내의 변색 부분을 상기와 같은 방법에 의하여 산출했다. 부식 부분의 점유율(부식 발생률)이 20% 이하인 경우를 「A」(양호. 부식 억제)로 평가하고, 20%보다 많은 경우를 「B」(불량)로 평가했다. 평가 결과를, 표 2에 나타낸다.
표 2에 나타내는 바와 같이, 실시예 3 및 7의 접합 구조는, 비교예 2 및 5의 접합 구조에 비하여, 전기 저항이 보다 우수하고, 절연 신뢰성도 양호했다.
Figure pct00003
「온도 사이클 시험(DTC 시험)」
실시예 2의 도전성 필러에 의하여 접합된 실시예 4의 접합 구조, 실시예 6의 도전성 필러에 의하여 접합된 실시예 8의 접합 구조, 비교예 1의 도전성 필러에 의하여 접합된 비교예 3의 접합 구조, 및, 비교예 4의 도전성 필러에 의하여 접합된 비교예 6의 접합 구조로부터, 각각, 상면 및 저면의 직경이 40μm인, 원기둥 형상의 도전성 필러의 시험편을 10개 채취하고, 이들에 대하여, 온도 사이클 시험(DTC 시험)을 행했다.
흡습 리플로(Moisture Sensitivity Level: MSL) 후에, 온도 사이클(Deep Thermal Cycle: DTC) 시험을 행했다. MSL은, JDEC Level3(30℃/60%RH-196시간 후에 리플로 Max260℃×3회)으로 행했다. DTC 시험은, -55℃/125℃에서 행하고, 0사이클 시, 500사이클 후 및 1000사이클 후에 체적 저항값(Ω)을 측정하고, 0사이클 시의 체적 저항값(Ω)에 대한 변화율(ΔR)을 구했다.
표 3에 나타내는 바와 같이, 실시예 2의 도전성 필러에 의하여 접합된 실시예 4의 접합 구조, 실시예 6의 도전성 필러에 의하여 접합된 실시예 8의 접합 구조, 비교예 1의 도전성 필러에 의하여 접합된 비교예 3의 접합 구조, 및, 비교예 4의 도전성 필러에 의하여 접합된 비교예 6의 접합 구조는, 모두, ΔR<±2%의 범위 내에 있고, 불량이 없어, 양호했다.
「고온 보존 시험(HTS 시험)」
실시예 2의 도전성 필러에 의하여 접합된 실시예 4의 접합 구조, 실시예 6의 도전성 필러에 의하여 접합된 실시예 8의 접합 구조, 비교예 1의 도전성 필러에 의하여 접합된 비교예 3의 접합 구조, 및, 비교예 4의 도전성 필러에 의하여 접합된 비교예 6의 접합 구조로부터, 각각, 상면 및 저면의 직경이 40μm인 원기둥 형상의 도전성 필러에 대하여, HTS 시험(High Temperature Storage Test)을 실시했다. 각각의 시험편을, 고온 항온기를 사용하여, 온도 150℃의 고온 환경에 1000시간 폭로시켰다. 500시간마다 시험편을 꺼내어, 저항값을 측정했다. 각각, 80개 또는 82개의 도전성 필러가 직렬로 접속된 배선의 전기 저항값을 4단자법에 의하여 측정하여, 전기 저항값의 변화율(ΔR)을 구했다.
표 3에 나타내는 바와 같이, 실시예 2의 도전성 필러에 의하여 접합된 실시예 4의 접합 구조, 실시예 6의 도전성 필러에 의하여 접합된 실시예 8의 접합 구조, 비교예 1의 도전성 필러에 의하여 접합된 비교예 3의 접합 구조, 및, 비교예 4의 도전성 필러에 의하여 접합된 비교예 6의 접합 구조는, 모두, ΔR<±2%의 범위 내에 있어, 양호했다.
Figure pct00004
표 1~표 3에 나타내는 바와 같이, 실시예의 도전성 필러는, 우수한 범프와의 접합 강도(시어 강도)를 가지므로, 실시예의 접합 구조는, 기재와 피접합 부재를 보다 높은 접합 강도로 접합할 수 있다. 또, 실시예의 접합 구조는, 전기 저항, 절연 신뢰성, 온도 사이클 시험, 고온 보존 시험 모두가 양호한 평가 결과를 나타냈다.
1: 도전성 필러 11: 기재
12: 소결체 12a: 홈부
12b: 상면 12c: 구리 미립자 페이스트
12d: 스퀴지 13: 전극 패드
16: 레지스트층 16a: 개구부
17: Cu 박막 17a: 레지스트층 상부의 Cu 박막
17b: 소결체의 측면의 Cu 박막(레지스트층의 개구부의 측면의 Cu 박막)
17c: 제1 접합층(전극 패드 상의 Cu 박막)
17d: 레지스트층 아래의 Cu 박막 20: 접합 구조
21: 피접합 부재 22: 제2 접합층
22b: 주입 헤드 23: 전극
25: 금속간 화합물층 26: 봉지 수지

Claims (7)

  1. 전극 패드가 형성된 기재(基材) 상에, 상기 전극 패드 상에 개구부를 갖는 레지스트층을 형성하는 공정과,
    상기 개구부를 갖는 레지스트층이 형성된 상기 기재 상의 표면에 Cu를 스퍼터 또는 증착하여, Cu 박막을 형성하는 공정과,
    상기 개구부에 구리 미립자 페이스트를 충전하는 공정과,
    상기 구리 미립자 페이스트가 충전된 기재를 가열하여, 상기 구리 미립자 페이스트를 소결시키는 공정
    을, 이 순서로 구비하는, 도전성 필러의 제조 방법.
  2. 전극 패드와, 상기 전극 패드 상의 Cu 박막으로 이루어지는 제1 접합층과, 상기 제1 접합층 상의 구리 미립자의 소결체를 구비하는 도전성 필러의 제조 방법으로서,
    전극 패드가 형성된 기재 상의 표면에 Cu를 스퍼터 또는 증착하여, Cu 박막을 형성하는 공정과,
    상기 Cu 박막 상에, 상기 전극 패드 상에 개구부를 갖는 레지스트층을 형성하는 공정과,
    상기 개구부에 구리 미립자 페이스트를 충전하는 공정과,
    상기 구리 미립자 페이스트가 충전된 기재를 가열하여, 상기 구리 미립자 페이스트를 소결시키는 공정
    을, 이 순서로 구비하는, 도전성 필러의 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 구리 미립자 페이스트를 소결시키는 공정 후에, 추가로 상기 기재 상의 최외층의 표면에 남은 상기 구리 미립자 페이스트의 잔사를 제거하는 공정을 구비하는, 도전성 필러의 제조 방법.
  4. 청구항 3에 있어서,
    상기 구리 미립자 페이스트의 잔사를 제거하는 공정이 웨트 에칭인, 도전성 필러의 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 구리 미립자 페이스트를 소결시키는 공정 후에, 추가로 상기 레지스트층, 및, 노출된 Cu 박막을 제거하는 공정을 구비하는, 도전성 필러의 제조 방법.
  6. 상기 전극 패드가 형성된 기재와, 청구항 1 내지 청구항 5 중 어느 한 항에 기재된 방법에 의하여 형성된 도전성 필러와, 제2 접합층과, 피접합 부재를, 이 순서로 접합하는, 접합 구조의 제조 방법.
  7. 기재 상에 설치된 금속 미립자의 소결체로 구성되고,
    상기 소결체의 상면이, 상기 기재 측으로 파인 오목형 형상이며,
    상기 소결체의 측면이, Cu 박막으로 덮여 있는, 도전성 필러.
KR1020227023782A 2020-01-17 2020-12-17 도전성 필러 및 그 제조 방법 그리고 접합 구조의 제조 방법 KR20220128352A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2020-005885 2020-01-17
JP2020005885 2020-01-17
JP2020042068 2020-03-11
JPJP-P-2020-042068 2020-03-11
PCT/JP2020/047075 WO2021145129A1 (ja) 2020-01-17 2020-12-17 導電性ピラー及びその製造方法並びに接合構造の製造方法

Publications (1)

Publication Number Publication Date
KR20220128352A true KR20220128352A (ko) 2022-09-20

Family

ID=76864589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227023782A KR20220128352A (ko) 2020-01-17 2020-12-17 도전성 필러 및 그 제조 방법 그리고 접합 구조의 제조 방법

Country Status (5)

Country Link
US (1) US20230041521A1 (ko)
JP (1) JP7107448B2 (ko)
KR (1) KR20220128352A (ko)
TW (1) TW202142974A (ko)
WO (1) WO2021145129A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153860B (zh) * 2023-04-10 2023-07-18 之江实验室 晶圆级铜铜凸点互连结构及其键合方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015135974A (ja) 2009-07-02 2015-07-27 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 銅柱バンプ上の金属間化合物の接合のための構造
US9859241B1 (en) 2016-09-01 2018-01-02 International Business Machines Corporation Method of forming a solder bump structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222840A (ja) * 1995-02-15 1996-08-30 Sumitomo Metal Ind Ltd 電極パッド付き回路基板およびその製造方法
JP4829340B2 (ja) * 2009-12-25 2011-12-07 株式会社東芝 半導体装置の製造方法
JP5894092B2 (ja) 2013-01-24 2016-03-23 日本電信電話株式会社 半導体装置の実装構造および半導体装置の製造方法
JP5735093B1 (ja) 2013-12-24 2015-06-17 株式会社マテリアル・コンセプト 太陽電池及びその製造方法
JP6476823B2 (ja) 2014-12-16 2019-03-06 三菱マテリアル株式会社 ピラー形成用ペースト、ピラーの製造方法、バンプ構造体の製造方法、ピラー、及びバンプ構造体
US10115692B2 (en) 2016-09-14 2018-10-30 International Business Machines Corporation Method of forming solder bumps

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015135974A (ja) 2009-07-02 2015-07-27 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 銅柱バンプ上の金属間化合物の接合のための構造
US9859241B1 (en) 2016-09-01 2018-01-02 International Business Machines Corporation Method of forming a solder bump structure

Also Published As

Publication number Publication date
JP7107448B2 (ja) 2022-07-27
US20230041521A1 (en) 2023-02-09
TW202142974A (zh) 2021-11-16
WO2021145129A1 (ja) 2021-07-22
JPWO2021145129A1 (ko) 2021-07-22

Similar Documents

Publication Publication Date Title
KR101139050B1 (ko) 범프 형성 방법 및 땜납 범프
EP1541654B1 (en) Conductive adhesive and circuit comprising it
KR101179744B1 (ko) 플립 칩 실장 방법 및 플립 칩 실장체
KR101732444B1 (ko) 부착방법 및 이 방법을 사용하여 제조된 디바이스
US5837119A (en) Methods of fabricating dendritic powder materials for high conductivity paste applications
JP4352097B2 (ja) 導電性微粒子、異方性導電材料、接続構造体及び導電性微粒子の製造方法
US6059952A (en) Method of fabricating coated powder materials and their use for high conductivity paste applications
JPH08273431A (ja) 樹枝状結晶粉末材料
WO2006098196A1 (ja) 半導体チップを備えた実装体およびその製造方法
JP2007277526A (ja) 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
KR20220018842A (ko) 구리-구리 플립칩 인터커넥션 형성 방법 및 이에 의해 형성된 구리-구리 플립칩 인터커넥션부
KR20220128352A (ko) 도전성 필러 및 그 제조 방법 그리고 접합 구조의 제조 방법
JP5699472B2 (ja) はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法
JP7147995B2 (ja) 導電性ピラー、接合構造、電子機器および導電性ピラーの製造方法
JP7243827B2 (ja) 導電性ピラー
JP4010717B2 (ja) 電気接点の接合方法
Li et al. Isotropically conductive adhesives (ICAs)
JP6907490B2 (ja) 接続構造体及びその製造方法、端子付き電極の製造方法並びにこれに用いられる導電粒子、キット及び転写型
JP4224772B2 (ja) 導電ペースト
KR100619390B1 (ko) 도전성 접착제 및 그것을 이용한 회로
JP6897038B2 (ja) 接続構造体及びその製造方法、端子付き電極の製造方法並びにこれに用いられる導電粒子、キット及び転写型
JP4224774B2 (ja) 導電ペースト
Töpper et al. Bumping technologies
JP2014067998A (ja) 導電接続シート、端子間の接続方法、接続部の形成方法、半導体装置および電子機器
JP2018129369A (ja) 接続構造体及びその製造方法、端子付き電極の製造方法並びにこれに用いられる導電粒子、キット及び転写型