JP2014033151A - 半導体装置の製造方法及び疑似ウエハ - Google Patents
半導体装置の製造方法及び疑似ウエハ Download PDFInfo
- Publication number
- JP2014033151A JP2014033151A JP2012174251A JP2012174251A JP2014033151A JP 2014033151 A JP2014033151 A JP 2014033151A JP 2012174251 A JP2012174251 A JP 2012174251A JP 2012174251 A JP2012174251 A JP 2012174251A JP 2014033151 A JP2014033151 A JP 2014033151A
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- resin
- opening
- substrate
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】まず、一方の面側から他方の面側に貫通する開口部11aが設けられた基板11の開口部11a内に、複数のデバイス13a,13bを配置する。次に、開口部11a内に樹脂14を注入して、基板11とデバイス13a,13bとが一体化した疑似ウエハ10を形成する。その後、デバイス13a,13bの電極面側に、デバイス13a,13bと電気的に接続する配線を形成し、疑似SoCチップとする。次いで、疑似SoCチップを、基板11から分離する。
【選択図】図2
Description
図1は第1の実施形態に係る半導体装置の製造方法で使用する基板の平面図、図2〜図6は第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。なお、図2〜図6は、図1にI−I線で示す位置における断面図である。
図7〜図12は、第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態においても、図1を参照して説明する。図7〜図12は、図1にI−I線の位置における断面図である。
上述の第2の実施形態では、基板11の開口部11aの壁面に水又はアルカリ性水溶液に溶解する樹脂からなる樹脂膜51を形成しているが、図14(a)に示すように、開口部11aの壁面に金属膜81を形成してもよい。
前記開口部内に樹脂を注入して、前記基板と前記デバイスとが一体化した疑似ウエハを形成する工程と、
前記疑似ウエハ上に前記複数のデバイスと電気的に接続した配線を形成して、前記複数のデバイスと前記配線とを有する疑似SoCチップを得る工程と、
前記疑似SoCチップを前記基板から分離する工程と
を有することを特徴とする半導体装置の製造方法。
前記疑似SoCチップを前記基板から分離する工程では前記可溶性膜を水、アルカリ性水溶液又は酸性水溶液により溶解することを特徴とする付記1又は2に記載の半導体装置の製造方法。
前記基板の前記開口部内に配置された複数のデバイスと、
前記開口部内に充填されて前記基板と前記複数のデバイスとを一体化する樹脂と
を有することを特徴とする疑似ウエハ。
Claims (5)
- 一方の面側から他方の面側に貫通する開口部が設けられた基板の前記開口部内に複数のデバイスを配置する工程と、
前記開口部内に樹脂を注入して、前記基板と前記デバイスとが一体化した疑似ウエハを形成する工程と、
前記疑似ウエハ上に前記複数のデバイスと電気的に接続した配線を形成して、前記複数のデバイスと前記配線とを有する疑似SoCチップを得る工程と、
前記疑似SoCチップを前記基板から分離する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記基板が、シリコン、セラミックス、ガラス及び石英のいずれかにより形成されていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記開口部内に複数のデバイスを配置する工程の前に、前記開口部の壁面に可溶性膜を付着させる工程を有し、
前記疑似SoCチップを前記基板から分離する工程では前記可溶性膜を水、アルカリ性水溶液又は酸性水溶液により溶解することを特徴とする請求項1又は2に記載の半導体装置の製造方法。 - 前記疑似SoCチップを前記基板から分離する工程の後に、前記基板に付着している前記樹脂を除去する工程を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法
- 一方の面側から他方の面側に貫通する開口部が設けられた基板と、
前記基板の前記開口部内に配置された複数のデバイスと、
前記開口部内に充填されて前記基板と前記複数のデバイスとを一体化する樹脂と
を有することを特徴とする疑似ウエハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012174251A JP6003369B2 (ja) | 2012-08-06 | 2012-08-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012174251A JP6003369B2 (ja) | 2012-08-06 | 2012-08-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014033151A true JP2014033151A (ja) | 2014-02-20 |
JP6003369B2 JP6003369B2 (ja) | 2016-10-05 |
Family
ID=50282733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012174251A Expired - Fee Related JP6003369B2 (ja) | 2012-08-06 | 2012-08-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6003369B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016111313A (ja) * | 2014-12-05 | 2016-06-20 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | 矩形配列のキャビティを備えたポリマーフレームを製作する方法 |
CN111316430A (zh) * | 2017-10-05 | 2020-06-19 | 德州仪器公司 | 用于半导体封装的结构和方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345336A (ja) * | 2000-06-02 | 2001-12-14 | Dainippon Printing Co Ltd | 半導体装置の作製方法と、それに用いられる配線部材 |
JP2003152134A (ja) * | 2001-11-19 | 2003-05-23 | Sony Corp | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 |
JP2003309215A (ja) * | 2002-02-15 | 2003-10-31 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2004128286A (ja) * | 2002-10-04 | 2004-04-22 | Sony Corp | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 |
US20080085572A1 (en) * | 2006-10-05 | 2008-04-10 | Advanced Chip Engineering Technology Inc. | Semiconductor packaging method by using large panel size |
JP2011044587A (ja) * | 2009-08-21 | 2011-03-03 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
US20110095413A1 (en) * | 2009-10-22 | 2011-04-28 | Hans-Joachim Barth | Method and Apparatus for Semiconductor Device Fabrication Using a Reconstituted Wafer |
-
2012
- 2012-08-06 JP JP2012174251A patent/JP6003369B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345336A (ja) * | 2000-06-02 | 2001-12-14 | Dainippon Printing Co Ltd | 半導体装置の作製方法と、それに用いられる配線部材 |
JP2003152134A (ja) * | 2001-11-19 | 2003-05-23 | Sony Corp | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 |
JP2003309215A (ja) * | 2002-02-15 | 2003-10-31 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2004128286A (ja) * | 2002-10-04 | 2004-04-22 | Sony Corp | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 |
US20080085572A1 (en) * | 2006-10-05 | 2008-04-10 | Advanced Chip Engineering Technology Inc. | Semiconductor packaging method by using large panel size |
JP2011044587A (ja) * | 2009-08-21 | 2011-03-03 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
US20110095413A1 (en) * | 2009-10-22 | 2011-04-28 | Hans-Joachim Barth | Method and Apparatus for Semiconductor Device Fabrication Using a Reconstituted Wafer |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016111313A (ja) * | 2014-12-05 | 2016-06-20 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | 矩形配列のキャビティを備えたポリマーフレームを製作する方法 |
CN111316430A (zh) * | 2017-10-05 | 2020-06-19 | 德州仪器公司 | 用于半导体封装的结构和方法 |
JP2021501459A (ja) * | 2017-10-05 | 2021-01-14 | 日本テキサス・インスツルメンツ合同会社 | 半導体パッケージングのための構造及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6003369B2 (ja) | 2016-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3929966B2 (ja) | 半導体装置及びその製造方法 | |
US10700034B2 (en) | Protrusion bump pads for bond-on-trace processing | |
US6770971B2 (en) | Semiconductor device and method of fabricating the same | |
US8080122B2 (en) | Method of manufacturing wiring substrate and method of manufacturing semiconductor device | |
US8334174B2 (en) | Chip scale package and fabrication method thereof | |
US8759685B2 (en) | Wiring substrate and method of manufacturing the wiring substrate | |
TW201639091A (zh) | 具有不連續聚合物層之扇出型堆疊式封裝結構 | |
JP2010034403A (ja) | 配線基板及び電子部品装置 | |
JP2003309221A (ja) | 半導体装置の製造方法 | |
JP2004241660A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007311385A (ja) | 半導体装置の製造方法および半導体装置 | |
TW200929477A (en) | Interposer and method for manufacturing interposer | |
JP2010067647A (ja) | 半導体装置の製造方法 | |
JP2009032720A (ja) | 半導体装置及びその製造方法 | |
JP4601686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4206885B2 (ja) | 半導体装置の製造方法 | |
US8153479B2 (en) | Method of manufacturing semiconductor package | |
JP2007073765A (ja) | 半導体パッケージ及びその製造方法 | |
TW201110267A (en) | An electronic device package and method of manufacture | |
JP5553642B2 (ja) | 半導体装置の製造方法及び薄型化基板の製造方法 | |
JP2009272512A (ja) | 半導体装置の製造方法 | |
JP6003369B2 (ja) | 半導体装置の製造方法 | |
JP4063277B2 (ja) | 半導体装置の製造方法 | |
US20080203569A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2005347299A (ja) | チップ内蔵基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6003369 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |