JP3940891B2 - バンプの形成方法及びフリップチップの製造方法 - Google Patents

バンプの形成方法及びフリップチップの製造方法 Download PDF

Info

Publication number
JP3940891B2
JP3940891B2 JP2001355749A JP2001355749A JP3940891B2 JP 3940891 B2 JP3940891 B2 JP 3940891B2 JP 2001355749 A JP2001355749 A JP 2001355749A JP 2001355749 A JP2001355749 A JP 2001355749A JP 3940891 B2 JP3940891 B2 JP 3940891B2
Authority
JP
Japan
Prior art keywords
layer
bump
forming
hole
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001355749A
Other languages
English (en)
Other versions
JP2003158145A (ja
Inventor
剛 依田
健 湯沢
武志 岩垂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001355749A priority Critical patent/JP3940891B2/ja
Publication of JP2003158145A publication Critical patent/JP2003158145A/ja
Application granted granted Critical
Publication of JP3940891B2 publication Critical patent/JP3940891B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、バンプの形成方法、フリップチップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体チップ又は半導体ウエハのパッドにバンプを形成することが知られている。しかしながら、従来の方法で形成されたバンプは、その上にさらに材料を載せると流れ落ちることがあった。したがって、十分な量の材料を、バンプ上に載せることができなかった。また、例えば、狭ピッチ化されたバンプにボール状材料を搭載すると、ボール状材料が落ちてしまっていた。あるいは、ディッピングによって液状材料をバンプ上に付けると、バンプが下向きになるため、液状材料を厚く形成することができなかった。
【０００３】
本発明は、従来の問題点を解決するためのものであり、その目的は、材料を載せても流れ落ちにくいバンプを形成することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係るバンプの形成方法は、パッドとオーバーラップする貫通穴を有する被覆層を形成し、前記貫通穴内で少なくとも一層の金属層を成長させて形成することを含み、
前記少なくとも一層の金属層を、前記パッド上及び前記貫通穴の内壁面から成長させることで、前記少なくとも一層の金属層の上端の周縁部に凸部を形成する。
【０００５】
本発明によれば、少なくとも一層の金属層に凸部が形成されるので、その上に材料を載せても凸部によってせき止められるので流れ落ちない。したがって、十分な量の材料をバンプ上に載せることができる。
【０００６】
（２）このバンプの形成方法において、
前記パッドの表面をドライエッチングして、前記パッドの表面からはじき出された粒子を、前記貫通穴の前記内壁面に付着させて、前記少なくとも一層の金属層を、前記貫通穴の前記内壁面から成長させてもよい。
【０００７】
（３）このバンプの形成方法において、
前記パッドを覆うように前記被覆層を形成した後に、前記パッド上に前記貫通穴を形成し、
前記被覆層に前記貫通穴を形成するときに、前記被覆層をオーバーエッチングして、前記パッドの表面から粒子をはじき出してもよい。
【０００８】
（４）本発明に係るバンプの製造方法は、パッドとオーバーラップする貫通穴を有する被覆層を形成し、前記貫通穴内で前記パッド上に少なくとも一層の金属層を成長させて形成することを含み、
前記貫通穴の内壁面の下端部を、前記貫通穴の内側に突出させて、前記少なくとも一層の金属層の下地を前記貫通穴の中央よりも前記内壁面側において高くすることで、前記少なくとも一層の金属層の上端の周縁部に凸部を形成する。
【０００９】
本発明によれば、少なくとも一層の金属層に凸部が形成されるので、その上に材料を載せても凸部によってせき止められるので流れ落ちない。したがって、十分な量の材料をバンプ上に載せることができる。
【００１０】
（５）このバンプの形成方法において、
前記被覆層を２層で形成し、前記２層のうち下層を前記貫通穴の内側に突出させてもよい。
【００１１】
（６）このバンプの形成方法において、
前記貫通穴の内壁面における内側に突出する前記下端部を、前記パッドの表面をドライエッチングして前記パッドの表面からはじき出された粒子によって形成してもよい。
【００１２】
（７）このバンプの形成方法において、
前記パッドを覆うように前記被覆層を形成した後に、前記パッド上に前記貫通穴を形成し、
前記被覆層に前記貫通穴を形成するときに、前記被覆層をオーバーエッチングして、前記パッドの表面から粒子をはじき出してもよい。
【００１３】
（８）本発明に係るバンプの形成方法は、パッドとオーバーラップする貫通穴を有する被覆層を形成し、前記貫通穴内で前記パッド上に少なくとも一層の金属層を成長させて形成することを含み、
前記被覆層の一部が前記パッドの端部に載るように、前記貫通穴を形成し、
前記パッドを、前記貫通穴から前記被覆層の下に至るまでエッチングして、前記被覆層の下にスペースを形成し、
前記少なくとも一層の金属層を、上端の周縁部に凸部を有するように形成する。
【００１４】
本発明によれば、少なくとも一層の金属層に凸部が形成されるので、その上に材料を載せても凸部によってせき止められるので流れ落ちない。したがって、十分な量の材料を、バンプ上に載せることができる。
【００１５】
（９）このバンプの形成方法において、
前記少なくとも一層の金属層を、無電解メッキで形成してもよい。
【００１６】
（１０）このバンプの形成方法において、
前記少なくとも一層の金属層を、複数の金属層で形成してもよい。
【００１７】
（１１）このバンプの形成方法において、
前記複数の金属層を、ニッケル層及び金層からなる層、あるいはニッケル層と銅層とスズ層からなる層で形成してもよい。
【００１８】
（１２）このバンプの形成方法において、
前記少なくとも一層の金属層上に、ろう材層を形成してもよい。
【００１９】
（１３）のバンプの形成方法において、
前記ろう材層を、スズによって、あるいはスズと、銀、銅、ビスマス及び亜鉛から選択される少なくとも１つの材料との合金によって形成してもよい。
【００２０】
（１４）このバンプの形成方法において、
前記少なくとも一層の金属層を、前記被覆層よりも低く形成してもよい。
【００２１】
（１５）このバンプの形成方法において、
前記凸部の高さを、その幅の１／２以上になるように形成してもよい。
【００２２】
（１６）このバンプの形成方法において、
前記凸部は、前記少なくとも一層の金属層の前記周縁部を囲むように形成されていてもよい。
【００２３】
（１７）このバンプの形成方法において、
複数の前記パッドであって半導体ウエハに形成されたパッドに、前記少なくとも一層の金属層を形成してもよい。
【００２４】
（１８）このバンプの形成方法において、
複数の前記パッドであって半導体チップに形成されたパッドに、前記少なくとも一層の金属層を形成してもよい。
【００２５】
（１９）本発明に係るフリップチップの製造方法は、上記方法によって、バンプを形成することを含む。
【００２６】
（２０）本発明に係る半導体装置の製造方法は、上記方法によって製造されたフリップチップを基板に実装することを含む。
【００２７】
（２１）本発明に係るフリップチップは、上記方法によって製造されてなる。
【００２８】
（２２）本発明に係るフリップチップは、パッド上にバンプが形成され、前記バンプは、上端の周縁部に凸部が形成されてなる。
【００２９】
本発明によれば、バンプの上に材料を載せても凸部によってせき止められるので流れ落ちない。したがって、十分な量の材料を、バンプ上に載せることができる。
【００３０】
（２３）このフリップチップにおいて、
前記バンプ上に、ろう材が設けられていてもよい。
【００３１】
（２４）このフリップチップにおいて、
前記バンプの前記凸部の高さは、その幅の１／２以上であってもよい。
【００３２】
（２５）このフリップチップにおいて、
前記凸部は、前記少なくとも一層の金属層の前記周縁部を囲むように形成されていてもよい。
【００３３】
（２６）本発明に係る半導体装置は、上記方法によって製造されてなる。
【００３４】
（２７）本発明に係る半導体装置は、パッド上にバンプが形成され、前記バンプは、上端の周縁部に凸部が形成されてなるフリップチップと、
前記フリップチップが実装された基板と、
を有する。
【００３５】
本発明によれば、バンプの上に材料を載せても凸部によってせき止められるので流れ落ちない。したがって、十分な量の材料を、バンプ上に載せることができる。
【００３６】
（２８）本発明に係る回路基板は、上記フリップチップが実装されてなる。
【００３７】
（２９）本発明に係る回路基板は、上記半導体装置が実装されてなる。
【００３８】
（３０）本発明に係る電子機器は、上記フリップチップを有する。
【００３９】
（３１）本発明に係る電子機器は、上記半導体装置を有する。
【００４０】
【発明の実施の形態】
（第１の実施の形態）
図１（Ａ）〜図３（Ｂ）は、本発明を適用した第１の実施の形態に係るバンプの形成方法を示す図である。バンプは、パッド１２上に形成する。複数のパッド１２が、基板１０に形成されている。基板１０は、半導体ウエハ３８（図４参照）、半導体チップ４０（図５参照）のいずれであってもよい。本実施の形態では、基板１０に複数のパッド１２が形成されており、全てのパッド１２に同時にバンプを形成することができる。パッド１２は、アルミニウム（Ａｌ）や銅（Ｃｕ）などで形成される。
【００４１】
基板１０には、被覆層２０を形成する。被覆層２０は、２層で形成してもよい。その場合、上層をレジスト層２２で形成してもよい。レジスト層２２には、光又放射線などのエネルギー感応性の樹脂を使用することができる。また、下層を絶縁膜（パッシベーション膜）２４で形成してもよい。絶縁膜２４は、ＳｉＯ2、ＳｉＮ又はポリイミド樹脂などで形成することができる。被覆層２０には、図１（Ｂ）に示すように貫通穴２６を形成する。貫通穴２６は、パッド１２とオーバーラップするように形成する。被覆層２０が２層で形成された場合には、上層（レジスト層２２）に先に貫通穴２８を形成し、その後下層（絶縁膜２４）に貫通穴３０を形成し、両者を連通させて貫通穴２６を形成してもよい。
【００４２】
図１（Ａ）に示すように、レジスト層２２に形成する貫通穴２８は、パッド１２とオーバーラップするように形成する。フォトリソグラフィ技術を適用して貫通穴２８を形成してもよい。貫通穴２８は、パッド１２の外周を超えない形状で形成する。貫通穴２８は、パッド１２に対して垂直に立ち上がる壁面にて形成する。こうすることで、垂直に立ち上がるバンプを形成することができる。なお、レジスト層２２の貫通穴２８の平面形状は、円形又は四辺形（例えば正方形又は長方形）のいずれであってもよい。
【００４３】
図１（Ｂ）に示すように、絶縁膜２４には、各パッド１２の少なくとも一部が露出するように貫通穴３０を形成する。貫通穴３０はパッド１２とオーバーラップするように形成する。その場合、絶縁膜２４は、パッド１２の端部（例えば周縁部）を覆ってもよい。絶縁膜２４の貫通穴３０の平面形状は、円形、四辺形（正方形又は長方形）のいずれであってもよい。
【００４４】
絶縁膜２４の貫通穴３０は、レジスト層２２をマスクとして、例えばエッチングによって形成することができる。異方性のエッチングを適用して、絶縁膜２４の表面から垂直にエッチングを進行させてもよい。エッチングには、ドライエッチング（スパッタリング）を利用してもよい。貫通穴２８の壁面と、絶縁膜２４の貫通穴３０の壁面とが面一になっていてもよい。
【００４５】
図１（Ｃ）に示すように、パッド１２の表面からその粒子をはじき出す。例えば、被覆層２０（絶縁膜２４）に貫通穴２６（貫通穴３０）を形成するときにドライエッチングを行い、オーバーエッチングしてパッド１２に対してエッチングを行ってもよい。そして、パッド１２の表面からはじき出された粒子を、貫通穴２６の内壁面の下端部（例えば絶縁膜２４の貫通穴３０の内壁面）に付着させる。はじき出されたパッド１２の粒子は、貫通穴２６の内壁面の下端部の内側において、パッド１２上に付着していてもよい。こうすることで、後述する少なくとも一層の金属層の下地を、貫通穴２６において、その中央よりも内壁面側において高くすることができる。
【００４６】
なお、パッド１２の全体を絶縁膜２４で覆ってから貫通穴３０を形成する場合、パッド１２上の絶縁膜２４の残さを、弱フッ酸溶液で溶解するなどの方法で除去し、必要に応じてパッド１２を水等で洗浄する。そして、パッド１２をアルカリ性溶液に浸すなどの方法で、パッド１２上の酸化膜を除去し、必要に応じてパッド１２を水等で洗浄する。
【００４７】
そして、貫通穴２６内で、パッド１２上に少なくとも一層の金属層を成長させて形成する。貫通穴２６の内壁面の下端部（詳しくは貫通穴３０の内壁面）に、パッド１２の粒子が付着しているので、この部分からも少なくとも一層の金属層を成長させて形成する。パッド１２がアルミニウム（Ａｌ）で形成されている場合、図１（Ｄ）に示すように、パッド１２上にジンケート処理（置換メッキの一種）を施して表面のアルミニウム（Ａｌ）を亜鉛（Ｚｎ）に置換する。貫通穴２６の内壁面の下端部（詳しくは貫通穴３０の内壁面）に、パッド１２の粒子が付着しているので、この部分にもジンケート処理を施す。こうして、パッド１２から貫通穴２６の内壁面の下端部（詳しくは貫通穴３０の内壁面）にかけて、金属層（亜鉛層）１４を形成する。金属層１４は、貫通穴２６（貫通穴３０）における中央よりも内壁面側において高くなっている。言い換えると、金属層１４は、その上端の周縁部に凸部を有する。この凸部は、金属層１４の周縁部を囲むようになっている。なお、ダブルジンケート処理を行って、緻密な金属層１４を形成してもよい。必要に応じてパッド１２（金属層１４）を水等で洗浄する。
【００４８】
図２（Ａ）に示すように、パッド１２（金属層１４）上に金属層１６を形成する。金属層１６の形成には、無電解メッキを適用することができる。例えば、溶液（ニッケルメッキ液）にパッド１２を浸漬して、金属層（ニッケル層）１６を形成する。ニッケルメッキは、メッキ速度が速いので処理時間を短縮することができる。無電解メッキの工程は、メッキ液の撹拌（例えばエアー撹拌）など公知の技術を含む。そして、必要に応じて金属層１６を水等で洗浄する。この洗浄では、超音波振動を加えて洗浄力を高めてもよい。そして、金属層１６上の酸化膜を、硫酸溶液に浸漬するなどの方法で除去し、必要に応じて金属層１６を水等で洗浄する。この洗浄でも、超音波振動を加えて洗浄力を高めてもよい。酸化膜を除去するときに、金属層１６の表面を荒らすことができれば、その上に形成する金属層１８との密着性が高まる。金属層１６の表面は、その下地の表面に応じた形状になっている。すなわち、金属層１６は、貫通穴２６（貫通穴２８）内において、その中央よりも内壁面側において高くなっている。金属層１６は、上端の周縁部に凸部を有している。凸部は、周縁部を囲む形状になっている。また、金属層１６は、角柱状又は円柱状をなしている。金属層１６の高さは、例えば１０〜２５μｍ程度である。
【００４９】
図２（Ｂ）に示すように、金属層１６上に金属層（例えば金層）１８を形成する。金属層１８は、金属層１６の上面に形成する。金属層１６は、上端の周縁部に凸部を有するので、これに対応して、金属層１８も、上端の周縁部に凸部を有するように形成する。金属層１８は、被覆層２０（レジスト層２２）よりも低くなるように形成してもよい。金属層１８の形成には、無電解メッキを適用することができる。例えば、溶液（金メッキ液）に金属層１６を浸漬して、金を析出して、金属層（金層）１８を形成する。詳しくは、置換メッキによって金層（０．２ｍｍ程度）を形成する。あるいは、置換メッキの後にさらに化学還元メッキを行って、ニッケル層上に金層を厚く形成することができる。
【００５０】
この例では、パッド１２上に２層の金属層１６，１８を形成するが、変形例として３層の金属層を形成してもよい。例えば、ニッケル層上に無電解メッキによって銅層を形成し、その上に置換メッキによってスズ層を形成してもよい。この場合、バンプの最表層がスズから形成されるので、ろう材（例えばスズを含む材料）との密着力が向上する。
【００５１】
必要に応じて金属層１８を水等で洗浄する。この洗浄では、超音波振動を加えて洗浄力を高めてもよい。そして、金属層１８上の酸化膜を除去し、必要に応じて金属層１８を水等で洗浄する。この洗浄でも、超音波振動を加えて洗浄力を高めてもよい。酸化膜を除去するときに、金属層１８の表面を荒らすことができれば、その上に形成されるろう材層との密着性が高まる。
【００５２】
以上の工程により、パッド１２上に少なくとも一層の金属層（本実施の形態では複数の金属層１４，１６，１８）を形成する。この少なくとも一層の金属層は、被覆層２０（レジスト層２２）よりも低い。パッド１２上の少なくとも一層の金属層は、貫通穴２６（貫通穴２６）内において、中央よりも内壁面側が高くなっている。言い換えると、パッド１２上の少なくとも一層の金属層は、その上端の周縁部に凸部を有する。凸部は、少なくとも一層の金属層の周縁部を囲む形状をなしていてもよい。凸部は、リング状をなしていてもよい。図２（Ｂ）に示す凸部は、少なくとも一層の金属層の上面（金属層１８の上面）の中央から外側に向けて傾斜して立ち上がる面（内面又は上面）を有する。凸部の外面（又は側面）は、被覆層２０の貫通穴２６（レジスト層２２の貫通穴２８）の内壁面に対応している。例えば、凸部の外面（又は側面）は、少なくとも一層の金属層の上面（金属層１８の上面）から垂直に立ち上がっている。なお、凸部の高さＨ（例えば０．５μｍ）は、その幅Ｗ（例えば１μｍ）の１／２以上になっていてもよい。
【００５３】
図３（Ａ）に示すように、被覆層２０の少なくとも上層（例えばレジスト層２２）を除去する。その除去に、有機溶剤（例えばモノエタノールアミン７０％とジメチルスルホキシド３０％）を使用すれば、少なくとも一層の金属層（例えば、金属層１４，１６，１８）に対するダメージを与えない。レジスト層２２を除去するときに、超音波振動を印加してもよい。
【００５４】
以上の工程により、パッド１２上にバンプ（例えば、１５０μｍ程度のピッチ、例えば１００μｍ程度の幅）を形成することができる。本実施の形態では、被覆層２０の貫通穴２６内にバンプを形成するので、狭ピッチのストレートバンプを形成することが可能である。
【００５５】
次に、図３（Ｂ）に示すように、バンプ（少なくとも一層の金属層）に、ろう材層３４を形成する。ろう材層３４は、低融点金属で形成する。低融点金属として、ろう材（例えばＳｎ又はＳｎとＡｇ、Ｃｕ、Ｂｉ、Ｚｎから選択される少なくとも１つの材料との合金）を使用する。例えば、バンプ（少なくとも一層の金属層）に、ボール状のろう材（例えばハンダボール（その直径は例えば１００μｍ））を載せてこれをレーザー等で溶融したり、バンプに溶融されたろう材をディッピングで設けたり、バンプにペースト状のろう材（例えばハンダペースト）を印刷（スクリーン印刷）により設けるなどの方法を適用することができる。
【００５６】
本実施の形態によれば、バンプの上端（金属層１８の上端）の周縁部に凸部が形成されている。したがって、バンプ上に十分な量のろう材を載せることができ、しかも、ろう材がバンプから流れ落ちにくくなっている。狭ピッチ化したバンプであってもバンプ間ショートを防止することができる。この形状のバンプによれば、その上にボール状のろう材（例えばハンダボール）を安定して載せることができる。
【００５７】
図４には、上述した工程により形成された複数のバンプ３６を有する半導体ウエハ３８が示されている。バンプ３６は、例えば１５０μｍ程度のピッチで形成してもよい。バンプ３６の幅は、例えば１００μｍ程度であってもよい。図５には、上述した工程により形成されたか、あるいは図４に示す半導体ウエハ３８をダイシングして得られた複数のバンプ３６を有する半導体チップ４０が示されている。半導体チップ４０はフリップチップである。上述したバンプの形成方法を、半導体装置の製造方法の一部とすることができる。
【００５８】
（第２の実施の形態）
図６（Ａ）〜図６（Ｂ）は、本発明を適用した第２の実施の形態に係るバンプの形成方法を説明する図である。本実施の形態では、被覆層５０に形成された貫通穴５６の内壁面の下端部を、貫通穴５６の内側に突出させる。図６（Ａ）に示す例では、被覆層５０を２層（レジスト層５２及び絶縁膜５４）で形成し、その下層（絶縁層５４）を貫通穴５６の内側に突出させる。言い換えると、下層（絶縁層５４）に形成された貫通穴６０は、上層（レジスト層５２）に形成された貫通穴５８よりも、その幅又は直径が小さい。絶縁層５４における貫通穴５６内に突出した部分は、傾斜した面（テーパ面）又は曲面（凸面）で形成されていてもよい。絶縁層５４における貫通穴５６内に突出した部分の少なくとも先端は、パッド１２上に位置する。レジスト層５２に形成された貫通穴５８は、パッド１２の内側にあってもよいし、パッド１２の外側にあってもよい。貫通穴５６は、例えば、レジスト層５２に貫通穴５８を形成し、絶縁層５４をドライエッチングするときのその条件を調整することで、上述したような貫通穴６０を形成することができる。
【００５９】
そして、絶縁層５４における貫通穴５６内に突出した部分とパッド１２を下地として、少なくとも一層の金属層を形成する。詳しくは、図６（Ｂ）に示すように、金属層（亜鉛層）６２を形成し、その上に金属層（例えばニッケル層）６４を形成し、その上に金属層（例えば金層）６８を形成する。これらの形成方法には、第１の実施の形態で説明した内容を適用することができる。
【００６０】
以上の工程により、パッド１２上にバンプを形成することができる。本実施の形態でも、被覆層５０の貫通穴５６内にバンプを形成するので、狭ピッチのストレートバンプを形成することが可能である。また、バンプの上端（金属層６８の上端）の周縁部に凸部が形成されている。凸部は、絶縁層５４における貫通穴５６内に突出した部分に対応した形状になっていてもよい。バンプ上には、ろう材を設けることができる。詳しくは、第１の実施の形態で説明した通りである。
【００６１】
本実施の形態の変形例として、貫通穴５６の内壁面における内側に突出する下端部を、パッド１２の表面をドライエッチングしてパッド１２の表面からはじき出された粒子によって形成してもよい。詳しくは、第１の実施の形態で説明した内容を適用することができる。すなわち、図１（Ａ）〜図１（Ｂ）に示すように、パッド１２を覆うように被覆層２０を形成した後に、パッド１２上に貫通穴２６を形成する。そして、図１（Ｃ）に示すように、貫通穴２６を形成するときに、被覆層２０（絶縁膜２４）をオーバーエッチングして、パッド１２の表面から粒子をはじき出す。こうして、パッド１２の粒子を貫通穴２６の内壁面における下端部（貫通穴３０）に付着させることで、貫通穴２６の下端部を内側に突出させてもよい。
【００６２】
（第３の実施の形態）
図７（Ａ）〜図７（Ｂ）は、本発明を適用した第３の実施の形態に係るバンプの形成方法を説明する図である。本実施の形態でも、第１の実施の形態と同様に、パッド１２とオーバーラップする貫通穴２６を有する被覆層２０を形成する。なお、被覆層２０の一部がパッド１２の端部に載るように貫通穴２６を形成する。図７（Ａ）に示すように、パッド１２を、貫通穴２６（詳しくは貫通穴３０）から被覆層２０（絶縁膜２４）の下に至るまでエッチングする。こうして、被覆層２０（絶縁膜２４）の下にスペースを形成する。言い換えると、パッド１２の表面は、貫通穴２６の内壁面の下方において窪みが形成されている。
【００６３】
図７（Ｂ）に示すように、少なくとも一層の金属層を、パッド１２の上に成長させ、被覆層２０（絶縁膜２４）の下（貫通穴２６の内壁面の下方）から貫通穴２６の内側にも成長させる。詳しくは、金属層（亜鉛層）７２を形成し、その上に金属層（例えばニッケル層）７４を形成し、その上に金属層（例えば金層）７８を形成する。これらの形成方法には、第１の実施の形態で説明した内容を適用することができる。こうして、少なくとも一層の金属層（金属層７２，７４，７８）を、上端の周縁部に凸部を有するように形成する。詳しくは、パッド１２における被覆層２０（絶縁膜２４）の下（貫通穴２６の内壁面の下方）のスペースに露出する面上において、めっき成長が促進されるので、あるいはパッド１２における被覆層２０（絶縁膜２４）の下（貫通穴２６の内壁面の下方）の部分から金属が成長するので、金属層７４が、その端部において盛り上がった形状になる。その上に形成される金属層７８も、これに対応した形状になる。
【００６４】
以上の工程により、パッド１２上にバンプを形成することができる。本実施の形態でも、被覆層２０の貫通穴２６内にバンプを形成するので、狭ピッチのストレートバンプを形成することが可能である。また、バンプの上端（金属層７８の上端）の周縁部に凸部が形成されている。バンプ上には、ろう材を設けることができる。詳しくは、第１の実施の形態で説明した通りである。
【００６５】
（その他の実施の形態）
図８は、本発明を適用した実施の形態に係る半導体装置を示す図である。半導体装置は、図５に示すバンプ３６を有する半導体チップ（フリップチップ）４０と、配線パターン８２が形成された基板８０と、複数の外部端子８６と、を含む。なお、半導体チップ４０は、基板８０にフェースダウンボンディングされ、半導体チップ４０と基板８０との間には、アンダーフィル材（樹脂）８４が充填されている。
【００６６】
図９は、本発明の実施の形態に係る半導体装置の一例を示す図である。この例では、ＣＯＦ（Chip On Film）の形態が適用された半導体装置１００が、液晶パネル９０に取り付けられている。半導体装置１００は、上述した半導体チップ４０及び基板（フィルム又はフレキシブル基板）９２を有する。液晶パネル９０を電子機器ということもできる。図１０に示す回路基板１１０には、本発明の実施の形態に係るフリップチップ又は半導体装置が実装されている。本発明の実施の形態に係るフリップチップ又は半導体装置を有する電子機器として、図１１にはノート型パーソナルコンピュータ１２０が示され、図１２には携帯電話１３０が示されている。
【００６７】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｄ）は、本発明を適用した第１の実施の形態に係るバンプの形成方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｂ）は、本発明を適用した第１の実施の形態に係るバンプの形成方法を説明する図である。
【図３】図３（Ａ）〜図３（Ｂ）は、本発明を適用した第１の実施の形態に係るバンプの形成方法を説明する図である。
【図４】図４は、本発明を適用した第１の実施の形態に係るバンプが形成された半導体ウエハを示す図である。
【図５】図５は、本発明を適用した第１の実施の形態に係るバンプが形成された半導体チップを示す図である。
【図６】図６（Ａ）〜図６（Ｂ）は、本発明を適用した第２の実施の形態に係るバンプの形成方法を説明する図である。
【図７】図７（Ａ）〜図７（Ｂ）は、本発明を適用した第３の実施の形態に係るバンプの形成方法を説明する図である。
【図８】図８は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図９】図９は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図１０】図１０は、本発明を適用した実施の形態に係る回路基板を示す図である。
【図１１】図１１は、本発明を適用した実施の形態に係る電子機器を示す図である。
【図１２】図１２は、本発明を適用した実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 基板
１２ パッド
１４ 金属層
１６ 金属層
１８ 金属層
２０ 被覆層
２６ 貫通穴
３４ ろう材層
３６ バンプ
３８ 半導体ウエハ
４０ 半導体チップ
５０ 被覆層
５６ 貫通穴
６２ 金属層
６４ 金属層
６８ 金属層
７２ 金属層
７４ 金属層
７８ 金属層

Claims (14)

  1. パッドとオーバーラップする貫通穴を有する被覆層を形成し、前記貫通穴内で前記パッド上に少なくとも一層の金属層を成長させて形成することを含み、
    前記貫通穴の内壁面の下端部を、前記貫通穴の内側に突出させて、前記少なくとも一層の金属層の下地を前記貫通穴の中央よりも前記内壁面側において高くすることで、前記少なくとも一層の金属層の上端の周縁部に凸部を形成し、
    前記貫通穴の内壁面における内側に突出する前記下端部を、前記パッドの表面をドライエッチングして前記パッドの表面からはじき出された粒子によって形成するバンプの形成方法。
  2. 請求項１記載のバンプの形成方法において、
    前記パッドを覆うように前記被覆層を形成した後に、前記パッド上に前記貫通穴を形成し、
    前記被覆層に前記貫通穴を形成するときに、前記被覆層をオーバーエッチングして、前記パッドの表面から粒子をはじき出すバンプの形成方法。
  3. パッドとオーバーラップする貫通穴を有する被覆層を形成し、前記貫通穴内で前記パッド上に少なくとも一層の金属層を成長させて形成することを含み、
    前記被覆層の一部が前記パッドの端部に載るように、前記貫通穴を形成し、
    前記パッドを、前記貫通穴から前記被覆層の下に至るまでエッチングして、前記被覆層の下にスペースを形成し、
    前記少なくとも一層の金属層を、上端の周縁部に凸部を有するように形成するバンプの形成方法。
  4. 請求項１から請求項３のいずれかに記載のバンプの形成方法において、
    前記少なくとも一層の金属層を、無電解メッキで形成するバンプの形成方法。
  5. 請求項１から請求項４のいずれかに記載のバンプの形成方法において、
    前記少なくとも一層の金属層を、複数の金属層で形成するバンプの形成方法。
  6. 請求項５記載のバンプの形成方法において、
    前記複数の金属層を、ニッケル層及び金層からなる層、あるいはニッケル層と銅層とスズ層からなる層で形成するバンプの形成方法。
  7. 請求項１から請求項６のいずれかに記載のバンプの形成方法において、
    前記少なくとも一層の金属層上に、ろう材層を形成するバンプの形成方法。
  8. 請求項７記載のバンプの形成方法において、
    前記ろう材層を、スズによって、あるいはスズと、銀、銅、ビスマス及び亜鉛から選択される少なくとも１つの材料との合金によって形成するバンプの形成方法。
  9. 請求項１から請求項８のいずれかに記載のバンプの形成方法において、
    前記少なくとも一層の金属層を、前記被覆層よりも低く形成するバンプの形成方法。
  10. 請求項１から請求項９のいずれかに記載のバンプの形成方法において、
    前記凸部の高さを、前記凸部の幅の１／２以上になるように形成するバンプの形成方法。
  11. 請求項１から請求項１０のいずれかに記載のバンプの形成方法において、
    前記凸部は、前記少なくとも一層の金属層の前記周縁部を囲むように形成されてなるバンプの形成方法。
  12. 請求項１から請求項１１のいずれかに記載のバンプの形成方法において、
    複数の前記パッドであって半導体ウエハに形成されたパッドに、前記少なくとも一層の金属層を形成するバンプの形成方法。
  13. 請求項１から請求項１１のいずれかに記載のバンプの形成方法において、
    複数の前記パッドであって半導体チップに形成されたパッドに、前記少なくとも一層の金属層を形成するバンプの形成方法。
  14. 請求項１２又は請求項１３記載の方法によって、バンプを形成することを含むフリップチップの製造方法。
JP2001355749A 2001-11-21 2001-11-21 バンプの形成方法及びフリップチップの製造方法 Expired - Fee Related JP3940891B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001355749A JP3940891B2 (ja) 2001-11-21 2001-11-21 バンプの形成方法及びフリップチップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001355749A JP3940891B2 (ja) 2001-11-21 2001-11-21 バンプの形成方法及びフリップチップの製造方法

Publications (2)

Publication Number Publication Date
JP2003158145A JP2003158145A (ja) 2003-05-30
JP3940891B2 true JP3940891B2 (ja) 2007-07-04

Family

ID=19167407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001355749A Expired - Fee Related JP3940891B2 (ja) 2001-11-21 2001-11-21 バンプの形成方法及びフリップチップの製造方法

Country Status (1)

Country Link
JP (1) JP3940891B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546346B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
KR101443922B1 (ko) * 2008-10-31 2014-09-29 완-링 유 범핑 하지 금속이 없는 금속 범프 구조 및 그 제조방법
KR101048829B1 (ko) * 2009-05-27 2011-07-13 명지대학교 산학협력단 볼록 단부를 가지는 금속 기둥 범프 형성 방법
JP2016178201A (ja) * 2015-03-20 2016-10-06 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス キャビティを備えた端部を含む、電子構成要素のための導電性部材の製造方法
WO2024009762A1 (ja) * 2022-07-05 2024-01-11 東京エレクトロン株式会社 基板液処理方法及び基板液処理装置

Also Published As

Publication number Publication date
JP2003158145A (ja) 2003-05-30

Similar Documents

Publication Publication Date Title
US7553751B2 (en) Method of forming solder bump with reduced surface defects
TWI582937B (zh) 封裝結構
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
JP3778256B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20060214296A1 (en) Semiconductor device and semiconductor-device manufacturing method
US20030134496A1 (en) Method of making a wafer level chip scale package
JP2006245289A (ja) 半導体装置及び実装構造体
JP2002203869A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2022553666A (ja) バンプ構造の形成
US20060054667A1 (en) Method for supplying solder
JP4458029B2 (ja) 半導体装置の製造方法
CN110707013A (zh) 一种电镀法制作大锡球方法
JP3940891B2 (ja) バンプの形成方法及びフリップチップの製造方法
KR100790527B1 (ko) 웨이퍼레벨 패키지 및 그 제조 방법
TW201143000A (en) Chip bump structure and method for forming chip bump structure
JP4069778B2 (ja) 端子電極の製造方法および半導体装置の製造方法
US6716739B2 (en) Bump manufacturing method
JP2004235420A (ja) 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
JP3800298B2 (ja) バンプの形成方法及び半導体装置の製造方法
JP3827001B2 (ja) バンプの形成方法並びにフリップチップ及び半導体装置の製造方法
JP4324573B2 (ja) 半導体装置及び実装構造体
US12002746B2 (en) Chip package structure with metal-containing layer
JP2003142512A (ja) バンプの形成方法、フリップチップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2003338582A (ja) バンプ形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2005079379A (ja) 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050511

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070320

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees