JP2022553666A - バンプ構造の形成 - Google Patents

バンプ構造の形成 Download PDF

Info

Publication number
JP2022553666A
JP2022553666A JP2022522762A JP2022522762A JP2022553666A JP 2022553666 A JP2022553666 A JP 2022553666A JP 2022522762 A JP2022522762 A JP 2022522762A JP 2022522762 A JP2022522762 A JP 2022522762A JP 2022553666 A JP2022553666 A JP 2022553666A
Authority
JP
Japan
Prior art keywords
bump
layer
pads
solder
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022522762A
Other languages
English (en)
Inventor
隆史 久田
豊広 青木
英司 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2022553666A publication Critical patent/JP2022553666A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157Cobalt [Co] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/115Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/116Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161Physical or chemical etching
    • H01L2224/11616Chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/119Methods of manufacturing bump connectors involving a specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/13076Plural core members being mutually engaged together, e.g. through inserts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312Antimony [Sb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13149Manganese [Mn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/13294Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13317Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13324Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13355Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13399Coating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1356Disposition
    • H01L2224/13563Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565Only outside the bonding interface of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1357Single coating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9211Parallel connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

バンプ構造を作製するための技術が開示される。表面に形成されたパッドのセットを含む基板が準備され、パッドは、第1の導電性材料を含む。金属接着層が各パッド上にコーティングされる。バンプ下地は、モールド層を用いて導電性粒子を焼結することによって各パッド上に形成され、導電性粒子は、第1の導電性材料とは異なる第2の導電性材料を含む。

Description

本発明は、一般にバンプ形成技術に関し、詳細にはバンプ構造の作製方法、バンプ構造、バンプ構造を含む電子デバイス、および電子デバイスの製造方法に関する。
3Dおよび2.5Dチップ・パッケージングは、広帯域信号伝送および短い配線長を可能にする技術であり、将来のコンピュータ・システムの性能を向上させるために注目を集めている。3Dおよび2.5Dパッケージングにおけるバンプ・ピッチおよびバンプ・サイズが、従来のフリップチップ・パッケージングと比較して微細になるにつれて、はんだ接合部およびその界面における応力集中および高電流密度によるエレクトロマイグレーションに起因する信頼性の問題が生じている。
IMS(Injection Molded Solder)技術は、レジスト・マスクの開口部に溶融はんだを直接注入することによって、基板上にはんだバンプを形成するバンプ形成技術である。IMS技術は、はんだ合金組成が柔軟であるという利点を有し、これは、機械的特性およびエレクトロマイグレーションに対する耐性だけでなく微細ピッチ能力の向上にもつながる。
高密度相互接続における最近の傾向により、銅ピラー(またはポスト)バンプが使用されるようになった。しかしながら、はんだキャップの下に銅ピラーを作製するためには、高価な銅めっきプロセスが必要である。高価なめっきプロセスを使用せずにピラー・バンプを作製することができる別の技術があり、この技術では、典型的にはペーストの形態で提供される導電性粒子を焼結することによってピラーが作製される。焼結されたピラーは、ピラーが同じ材料から作られたコンタクト・パッド上に作製される場合、すなわち、焼結された銅ピラーが銅パッド上に作製される場合、良好な信頼性を示す。
しかしながら、ピラーとは異なる導電性材料、特にアルミニウムがコンタクト・パッドとして使用される場合は、バンプ形成前にアルミニウム・パッドの表面酸化物を除去しても、ピラーとコンタクト・パッドとの密着性が低下する。
したがって、基板上に形成されたバンプのセットを含むバンプ構造であって、導電性粒子を焼結することによって作られたバンプが、導電性粒子とは異なる導電性材料から作られたパッドに強固に接合されたバンプ構造を作製することができる新規なバンプ形成技術が必要とされている。
本発明の一実施形態によると、バンプ構造を作製する方法が提供される。本方法は、表面に形成されたパッドのセットを含む基板を準備することを含み、パッドが第1の導電性材料を含む。本方法はまた、各パッド上に金属接着層をコーティングすることを含む。本方法は、モールド層を用いて導電性粒子を焼結することによって各パッド上にバンプを形成することをさらに含み、導電性粒子が第1導電性材料とは異なる第2導電性材料を含む。
これにより、パッドが導電性粒子とは異なる導電性材料から作られた場合であっても、導電性粒子を焼結することによって作られたバンプが基板のパッドに強固に接合された、基板上のバンプのセットを含むバンプ構造を作製することができる。
一実施形態では、モールド層は、開口部のセットを有し、各開口部はパッドのうちの1つと整列している。本方法は、各パッド上にバンプを形成する際に、基板上にモールド層を配置することと、モールド層の開口部内に導電性粒子を充填することと、を含む。モールド層の開口部内に充填された導電性粒子を焼結して、各パッド上にバンプ下地を提供する。本方法は、バンプ下地の上方のモールド層の各開口部内の残りの空間にはんだ材料を充填して、各バンプ下地上にはんだキャップを形成することをさらに含む。
一実施形態では、第1の導電性材料はAlを含み、第2の導電性材料はCuを含む。半導体デバイスは、典型的には最外層にAlパッドを使用しているため、実用的な、パッドに強固に接合された焼結されたバンプ下地を作製することが可能である。
一実施形態では、導電性粒子は、ペーストの形態で提供される。各パッド上に形成されたバンプ下地は、モールド層の開口部の輪郭に適合するカップ形状を有し、金属接着層によってパッドに接合された底部を有する。これにより、頂部が平坦なピラー形状と比べてバンプ・サイズが微細になっても、バンプ下地上に十分なはんだ量を確保することが可能になる。また、カップ形状を有するバンプ下地は、このような形状のバンプでは電流の流れが分散されるため、エレクトロマイグレーションに対する耐性の点で有利である。
一実施形態では、本方法は、基板の表面上にレジスト層を塗布することをさらに含む。本方法はまた、レジスト層をパターニングして、モールド層を作製することを含む。本方法は、モールド層の輪郭に適合するようにパッドおよびモールド層上に金属接着材料をさらに堆積させ、各パッド上にコーティングされた金属接着層を提供することをさらに含む。レジスト剥離後のレジスト層下の金属層の除去プロセスがなくなるため、バンプの根元のアンダーカットが防止される。
一実施形態では、本方法は、はんだ材料を充填する際に、モールド層の頂面に堆積させた金属接着材料をはんだ材料中に溶解させることを含む。これにより、余分な金属接着材料を十分に除去しつつ、余分な金属接着材料の除去プロセスを省略することができる。この好ましい実施形態では、金属接着材料は、Cu、Ni、Auおよびこれらの任意の組合せからなる群から選択することができる。Cu、NiおよびAuは、はんだ材料の充填プロセス中に、溶融はんだなどのはんだ材料中に容易に溶解する。
一実施形態では、本方法は、モールド層を基板から剥離してモールド層を洗い流し、モールド層の頂面の金属接着材料をモールド層と一緒にリフトオフして洗い落とすことをさらに含む。これにより、金属接着材料の組成に関わらず、余分な金属接着材料の除去プロセスを省略することができる。したがって、溶融はんだなどのはんだ材料に対して不溶性の材料であっても、Tiバリアなどの他の機能性材料を金属接着材料として用いることができる。また、モールド層の輪郭に適合する金属接着材料は、イオン・マイグレーションによるバンプ間の短絡を防止する側壁バリアとして機能する。
一実施形態では、本方法は、化学機械研磨(CMP)、機械研磨、フライカッティング、および化学エッチングからなる群から選択された技術によって、モールド層の頂面に堆積させた金属接着材料を除去することをさらに含む。余分な金属接着材料の除去プロセスは行われるが、バンプの根元にアンダーカットを生じさせるレジスト剥離後の金属層の除去プロセスは省略される。溶融はんだなどのはんだ材料に対して不溶性の材料であっても、Tiバリアなどの他の機能性材料を金属接着材料として用いることもできる。また、モールド層の輪郭に適合する金属接着材料は、イオン・マイグレーションによるバンプ間の短絡を防止する側壁バリアとして機能する。
一実施形態では、本方法は、各パッド上にコーティングされた金属接着層に対応する第1の部分と、パッドの外側領域に形成された第2の部分とを有するように、基板の表面に金属接着材料を堆積させることをさらに含む。本方法は、金属接着材料上にレジスト層を塗布することを含む。本方法はまた、レジスト層をパターニングして、モールド層を作製することを含む。本方法は、基板からモールド層を剥離し、それによってバンプを基板上に残すことを含み、各バンプは、はんだキャップと、パッド上に形成されたバンプ下地とを含む。本方法は、バンプから露出した金属接着材料の第2の部分を除去することをさらに含む。溶融はんだなどのはんだ材料に対して不溶性の材料であっても、Tiバリアなどの他の機能性材料を金属接着材料として用いることもできる。本実施形態では、金属接着材料は、Cu、Ti、Ni、Auおよびこれらの任意の組合せからなる群から選択することができる。
一実施形態では、はんだ材料を充填することは、モールド層の各開口部に溶融はんだを注入することを含む。本実施形態では、バンプのセットを作製するために電解めっきおよび無電解めっきを必要とせず、それによって、高価なピラーおよびはんだキャップの作製プロセス、高価な設備、ならびにめっきプロセスの複雑な管理が回避される。
一実施形態では、本方法は、金属接着層のコーティングの前に、逆スパッタリングによってパッドから表面酸化物を除去することを含み、金属接着層は、スパッタリングによって各パッド上にコーティングされる。逆スパッタリングと金属接着層のスパッタリングとの組合せは、パッドの表面酸化物除去から表面コーティングまでの時間間隔を短縮するのに好ましい。
一実施形態では、基板は、半導体デバイスを含み、パッドのセットは、半導体デバイスの少なくとも活性表面上に形成されている。本方法は、バンプを用いて半導体デバイスを外部回路に相互接続することをさらに含み、したがって本方法は、電子デバイスの製造方法である。焼結の高温条件は、焼結されたピラーとパッドとの間の結合の強化に寄与する。しかしながら、半導体デバイスは、一般に、このような高温条件下では劣化する。これにより、高温条件を用いることなく、バンプ下地とパッドとの接合性を高めることができる。
本発明の別の実施形態によると、バンプ構造が提供される。バンプ構造は、表面に形成されたパッドのセットを含む基板を含み、パッドは第1の導電性材料を含む。バンプ構造はまた、それぞれがパッドのうちの1つに形成されたバンプのセットを含む。各バンプは、パッド上に形成された金属接着層と、金属接着層上に形成されたバンプ下地と、を含む。バンプ下地は、第1導電性材料とは異なる第2導電性材料を含む導電性粒子の焼結体である。
本発明の実施形態によるバンプ構造は、導電性粒子の焼結によって作られたバンプがパッドに強固に接合されているため、パッドが導電性粒子とは異なる導電性材料で作られていても、良好な信頼性を示す。また、高温条件を用いることなく、バンプ下地とパッドとの接合性を高めることができる。したがって、バンプ形成プロセスに起因する半導体デバイスの劣化を防止することができる。
一実施形態では、各バンプは、バンプ下地上に形成されたはんだキャップをさらに含む。バンプ下地は、金属接着層を介してパッドに接合された底部を有するカップの形状を有し、カップは、はんだキャップのはんだ材料で充填される。特定の実施形態では、第1の導電性材料は、Alを含むことができ、第2の導電性材料は、Cuを含むことができ、金属接着層は、Cu、Ti、Ni、Auおよびこれらの組合せからなる群から選択された材料を含むことができる。
一実施形態では、金属接着層は、側壁バリアとしてバンプ下地の側面を覆う。これにより、側壁バリアは、イオン・マイグレーションによるバンプ間の短絡が防止される。
本発明の別の実施形態では、電子デバイスが提供される。電子デバイスは、活性表面上に形成されたパッドのセットを含む半導体デバイスを含み、パッドは第1の導電性材料を含む。電子デバイスはまた、それぞれがパッドのうちの1つに形成されたバンプのセットを含む。各バンプは、パッド上に形成された金属接着層と、金属接着層上に形成されたバンプ下地と、を含み、バンプ下地は、第1の導電性材料とは異なる第2の導電性材料を含む導電性粒子の焼結体である。電子デバイスは、バンプのセットを介して半導体デバイスに相互接続された回路をさらに含む。
本発明の実施形態による電子デバイスは、導電性粒子を焼結することによって作られたバンプが、バンプ下地用の導電性粒子とは異なる導電性材料から作られたパッドであっても、パッドに強固に接合されるため、良好な耐久性を示す。
一実施形態では、金属接着層は、側壁バリアとしてバンプ下地の側面を覆う。側壁バリアを設けることにより、イオン・マイグレーションによるバンプ間の短絡が防止される。
本発明の別の実施形態では、電子デバイスを製造する方法が提供される。本方法は、バンプ付き半導体デバイスを準備することを含む。バンプ付き半導体デバイスは、表面に形成されたパッドのセットを含む基板を含み、パッドは第1の導電性材料を含む。バンプ付き半導体デバイスはまた、それぞれがパッドのうちの1つに形成されたバンプのセットを含み、各バンプは、パッド上に形成された金属接着層と、金属接着層上に形成されたバンプ下地と、を含み、バンプ下地は、第1の導電性材料とは異なる第2の導電性材料を含む導電性粒子の焼結体である。本方法は、バンプのセットを介してバンプ付き半導体デバイスを外部回路に相互接続することをさらに含む。
本発明の実施形態による方法によって提供される電子デバイスは、導電性粒子を焼結することによって作られたバンプが、バンプ下地用の導電性粒子とは異なる導電性材料から作られたパッドであっても、パッドに強固に接合されるため、良好な耐久性を示す。
さらなる特徴および利点は、本発明の技術によって実現される。本発明の他の実施形態および態様は、本明細書に詳細に記載されており、特許請求される発明の一部とみなされる。
本発明とみなされる主題は、本明細書の最後の特許請求の範囲において具体的に指摘され、明確に特許請求される。本発明の前述および他の特徴および利点は、添付の図面と併せて以下の詳細な説明から明らかである。図面における要素および層のサイズおよび相対位置は、必ずしも縮尺通りに描かれていないことに留意されたい。これらの要素または層のいくつかは、図面の読みやすさを向上させるために任意に拡大され、配置されている。
本発明の一実施形態によるバンプ構造の断面図である。 本発明の一実施形態によるバンプ構造の上面図である。 本発明の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(1/2)。 本発明の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(1/2)。 本発明の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(1/2)。 本発明の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(1/2)。 本発明の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(1/2)。 本発明の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(2/2)。 本発明の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(2/2)。 本発明の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(2/2)。 本発明の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(2/2)。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(1/2)。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(1/2)。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(1/2)。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(1/2)。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(2/2)。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(2/2)。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(2/2)。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である(2/2)。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である。 本発明の別の実施形態によるバンプ形成プロセスのステップで得られる構造の断面図である。 本発明の実施形態によるフリップチップ・ボンディング・プロセスのステップで得られる構造の断面図である。 本発明の実施形態によるフリップチップ・ボンディング・プロセスのステップで得られる構造の断面図である。 ピラーおよびはんだキャップの両方の電気めっきを含む関連するバンプ形成プロセスである。 ピラーおよびはんだキャップの両方の電気めっきを含む関連するバンプ形成プロセスである。 ピラーおよびはんだキャップの両方の電気めっきを含む関連するバンプ形成プロセスである。 ピラーおよびはんだキャップの両方の電気めっきを含む関連するバンプ形成プロセスである。 ピラーおよびはんだキャップの両方の電気めっきを含む関連するバンプ形成プロセスである。 ピラーの電気めっきおよびはんだキャップのIMSを含む別の関連するバンプ形成プロセスである。 ピラーの電気めっきおよびはんだキャップのIMSを含む別の関連するバンプ形成プロセスである。 ピラーの電気めっきおよびはんだキャップのIMSを含む別の関連するバンプ形成プロセスである。 ピラーの電気めっきおよびはんだキャップのIMSを含む別の関連するバンプ形成プロセスである。 ピラーの電気めっきおよびはんだキャップのIMSを含む別の関連するバンプ形成プロセスである。 ピラーの無電解めっきおよびはんだキャップのIMSを含む別の関連するバンプ形成プロセスである。 ピラーの無電解めっきおよびはんだキャップのIMSを含む別の関連するバンプ形成プロセスである。 ピラーの無電解めっきおよびはんだキャップのIMSを含む別の関連するバンプ形成プロセスである。 ピラーの無電解めっきおよびはんだキャップのIMSを含む別の関連するバンプ形成プロセスである。 金属接着層を使用しない導電性ペースト焼結に基づく別の関連するバンプ形成プロセスである(1/2)。 金属接着層を使用しない導電性ペースト焼結に基づく別の関連するバンプ形成プロセスである(1/2)。 金属接着層を使用しない導電性ペースト焼結に基づく別の関連するバンプ形成プロセスである(1/2)。 金属接着層を使用しない導電性ペースト焼結に基づく別の関連するバンプ形成プロセスである(1/2)。 金属接着層を使用しない焼結プロセスに基づく別の関連するバンプ形成プロセスである(2/2)。 金属接着層を使用しない焼結プロセスに基づく別の関連するバンプ形成プロセスである(2/2)。 金属接着層を使用しない焼結プロセスに基づく別の関連するバンプ形成プロセスである(2/2)。
以下では、本発明は、特定の実施形態に関して説明されるが、当業者であれば、以下に説明する実施形態は例示としてのみ言及されており、本発明の範囲を限定することは意図されていないことを理解するであろう。
本発明による1つまたは複数の実施形態は、バンプ構造の作製方法、関連付けられたバンプ構造、バンプ構造を含む関連付けられた電子デバイス、およびバンプ構造を含む電子デバイスの関連付けられた製造方法を対象とし、基板のそれぞれのパッドに強固に接合されたバンプのセットが達成される。
以下では、図1Aおよび図1Bを参照して、本発明の一例示的実施形態によるバンプ構造について説明する。図1Aは、バンプ構造100の断面図を示す。図1Bは、バンプ構造100の上面図を示す。図1Aに示す断面図は、図1Bの上面図において、「A」で示す断面に対応することに留意されたい。
図1に示すバンプ構造100は、パッド112のセットを含む基板110と、基板110の表面に形成されたパッシベーション層114とを含む。バンプ構造100は、バンプ120のセットも含み、これらのバンプのそれぞれがパッド112のうちの対応するパッド上に形成されている。バンプ120に関する参照番号は、便宜上、全ての構成要素ではなく、代表的な1つのバンプに関してのみ示されていることに留意されたい。
基板110は、半導体材料から作られた任意の基板であってもよい。特定の実施形態では、基板110は、複数の電子デバイスが組み込まれたウエハ(またはパネル)である。この特定の実施形態では、ウエハは、最終的に複数のチップ(またはダイ)に分離されることがある。他の特定の実施形態では、基板110は、ウエハから分離されたチップである。記載される実施形態では、ウエハおよびチップの両方が半導体デバイスである。ウエハおよびチップは、シリコン、III-V族もしくはII-VI族化合物半導体材料、または他の半導体材料から作られてもよい。ウエハおよびチップは、FEOL(Front End Of Line)プロセスおよびBEOL(Back End Of Line)プロセスを含む任意の標準的な半導体プロセスによって作製することができる。記載される実施形態では、基板110が半導体デバイスであると説明されているが、セラミック基板、ガラス基板、プリント基板などの任意の他の基板が基板110として用いられてもよい。
パッド112は、導電性材料から作られている。導電性材料の例としては、一般に、アルミニウム(Al)、銅(Cu)、コバルト(Co)などの金属および他の金属材料が挙げられる。以下では、本バンプ形成技術が適用可能な例として、パッド112がAlから作られている場合を主に説明する。パッド112は、特定のピッチ(例えば、20~300マイクロメートル)で基板110の表面に配置されていてもよい。パッド112のセットは、図1Bに示すように、2次元アレイ状に形成されている。パッシベーション層114は、例えば、酸化シリコン(SiO2)などの絶縁材料を含むことができる。
図1A~図1Bには示されていないが、基板110は、バンプ120のセットに加えて、電子素子、フォトダイオード(PD)および発光ダイオード(LED)などの光電子素子、またはバンプ120に接続された複数の配線層、あるいはその組合せを含んでもよい。基板110はまた、半導体基板のスタックを有してもよい。
図1Aは、各バンプ120のより詳細な構造も示す。図1Aに示すように、各バンプ120は、パッド112上に形成された金属接着層126と、金属接着層126を介してパッド112上に形成されたバンプ下地122とを含む。各バンプ120は、バンプ下地122上に形成されたはんだキャップ124をさらに含むことができる。金属接着層126は、一種のUBM(Under Bump Metallurgy)であることに留意されたい。
バンプ下地122は、一般に、銅(Cu)、ニッケル(Ni)、銀(Ag)、金(Au)または他の金属材料を含むことができる導電性材料から作られている。各バンプ下地122は、基板110上に配置されたモールド層またはレジスト層を用いて導電性粒子を焼結することによって作製される。そのため、バンプ下地122は、パッド112とは異なる導電性材料を含む導電性粒子の焼結体である。以下では、本バンプ形成技術が適用可能な例として、バンプ下地122が銅から作られている場合を主に説明する。したがって、導電性粒子は銅粒子であり、バンプ下地122は銅粒子の焼結体である。
好ましい実施形態では、銅ナノ粒子、銅マイクロ粒子およびこれらの混合物がバンプ下地形成に使用される。導電性粒子の焼結体は、多孔質の形態を有する。粒子のサイズは、1nm~15μmの範囲であってもよい。
バンプ下地122は、金属接着層126を介してパッド112に接合された底部を有するカップの形状を有する。バンプ下地122のカップは、はんだキャップ124のはんだ材料で充填される。
金属接着層126は、Cu、Ti、Ni、Auおよびこれらの元素の組合せからなる群から選択された金属材料から作られている。金属接着層126は、単一の層または複数の層(またはスタック)を含むことができ、各層は、上述した元素を純金属として、または2つ以上の上述した元素を合金として含む。特定の実施形態では、金属接着層126は、Ti/Cuのスタック、Cu、AuまたはNiあるいはその組合せの層もしくはスタックである。
はんだキャップ124のはんだ材料は、任意の適切な組成を有することができる。1つまたは複数の実施形態において、はんだ材料として、スズ、ビスマス、銀、インジウム、アンチモン、銅、亜鉛、ニッケル、アルミニウム、マンガンおよびパラジウムからなる群から選択された1つまたは複数の元素の二元系、三元系および四元系を含む鉛フリーはんだ合金のいずれもが使用されてもよい。鉛フリーはんだ合金の例には、いくつかの例を挙げると、Bi-Sn、Sn-Ag、Sn-Ag-Bi、Sn-Ag-Cu、Sn-Cu合金などが含まれてもよい。はんだの組成に関する自由度が高いため、バンプ形成に適した任意の組成を選択することができる。
以下では、一連の図2A~図2Eおよび図3A~図3Dを参照して、本発明の一例示的実施形態によるバンプ構造を作製するためのバンプ形成プロセスを説明する。図2A~図2Eおよび図3A~図3Dは、図1Aおよび図1Bに示すバンプ構造100を作製するバンプ形成プロセスの各ステップで得られる構造の断面図を示す。
図2Aに示すように、バンプ形成プロセスは、基板110の表面110aに形成されたパッド112のセットおよびパッシベーション層114を含む基板110を準備するステップを含むことができる。特定の実施形態では、バンプ形成プロセスは、ウエハ・レベル・プロセスとして行われ、基板110は、複数の集積回路が組み込まれたウエハである。各パッド112は、導電性材料を含むことができる。パッド112がAlなどの容易に酸化される金属で形成される場合、バンプ形成プロセスは、パッド112から表面酸化物を除去するステップも含むことができる。表面酸化物の除去は、例えば逆スパッタリング、酸性溶液によるエッチングを含む実質的に任意の標準的な手段によって行うことができる。
図2Bに示すように、バンプ形成プロセスは、準備された基板110の表面110aに金属接着材料128を堆積させるステップを含むことができる。堆積させた金属接着材料128は、第1の部分128aおよび第2の部分128bを含むことができる。第1の部分は、パッド112上にコーティングされた金属接着層126に対応する。第2部分128bは、パッド112の外側領域に形成された部分であり、ここには、一般に、パッシベーション層114が形成されることがある。ピラーの電気めっきに典型的に使用される任意の既知のシード層を、金属接着材料128として使用することができる。金属接着材料は、Cu、Ti、Ni、Auおよびこれらの組合せからなる群から選択される。特定の実施形態では、金属接着層126は、Ti/Cuのスタック、Cu、AuまたはNiあるいはその組合せの層もしくはスタックである。金属接着材料128の堆積は、例えばスパッタリング、無電解めっきを含む実質的に任意の標準的な手段によって行うことができる。スパッタリングは、領域全体に金属接着層を提供することができるが、無電解めっきは、パッド112を含む限られた領域に金属接着層を提供することができることに留意されたい。
表面酸化物の除去および金属接着材料128の堆積は、実質的に任意の標準的な手段によって行われるが、パッド112がAlなどの容易かつ持続的に酸化される金属で形成される場合、表面酸化物の除去からパッド112の表面保護までの時間間隔を短縮するために、逆スパッタリングと金属接着材料のスパッタリングとの組合せが好ましくは採用される。長い時間間隔は、Alパッドの接合の劣化を引き起こす。さらに、この組合せは、一般にそれ自体が高価であり、高価な設備およびめっきプロセスの複雑な管理を必要とするめっきプロセスを排除するという観点から有利である。
図2Cに示すように、バンプ形成プロセスはまた、金属接着材料128上にレジスト層130を塗布するステップを含むことができる。ポジ型またはネガ型の任意の既知の液体フォトレジストまたはフィルム・フォトレジストを使用することができる。レジスト層130は、スピン・コーティング、フィルム・ラミネーションを含む実質的に任意の標準的な手段によって塗布することができる。
図2Dに示すように、バンプ形成プロセスはまた、レジスト層130を貫いて形成された開口部130aのセットを有するようにレジスト層130をパターニングするステップを含むことができる。各開口部130aは、対応するパッド112と整列している。開口部130aは、パッド112上の金属接着材料128の表面を露出させる。パターニングされたレジスト層130は、開口部130aに充填される材料を成形するためのモールド層として機能することができる。開口部130aは、任意の形状を有することができ、いくつか例を挙げると、円形、正方形、丸みを帯びた正方形を含むことができるが、これらに限定されない。金属接着材料128の堆積に無電解めっきを採用する場合は、このレジスト・パターニングの後に無電解めっきを行ってもよいことに留意されたい。
レジスト層130は、フォトリソグラフィを含む実質的に任意の標準的な手段によってパターニングすることができる。特定の実施形態では、パターニングするステップは、フォトマスク131を用いてフォトレジスト材料を露光するサブステップと、パッド112と整列した位置に開口部130aを開けるように、露光されたフォトレジスト材料を現像するサブステップと、を含むことができる。図2Dに示す実施形態では、フォトマスク131は、暗視野マスクであり、レジスト材料は、ポジ型であるが、これに限定されない。
レジスト層130は、バンプ形成のための十分な高さを提供することができる設計された厚さを有することができる。開口部130aの直径は、最終的に得られるバンプ120のサイズに影響を与えることがある。一実施形態において、開口部130aの直径は、5マイクロメートル~150マイクロメートルの範囲であってもよい。また、開口部130aの空間は、後続の充填ステップによって充填される導電性材料を収容するためのスペースを提供することができる。
バンプ形成プロセスは、図2Eに示すように、レジスト層130の開口部130a内に導電性粒子132を充填するステップを含むことができる。導電性粒子132は、パッド112とは異なる導電性材料を含んでいてもよい。導電性粒子の例としては、例えば、銅(Cu)、ニッケル(Ni)、銀(Ag)、金(Au)などを挙げることができる。好ましい実施形態において、導電性粒子は、銅(Cu)粒子であってもよい。ナノ粒子、マイクロ粒子およびこれらの混合物を導電性粒子132として用いることができる。
導電性粒子の直径は、1nm~15μmの範囲であってもよい。
記載される実施形態では、導電性粒子は、ペーストの形態で提供される。導電性粒子(以下では、導電性ペーストとも呼ばれる)132の充填は、例えば、スクリーン印刷および注入技術を含む実質的に任意の標準的な手段によって行うことができる。導電性粒子は、有機溶媒に浸漬されていてもよい。導電性ペースト132の粘度および導電性ペースト132中の粒子分率は、ペーストの収縮、換言すれば、次のステップの焼結によって得られる導電層の厚さを考慮して決定されてもよい。
図3Aに示すように、バンプ形成プロセスはまた、導電性ペースト132を焼結するステップを含むことができる。レジスト層130の各開口部130aに充填された導電性ペースト132を焼結して、各パッド112上にバンプ下地122を形成する。開口部130aの導電性ペースト132の焼結は、焼結後の金属表面の酸化を防止するために、導電性ペースト132を窒素ガスまたは蟻酸の雰囲気中で、100~250℃で0.1~2.0時間加熱することで行われる。焼結を大気中で行うと、金属表面の酸化物層を除去することができる。
焼結は、材料を液化点まで溶融することなく、熱または圧力あるいはその両方によって材料の固体塊を形成するプロセスである。焼結プロセスでは、導電性ペースト132が収縮し、その結果、図3Aに示すように、レジスト層130の開口部130aの側壁およびパッド112(金属接着材料128)の表面を覆うようにバンプ下地122が形成される。その結果、各パッド112上に形成されたバンプ下地122は、開口部130aの輪郭に適合したカップの形状を有し、底部が金属接着材料128を介してパッド112に強固に接合される。導電性ペーストを追加コーティングすることなく次のステップではんだ充填が行われるため、焼結後の導電性ペースト132の体積収縮率が最適化される。導電性ペースト132の体積収縮率は、バンプ径/高さの設計値に依存し、例えば、好ましくは50%以上である。
バンプ下地122は、金属ピラー(またはポスト)に対応する。空間136bがバンプ下地122上に残り、開口部130aの上端に達する。バンプ下地122は、図3Aに示すように、円錐状の表面を有する。バンプ下地122の断面は、共形の形状を有する。
記載された実施形態では、導電性ペースト132を充填するステップと導電性ペースト132を焼結するステップとが、それぞれ一度に行われる。しかしながら、バンプ下地122の中央部の厚さが、例えば1~50μmの範囲内である場合が所定の厚さよりも薄い場合には、導電性ペースト充填ステップと焼結ステップとを交互に複数回行って、1つまたは複数の追加の導電層を形成して、バンプ下地122の所定の厚さを確保する。
図3Bに示すように、バンプ形成プロセスはまた、バンプ下地122の上方の各開口部130aの残りの空間130b内にはんだ材料を充填して、各バンプ下地122上にはんだキャップ124を形成するステップを含むことができる。好ましい実施形態では、はんだ材料は、溶融はんだをレジスト層130の各開口部130aに注入することによって充填されてもよい。溶融はんだの注入は、例えば、IMSプロセスによって行われてもよい。レジスト層130の開口部130aの側壁を覆うバンプ下地122が存在することにより、開口部130aをはんだ材料で充填することが容易になる。IMSプロセスでは、真空または減圧条件下で、充填ヘッドを使用することによって各開口部130aに溶融はんだが注入される。注入された溶融はんだは、各開口部130aで固化する。充填ヘッドは、溶融はんだのリザーバと、溶融はんだが注入されるスロットとを含む。はんだキャップ124は、凸状の頂面を有してもよい。
図3Cに示すように、バンプ形成プロセスはまた、基板110からレジスト層130を剥離し、それによって基板110上にバンプ120を残すステップを含むことができる。
図3Dに示すように、バンプ形成プロセスはまた、バンプ120から露出した金属接着材料128の第2の部分128bを除去するステップを含むことができる。金属接着材料128の除去は、ウェット・エッチングまたはドライ・エッチングを含む任意の標準的な手段によって行うことができる。
図3Dのバンプ構造100は、本発明の実施形態として使用することができる。バンプ構造100は、基板110がウエハである場合、基板110が複数のチップに分割された後、フリップチップ・ボンディングに用いられてもよい。
本バンプ形成プロセスにより、基板110上にバンプ120のセットを含むバンプ構造を作製することができ、パッド112が焼結用の導電性粒子(本実施形態ではCu)とは異なる導電性材料(本実施形態ではAl)で作られていても、導電性ペースト132を焼結することによって作られたバンプ120は、基板110のパッド112に強固に接合される。一般に、半導体デバイスは、最外層にAlパッドを含む。それゆえ、実用的な、パッド112と強固に接合された焼結されたバンプ下地122を作製することが可能である。
さらに、バンプ下地122は、導電性粒子132を焼結することによって作製され、はんだキャップ124は、溶融はんだを注入することによって作製されるため、バンプの主要構造を作製するための電解めっきプロセスおよび無電解めっきプロセスが不要となり、それによって、高価なピラーおよびはんだキャップ作製プロセス、高価な設備、ならびにめっきプロセスの複雑な管理が回避される。
上述した実施形態では、余分な金属接着材料の除去は、レジスト剥離後に行われる。しかしながら、他の実施形態では、金属接着材料の除去は、省略されてもよい。
以下では、一連の図4A~図4Dおよび図5A~図5Dを参照して、金属接着材料の除去が省略された本発明の他の実施形態による改善されたバンプ形成プロセスを説明する。図4A~図4Dおよび図5A~図5Dは、改善されたバンプ形成プロセスの各ステップで得られる構造の断面図を示す。
図4Aに示すように、バンプ形成プロセスは、パッド112のセットおよびパッシベーション層114が上に形成された基板110を準備するステップを含むことができる。図2Bに示すように、バンプ形成プロセスはまた、基板110の表面110a上にレジスト層130を塗布するステップを含むことができる。
図2Cに示すように、バンプ形成プロセスは、それぞれのパッド112と整列した開口部130aのセットを有するようにレジスト層130をパターニングするステップをさらに含むことができる。開口部130aは、パッド112の表面を露出させる。フォトマスク131を用いてフォトレジスト材料を露光し、現像することで、パッド112と整列した位置に開口部130aを開く。パッド112がAlなどの容易に酸化される金属で形成される場合、バンプ形成プロセスは、パッド112から表面酸化物を除去するステップも含むことができる。
図4Dに示すように、バンプ形成プロセスは、パッド112の表面およびレジスト層130の頂面の上に金属接着材料128を堆積させるステップを含むことができる。金属接着材料128は、レジスト層130の輪郭に適合するように堆積させる。本実施形態では、金属接着材料は、Cu、Ni、Auおよびこれらの組合せからなる群から選択される。特定の実施形態では、金属接着層126は、Cu、AuまたはNiあるいはその組合せの層もしくはスタックである。
パッド112がAlなどの容易かつ持続的に酸化される金属で形成される場合は、上述した実施形態と同様に、逆スパッタリングと金属接着材料のスパッタリングとの組合せが好ましくは採用される。
バンプ形成プロセスは、図5Aに示すように、レジスト層130の開口部130a内に導電性ペースト132を充填するステップを含むことができる。図5Bに示すように、バンプ形成プロセスは、導電性ペースト132を焼結するステップを含むことができる。開口部130aに充填された導電性ペースト132を焼結して、パッド112上にバンプ下地122を形成する。この焼結プロセスでは、導電性ペースト132が収縮し、その結果、図5Bに示すように、開口部130aの側壁およびパッド112の表面を覆うようにバンプ下地122が形成され、両方の表面が金属接着材料128で覆われる。
図5Cに示すように、バンプ形成プロセスは、バンプ下地122上の各開口部130aの残りの空間130bにはんだ材料を充填するステップを含むことができる。記載された実施形態では、溶融はんだをレジスト層130の各開口部130aに注入して、各バンプ下地122上にはんだキャップ124を形成する。溶融はんだの注入は、例えば、IMSプロセスによって行われてもよい。本実施形態では、IMSプロセス中に、レジスト層130の頂面に堆積させた金属接着材料128は、金属接着材料128がTiなどの溶融はんだに対して不溶性の金属を含んでいないため、溶融はんだ中に溶解する。レジスト層130の開口部130aの側壁に堆積させた金属接着材料128の一部(側壁金属129と呼ばれる)は、IMSプロセス後に残ってもよい。本実施形態では、側壁金属129は、バンプ下地122を取り囲み、バンプ下地122の側面を覆っている。側壁金属129は、イオン・マイグレーションによるバンプ間の短絡を防止する側壁バリア(例えばNi)として機能することができる。
図5Dに示すように、バンプ形成プロセスはまた、基板110からレジスト層130を剥離し、それによって基板110上にバンプ120を残すステップを含むことができる。図2A~図2Eおよび図3A~図3Dに示すプロセスにおいて行われる金属接着材料128を除去するステップは省略される。
レジスト層130の形成に非剥離型のレジストを用いる場合は、剥離ステップが省略されてもよいことに留意されたい。したがって、図5Cに示す構造はまた、レジスト層130を除去することなく、その後のフリップチップ・ボンディング・プロセスに用いることができる。
図2A~図2Eおよび図3A~図3Dに示す実施形態では、金属接着材料の除去が導入されているため、溶融はんだなどのはんだ材料に対して不溶性の材料であっても、Tiバリアなどの他の機能性材料を金属接着材料として用いることができるという利点がある。一方、図4A~図4Dおよび図5A~図5Dに示す実施形態では、Tiなどの溶融はんだに対して不溶性の材料を使用しない場合は、余分な金属接着材料を十分に除去しつつ、金属接着材料の除去を省略することが可能である。レジスト剥離後のレジスト層下の金属層の除去プロセスがなくなるため、バンプの根元のアンダーカットが好ましくは防止される。また、関連付けられたプロセス・コストを低減することができる。Cu、NiおよびAuは、はんだ材料の充填プロセス中に、溶融はんだなどのはんだ材料中に容易に溶解する。
以下では、一連の図6A~図6Cを参照して、本発明のさらなる他の実施形態による代替のバンプ形成プロセスを説明する。図6A~図6Cは、代替のバンプ形成プロセスの各ステップで得られる構造の断面図を示す。
このバンプ形成プロセスも、上述した実施形態と同様に、図4A~図4Dおよび図5Aで説明したステップを含むことに留意されたい。したがって、説明は、図5Aのステップが完了した後に行われる。
図6Aに示すように、バンプ形成プロセスは、導電性ペースト132を焼結するステップを含むことができる。図6Bに示すように、バンプ形成プロセスは、バンプ下地122の上方の各開口部130aの残りの空間130bにはんだ材料を充填して、各バンプ下地122上にはんだキャップ124を形成するステップを含むことができる。本実施形態では、レジスト層130の頂面に堆積させた金属接着材料128は、IMSプロセス後であっても残る。
図6Cに示すように、バンプ形成プロセスは、基板110からレジスト層130を剥離するステップを含むことができる。本ステップでは、レジスト層130を洗い流す際に、レジスト層130の頂面の金属接着材料が下のレジスト層130と一緒にリフトオフされ、洗い落とされる。金属接着材料128を除去する別個のステップが省略される。本実施形態では、金属接着材料128は、Cu、Ti、Ni、Auおよびこれらの組合せからなる群から選択される。
図4A~図4D、図5Aおよび図6A~図6Cに示す実施形態では、図4A~図4Dおよび図5A~図5Dに示す実施形態と同様に、金属接着材料の組成にかかわらず、金属接着材料の除去を省略することができる。したがって、バンプの根元のアンダーカットが好ましくは防止される。また、関連付けられたプロセス・コストを低減することができる。したがって、金属接着材料としてTiバリアなどの他の機能性材料を使用することができる。さらに、本実施形態では、モールド層の輪郭に適合する金属接着材料が、イオン・マイグレーションによるバンプ間の短絡を防止する側壁バリアとして機能することができる。
以下では、一連の図7A~図7Dを参照して、本発明の別の実施形態によるさらなる別のバンプ形成プロセスを説明する。図7A~図7Dは、バンプ形成プロセスの各ステップで得られる構造の断面図を示す。
本バンプ形成プロセスも、上述の実施形態と同様に、図4A~図4Dおよび図5Aで説明したステップを含むことに留意されたい。したがって、説明は、図5Aのステップが完了した後に行われる。
図7Aに示すように、バンプ形成プロセスは、上述の実施形態と同様に、導電性ペースト132を焼結して各パッド112上にバンプ下地122を形成するステップを含むことができる。図7Bに示すように、バンプ形成プロセスは、レジスト層130の頂面に堆積させた金属接着材料128を除去するステップを含むことができる。金属接着材料128の除去は、化学機械研磨(CMP)、機械研磨、フライカッティング、および化学エッチングからなる群から選択された技術によって行うことができる。
図7Cに示すように、バンプ形成プロセスは、各開口部130a内の残りの空間130bにはんだ材料を充填して、各バンプ下地122上にはんだキャップ124を形成するステップを含むことができる。図7Dに示すように、バンプ形成プロセスはまた、基板110からレジスト層130を剥離するステップを含むことができる。本実施形態では、金属接着材料128は、Cu、Ti、Ni、Auおよびこれらの組合せからなる群から選択される。
図4A~図4D、図5Aおよび図7A~図7Dに示す実施形態では、レジスト剥離前に余分な金属接着材料の除去プロセスが行われるとしても、バンプの根元にアンダーカットを生じさせるレジスト剥離後の金属層の除去プロセスは排除されている。Tiバリアなどの他の機能性材料を金属接着材料として用いることも可能である。さらに、本実施形態では、モールド層の輪郭に適合する金属接着材料が、イオン・マイグレーションによるバンプ間の短絡を防止する側壁バリアとして機能することができる。
以下では、図8Aおよび図8Bを参照して、本発明の一例示的実施形態による電子デバイスおよびこれを製造するためのフリップチップ・ボンディング・プロセスについて説明する。図8Aおよび図8Bは、フリップチップ・ボンディング・プロセスの各ステップで得られる構造の断面図を示す。
図8Aに示すように、フリップチップ・プロセスは、活性表面上に形成されたバンプ320のセットを含むバンプ付き半導体チップ310を準備するステップを含むことができる。フリップチップ・プロセスはまた、表面に形成されたコンタクト・パッド352のセットおよびはんだレジスト層354を含む有機基板350を準備するステップを含むことができる。フリップチップ・プロセスはまた、有機基板350の表面上にアンダーフィル356を塗布するステップを含むことができる。
本ステップで準備されたバンプ付き半導体チップ310は、上述したバンプ形成プロセスのいずれかによって作製され、その後、バンプ形成プロセスがウエハ・レベルで行われる場合には、ダイシング・プロセスが行われる。図1Aおよび図1Bを参照してすでに説明したように、各バンプ320は、パッド312上に形成された金属接着層326と、金属接着層326を介してパッド312上に形成されたバンプ下地322と、バンプ下地322上に形成されたはんだキャップ324と、を有する。
図8Bに示すように、フリップチップ・プロセスは、チップ側のバンプ320が基板側のコンタクト・パッド352とそれぞれ接触するように、バンプ付き半導体チップ310を有機基板350上に実装するステップを含むことができる。半導体チップ310は、その活性面が下を向くように裏返され、バンプ320が有機基板350上のそれぞれのパッド352に整列するように配置される。
図8Bにも示すように、フリップチップ・プロセスは、バンプ320をパッド352に接合してフリップチップ接合部360を得るステップをさらに含むことができる。接合部の所望のサイズおよびピッチに応じて、マウント・リフロー法および熱圧着法のいずれか適切な方法を行うことができる。フリップチップ・プロセスはまた、半導体チップ310を有機基板350に堅固に固定するためにアンダーフィル356を硬化させるステップを含むことができる。
バンプ付き半導体チップ310を実装するステップおよびバンプ320をパッド352に接合するステップを実行することによって、バンプ付き半導体チップ310は、外部回路を含む有機基板350に相互接続される。
上述したフリップチップ・ボンディング・プロセスによって製造された電子デバイスは、導電性粒子を焼結することによって作られたバンプ320が、バンプ用の導電性粒子とは異なる導電性材料から作られたパッド312であっても、パッド312に強固に接合されるため、良好な耐久性を示す。
以下では、一連の図9A~図9E、図10A~図10E、図11A~図11D、図12A~図12Dおよび図13A~図13Cを参照して、様々な関連するバンプ形成プロセスを説明する。
図9A~図9Eは、ピラーおよびはんだキャップの両方の電気めっきを含む関連するバンプ形成プロセスの各ステップで得られる構造の断面図を示す。
図9Aに示すように、準備したウエハ510の表面に、Ti/Cu層などのシード層516が形成される。図9Bに示すように、孔530aのセットを有するレジスト・マスク530がウエハ510上にパターニングされる。図9Cに示すように、孔530a内のシード層516上にCuを電解めっきして、孔530aの途中までCuピラーを形成する。図9Cにも示すように、はんだ層524は、はんだ材料をレジスト・マスク530の孔530bの上限の上に電気めっきすることによって、Cuピラー522上に堆積させる。図9Dに示すように、ウエハ510からレジスト・マスク530を剥離し、シード層516をエッチングする。次いで、図9Eに示すように、はんだ層524をフラックスでリフローして、ウエハ810上にはんだキャップされたバンプ520を形成する。
しかしながら、図9A~図9Eに示す関連するバンプ形成プロセスでは、Cuピラー・バンプを作製することはできるが、電気めっきはんだの組成を高い自由度で調整することは困難である。純粋なSnまたは二元系はんだ組成物のみが、電気めっき法によって安定して作製されることが知られている。また、ピラーおよびはんだキャップの両方に、高価な電気めっき、高価な設備およびめっきプロセスの複雑な管理が必要である。また、レジスト剥離後にシード層516を除去すると、バンプ520の根元にアンダーカットが生じる。
図10A~図10Eは、ピラーの電気めっきおよびはんだキャップのIMSを含む他の関連するバンプ形成プロセスの各ステップで得られる構造の断面図を示す。
図10Aに示すように、Ti/Cu層などのシード層616がウエハ610の表面に形成される。図10Bに示すように、孔630aのセットを有するレジスト・マスク630がウエハ610上にパターニングされる。図10Cに示すように、孔630a内のシード層616上にCuを電解めっきして、孔630aの途中までCuピラーを形成する。図10Dに示すように、IMSプロセスによって、レジスト・マスク630の孔630aの残りの空間にはんだ材料を充填して、Cuピラー622上にはんだキャップ624を形成する。図10Eに示すように、ウエハ610からレジスト・マスク630を剥離し、シード層616をエッチングする。
図10A~図10Eに示すバンプ形成プロセスでは、高価なはんだ材料の電気めっきを省略することができるが、それでも高価なCuピラーの電気めっき、高価な設備、およびめっきプロセスの複雑な管理が必要である。また、レジスト剥離後にシード層616を除去すると、バンプ620の根元にアンダーカットが生じる。
図11A~図11Dは、ピラーの無電解めっきおよびはんだキャップのIMSを含む、さらなる他の関連するバンプ形成プロセスの各ステップで得られる構造の断面図を示す。
図11Aに示すように、孔730aのセットを有するレジスト・マスク730が、パッド712のセットおよびパッシベーション層714を含むウエハ710上にパターニングされる。図11Bに示すように、無電解めっきによって、孔730a内のパッド712上にNiを堆積させて、孔730aの途中までNiピラー722を形成し、Niピラー722上にAu金属層728を堆積させる。図11Cに示すように、IMSプロセスによって、レジスト・マスク730の孔730aの残りの空間にはんだ材料を充填して、Niピラー722上にはんだキャップ724を形成する。図11Dに示すように、レジスト・マスク730がウエハ710から剥離され、ウエハ710上に、Niピラー722およびはんだキャップ724を含むNiピラー・バンプ720のセットが残される。
レジスト剥離後のシード層の除去を省略することはできるが、高価なNiピラーの無電解めっき、高価な設備およびめっきプロセスの複雑な管理が必要である。
図12A~図12Dおよび図13A~図13Cは、金属接着層を用いない導電性ペースト焼結に基づく関連するバンプ形成プロセスの各ステップで得られる構造の断面図を示す。
図12Aに示すように、関連するバンプ形成プロセスでは、パッド812のセットおよびパッシベーション層814を含むウエハ810が用意される。図12Bに示すように、ウエハ810の表面にレジスト・マスク830を形成する。図12Cに示すように、孔830aのセットを有するように、フォトマスク831を用いてレジスト・マスク830がパターニングされる。各孔830aは、パッド812のうちの対応するパッドに整列している。
図12Dに示すように、Cuペースト832がレジスト・マスク830の孔830aに孔830aの上限まで充填される。図13Aに示すように、孔830aに充填されたCuペースト832を硬化させて、Cu粒子の焼結体としてのカップ形状のピラー822を形成する。本プロセスでは、焼結プロセスを用いて銅ピラーを作製しているため、銅の電解めっきに必要なシード層が不要であることに留意されたい。むしろ、シード層の堆積およびレジスト剥離後のシード層の除去を含むそのような不必要なステップは、コストの観点から回避することができる。さらに、レジスト剥離後にシード層を除去すると、バンプの根元にアンダーカットが生じることがある。
次いで、図13Bに示すように、カップ形状ピラー822の上方のレジスト・マスク830の孔830aの残っている空間にIMSプロセスによってはんだ材料を充填して、カップ形状ピラー822上にはんだキャップ824を形成する。図13Cに示すように、レジスト・マスク830がウエハ810から剥離され、ウエハ810上に、それぞれがカップ形状ピラー822およびはんだキャップ824を含むCuピラー・バンプ820のセットが残される。
図12A~図12Eおよび図13A~図13Cに示すバンプ形成プロセスによって、Cuピラーおよびはんだキャップの両方の高価なめっき、高価な設備、およびめっきプロセスの複雑な管理を回避することができる。
しかしながら、このプロセスは、パッド812およびピラー822が同じ材料、特に銅で作られている場合に限定される。本発明者らは、徹底的に研究した結果、逆スパッタによって自然酸化膜を除去した直後であっても、導電性ペーストの焼結体を、導電性ペーストとは異なる導電性材料から作られたパッドに接合すること、例えば焼結銅をAlパッドに接合することは、大気圧下では困難であることを見出した。焼結の高温条件は、焼結ピラーとパッドとの接合の強化に寄与することが期待される。しかしながら、半導体デバイスは、一般に、典型的なリフロー・プロセスの温度を超える、例えば>300℃のような高温条件下では劣化する。
図12A~図12Dおよび図13A~図13Cに示す上述した関連するバンプ形成プロセスとは対照的に、本発明の1つまたは複数の実施形態による技術により、高温条件を使用することなく、バンプ下地とパッドとの間の接合を強化することが可能になる。パッド112と導電性ペースト132(または焼結バンプ下地122)との間に作製された金属接着層またはUBM層は、導電性粒子とは異なる導電性材料をパッド材料として用いた場合でも、良好な接合性を維持する。したがって、バンプ形成プロセスに起因する半導体デバイスの劣化を防止することができる。
また、上述した図9A~図9E、図10A~図10E、図11A~図11Dに示す関連するバンプ形成プロセスとは対照的に、本発明の1つまたは複数の実施形態によるバンプ形成プロセスは、バンプ下地およびはんだキャップの両方の高価な電気めっきの必要性、ならびにめっきプロセスの複雑な管理を排除し、それによってバンプの製造コストを低減する。
以上説明したように、本発明の1つまたは複数の実施形態によると、基板上に形成されたバンプのセットを含むバンプ構造を作製することができる新規なバンプ形成技術が提供され、導電性粒子を焼結することによって作られたバンプが、導電性粒子とは異なる導電性材料から作られたパッドに強固に接合されている。
本明細書で使用される用語は、特定の実施形態を説明することのみを目的とし、本発明を限定することは意図されていない。本明細書で使用される場合、単数形「a」、「an」および「the」は、文脈が明らかにそうでないことを示さない限り、複数形も同様に含むことが意図されている。用語「含む(comprises)」または「含んでいる(comprising)」あるいはその両方は、本明細書で使用される場合、述べられた特徴、ステップ、層、要素、または構成要素、あるいはその組合せの存在を指定するが、1つまたは複数の特徴、ステップ、層、要素、構成要素、またはこれらのグループ、あるいはその組合せの存在もしくは追加を排除しないことがさらに理解されよう。
以下の特許請求の範囲における全ての手段またはステップに加えて機能要素の対応する構造、材料、行為、および均等物は、もしあれば、具体的に特許請求されるような他の特許請求される要素と組み合わせて機能を実行するための任意の構造、材料、または行為を含むことが意図されている。本発明の1つまたは複数の態様の説明は、例示および説明の目的で提示されたが、網羅的であること、または開示された形態の本発明に限定されることは意図されていない。
記載された実施形態の範囲から逸脱することなく、多くの修正形態および変形形態が当業者には明らかであろう。本明細書で使用される用語は、実施形態の原理、市場で見出される技術に対する実際の適用または技術的改善を最もよく説明するために、または当業者が本明細書に開示された実施形態を理解できるようにするために選択された。

Claims (21)

  1. バンプ構造を作製する方法であって、
    表面に形成されたパッドのセットを含む基板を準備することであり、前記パッドが第1の導電性材料を含む、前記準備することと、
    前記パッドのそれぞれの上に金属接着層をコーティングすることと、
    モールド層を用いて導電性粒子を焼結することによって前記パッドのそれぞれの上にバンプを形成することであり、前記導電性粒子が前記第1導電性材料とは異なる第2導電性材料を含む、前記形成することと、
    を含む、方法。
  2. 前記モールド層が、それぞれが前記パッドのうちの1つと整列した開口部のセットを有し、前記パッドのそれぞれの上に前記バンプを形成することが、
    前記基板上に前記モールド層を配置することと、
    前記モールド層の前記開口部内に導電性粒子を充填し、前記モールド層の前記開口部内に充填された前記導電性粒子を焼結して、前記パッドのぞれぞれの上にバンプ下地を提供することと、
    前記バンプ下地の上方の前記モールド層の前記開口部のそれぞれの残りの空間内にはんだ材料を充填して、各バンプ下地上にはんだキャップを形成することと、
    を含む、請求項1に記載の方法。
  3. 前記第1の導電性材料がAlを含み、前記第2の導電性材料がCuを含む、請求項1に記載の方法。
  4. 前記導電性粒子がペーストの形態で提供され、前記パッドのそれぞれの上に形成された前記バンプ下地が、前記モールド層の前記開口部の輪郭と適合するカップ形状と、前記金属接着層によって前記パッドに接合された底部とを有する、請求項2に記載の形成方法。
  5. 前記基板の前記表面上にレジスト層を塗布することと、
    前記レジスト層をパターニングして前記モールド層を作製することと、
    前記モールド層の輪郭に適合するように、前記パッドおよび前記モールド層上に金属接着材料を堆積させて、前記パッドのそれぞれにコーティングされた前記金属接着層を提供することと、
    をさらに含む、請求項2に記載の方法。
  6. 前記はんだ材料を充填することが、
    前記モールド層の頂面に堆積させた金属接着材料をはんだ材料中に溶解させること、
    を含む、請求項5に記載の方法。
  7. 前記金属接着材料が、Cu、Ni、Auおよびこれらの任意の組合せからなる群から選択される、請求項6に記載の方法。
  8. 前記モールド層を前記基板から剥離して前記モールド層を洗い流し、前記モールド層の頂面の金属接着材料を前記モールド層と一緒にリフトオフして洗い落とすこと、
    をさらに含む、請求項5に記載の方法。
  9. 化学機械研磨(CMP)、機械研磨、フライカッティング、および化学エッチングからなる群から選択された技術によって、前記モールド層の頂面に堆積させた金属接着材料を除去すること、
    をさらに含む、請求項5に記載の方法。
  10. 前記パッドのそれぞれにコーティングされた前記金属接着層に対応する第1の部分、および前記パッドの外側領域に形成された第2の部分を有するように、前記基板の前記表面の上に金属接着材料を堆積させることと、
    前記金属接着材料上にレジスト層を塗布することと、
    前記レジスト層をパターニングして前記モールド層を作製することと、
    前記基板から前記モールド層を剥離し、それによって、それぞれが前記はんだキャップと、前記パッド上に形成された前記バンプ下地とを含む前記バンプを前記基板上に残すことと、
    前記バンプから露出した前記金属接着材料の前記第2の部分を除去することと、
    をさらに含む、請求項2に記載の方法。
  11. 前記金属接着材料が、Cu、Ti、Ni、Auおよびこれらの任意の組合せからなる群から選択される、請求項10に記載の方法。
  12. 前記はんだ材料を充填することが、
    前記モールド層の前記開口部のそれぞれに溶融はんだを注入すること、
    を含む、請求項2に記載の方法。
  13. 前記金属接着層のコーティングの前に、逆スパッタリングによって前記パッドから表面酸化物を除去することをさらに含み、前記金属接着層は、スパッタリングによって前記パッドのそれぞれにコーティングされる、請求項1に記載の方法。
  14. 前記基板が半導体デバイスを含み、前記パッドの前記セットが前記半導体デバイスの少なくとも活性表面上に形成されており、前記方法が、
    前記バンプを用いて前記半導体デバイスを外部回路と相互接続すること、をさらに含み、前記方法が電子デバイスの製造方法である、
    請求項1に記載の方法。
  15. バンプ構造であって、
    表面に形成されたパッドのセットを含む基板であり、前記パッドが第1の導電性材料を含む、前記基板と、
    それぞれが前記パッドのうちの1つに形成されたバンプのセットであり、前記バンプのそれぞれが、前記パッド上に形成された金属接着層と、前記金属接着層上に形成されたバンプ下地とを含み、前記バンプ下地が、前記第1の導電性材料とは異なる第2の導電性材料を含む導電性粒子の焼結体である、前記バンプの前記セットと、
    を含む、バンプ構造。
  16. 前記バンプのそれぞれが、前記バンプ下地上に形成されたはんだキャップをさらに含み、前記バンプ下地が、前記金属接着層を介して前記パッドに接合された底部を有するカップの形状を有し、前記カップが前記はんだキャップのはんだ材料で充填されている、請求項15に記載のバンプ構造。
  17. 前記金属接着層が、側壁バリアとして前記バンプ下地の側面を覆う、請求項15に記載のバンプ構造。
  18. 前記第1の導電材料がAlを含み、前記第2の導電材料がCuを含み、前記金属接着層がCu、Ti、Ni、Auおよびこれらの組合せからなる群から選択された材料を含む、請求項15に記載のバンプ構造。
  19. 電子デバイスであって、請求項15ないし18のいずれかに記載のバンプ構造を有する半導体デバイスと、前記バンプの前記セットを介して前記基板に相互接続された回路と、を備える電子デバイス。
  20. 前記バンプのそれぞれが、各バンプ下地を前記回路の端子コンタクトに接続するはんだ接合部をさらに含み、前記バンプ下地が、前記金属接着層を介して前記パッドに接合された底部を有するカップの形状を有し、前記カップが、前記はんだキャップのはんだ材料で充填されている、請求項19に記載の電子デバイス。
  21. 電子デバイスを製造する方法であって、
    バンプ付き半導体デバイスを準備することであり、前記バンプ付き半導体デバイスを前記準備することが、請求項1ないし14のいずれかに記載のバンプ構造を作製する方法を含む、前記準備することと、
    前記バンプの前記セットを介して前記バンプ付き半導体デバイスを外部回路に相互接続することと、
    を含む、方法。
JP2022522762A 2019-10-23 2020-09-22 バンプ構造の形成 Pending JP2022553666A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/661,479 US11329018B2 (en) 2019-10-23 2019-10-23 Forming of bump structure
US16/661,479 2019-10-23
PCT/IB2020/058823 WO2021079209A1 (en) 2019-10-23 2020-09-22 Forming of bump structure

Publications (1)

Publication Number Publication Date
JP2022553666A true JP2022553666A (ja) 2022-12-26

Family

ID=75586084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022522762A Pending JP2022553666A (ja) 2019-10-23 2020-09-22 バンプ構造の形成

Country Status (5)

Country Link
US (1) US11329018B2 (ja)
JP (1) JP2022553666A (ja)
CN (1) CN114586145A (ja)
DE (1) DE112020004228T5 (ja)
WO (1) WO2021079209A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11110534B2 (en) * 2019-04-08 2021-09-07 International Business Machines Corporation Continuous solder transfer to substrates
CN115312408A (zh) * 2021-05-04 2022-11-08 Iqm 芬兰有限公司 用于竖直互连的电镀
US11862593B2 (en) * 2021-05-07 2024-01-02 Microsoft Technology Licensing, Llc Electroplated indium bump stacks for cryogenic electronics

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
US20110186989A1 (en) 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
US8803319B2 (en) * 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US9978656B2 (en) 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
KR102307062B1 (ko) 2014-11-10 2021-10-05 삼성전자주식회사 반도체 소자, 반도체 소자 패키지 및 조명 장치
US11018099B2 (en) 2014-11-26 2021-05-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a conductive bump with a plurality of bump segments
KR101631406B1 (ko) * 2015-02-09 2016-06-17 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US9831201B2 (en) * 2015-03-11 2017-11-28 Guy F. Burgess Methods for forming pillar bumps on semiconductor wafers
FR3047111B1 (fr) 2016-01-26 2018-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication
US9859241B1 (en) 2016-09-01 2018-01-02 International Business Machines Corporation Method of forming a solder bump structure
US10115692B2 (en) * 2016-09-14 2018-10-30 International Business Machines Corporation Method of forming solder bumps
US10483221B2 (en) * 2017-10-30 2019-11-19 Micron Technology, Inc. 3DI solder cup
US10453817B1 (en) 2018-06-18 2019-10-22 Texas Instruments Incorporated Zinc-cobalt barrier for interface in solder bond applications

Also Published As

Publication number Publication date
WO2021079209A1 (en) 2021-04-29
CN114586145A (zh) 2022-06-03
US11329018B2 (en) 2022-05-10
DE112020004228T5 (de) 2022-06-15
US20210125950A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
US7829380B2 (en) Solder pillar bumping and a method of making the same
TWI707439B (zh) 半導體封裝以及製造其之方法
US7713782B2 (en) Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
JP3859403B2 (ja) 半導体装置及びその製造方法
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
TWI502663B (zh) 半導體元件和形成強化之凸塊下金屬化結構的方法以改善焊料接合可靠度
JP6013705B2 (ja) 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
JP5952523B2 (ja) 半導体素子およびフリップチップ相互接続構造を形成する方法
JP2022553666A (ja) バンプ構造の形成
US11112570B2 (en) Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump
CN110943067A (zh) 半导体装置及其制造方法
US20230260911A1 (en) Electronic device and manufacturing method thereof
US10217687B2 (en) Semiconductor device and manufacturing method thereof
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
TWI518810B (zh) 半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法
US11393742B2 (en) Method for fabricating a semiconductor flip-chip package
CN114171481A (zh) 半导体封装结构

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240416