CN114171481A - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN114171481A
CN114171481A CN202111215003.3A CN202111215003A CN114171481A CN 114171481 A CN114171481 A CN 114171481A CN 202111215003 A CN202111215003 A CN 202111215003A CN 114171481 A CN114171481 A CN 114171481A
Authority
CN
China
Prior art keywords
connector
small
interconnect structure
sized
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111215003.3A
Other languages
English (en)
Inventor
吕文隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202111215003.3A priority Critical patent/CN114171481A/zh
Publication of CN114171481A publication Critical patent/CN114171481A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体封装结构，半导体封装结构包括：线路层；位于线路层上方的电子元件；连接在线路层与电子元件之间的大尺寸互连结构和小尺寸互连结构，大尺寸互连结构的截面面积大于小尺寸互连结构的截面面积，大尺寸互连结构包括第一连接件和在横向上围绕第一连接件的第二连接件。

Description

半导体封装结构
技术领域
本发明涉及半导体技术领域，具体来说，涉及一种半导体封装结构。
背景技术
如图1a所示，在诸如后芯片(chip last)结构的半导体封装结构中，芯片10上同时形成大小不同的大尺寸凸块12和小尺寸凸块14。大小不同的大尺寸凸块12和小尺寸凸块14会面临均匀度问题而产生的高度不同和凸块形态。通常，大尺寸凸块12具有较高的高度，这会影响后续接合至基板20时，大尺寸凸块12已接合时而小尺寸凸块14未连接。
若进一步要使小尺寸凸块14接合，如图1b所示，无论使用施加压力挤压焊料25的方式或利用化镀接合小尺寸凸块14的方式，都会使大尺寸凸块12过度挤压或溢镀而造成如图1a和图1b所示的桥接现象29，造成电性性能降低。
发明内容
针对相关技术中的问题，本发明的目的之一在于提供一种半导体封装结构。
根据本发明的一个方面，提供了一种半导体封装结构，包括线路层，位于线路层上方的电子元件和连接在线路层与电子元件之间的大尺寸互连结构和小尺寸互连结构，大尺寸互连结构的截面面积大于小尺寸互连结构的截面面积，大尺寸互连结构包括第一连接件和在横向上围绕第一连接件的第二连接件。
根据本发明的实施例，第二连接件的外侧侧壁为朝向第一连接件凹进的曲面形状。
根据本发明的实施例，第一连接件的侧壁为凸出的曲面形状。
根据本发明的实施例，小尺寸互连结构的连接件与第二连接件的材料相同。
根据本发明的实施例，小尺寸互连结构的连接件的外侧侧壁为凹进的曲面形状。
根据本发明的实施例，大尺寸互连结构还包括连接在电子元件的下表面的第一上凸块连接件和连接在线路层的上表面的第一下凸块连接件，其中，第一连接件和第二连接件位于第一上凸块连接件和第一下凸块连接件之间。
根据本发明的实施例，大尺寸互连结构还包括第一上阻挡层和第一下阻挡层，第一上阻挡层位于第一连接件和第二连接件与第一上凸块连接件之间，第一下阻挡层位于第一连接件和第二连接件与第一下凸块连接件之间。
根据本发明的实施例，第二连接件的外侧侧壁不超出第一上凸块连接件和第一二凸块连接件的侧壁。
根据本发明的实施例，小尺寸互连结构还包括连接在电子元件的下表面的第二上凸块连接件和连接在线路层的上表面的第二下凸块连接件，其中，小尺寸互连结构的连接件位于第一上凸块连接件和第一下凸块连接件之间。
根据本发明的实施例，小尺寸互连结构还包括第二上阻挡层和第二下阻挡层，第二上阻挡层位于小尺寸互连结构的连接件与第二上凸块连接件之间，第二下阻挡层位于小尺寸互连结构的连接件与第二下凸块连接件之间。
根据本发明的实施例，还包括第三尺寸互连结构，第三互连结构的截面面积小于大尺寸互连结构的截面面积并且大于小尺寸互连结构的截面面积，其中，第三尺寸互连结构的连接件的外侧侧壁具有第一曲面部以及分别连接在第一曲面部的上端与下端的两个第二曲面部，第一曲面部为凹进的曲面形状，第二曲面部为凸出的曲面形状。
根据本发明的另一方面，提供了一种形成半导体封装结构的方法，包括在电子元件的表面上形成第一大尺寸连接件和第一小尺寸连接件；在线路层的表面上形成第二大尺寸连接件和第二小尺寸连接件，其中，第一大尺寸连接件和第二大尺寸连接件的至少一个的表面上形成有第一互连连接件；通过第一互连连接件来连接第一大尺寸连接件和第二大尺寸连接件；执行电镀制程形成围绕第一互连连接件的第二互连连接件以及填入在第一小尺寸连接件和第二小尺寸连接件之间的第三互连连接件。
根据本发明的实施例，在电子元件的表面上形成第一大尺寸连接件和第一小尺寸连接件，包括提供电子元件；在电子元件上形成大尺寸焊盘和小尺寸焊盘；在大尺寸焊盘和小尺寸焊盘上形成第一掩模层，第一掩模层中具有暴露焊盘的第一开口；在第一开口中形成导电材料和位于导电材料上的阻挡层，以形成第一大尺寸连接件和第一小尺寸连接件。
根据本发明的实施例，在电子元件的表面上形成第一大尺寸连接件和第一小尺寸连接件之后，还包括：在第一掩模层上形成第二掩模层，第二掩模层具有暴露第一大尺寸连接件的第二开口，并且第二掩模层覆盖第一小尺寸连接件；在第二开口中形成第一互连连接件。
根据本发明的实施例，在线路层的表面上形成第二大尺寸连接件和第二小尺寸连接件，包括提供线路层；在线路层上形成具有第三开口的第三掩模层；在第三开口中形成导电材料和位于导电材料上的阻挡层，以形成第二大尺寸连接件和第二小尺寸连接件。
根据本发明的实施例，在线路层的表面上形成第二大尺寸连接件和第二小尺寸连接件之后，还包括在第三掩模层上形成第四掩模层，第四掩模层具有暴露第二大尺寸连接件的第四开口，并且第四掩模层覆盖第二小尺寸连接件；在第四开口中形成第一互连连接件。
根据本发明的实施例，通过回流第一互连连接件来连接第一大尺寸连接件和第二大尺寸连接件。
根据本发明的实施例，利用焊料来形成第一互连连接件，
根据本发明的实施例，执行电镀制程形成第二互连连接件和第三互连连接件包括利用液态的导电材料在同一电镀制程中形成第二互连连接件和第三互连连接件。
根据本发明的实施例，执行电镀制程形成第二互连连接件和第三互连连接件包括：利用液态的导电材料执行电镀制程，而使导电材料包覆第一小尺寸连接件、第二小尺寸连接件、第一大尺寸连接件、第二大尺寸连接件和第一互连连接件；执行蚀刻制程而去除第一小尺寸连接件、第二小尺寸连接件、第一大尺寸连接件和第二大尺寸连接件的侧壁上的导电材料。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。
图1a和图1b是现行的半导体封装结构的示意图。
图2a是根据本发明实施例的半导体封装结构的示意图。
图2b是图2a所示的半导体封装结构的大尺寸互连结构的局部放大视图。
图2c是图2a所示的半导体封装结构的小尺寸互连结构的局部放大视图。
图3至图7b是根据本发明其他实施例的半导体封装结构的示意图。
图8a至图8g是根据本发明实施例的形成半导体封装结构中电子元件100的方法的各个阶段的示意图。
图9a至图9m是根据本发明实施例的利用预先形成的电子元件形成半导体封装结构的方法的各个阶段的示意图。
具体实施例
下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
图2a是根据本发明实施例的半导体封装结构的示意图。如图2a所示，电子元件100位于线路层210上方，不同尺寸的大尺寸互连结构140和小尺寸互连结构160连接在线路层210与电子元件100之间。其中，在竖直截面中，大尺寸互连结构140的截面面积大于小尺寸互连结构160的截面面积。例如在一些实施例中，大尺寸互连结构140的横向宽度大于小尺寸互连结构160的横向宽度。在一些实施例中，大尺寸互连结构140的横向宽度可以是小尺寸互连结构160的横向宽度的1到40倍。在一些实施例中，电子元件100可以是芯片。在一些实施例中，线路层210可以是扇出(Fan Out)重布线(RDL)层。在一些实施例中，线路层210可以是基板。
大尺寸互连结构140第一连接件141和在横向上围绕所述第一连接件141的第二连接件142。第一连接件141可以是焊料。第二连接件142可以是金属等导电材料(例如Cu、Ag、Au、Al、Pd、Pt)。通过在大尺寸互连结构140中利用少量焊料形成第一连接件141，再利用化镀或电镀形成第二连接件142围绕第一连接件141，可以避免由于焊料过量而导致的桥接问题。
小尺寸互连结构160包括连接件161。所述小尺寸互连结构160的连接件161可以与大尺寸互连结构140的所述第二连接件142的材料相同。也就是说，可以在形成接合小尺寸互连结构160的连接件161时形成大尺寸互连结构140的所述第二连接件142。通过在大尺寸互连结构140中利用少量焊料形成第一连接件141，再利用化镀/电镀等制程形成接合小尺寸互连结构160的连接件161。这样，可以由第一连接件141先取代部分的化镀/电镀空间，因此在后续只须控制化镀/电镀连接件161来接合小尺寸互连结构160即可。另外可以根据后续化镀/电镀量来评估形成第一连接件141所需的焊料量，以避免例如由焊料桥接导致的电性性能降低。
电子元件100和线路层210之间设置有底部填充物220。底部填充物220环绕大尺寸互连结构140和小尺寸互连结构160。在一些实施例中，电子元件100的下表面和线路层210的上表面之间的间隙在10μm～100μm的范围内，相应的，电子元件100和线路层210之间的底部填充物220的厚度在10μm～100μm的范围内。在一些实施例中，底部填充物220可以由有机材料形成，例如聚酰亚胺(PI)、环氧树脂(Epoxy)、积层膜(ABF)等。在一些实施例中，底部填充物220可以由无机材料形成，例如氧化物(如SiOx、SiNx、TaOx)、玻璃、硅、陶瓷等。在一些实施例中，底部填充物260可以采用有机光敏液体材料、有机非光敏液体材料、有机光敏干膜材料或有机非光敏干膜材料。
图2b是图2a所示的半导体封装结构的大尺寸互连结构140的局部放大视图。如图2b所示，第一连接件141的侧壁可以是凸出的曲面形状。第二连接件142的外侧侧壁为朝向第一连接件141凹进的曲面形状。
具体的，大尺寸互连结构140还包括连接在电子元件100的下表面的第一上凸块连接件145和连接在线路层210的上表面的第一下凸块连接件146。第一上凸块连接件145可以连接于电子元件100的下表面处的焊盘102。晶种层147设置在电子元件100上表面的焊盘102与第一上凸块连接件145之间。第一上凸块连接件145与第一连接件141和第二连接件142之间具有第一上阻挡层143。第一下凸块连接件146可以连接于线路层210的上表面处的焊盘218。
在一些实施例中，第一上凸块连接件145和/或第一下凸块连接件146的直径(横向上的宽度)在10μm～200μm的范围内。在一些实施例中，第一上阻挡层143、第一上凸块连接件145和晶种层147的总厚度PH1在2μm～50μm的范围内。其中，晶种层147的厚度可以约为0.1μm，第一上阻挡层143的厚度可以在0.5μm～2μm的范围内。
晶种层148设置在线路层210的上表面的焊盘218与第一下凸块连接件146之间。第一下凸块连接件146与第一连接件141和第二连接件142之间具有第一下阻挡层144。在一些实施例中，第一下阻挡层144、第一下凸块连接件146和晶种层148可以具有与第一上阻挡层143、第一上凸块连接件145和晶种层147类似的尺寸配置。
在一些实施例中，第二连接件142的外侧侧壁不超出第一上凸块连接件145和第一下凸块连接件146的侧壁，即，第二连接件142位于第一上凸块连接件145和第一下凸块连接件146的侧壁限定的横向范围内。在一些实施例中，第二连接件142在横向上的最大宽度在2μm～20μm的范围内。在一些实施例中，第一连接件141在横向上的最大宽度与第二连接件142在横向上的最大宽度之间的比率在0.1～25的内。
图2c是图2a所示的半导体封装结构的小尺寸互连结构160的局部放大视图。结合图2a和图2c所示，小尺寸互连结构的连接件161的外侧侧壁为凹进的曲面形状。连接件161的外侧侧壁不超出第二上凸块连接件165和第二下凸块连接件166的侧壁，即，连接件161位于第二上凸块连接件165和第二下凸块连接件166的侧壁限定的横向范围内。小尺寸互连结构的连接件161可以是焊料或者粘合导电金属(例如各项异性导电胶(ACP)、异向性导电胶(ACF))。小尺寸互连结构的连接件161与第二连接件142的材料可以相同。
小尺寸互连结构160还包括连接至电子元件100的下表面的第二上凸块连接件165和连接至线路层210的上表面的第二下凸块连接件166。第二上凸块连接件165通过晶种层167附接到电子元件100的下表面处的焊盘102。在一些实施例中，第二上凸块连接件165和第二下凸块连接件166的直径(横向上的宽度)在5μm～100μm的范围内。第二上凸块连接件165与连接件161之间设置有第二上阻挡层163，第二下凸块连接件166与连接件161之间设置有第二下阻挡层164。
在第二上阻挡层163和第二下阻挡层164之间形成小尺寸互连结构160的连接件161。在一些实施例中，小尺寸互连结构的连接件161的在横向上的最大宽度在5μm～100μm的范围内。晶种层167、第二上凸块连接件165和第二上阻挡层163的总厚度PH2在2μm～50μm的范围内。其中，晶种层167的厚度约为0.1μm，第二上阻挡层163的厚度在0.5μm～2μm的范围内。
晶种层168设置在线路层210的上表面的焊盘218与第二下凸块连接件166之间。第二下凸块连接件166与连接件161之间设置有第二下阻挡层164。在一些实施例中，第二下阻挡层164、第二下凸块连接件166和晶种层168可以具有与第二上阻挡层163、第二上凸块连接件165和晶种层167类似的尺寸配置。
结合图2a、图2b和图2c所示，电子元件100和线路层210通过大尺寸互连结构140和小尺寸互连结构160电性连接。同时，大尺寸互连结构140中的第二连接件142的外表面不突出于第一上凸块连接件145或第一上阻擋層143的侧壁，小尺寸互连结构160中的小尺寸互连结构的连接件161的侧壁不突出于第二上凸块连接件165或第二上阻挡层163的侧壁。
图3是根据本发明其他实施例的半导体封装结构的示意图。在该实施例中，连接在线路层210与电子元件100之间互连结构包括大尺寸互连结构140、小尺寸互连结构160以及第三尺寸互连结构120。其中，第三互连结构120的截面面积小于大尺寸互连结构140的截面面积并且大于小尺寸互连结构160的截面面积。在一些实施例中，第三互连结构120的横向宽度小于大尺寸互连结构140的横向宽度并且大于小尺寸互连结构160的横向宽度，即，电子元件100与线路层210之间连接有三种尺寸的连接结构。
在该实施例中，第三尺寸互连结构120具有连接件121。连接件包括分别连接至电子元件100和线路层210的第一部分127和第二部分128，第三部分129连接在第一部分127和第二部分128之间。可以首先形成第一部分127和第二部分128，所形成的第一部分127具有向下突出的曲面表面，第二部分128具有向上突出的曲面表面。然后在第一部分127和第二部分128之间形成第三部分129。第三部分129的侧壁连接件121的连接第一部分127和第二部分128并且形成第一曲面部1212。第一曲面部1212为凹进的曲面形状。第一部分127的由第三部分129暴露的表面形成连接至第一曲面部1212的上端的一个第二曲面部1214，第二部分128的由第三部分129暴露的表面形成连接至第一曲面部1212的下端的另一个第二曲面部1214。第二曲面部1214为凸出的曲面形状。
图4是根据本发明其他实施例的半导体封装结构的示意图。在该实施例中，电子元件100’可以是重布线(RDL)层。电子元件100’通过黏着层220’附接至线路层210。黏着层220’、线路层210以及电子元件100’的侧壁垂直对齐。
图5是根据本发明其他实施例的半导体封装结构的示意图。在图5所示的实施例中，可以在线路层210上形成包封电子元件100和底部填充物220的模塑料230。模塑料230可以具有垂直侧壁，并且模塑料230的侧壁与线路层210的侧壁垂直对准。
图6是根据本发明其他实施例的半导体封装结构的示意图。在图6所示的实施例中，在线路层210上形成包封电子元件100的模塑料230。模塑料230可以具有垂直侧壁，并且模塑料230的侧壁与线路层210的侧壁垂直对准。在该实施例中，不在电子元件100与线路层210之间形成底部填充物，而是模塑料230填充在电子元件100与线路层210之间，并且模塑料230围绕电子元件100与线路层210之间的大尺寸互连结构140和小尺寸互连结构160。
图7a和图7b是根据本发明其他实施例的半导体封装结构的示意图。如图7a和图7b所示，线路层210上方设置有两个电子元件100，每个电子元件100都通过相应的大尺寸互连结构140和小尺寸互连结构160连接至线路层210。与图2a实施例不同的是，在图7a实施例中，所有小尺寸互连结构160设置在中间区域，而大尺寸互连结构140设置在小尺寸互连结构160的相对两侧。在图7a所示的实施例中，两个电子元件100的高度相同。在图7b所示的实施例中，两个电子元件100的高度是不同的。在另外一些实施例中，电子元件可以是其他数量。
本发明的实施例还提供了形成半导体封装结构的方法。图8a至图8g是根据本发明实施例的形成半导体封装结构中电子元件的方法的各个阶段的示意图。
如图8a所示，提供具有大尺寸焊盘804和小尺寸焊盘806的电子元件100。电子元件100可以是芯片或晶圆(wafer)。如图8b所示，在电子元件100的焊盘804、806上方覆盖晶种层810。晶种层810的材料可以为黏着金属(例如钛、钨或者镍合金等)。在一些实施例中，可以使用例如物理气相沉积(PVD)等沉积工艺形成晶种层810。
如图8c所示，在晶种层810上形成第一掩模层811。在一些实施例中，第一掩模层811可以是光掩模层。如图8d所示，图案化第一掩模层811而在第一掩模层811中形成暴露晶种层810并且位于大尺寸焊盘804和小尺寸焊盘806上的第一开口814、816。其中，在大尺寸焊盘804上方形成尺寸较大的第一开口814，在小尺寸焊盘806上方形成尺寸较小的第一开口816。大尺寸的第一开口814暴露出大尺寸焊盘804上方的晶种层810，小尺寸的第一开口816暴露出小尺寸焊盘806上方的晶种层810。第一开口814、816的开口尺寸均小于对应的大尺寸焊盘804和小尺寸焊盘806直径。并且，在第一开口214、216中的晶种层810上形成导电材料。导电材料可以通过电镀等工艺形成，导电材料可以是导电金属(例如Cu、Ag、Au、Al、Pd、Pt等)。在大尺寸的第一开口814中的导电材料形成第一上凸块连接件145，在小尺寸的第一开口816中的导电材料形成第二上凸块连接件165。然后，还可以在第一开口814、816中的第一上凸块连接件145、第二上凸块连接件165上分别形成第一上阻挡层143和第二上阻挡层163。左尺寸焊盘804上方的第一上凸块连接件145、第一上阻挡层143可以被统称为第一大尺寸连接件844。第二上凸块连接件165、第二上阻挡层163可以被统称为第一小尺寸连接件864。
如图8e所示，在第一掩模层811上形成第二掩模层821。在一些实施例中，第二掩模层821可以是光掩模层。如图8f所示，图案化第二掩模层821而在第二掩模层821中形成暴露第一大尺寸连接件844的第二开口824。此时，第二掩模层821保持覆盖第一小尺寸连接件864。并且，在第二开口824中的第一大尺寸连接件844上形成第一互连连接件的第一部分834。第一互连连接件的第一部分834可以通过电镀等工艺形成。第一互连连接件的第一部分834的材料可以是焊料、或者粘合导电金属(例如各项异性导电胶(ACP)、异向性导电胶(ACF))。
如图8g所示，去除第一掩模层811和第二掩模层821。
图9a至图9m是根据本发明实施例的利用预先形成的电子元件形成半导体封装结构的方法的各个阶段的示意图。
如图9a所示，提供线路层210，其中线路层210的上表面处具有暴露的焊盘218。在线路层210的上表面上形成覆盖暴露的焊盘218的晶种层208。晶种层208的材料可以为黏着金属(例如钛、钨或者镍合金等)。在一些实施例中，可以使用例如物理气相沉积(PVD)等沉积工艺形成晶种层208。
如图9b所示，在晶种层208上形成第三掩模层211。在一些实施例中，第三掩模层211可以是光掩模层。如图9c所示，图案化第三掩模层211而在第三掩模层211中形成暴露晶种层208的具有较大尺寸的第三开口254和具有较小尺寸的第三开口256。并且，在第三开口254、256中的晶种层208上形成导电材料，导电材料在大尺寸的第三开口254中形成第一下凸块连接件146，导电材料在小尺寸的第三开口256中形成第二下凸块连接件166，第一下凸块连接件146、第二下凸块连接件166可以通过电镀等工艺形成。分别在第三开口254、256中的第一下凸块连接件146和第二下凸块连接件166上形成第一下阻挡层144和第二下阻挡层164。第一下凸块连接件146、第一下阻挡层144可以被统称为第二大尺寸连接件244。第二下凸块连接件166、第二下阻挡层164可以被统称为第二小尺寸连接件264。
如图9d所示，在第三掩模层211上形成第四掩模层221。在一些实施例中，第四掩模层221可以是光掩模层。如图9e所示，图案化第四掩模层221而在第四掩模层221中形成暴露第二大尺寸连接件244的第四开口224，此时，第四掩模层221保持覆盖第二小尺寸连接件264。并且，在第四开口224中的第二大尺寸连接件244上形成第一互连连接件的第二部分234。第一互连连接件的第二部分234可以通过电镀等工艺形成。
如图9f所示，去除第三掩模层211和第四掩模层221。如图9g所示，将图8g所形成的电子元件100对接到图9f中所形成的结构上。其中，第二大尺寸连接件244的上方对应第一大尺寸连接件844。并且，第二小尺寸连接件264的上方对应第一小尺寸连接件864。
然后如图9h所示，执行回流工艺，以将第一互连连接件的第一部分834和第一互连连接件的第二部分234熔融形成为第一互连连接件141(即图2a中的第一连接件141)。此时，第一互连连接件141占用第一大尺寸连接件844和第二大尺寸连接件244之间的部分空间，第二小尺寸连接件264与第一小尺寸连接件864未连接。
如图9i所示，利用液态的导电材料228执行镀覆制程。导电材料228可以是金属材料(例如Cu、Ag、Au、Al、Pd、Pt等)。在一些实施例中，镀覆制程可以为电镀、化学镀等制程方式。
如图9j所示，形成的导电材料228覆盖第一小尺寸连接件864、第二小尺寸连接件264、第一大尺寸连接件844、第二大尺寸连接件244和第一互连连接件141的侧壁。并且导电材料228还形成在电子元件100的下表面的晶种层810上和线路层210的上表面的晶种层208上。
然后如图9k所示，执行蚀刻工艺来去除导电材料228。在蚀刻工艺之后，保留在第一大尺寸连接件844和第二大尺寸连接件244之间的导电材料228形成围绕第一互连连接件141的第二互连连接件142(即图2a中的第二连接件142)。并且，在蚀刻工艺之后，保留在第一小尺寸连接件864和第二小尺寸连接件264之间的导电材料228形成第三互连连接件161(即图2a中的第三连接件161)。在一些实施例中，蚀刻工艺还去除电子元件100的下表面处和线路层210的上表面处的晶种层810、208。此外，在图9k中，还在电子元件100与基板202之间形成底部填充物230。
然后如图9l所示，将图9k所得到的结构倒置。然后在线路层210的远离电子元件100的表面上的形成焊球240。然后将图9k所示的结构倒置，如图9m所示，并且沿着虚线L执行切割制程，以形成最后的封装结构，例如如图2a所示的封装结构。
本发明的上述形成封装结构的方法中，首先，在电子元件100制备中，在具有大尺寸焊盘804和小尺寸焊盘806的电子元件上形成晶种层810。在晶种层810上利用第一掩模层811制造凸出于电子元件100表面的第一大尺寸连接件844和第一小尺寸连接件864。第一大尺寸连接件844的结构尺寸与第一小尺寸连接件864结构尺寸的比值可以达到1～40。接下来，在第一大尺寸连接件844上电镀焊料形成第一互连连接件。再利用类似的方法，在线路层210上形成第二大尺寸连接件244和第二小尺寸连接件264。然后，电子元件100接合到线路层210。接下来，通过回流第一互连连接件来连接第一大尺寸连接件844和第二大尺寸连接件244。然后利用液态的导电材料执行电镀制程，而在第一大尺寸连接件844和第二大尺寸连接件244之间形成围绕第一互连连接件141的第二互连连接件142，并在第一小尺寸连接件864和第二小尺寸连接件264之间形成第三互连连接件161。之后完成底部填充物的填充和焊球放置，切割制程后形成最终的封装结构。
这样，可以由第一连接件141先取代部分的化镀/电镀空间，因此在后续只须控制化镀/电镀连接件161来接合第一小尺寸连接件864和第二小尺寸连接件264即可。另外可以根据后续化镀/电镀量来评估形成第一连接件141所需的焊料量，以避免例如由焊料桥接导致的电性性能降低。先填充导电材料之后再蚀刻掉不需要的导电材料的制程方式可以保证起连接作用的导电材料只存在于电子元件100和线路层210的互连结构之间，而不会外溢出互连结构之外造成桥接。同样的，互连结构尺寸比值的拓宽使得更大尺寸的互连结构和更小尺寸的互连结构同时存在于半导体封装结构，满足了多功能半导体封装件对更多I/O的要求。
上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
线路层；
电子元件，位于所述线路层上方；
大尺寸互连结构和小尺寸互连结构，连接在所述线路层与所述电子元件之间，其中，在竖直截面中所述大尺寸互连结构的截面面积大于所述小尺寸互连结构的截面面积；
其中，所述大尺寸互连结构包括第一连接件和在横向上围绕所述第一连接件的第二连接件。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述第二连接件的外侧侧壁为朝向所述第一连接件凹进的曲面形状。
3.根据权利要求1所述的半导体封装结构，其特征在于，所述第一连接件的侧壁为凸出的曲面形状。
4.根据权利要求1所述的半导体封装结构，其特征在于，
所述小尺寸互连结构的连接件与所述第二连接件的材料相同。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述小尺寸互连结构的连接件的外侧侧壁为凹进的曲面形状。
6.根据权利要求1所述的半导体封装结构，其特征在于，所述大尺寸互连结构还包括连接在所述电子元件的下表面的第一上凸块连接件和连接在所述线路层的上表面的第一下凸块连接件，其中，所述第一连接件和所述第二连接件位于所述第一上凸块连接件和所述第一下凸块连接件之间。
7.根据权利要求6所述的半导体封装结构，其特征在于，所述大尺寸互连结构还包括第一上阻挡层和第一下阻挡层，所述第一上阻挡层位于所述第一连接件和所述第二连接件与所述第一上凸块连接件之间，所述第一下阻挡层位于所述第一连接件和所述第二连接件与所述第一下凸块连接件之间。
8.根据权利要求6所述的半导体封装结构，其特征在于，所述第二连接件的外侧侧壁不超出所述第一上凸块连接件和所述第一下凸块连接件的侧壁。
9.根据权利要求1所述的半导体封装结构，其特征在于，所述小尺寸互连结构还包括连接在所述电子元件的下表面的第二上凸块连接件和连接在所述线路层的上表面的第二下凸块连接件，其中，所述小尺寸互连结构的连接件位于所述第一上凸块连接件和所述第一下凸块连接件之间。
10.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
第三尺寸互连结构，所述第三互连结构的截面面积小于所述大尺寸互连结构的截面面积并且大于所述小尺寸互连结构的截面面积，
其中，所述第三尺寸互连结构的连接件的外侧侧壁具有第一曲面部以及分别连接在第一曲面部的上端与下端的两个第二曲面部，所述第一曲面部为凹进的曲面形状，所述第二曲面部为凸出的曲面形状。
CN202111215003.3A 2021-10-19 2021-10-19 半导体封装结构 Pending CN114171481A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111215003.3A CN114171481A (zh) 2021-10-19 2021-10-19 半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111215003.3A CN114171481A (zh) 2021-10-19 2021-10-19 半导体封装结构

Publications (1)

Publication Number Publication Date
CN114171481A true CN114171481A (zh) 2022-03-11

Family

ID=80476906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111215003.3A Pending CN114171481A (zh) 2021-10-19 2021-10-19 半导体封装结构

Country Status (1)

Country Link
CN (1) CN114171481A (zh)

Similar Documents

Publication Publication Date Title
US11043463B2 (en) Interconnect structures and methods of forming same
US11961742B2 (en) Semiconductor device and manufacturing method thereof
KR102425720B1 (ko) 반도체 패키지 및 그 제조 방법
CN108122861B (zh) 具有虚设管芯的封装结构、半导体装置及其形成方法
CN109786266B (zh) 半导体封装件及其形成方法
CN107644870B (zh) 半导体组件及封装方法
KR102131759B1 (ko) 통합 팬-아웃 패키지 및 통합 팬-아웃 패키지 형성 방법
TWI610412B (zh) 封裝結構及其形成方法
CN108122875B (zh) 半导体装置及半导体封装
US7112522B1 (en) Method to increase bump height and achieve robust bump structure
TW201725661A (zh) 半導體裝置與其製造方法
KR102650296B1 (ko) 범프 구조물을 갖는 반도체 디바이스 및 반도체 디바이스의 제조 방법
CN113643994A (zh) 用于凸块下金属结构的套环及相关联的系统及方法
TWI821644B (zh) 晶片封裝結構及其形成方法
TWI644401B (zh) 晶片封裝及其製造方法
US20100052148A1 (en) Package structure and package substrate
TWI797904B (zh) 形成半導體封裝件的方法及半導體封裝件
US10217687B2 (en) Semiconductor device and manufacturing method thereof
CN114171481A (zh) 半导体封装结构
CN114256164A (zh) 半导体封装结构
JP2008028109A (ja) 半導体装置及び半導体装置の製造方法
CN115249678A (zh) 半导体封装结构及封装方法
KR20220022218A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20240078643A (ko) 전도성 접착제 층을 갖는 칩 패키지 구조체 및 이를 형성하기 위한 방법
CN114038826A (zh) 半导体封装结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination