JP6562483B2 - プリント回路基板 - Google Patents

プリント回路基板 Download PDF

Info

Publication number
JP6562483B2
JP6562483B2 JP2018074567A JP2018074567A JP6562483B2 JP 6562483 B2 JP6562483 B2 JP 6562483B2 JP 2018074567 A JP2018074567 A JP 2018074567A JP 2018074567 A JP2018074567 A JP 2018074567A JP 6562483 B2 JP6562483 B2 JP 6562483B2
Authority
JP
Japan
Prior art keywords
substrate
connection
circuit board
printed circuit
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018074567A
Other languages
English (en)
Other versions
JP2019050348A (ja
Inventor
リー、ジェ−クル
パク、ジュン−ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2019050348A publication Critical patent/JP2019050348A/ja
Application granted granted Critical
Publication of JP6562483B2 publication Critical patent/JP6562483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Description

本発明は、プリント回路基板(PRINTED CIRCUIT BOARD)に関する。
電子製品の小型化及び薄型化により、パッケージにおいても小型化及び薄型化が要求されている。パッケージは、通常プリント回路基板及びプリント回路基板に実装する電子素子で構成されており、パッケージの薄型化への要求により、電子素子をプリント回路基板の内部に内蔵する技術が発展している。
電子素子がプリント回路基板の内部に内蔵されたパッケージの場合、通常電子素子をプリント回路基板のキャビティに内蔵した後に、絶縁層及び導体パターン層を形成することになる。
しかし、この製造方法は、プリント回路基板の製造時に発生可能な不良の要因が最終的なパッケージの収率にも影響を及ぼすことになる。
韓国公開特許第10−2011−0066044号公報
本発明の実施例によれば、パッケージ製造の収率を高めることができるプリント回路基板が提供される。
本発明の一実施例に係るプリント回路基板を示す図である。 本発明の一実施例に係るプリント回路基板に用いられる第1基板の製造方法の一工程を示す図である。 図2の次の工程を示す図である。 図3の次の工程を示す図である。 図4の次の工程を示す図である。 図5の次の工程を示す図である。 図6の次の工程を示す図である。 図7の次の工程を示す図である。 図8の次の工程を示す図である。 本発明の一実施例に係るプリント回路基板に用いられる第2基板の製造方法の一工程を示す図である。 図10の次の工程を示す図である。 図11の次の工程を示す図である。 図12の次の工程を示す図である。 図13の次の工程を示す図である。 図14の次の工程を示す図である。 図15の次の工程を示す図である。 本発明の一実施例に係るプリント回路基板に用いられる第1基板と第2基板とを接合する工程を説明するための図である。 本発明の一実施例に係るプリント回路基板に用いられる第1基板と第2基板とを接合する工程を説明するための図である。
本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。
本願において「含む」または「有する」などの用語は、明細書上に記載した特徴、数字、段階、動作、構成要素、部品、またはこれらを組合せたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合せたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。
また、明細書の全般にわたって、「上に」とは、対象部分の上または下に位置することを意味し、必ず重力方向を基準にして上側に位置することを意味することではない。
また、「結合」とは、各構成要素間の関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、該他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
図面に示された各構成の大きさ及び厚さは、説明の便宜上任意に示したものであり、本発明が必ずしもそれらに限定されることはない。
以下、本発明に係るプリント回路基板の実施例を添付図面に基づいて詳細に説明し、添付図面に基づいて説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに関する重複説明を省略する。
<プリント回路基板>
(一実施例)
図1は、本発明の一実施例に係るプリント回路基板を示す図である。
図1を参照すると、本発明の一実施例に係るプリント回路基板1000は、第1基板100と、第2基板200と、部品収容ホール300と、接続ポスト400と、ガイドポスト500と、を含み、接合金属層600及び接合絶縁層700をさらに含むことができる。
第1基板100には、第1接続パッド110及び部品接続パッド120が形成される。第2基板200は、第1基板100上に配置され、第1基板100と対向する一面に第2接続パッドが形成される。
第1基板100及び第2基板200のそれぞれは、複数の導体パターン層P1、P2、P3、P4、P5、P6と、それぞれ隣接する導体パターン層P1、P2、P3、P4、P5、P6間に形成される複数の絶縁層I1、I2と、隣接する導体パターン層P1、P2、P3、P4、P5、P6を互いに電気的に接続するために複数の絶縁層I1、I2の それぞれを貫通して形成される複数のビアと、を含む。
導体パターン層P1、P2、P3、P4、P5、P6は、電気的特性に優れた銅(Cu)、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等で形成することができる。ここで、複数の導体パターン層P1、P2、P3、P4、P5、P6は、すべて同じ材料で形成してもよく、いずれか1つの導体パターン層を形成する物質が他の1つの導体パターン層を形成する物質と異なってもよい。
絶縁層I1、I2は、電気絶縁性樹脂を含む。絶縁層I1、I2は、エポキシ樹脂等の絶縁性樹脂を含むプリプレグ(Prepreg、PPG)で形成することができる。または絶縁層I1、I2は、エポキシ樹脂等の絶縁性樹脂を含むABF(Ajinomoto Build−up Film)等のビルドアップフィルムで形成することもできる。または絶縁層I1、I2は、感光性絶縁樹脂を含む感光性絶縁層であってもよい。
絶縁層I1、I2は、電気絶縁性樹脂に含有された補強材を含むことができる。補強材としては、ガラスクローズ、グラスファイバー、無機フィラー及び有機フィラーのうちの少なくともいずれか1種を用いることができる。補強材は、絶縁層I1、I2の剛性を補強し、熱膨脹係数を低くすることができる。
無機フィラーとしては、シリカ(SiO)、アルミナ(Al)、炭化ケイ素(SiC)、硫酸バリウム(BaSO)、タルク、クレー、雲母パウダー、水酸化アルミニウム(AlOH)、水酸化マグネシウム(Mg(OH))、炭酸カルシウム(CaCO)、炭酸マグネシウム(MgCO)、酸化マグネシウム(MgO)、窒化ホウ素(BN)、ホウ酸アルミニウム(AlBO)、チタン酸バリウム(BaTiO)及びジルコン酸カルシウム(CaZrO)で構成された群から選択される少なくとも1種以上を用いることができる。
第1基板100の複数の導体パターン層のうちの最外層に形成された第1導体パターン層P1は、第1接続パッド110及び部品接続パッド120を含む。本実施例において、第1接続パッド110及び部品接続パッド120は、図1に基づいて第1基板100の最上層に形成された第1導体パターン層P1に含まれる。
第2基板200の複数の導体パターン層のうちの最外層に形成された第2導体パターン層P2は、第2接続パッド210を含む。本実施例において第2接続パッド210は、図1に基づいて、第2基板200の最下層に形成された第2導体パターン層P2に含まれる。
第1接続パッド110は、後述する接続ポスト400を介して第2接続パッド210と電気的に接続する。部品接続パッド120は、後述する部品収容ホール300内に収容される半導体チップ等の電子部品と本実施例に係るプリント回路基板1000とを接続する。
部品収容ホール300は、部品接続パッド120が露出するように第2基板200を貫通する。部品収容ホール300は、部品収容ホール300に収容され、部品接続パッド120と接続する電子部品の形状に対応する形状に形成することができる。
接続ポスト400は、第1基板100と第2基板200とを互いに接続するために第1接続パッド110と第2接続パッド210との間に形成される。ガイドポスト500は、第1接続パッド110または第2接続パッド210に形成され、複数形成されるが、相互離隔して、接続ポスト400を収容する収容空間510を形成する。
接続ポスト400とガイドポスト500とは、互いに相補的な位置に形成され、第1接続パッド110と第2接続パッド210とを電気的に接続する。すなわち、図1に示すように、第1接続パッド110に接続ポスト400が形成され、第2接続パッド210にガイドポスト500が形成されてもよい。または、第1接続パッド110にガイドポスト500が形成され、第2接続パッド210に接続ポスト400が形成されてもよい。
ガイドポスト500は、図8等に示すように、いずれか1つの第1接続パッド110上に4つ形成されるが、互いに離隔することができる。ただし、この説明は、例示に過ぎず、この説明が、いずれか1つの第1接続パッド110上に、2つ、3つまたは5つ以上の数に形成されたガイドポスト500を本発明の範囲から除外することではない。
いずれか1つの第1接続パッド110上に複数形成されたガイドポスト500は、多角形の形状に離隔して配置されてもよい。例として、いずれか1つの第1接続パッド110上に3つのガイドポスト500が形成された場合は、ガイドポスト500のそれぞれが三角形の頂点に配置され、互いに離隔することができる。他の例として、いずれか1つの第1接続パッド110上に5つのガイドポスト500が形成された場合は、ガイドポスト500のそれぞれが五角形の頂点に配置され、互いに離隔することができる。
接続ポスト400及びガイドポスト500のそれぞれは、電気的特性に優れた銅(Cu)、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等で形成することができる。接続ポスト400及びガイドポスト500は、互いに同じ材料で形成されてもよく、接続ポスト400を形成する物質がガイドポスト500を形成する物質と異なってもよい。
接続ポスト400及びガイドポスト500のそれぞれの縦断面は、円柱の形状であってもよいが、これに限定されない。例として、接続ポスト400及びガイドポスト500のそれぞれの縦断面は、テーパー状に形成されてもよい。
接続ポスト400及びガイドポスト500のそれぞれの横断面は、円形であってもよいが、これに限定されない。例として、接続ポスト400及びガイドポスト500のそれぞれの横断面は、多角形状に形成されてもよい。
接続ポスト400の高さは、ガイドポスト500の高さよりも高いことができる。すなわち、接続ポスト400の第2接続パッド210と接触する一端から接続ポスト400の他端までの長さは、ガイドポスト500の第1接続パッド110と接触する一端からガイドポスト500の他端までの長さよりも長い。ガイドポスト500の高さは、接続ポスト400の高さの0.4〜0.6倍であってもよいが、これに限定されない。接続ポスト400の高さがガイドポスト500の高さよりも高いので、第1接続パッド110と第2接続パッド210とがより容易に接続することができる。
接合金属層600は、ガイドポスト500と接続ポスト400とを接続するために、収容空間510内に配置される。接合金属層600の溶融点は、接続ポスト400及びガイドポスト500の溶融点よりも低い。
後述するが、第1基板100と第2基板200とを接合する工程は、接合金属層600の溶融点よりも高く、ガイドポスト500及び接続ポスト400の溶融点よりも低い温度で行われる。これにより、接合金属層600は、第1基板100と第2基板200とが接合するときに溶融される。これにより、接合金属層600は、ガイドポスト500と接続ポスト400との間の収容空間510の少なくとも一部を充填することができる。また、接合金属層600は、接続ポスト400とガイドポスト500との間に整列誤差が発生した場合であっても、接続ポスト400とガイドポスト500とを互いに電気的に接続することができる。
接合金属層600は、錫(Sn)を含むことができる。接合金属層600は、錫を含むソルダーであってもよい。接合金属層600は、ニッケル及び/または銀をさらに含むことができる。
接合絶縁層700は、接続ポスト400及びガイドポスト500をカバーし、第1基板100と第2基板200との間に介在されて両者を接合する。
接合絶縁層700としては、熱硬化性絶縁樹脂、熱可塑性絶縁樹脂、感光性絶縁樹脂及び液晶ポリマーのうちの少なくとも1種を含むことができる。熱可塑性絶縁樹脂としては、PVC(Poly Vinyl Chloride)、PE(Poly Ethylene)、PP(Poly Propylene)、PS(Poly Styrene)、ABS(Acrylonitrile Butadiene Styrene copolymer)、Poly amide、PET(Poly Eethylene Terephthalate)を用いることができるが、これに限定されない。
第1基板100及び第2基板200のそれぞれは、第1接続パッド110及び第2接続パッド210のそれぞれの少なくとも一部を露出するソルダーレジスト層SRを含む。すなわち、ソルダーレジスト層SRは、第1基板100及び第2基板200のそれぞれの最外層の導体パターン層をカバーするように、第1基板100及び第2基板200にそれぞれ形成される。このとき、ソルダーレジスト層SRには開口が形成されて、第1接続パッド110及び第2接続パッド210のそれぞれの少なくとも一部が露出される。少なくとも一部の露出された第1接続パッド110及び第2接続パッド210のそれぞれに、上述したガイドポスト500及び接続ポスト400を形成することができる。
ソルダーレジスト層SRは、感光性樹脂を含むことができるが、これに限定されない。すなわち、ソルダーレジスト層SRは、熱硬化性樹脂を含んでもよい。ソルダーレジスト層SRが感光性樹脂を含む場合には、開口は、露光及び現像により形成することができる。ソルダーレジスト層SRが熱硬化性樹脂を含む場合には、開口は、レーザードリリングにより形成することができる。
第1基板100に含まれた絶縁層I1のモジュラスは、第2基板200に含まれた絶縁層I2のモジュラスよりも低いことができる。
相対的に低いモジュラスの絶縁層I1で第1基板100を形成する場合は、電子部品の膨脹及び収縮により、第1基板100が膨脹及び収縮することがある。すなわち、第1基板100に含まれた絶縁層I1により電子部品の膨脹及び収縮を緩衝できる。相対的に高いモジュラスの絶縁層I2により第2基板200を形成する場合は、第2基板200により電子部品の膨脹及び収縮を抑制できる。すなわち、第1基板100は、電子部品の膨脹及び収縮を緩衝し、第2基板200は、電子部品の膨脹及び収縮を抑制する。これにより、本実施例に係るプリント回路基板1000は、反りの発生が低減する。
第1基板100に含まれた絶縁層I1のモジュラスは、30GPa以下であることが好ましい。第1基板100に含まれた絶縁層I1のモジュラスは、最も好ましくは、10GPa〜20GPaである。第2基板200に含まれた絶縁層I2のモジュラスは、30GPa以上であることが好ましい。第2基板200に含まれた絶縁層I2のモジュラスは、最も好ましくは、40GPa〜55GPaである。
Figure 0006562483
表1を参照すると、実験4の場合に反りが最も小さく発生することが分かる。すなわち、第1基板100に含まれた絶縁層I1のモジュラスが第2基板200に含まれた絶縁層I2のモジュラスよりも低い場合に反りの発生が低減する。
<プリント回路基板の製造方法>
図2から図18は、本発明の一実施例に係るプリント回路基板の製造方法を順次示す図である。
具体的に、図2から図9は、本発明の一実施例に係るプリント回路基板に用いられる第1基板の製造方法を順次示す図である。図10から図16は、本発明の一実施例に係るプリント回路基板に用いられる第2基板の製造方法を順次示す図である。図17及び図18は、本発明の一実施例に係るプリント回路基板に用いられる第1基板と第2基板とを接合する工程を示す図である。
(第1基板の製造方法)
図2から図9は、本発明の一実施例に係るプリント回路基板に用いられる第1基板の製造方法を順次示す図である。
先ず、図2を参照すると、キャリアC上に第5導体パターン層P5を形成する。
キャリアCは、コアレス工法を行うときに用いられる通常の副資材であることができる。キャリアCは、支持板、支持板の両面に形成されたキャリア金属層、及びキャリア金属層に形成された極薄金属層を含む構造であってもよい。またはキャリアCは、支持板、金属層、及び支持板と金属層との間に形成された離型層を含む構造であってもよい。
第5導体パターン層P5は、キャリアCの極薄金属層上にめっきレジストを形成した後に、電解めっきにより形成することができる。その後、めっきレジストを剥離する。
次に、図3を参照すると、絶縁層I1と導体パターン層P1、P3を繰り返し形成する。
絶縁層I1は、半硬化状態の絶縁フィルムをラミネーションして形成することができる。本段階において用いられる絶縁層I1は、上述したように、第2基板200の絶縁層I2よりも低いモジュラスを有することができる。
導体パターン層P1、P3は、上述した第5導体パターン層P5の形成方法により形成することができる。
一方、本段階では、隣接している導体パターン層P1、P3、P5を電気的に接続するために、絶縁層I1を貫通するビアが形成される。
ビアホールを絶縁層I1に形成する方法は、絶縁層I1に応じて異なり得る。すなわち、絶縁層I1が熱硬化性樹脂を含む場合は、ビアホールをレーザードリリングまたは機械的ドリリングにより形成することができる。または、絶縁層I1が感光性絶縁樹脂を含む場合は、ビアホールをフォトリソグラフィ工程を用いて形成することができる。
ビアは、電解めっきにより形成することができる。または、ビアは、導電性ペーストをビアホールに充填して形成することができる。
ビア及び導体パターン層P1、P3は、同じ工程または別途の工程により形成することができる。
図4を参照すると、キャリアCを除去した後に、ソルダーレジスト層SRを形成する。
キャリアCがキャリア金属箔及び極薄金属箔を含む構造である場合は、キャリアCは、キャリア金属箔と極薄金属箔との間の界面を分離することで除去できる。この場合は、図3に基づいて、最下部に形成された絶縁層I1の下面にキャリアCの極薄金属箔が付着している状態となる。この極薄金属箔を除去するために、フラッシュエッチングまたはハーフエッチングを行うことができる。
ソルダーレジスト層SRは、液状のソルダーレジスト形成用物質を塗布した後に硬化して形成するか、ソルダーレジスト形成用フィルムをラミネーションして形成することができる。
ソルダーレジスト層SRには、第1接続パッド110の少なくとも一部を露出する第1開口01、及び部品接続パッド120を露出する第2開口02が形成される。第1開口01及び第2開口02は、フォトリソグラフィ工程により形成することができる。または、第1開口01及び第2開口02は、レーザードリリングにより形成することができる。
上述の工程を経て本発明の一実施例に係るプリント回路基板に用いられる第1基板100を製造することができる。
一方、後述する工程は、第1基板100に追加する工程である。このため、厳密に区別すると、後述する工程は第1基板100の製造工程ではない。しかし、説明の便宜上後述する工程を第1基板100の製造工程に含めて説明する。
図5及び図6を参照すると、部品接続パッド120が形成されている第1基板100の一面にガイドポスト形成用めっきレジストDFを形成する。
ガイドポスト形成用めっきレジストDFは、ドライフィルムをラミネーションした後に、ガイドポスト500が形成される領域を除去して形成することができる。すなわち、めっきレジストDFには、ガイドポスト500が形成される領域に第3開口03が形成される。
ラミネーションされたドライフィルムにおいてガイドポストが形成される領域は、フォトリソグラフィ工程により除去できる。
図6は、図5のA部分を拡大した平面図である。図6を参照すると、第3開口03は、第1接続パッド110上に4つ形成されており、それぞれ第1接続パッド110を露出する。しかし、上述したように、ガイドポスト500を2つ、3つまたは5つ以上形成することができ、この場合は、第3開口03がそれぞれ2つ、3つまたは5つ以上ガイドポスト形成用めっきレジストDFに形成される。
図7及び図8を参照すると、第3開口03にガイドポスト500を形成する。
ガイドポスト500は、導電性ペーストを用いたり、電解めっきを行ったりして、第3開口03に形成することができる。
図8は、図7のB部分を拡大した平面図である。図6及び図8を参照すると、第3開口03に対応する数のガイドポスト500が形成される。
図9を参照すると、ガイドポスト形成用めっきレジストDFが除去される。
ガイドポスト形成用めっきレジストDFは、ドライフィルムの剥離溶液を用いて除去することができる。
上記の工程を順次形成することにより、第1基板100にガイドポスト500を形成することができる。
一方、図示されていないが、選択的に、ガイドポスト500に上述の接合金属層600を形成することができる。接合金属層600は、電解めっきによりガイドポスト500の外面に形成することができる。
(第2基板の製造方法)
図10から図16は、本発明の一実施例に係るプリント回路基板に用いられる第2基板の製造方法を順次示す図である。
先ず、図10を参照すると、キャリアC上に第2導体パターン層P2が形成される。
キャリアCは、コアレス工法を行うときに用いられる通常の副資材であることができる。
キャリアCは、支持板、支持板の両面に形成されたキャリア金属層、及びキャリア金属層に形成された極薄金属層を含む構造であってもよい。または、キャリアCは、支持板、金属層、及び支持板と金属層との間に形成された離型層を含む構造であってもよい。
第2導体パターン層は、キャリアCの極薄金属層上にめっきレジストを形成した後に、電解めっきにより形成することができる。その後にめっきレジストを剥離する。
次に、図11を参照すると、絶縁層I2と導体パターン層P4、P6とを繰り返し形成する。
絶縁層I2は、半硬化状態の絶縁フィルムをラミネーションして形成することができる。本段階において用いられる絶縁層I2は、上述したように、第1基板100の絶縁層I1よりも高いモジュラスを有することができる。
一方、本段階では、隣接している導体パターン層P2、P4、P6を電気的に接続するために、絶縁層I2を貫通するビアが形成される。
ビア及び導体パターン層P2、P4、P6は、上述した第1基板100のビア及び導体パターン層P1、P3、P5の形成方法を用いて形成することができる。
図12を参照すると、キャリアCを除去した後に、ソルダーレジスト層SRを形成する。
キャリアCがキャリア金属箔及び極薄金属箔を含む構造である場合は、キャリア金属箔と極薄金属箔との間の界面を分離することによりキャリアCを除去できる。この場合、図11に基づいて、最下部に形成された絶縁層I2の下面にはキャリアCの極薄金属箔が付着している状態となる。極薄金属箔を除去するために、フラッシュエッチングまたはハーフエッチングを行うことができる。
ソルダーレジスト層SRは、液状のソルダーレジスト形成用物質を塗布した後に硬化して形成するか、ソルダーレジスト形成用フィルムをラミネーションして形成することができる。
ソルダーレジスト層SRには、第2接続パッド210の少なくとも一部を露出する開口が形成される。開口は、フォトリソグラフィ工程により形成するか、レーザードリリングにより形成することができる。
上記の工程を経て、本発明の一実施例に係るプリント回路基板に用いられる第2基板200を製造することができる。
一方、後述する工程は、第2基板200に追加する工程である。このため、厳密に区別すると、後述する工程は、第2基板200の製造工程ではない。しかし、説明の便宜上後述する工程を第2基板200の製造工程に含めて説明する。
図13を参照すると、第2接続パッド210が形成されている第2基板200の一面に接続ポスト形成用めっきレジストDFを形成する。
接続ポスト形成用めっきレジストDFは、ドライフィルムをラミネーションした後に、接続ポスト400の形成される領域を除去することで形成できる。
ラミネーションされたドライフィルムにおいて接続ポスト400が形成される領域は、フォトリソグラフィ工程により除去することができる。
図14を参照すると、接続ポスト400を形成する。接続ポスト400は、導電性ペーストを塗布するか、電解めっきを行うことで形成することができる。
図15を参照すると、接続ポスト形成用めっきレジストDFを除去し、接合金属層600を形成する。接続ポスト形成用めっきレジストDFは、ドライフィルムの剥離溶液を用いて除去することができる。接合金属層600は、電解めっきを行い、露出した接続ポスト400の外面に形成することができる。
図16を参照すると、部品収容ホール300を加工する。部品収容ホール300は、ルーティング、機械的ドリリングまたはレーザードリリングにより第2基板200に形成することができる。
(接合工程)
図17及び図18は、第1基板100と第2基板200とを接合することを示す図である。
図17を参照すると、第1基板100と第2基板200とを位置合わせする。
第1基板100と第2基板200とは、第1導体パターン層P1と第2導体パターン層P2とが互いに対向するように配置される。これにより、第1接続パッド110と第2接続パッド210とが互いに向かい合うように配置される。
第1基板100と第2基板200とは、位置合わせマーク等を用いることにより位置合わせすることができる。一方、複数のガイドポスト500は、接続ポスト400を収容する収容空間510を形成する。このため、本段階において第1基板100と第2基板200との位置合わせに多少誤差が発生しても、接合工程においてガイドポスト500が接続ポスト400を収容空間510にガイドすることができる。
第1基板100と第2基板200とを接合する接合絶縁層700が、第1基板100に形成されることができる。
図17及び図18を参照すると、第1基板100及び第2基板200に熱と圧力を加えて両者を互いに接合する。このとき、熱可塑性の絶縁樹脂を含む接合絶縁層700が一部溶融されて、第1基板100と第2基板200とを接合する。また、接合金属層600が溶融されて流動するので、接続ポスト400、ガイドポスト500及び第1接続パッドが電気的に接続されることができる。
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有するた者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更または削除等により本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
100 第1基板
110 第1接続パッド
120 部品接続パッド
200 第2基板
300 部品収容ホール
400 接続ポスト
500 ガイドポスト
510 収容空間
600 接合金属層
700 接合絶縁層
P1、P2、P3、P4、P5、P6 導体パターン層
I1、I2 絶縁層
O1、O2、O3 開口
SR ソルダーレジスト層
1000 プリント回路基板

Claims (9)

  1. 第1接続パッド及び部品接続パッドが形成された第1基板と、
    前記第1基板上に配置され、前記第1基板と対向する一面に第2接続パッドが形成された第2基板と、
    前記部品接続パッドが露出するように、前記第2基板を貫通する部品収容ホールと、
    前記第1基板と前記第2基板とを互いに接続するために、前記第1接続パッドと前記第2接続パッドとの間に形成される接続ポストと、
    第1接続パッドまたは第2接続パッドに形成され、複数形成され、相互離隔して前記接続ポストが収容される収容空間を形成するガイドポストと、
    前記ガイドポストと前記接続ポストとを接続するために、前記収容空間内に配置される接合金属層と、を含み、
    前記ガイドポストの外周面のうちの一部は前記接合金属層と接触し、残りは前記接合金属層と接触しないプリント回路基板。
  2. 前記接合金属層の溶融点が、前記接続ポスト及び前記ガイドポストの溶融点よりも低い請求項に記載のプリント回路基板。
  3. 前記接合金属層は、錫(Sn)を含む請求項に記載のプリント回路基板。
  4. 前記ガイドポストをカバーし、前記第1基板と前記第2基板との間に介在される接合絶縁層をさらに含む請求項1から請求項のいずれか1項に記載のプリント回路基板。
  5. 前記接合絶縁層は、熱可塑性樹脂を含む請求項に記載のプリント回路基板。
  6. 前記接続ポストの高さが、前記ガイドポストの高さよりも高い請求項1から請求項のいずれか1項に記載のプリント回路基板。
  7. 前記第1基板及び前記第2基板のそれぞれは、
    第1接続パッド及び第2接続パッドのそれぞれの少なくとも一部を露出するソルダーレジスト層を含む請求項1から請求項のいずれか1項に記載のプリント回路基板。
  8. 前記第1基板及び前記第2基板のそれぞれは、絶縁層を含み、
    前記第1基板の絶縁層の弾性モジュラスが、前記第2基板の絶縁層の弾性モジュラスよりも低い請求項1から請求項のいずれか1項に記載のプリント回路基板。
  9. 第1接続パッド及び部品接続パッドを含む第1導体パターン層と、
    前記第1接続パッドの少なくとも一部を露出する第1開口及び前記部品接続パッドを露出する第2開口を含み、前記第1導体パターン層上に形成されるソルダーレジスト層と、
    前記ソルダーレジスト層上に形成される接合絶縁層と、
    前記接合絶縁層上に形成され、第2接続パッドを含む第2導体パターン層と、
    前記第1開口内に複数形成され、相互離隔して配置されて収容空間を形成するガイドポストと、
    前記第1接続パッドと前記第2接続パッドとを接続するために、前記収容空間内に収容され、前記接合絶縁層を貫通する接続ポストと、
    前記接続ポストと前記第1接続パッドとの間及び前記接続ポストと前記ガイドポストとの間の少なくとも一方に介在された接合金属層と、を含み、
    前記ガイドポストの外周面のうちの一部は前記接合金属層と接触し、残りは前記接合金属層と接触しないプリント回路基板。
JP2018074567A 2017-09-07 2018-04-09 プリント回路基板 Active JP6562483B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0114538 2017-09-07
KR1020170114538A KR20190027579A (ko) 2017-09-07 2017-09-07 인쇄회로기판

Publications (2)

Publication Number Publication Date
JP2019050348A JP2019050348A (ja) 2019-03-28
JP6562483B2 true JP6562483B2 (ja) 2019-08-21

Family

ID=65762605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018074567A Active JP6562483B2 (ja) 2017-09-07 2018-04-09 プリント回路基板

Country Status (3)

Country Link
JP (1) JP6562483B2 (ja)
KR (1) KR20190027579A (ja)
TW (1) TWI651990B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113133194B (zh) * 2020-01-16 2022-08-09 庆鼎精密电子(淮安)有限公司 电路板及其制造方法、显示屏

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336045A (ja) * 1994-06-08 1995-12-22 Hitachi Chem Co Ltd 基板の接続方法
US7557452B1 (en) * 2000-06-08 2009-07-07 Micron Technology, Inc. Reinforced, self-aligning conductive structures for semiconductor device components and methods for fabricating same
EP1566993A4 (en) * 2002-11-27 2009-03-25 Sumitomo Bakelite Co PRINTED CIRCUIT BOARD, MULTILAYER WIRING PANEL, METHOD FOR MANUFACTURING CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER WIRING PANEL
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
KR100567087B1 (ko) * 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
JP4528715B2 (ja) * 2005-11-25 2010-08-18 株式会社東芝 半導体装置及びその製造方法
JP5197942B2 (ja) * 2006-09-13 2013-05-15 富士通株式会社 コアレス多層配線基板および半導体装置、その製造方法
TWI393511B (zh) * 2007-05-29 2013-04-11 Panasonic Corp Dimensional printed wiring board and manufacturing method thereof
JP4971460B2 (ja) * 2008-03-10 2012-07-11 イビデン株式会社 フレキシブル配線板及びその製造方法
FR2936359B1 (fr) * 2008-09-25 2010-10-22 Commissariat Energie Atomique Connexion par emboitement de deux inserts soudes.
TWI475932B (zh) * 2008-09-29 2015-03-01 Ngk Spark Plug Co 帶有補強材之配線基板
KR101095130B1 (ko) * 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101103301B1 (ko) 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
US9230932B2 (en) * 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9553053B2 (en) * 2012-07-25 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure for yield improvement
WO2014033977A1 (ja) * 2012-08-29 2014-03-06 パナソニック株式会社 半導体装置
US9406641B2 (en) * 2013-07-10 2016-08-02 Kinsus Interconnect Technology Corp. Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof

Also Published As

Publication number Publication date
KR20190027579A (ko) 2019-03-15
TW201914380A (zh) 2019-04-01
JP2019050348A (ja) 2019-03-28
TWI651990B (zh) 2019-02-21

Similar Documents

Publication Publication Date Title
US9226382B2 (en) Printed wiring board
JP6539992B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US9054082B2 (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor package
JP6797521B2 (ja) ダイパッケージ及びダイパッケージを作製する方法
JP4730426B2 (ja) 実装基板及び半導体モジュール
JP2005217225A (ja) 半導体装置及びその製造方法
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2019080032A (ja) 多層プリント回路基板
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
KR20230151963A (ko) 패키지기판 및 그 제조 방법
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP7472412B2 (ja) 多層プリント回路基板
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP6562483B2 (ja) プリント回路基板
JP7131740B2 (ja) プリント回路基板及びパッケージ
JP4321758B2 (ja) 半導体装置
US20230055921A1 (en) Semiconductor package and method of fabricating the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190718

R150 Certificate of patent or registration of utility model

Ref document number: 6562483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250