JP7423887B2 - 多層プリント回路基板 - Google Patents

多層プリント回路基板 Download PDF

Info

Publication number
JP7423887B2
JP7423887B2 JP2017225889A JP2017225889A JP7423887B2 JP 7423887 B2 JP7423887 B2 JP 7423887B2 JP 2017225889 A JP2017225889 A JP 2017225889A JP 2017225889 A JP2017225889 A JP 2017225889A JP 7423887 B2 JP7423887 B2 JP 7423887B2
Authority
JP
Japan
Prior art keywords
layer
melting point
printed circuit
circuit board
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017225889A
Other languages
English (en)
Other versions
JP2019016768A (ja
Inventor
タエ-ホン ミン
ミュン-サム カン
ヨン-ジン パク
Original Assignee
サムソン エレクトロ-メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エレクトロ-メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ-メカニックス カンパニーリミテッド.
Publication of JP2019016768A publication Critical patent/JP2019016768A/ja
Application granted granted Critical
Publication of JP7423887B2 publication Critical patent/JP7423887B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0391Using different types of conductors

Description

本発明は、多層プリント回路基板( multi-layered printed circuit board )に関する。
通常多層プリント回路基板は、コア基板上に複数のビルドアップ層を順次積層して製造される。このように順次的にビルドアップ層を積層して多層プリント回路基板を製造することを順次積層工法とも称する。
順次積層工法により多層プリント回路基板を製造する場合、層数が増えることにより積層工程数も増加する。この積層工程は、既に積層されている部分にも熱を加えるので、不要でかつ予測不可能な変形を起こすことがある。このような変形が多いほど層間位置合わせが困難となる。
特に、パッケージ用多層プリント回路基板に比べて積層数が相対的に多いサーバや電子用多層プリント回路基板の場合は、上述の問題点が増加して収率が低下する。
韓国公開特許第10-2011-0066044号公報
本発明の実施例によれば、製造収率の向上された多層プリント回路基板が提供される。
また、本発明の他の実施例によれば、導体パターン層とビルドアップフィラーとの間の結合力が向上された多層プリント回路基板が提供される。
本発明の一実施例に係る多層プリント回路基板を示す図である。 図1のA部分を拡大した図である。 本発明の他の実施例に係る多層プリント回路基板を示す図である。 本発明の一実施例に係る多層プリント回路基板の製造方法の一工程を示す図である。 図4の工程の次の工程を示す図である。 図5の工程の次の工程を示す図である。 図6の工程の次の工程を示す図である。 図7の工程の次の工程を示す図である。 図8の工程の次の工程を示す図である。 図9の工程の次の工程を示す図である。 図10の工程の次の工程を示す図である。 図11の工程の次の工程を示す図である。 図12の工程の次の工程を示す図である。 図13の工程の次の工程を示す図である。
本出願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明白に表現しない限り、複数の表現を含む。
本出願において、「含む」または「有する」等の用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものの存在を指定するものであって、1つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたもの等の存在または付加可能性を予め排除するものではないことを理解しなくてはならない。
また、明細書の全般にわたって、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。
また、「結合」とは、各構成要素の間の接触関係において、各構成要素が物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、該他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
図面に示された各構成の大きさ及び厚さは、説明の便宜上任意に示したものであって、本発明が必ずしもそれらに限定されるものではない。
以下、本発明に係る多層プリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
(多層プリント回路基板)
(一実施例)
図1は、本発明の一実施例に係る多層プリント回路基板を示す図である。図2は、図1のA部分を拡大した図面である。
図1を参照すると、本発明の一実施例に係る多層プリント回路基板1000は、第1積層体51と、第2積層体52と、接合絶縁層30と、金属接合部40と、を含む。
第1積層体51及び第2積層体52のそれぞれは、少なくとも2つ以上の導体パターン層、隣接した導体パターン層の間に介在されるビルドアップ絶縁層、及び隣接した導体パターン層を互いに電気的に接続するために、ビルドアップ絶縁層に形成されるビルドアップフィラーを含む。
本実施例に係る多層プリント回路基板1000において、複数の導体パターン層1、2、3、4、5、6、7、8、9、10は、位置により内部パターン層と外部パターン層とに分けられる。内部パターン層は、本実施例に係る多層プリント回路基板1000の内部に形成され、外部パターン層は、本実施例に係る多層プリント回路基板1000の最外郭に形成される。外部パターン層は、最上層導体パターン層及び最下層導体パターン層とも称する。
そして、本実施例に係る多層プリント回路基板1000において複数のビルドアップ絶縁層11、12、13、14、15、16、17、18、19は、位置により内部ビルドアップ絶縁層と外部ビルドアップ絶縁層とに分けられる。内部ビルドアップ絶縁層は、本実施例に係る多層プリント回路基板1000の内部に形成され、外部ビルドアップ絶縁層は、本実施例に係る多層プリント回路基板1000の最外郭に形成される。外部ビルドアップ絶縁層は、最上層ビルドアップ絶縁層及び最下層ビルドアップ絶縁層とも称する。
また、本実施例に係る多層プリント回路基板1000において、複数のビルドアップフィラー21、22、23、24、25、26、27、28、29は、位置により内部ビルドアップフィラーと外部ビルドアップフィラーとに分けられる。内部ビルドアップフィラーは、本実施例に係る多層プリント回路基板1000の内部に形成され、外部ビルドアップフィラーは、本実施例に係る多層プリント回路基板1000の最外郭に形成される。外部ビルドアップフィラーは、最上層ビルドアップフィラー及び最下層ビルドアップフィラーとも称する。
以下では、複数の導体パターン層1、2、3、4、5、6、7、8、9、10の区別が必要である場合には、説明の便宜上図1に基づいて上部から下部に向かう方向に沿ってそれぞれの導体パターン層を第1から第10導体パターン層1、2、3、4、5、6、7、8、9、10と称することにする。すなわち、最上層の導体パターン層を第1導体パターン層1と称し、最下層の導体パターン層を第10導体パターン層10と称する。第1導体パターン層1と第10導体パターン層10との間に配置された第2から第9導体パターン層2、3、4、5、6、7、8、9は、上述した内部パターン層に該当する。
同じ基準に基づいて、複数のビルドアップ絶縁層11、12、13、14、15、16、17、18、19のそれぞれを図1の上部から下部に向かう方向に沿って第1から第9ビルドアップ絶縁層11、12、13、14、15、16、17、18、19と称し、複数のビルドアップフィラー21、22、23、24、25、26、27、28、29のそれぞれを図1の上部から下部に向かう方向に沿って第1から第9ビルドアップフィラー21、22、23、24、25、26、27、28、29と称することにする。
ただし、第1から第10導体パターン層1、2、3、4、5、6、7、8、9、10の間の区別が必要でない場合は、導体パターン層と通称し、第1から第9ビルドアップ絶縁層11、12、13、14、15、16、17、18、19の間の区別が必要でない場合は、ビルドアップ絶縁層と通称し、第1から第9ビルドアップフィラー21、22、23、24、25、26、27、28、29の間の区別が必要でない場合は、ビルドアップフィラーと通称する。
導体パターン層1、2、3、4、5、6、7、8、9、10は、ビルドアップ絶縁層11、12、13、14、15、16、17、18、19のそれぞれに形成される。導体パターン層1、2、3、4、5、6、7、8、9、10は、ビアパッド、信号パターン、パワーパターン、グラウンドパターン及び外部接続端子のうちの少なくとも1種を含む。
導体パターン層1、2、3、4、5、6、7、8、9、10は、電気的特性に優れた銅(Cu)、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等で形成できる。複数の導体パターン層1、2、3、4、5、6、7、8、9、10は全て同一の材料で形成されてもよく、異なる材料で形成されてもよい。
第1から第10導体パターン層1、2、3、4、5、6、7、8、9、10は全て同一のパターンを有してもよく、設計上の必要によって互いに異なるパターンを有してもよい。
一方、図1等には内部パターン層が総8層に形成されているが、これは例示に過ぎず、内部パターン層の数は、設計上の必要等によって様々に変更可能である。
最上層導体パターン層1及び最下層導体パターン層10のそれぞれは、最上層ビルドアップ絶縁層11及び最下層ビルドアップ絶縁層19に埋め込まれる。また、最上層導体パターン層1及び最下層導体パターン層10のそれぞれの一面は、最上層ビルドアップ絶縁層11及び最下層ビルドアップ絶縁層19のそれぞれの一面から露出する。
後述するが、最上層導体パターン層である第1導体パターン層1と最下層導体パターン層である第10導体パターン層10は、それぞれ第2積層体52及び第1積層体51の形成工程において一番最初に形成される構成である。よって、第1導体パターン層1及び第10導体パターン層10はそれぞれ第1ビルドアップ絶縁層11及び第9ビルドアップ絶縁層19に埋め込まれ、それぞれの一面が第1ビルドアップ絶縁層11及び第9ビルドアップ絶縁層19の一面から露出する。
ここで、最上層導体パターン層1及び最下層導体パターン層10のそれぞれの一面に溝部Rが形成され得る。すなわち、第1導体パターン層1及び第10導体パターン層10のそれぞれの一面に溝部Rが形成される。
図1及び図2を参照すると、溝部Rは、第1導体パターン層1の上面が第1ビルドアップ絶縁層11の上面よりも相対的に下部に配置される。溝部Rは、第1導体パターン層1の上面全体に形成される。この溝部Rは、第1導体パターン層1がキャリア(図4のC参照)の極薄金属層(図4のCF)と同一の物質で形成された場合、極薄金属層(図4のCF)を第2積層体52からエッチングで除去する際に第1導体パターン層1の一部が共に除去されるから形成される。
ビルドアップ絶縁層11、12、13、14、15、16、17、18、19は、隣接する導体パターン層1、2、3、4、5、6、7、8、9、10を互いに電気的に絶縁するために、隣接する導体パターン層1、2、3、4、5、6、7、8、9、10の間に介在される。すなわち、第1ビルドアップ絶縁層11は、隣接している第1導体パターン層1と第2導体パターン層2とを互いに電気的に絶縁するために第1導体パターン層1と第2導体パターン層2との間に形成される。
ビルドアップ絶縁層11、12、13、14、15、16、17、18、19は、電気絶縁性樹脂を含む。ビルドアップ絶縁層11、12、13、14、15、16、17、18、19は、エポキシ樹脂等の絶縁性樹脂を含むプリプレグ(Prepreg、PPG)で形成することができる。またはビルドアップ絶縁層11、12、13、14、15、16、17、18、19は、エポキシ樹脂等の絶縁性樹脂を含むABF(Ajinomoto Build-up Film)等のビルドアップフィルムで形成することができる。またはビルドアップ絶縁層11、12、13、14、15、16、17、18、19は、感光性絶縁樹脂を含む感光性絶縁層であってもよい。
ビルドアップ絶縁層11、12、13、14、15、16、17、18、19は、電気絶縁性樹脂に含有された補強材を含むことができる。補強材としては、ガラスクローズ、ガラスファイバー、無機フィラー及び有機フィラーのうちの少なくともいずれか1種を用いることができる。補強材は、ビルドアップ絶縁層11、12、13、14、15、16、17、18、19の剛性を補強し、熱膨脹係数を低くすることができる。
無機フィラーとしては、シリカ(SiO)、アルミナ(Al)、炭化ケイ素(SiC)、硫酸バリウム(BaSO)、タルク、クレー、雲母粉、水酸化アルミニウム(AlOH)、水酸化マグネシウム(Mg(OH))、炭酸カルシウム(CaCO)、炭酸マグネシウム(MgCO)、酸化マグネシウム(MgO)、窒化ホウ素(BN)、ほう酸アルミニウム(AlBO)、チタン酸バリウム(BaTiO)及びジルコン酸カルシウム(CaZrO)で構成された群から選択される少なくとも1種以上を用いることができる。
ビルドアップフィラー21、22、23、24、25、26、27、28、29は、ビルドアップ絶縁層11、12、13、14、15、16、17、18、19のそれぞれに形成される。ビルドアップフィラー21、22、23、24、25、26、27、28、29は、隣接した導体パターン層1、2、3、4、5、6、7、8、9、10を互いに電気的に接続させる。例として、第1ビルドアップフィラー21は、互いに隣接している第1導体パターン層1と第2導体パターン層2とを互いに電気的に接続させる。この意味で本願発明のビルドアップフィラー21、22、23、24、25、26、27、28、29は、通常的なプリント回路基板において層間信号伝逹経路に該当する。
ビルドアップフィラー21、22、23、24、25、26、27、28、29は、電気的特性に優れた銅(Cu)、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等で形成することができる。このとき、複数のビルドアップフィラー21、22、23、24、25、26、27、28、29はすべて同一の材料で形成されてもよく、互いに異なる材料で形成されてもよい。
ビルドアップフィラー21、22、23、24、25、26、27、28、29は、円柱状に形成されてもよいが、これに限定されない。後述するが、本実施例に適用するビルドアップフィラー21、22、23、24、25、26、27、28、29は、絶縁層にドリリングによりビアホールを形成し、その後にビアホールに導電性物質を充填することで形成する通常のビアの製造方法とは異なる。すなわち、本実施例に適用するビルドアップフィラー21、22、23、24、25、26、27、28、29は、フォトリソグラフィ工程により開口を形成したメッキレジスト(図5のDF)に形成することができ、フォトリソグラフィ工程において露光工程の際にマスクの形状に応じてメッキレジストの開口の形状を様々に変更可能であり、これにより本実施例のビルドアップフィラー21、22、23、24、25、26、27、28、29の横断面は、容易に様々な形状を有するように形成できる。
第1積層体51は、第6から第10導体パターン層6、7、8、9、10と、第6から第9ビルドアップ絶縁層16、17、18、19と、第6から第9ビルドアップフィラー26、27、28、29とを含む。第2積層体52は、第1から第5導体パターン層1、2、3、4、5と、第1から第5ビルドアップ絶縁層11、12、13、14、15と、第1から第5ビルドアップフィラー21、22、23、24、25とを含み、第1積層体51上に配置される。
図1等に示された第1積層体51及び第2積層体52のそれぞれの導体パターン層の数、ビルドアップ絶縁層の数、及びビルドアップフィラーの数は例示に過ぎず、設計上の必要によって様々に変更することが可能である。
第1積層体51及び第2積層体52のそれぞれは、キャリア(図4のC参照)を用いた通常のコアレスビルドアップ工程により形成可能である。これについては後述する。
本実施例に適用する第1積層体51及び第2積層体52のそれぞれは、最終製品である本実施例に係る多層プリント回路基板1000の中間産物であって、中間基板またはハーフ基板等とも称する。
接合絶縁層30は、第1積層体51と第2積層体52とを結合させる。後述するが、第1積層体51及び第2積層体52のそれぞれの製造段階が完了した場合は、それぞれのビルドアップ絶縁層11、12、13、14、15、16、17、18、19は完全硬化(C-stage)状態になり、接合性が低下する。よって、本実施例における接合絶縁層30は、第1積層体51と第2積層体52とを互いに結合させるために両者の間に形成される。
接合絶縁層30は、電気絶縁性樹脂を含む。接合絶縁層30はエポキシ樹脂等の絶縁性樹脂を含むプリプレグ(Prepreg、PPG)で形成可能である。または接合絶縁層30はエポキシ樹脂等の絶縁性樹脂を含むABF(Ajinomoto Build-up Film)等のビルドアップフィルムで形成可能である。または接合絶縁層30は、感光性絶縁樹脂を含む感光性絶縁層であってもよい。または、接合絶縁層30は、NCP(Non Conductive Paste)またはNCF(Non Conductive Film)で形成されることも可能である。
接合絶縁層30は、電気絶縁性樹脂に含有された補強材を含むことができる。補強材としては、ガラスクロス、ガラスファイバー、無機フィラー及び有機フィラーのうちの少なくともいずれか1種を用いることができる。補強材は、接合絶縁層30の剛性を補強し、熱膨脹係数を低くすることができる。
無機フィラーとしては、シリカ(SiO)、アルミナ(Al)、炭化ケイ素(SiC)、硫酸バリウム(BaSO)、タルク、クレー、雲母粉、水酸化アルミニウム(AlOH)、水酸化マグネシウム(Mg(OH))、炭酸カルシウム(CaCO)、炭酸マグネシウム(MgCO)、酸化マグネシウム(MgO)、窒化ホウ素(BN)、ほう酸アルミニウム(AlBO)、チタン酸バリウム(BaTiO)及びジルコン酸カルシウム(CaZrO)で構成された群から選択される少なくとも1種以上を用いることができる。
接合絶縁層30及びビルドアップ絶縁層11、12、13、14、15、16、17、18、19は全て同一の絶縁資材を用いて形成してもよく、互いに異なる絶縁資材を用いて形成してもよい。前者の例として、接合絶縁層30及びビルドアップ絶縁層11、12、13、14、15、16、17、18、19は全てABFフィルムで形成することができる。後者の例として、接合絶縁層30を感光性絶縁層で形成し、ビルドアップ絶縁層11、12、13、14、15、16、17、18、19をABFフィルムで形成することができる。
金属接合部40は、高融点金属及び高融点金属の溶融点よりも低い溶融点の低融点金属を含み、第1積層体51と第2積層体52とを互いに電気的に接続させるために接合絶縁層30に形成される。
図1を参照すると、金属接合部40は、接合絶縁層30を貫通し、第1積層体51の第6導体パターン層6及び第2積層体52の第5ビルドアップフィラー25にそれぞれ接触して第1積層体51と第2積層体52とを互いに電気的に接続させる。
一方、図1には、本実施例の金属接合部40が第6導体パターン層6及び第5ビルドアップフィラー25にそれぞれ接触することに示されているが、これは例示に過ぎない。すなわち、図1とは異なって、本実施例の金属接合部40は、第6導体パターン層6及び第5導体パターン層5にそれぞれ接触することも可能である。
高融点金属としては、電気的特性に優れた銅(Cu)、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等を用いることができる。高融点金属は、上述した導体パターン層1、2、3、4、5、6、7、8、9、10またはビルドアップフィラー21、22、23、24、25、26、27、28、29の構成物質と同一であってもよく、異なってもよい。
低融点金属は、高融点金属の溶融点よりも溶融点が低い。低融点金属は、第1積層体51と第2積層体52とを接合する際に少なくとも一部が溶融され得る。さらに、溶融された低融点金属は、高融点金属と、導体パターン層1、2、3、4、5、6、7、8、9、10またはビルドアップフィラー21、22、23、24、25、26、27、28、29との間に層間金属化合物(Inter-Metallic Compound、IMC)を形成する。
低融点金属は、ソルダー材質からなることができる。ここで、「ソルダー」とは、半田に使用可能な金属材料を意味し、鉛(Pb)を含む合金であってもよく、鉛を含まなくてもよい。例えば、ソルダーは、錫(Sn)、銀(Ag)、銅(Cu)またはこれらから選択された金属の合金であってもよい。具体的に本発明の実施例に使用されるソルダーは、ソルダー全体に対する錫(Sn)の含量が 90%以上である錫、銀、銅合金であることができる。
ここで金属接合部40は、高融点金属で形成される接合フィラー41と、低融点金属で形成され、接合フィラー41上に形成される接合層42とを含むことができる。すなわち、金属接合部40は、ビルドアップフィラー21、22、23、24、25、26、27、28、29と類似の形状に形成される接合フィラー41と、接合フィラー41上に形成される接合層42とを含む構造を有することができる。接合フィラー41は、上述した高融点金属で形成され、接合層42は、上述した低融点金属で形成される。
図1を参照すると、接合フィラー41は、第6導体パターン層6上に形成され、第6導体パターン層6と接触する。接合層42は、下面が接合フィラー41と接触し、上面が第5ビルドアップフィラー25と接触する。ただし、図1は例示に過ぎず、本発明の範囲はこれに限定されない。
ソルダーレジスト層SRは、最上層ビルドアップ絶縁層11及び最下層ビルドアップ絶縁層19上にそれぞれ形成され、最上層導体パターン層1及び最下層導体パターン層10の少なくとも一部を露出する開口部Oが形成される。ソルダーレジスト層SRは、熱硬化性絶縁樹脂または光硬化性絶縁樹脂を含むことができ、上述した補強材をさらに含むことができる。
開口部Oにより露出された最上層導体パターン層1及び最下層導体パターン層10のそれぞれは、本実施例に係る多層プリント回路基板1000の外部接続手段に該当する。
本実施例に係る多層プリント回路基板1000は、第1積層体51と第2積層体52とをそれぞれ分離形成した後に、両者を接合絶縁層30及び金属接合部40を用いて接続する。
したがって、最終製品である多層プリント回路基板1000を最終的に生産する前に中間産物である第1積層体51及び第2積層体52のそれぞれに対する不良検査を行うことができ、これにより、良品と判定された第1積層体51及び第2積層体52のみを互いに結合できるので、製造コスト及び不良率を低減することができる。
(他の実施例)
図3は、本発明の他の実施例に係る多層プリント回路基板を示す図面である。
本実施例に係る多層プリント回路基板2000と本発明の一実施例に係る多層プリント回路基板1000とを比べると、金属接合部40が異なっており、以下ではこれについてのみ説明する。
本実施例に適用する第1積層体51、第2積層体52、第1から第10導体パターン層1、2、3、4、5、6、7、8、9、10、第1から第9ビルドアップ絶縁層11、12、13、14、15、16、17、18、19、第1から第9ビルドアップフィラー21、22、23、24、25、26、27、28、29、及び接合絶縁層30についての説明は、本発明の一実施例で説明した内容をそのまま適用できる。
金属接合部40は、高融点金属で形成されるコア41'と、低融点金属で形成され、コアを取り囲む接合層42と、を含む。
コア41'は、高融点金属で形成される。図3には、コア41'の形状が球状に示されているが、これは例示に過ぎない。
接合層42は、低融点金属で形成される。図3に示す接合層42の形状は例示に過ぎない。すなわち、上述したように、接合層42は、第1積層体51と第2積層体52とを接合する際に溶融され、溶融された接合層42はコア41'を取り囲む形状に形成されるが、重力、接合時の圧力及び低融点金属と高融点金属との間の表面エネルギーの差等により様々な形状に形成されることができる。
(多層プリント回路基板の製造方法)
図4から図14は、本発明の一実施例に係る多層プリント回路基板の製造方法を順次に示す図である。
具体的に、図4から図10は、本発明の一実施例に係る多層プリント回路基板の製造方法に適用する第1積層体の製造工程を順次に示す図であり、図11及び図12は、第1積層体と第2積層体との接合を示す図である。図13及び図14は、接合工程後の工程を示す図である。
(第1積層体の製造方法)
図4から図10は、本発明の一実施例に係る多層プリント回路基板の製造方法に適用する第1積層体の製造工程を順次に示す図である。
先ず、図4を参照すると、キャリアC上に第10導体パターン層10を形成する。
キャリアCは、コアレス工法を行うために使用される通常的な副資材である。すなわち、キャリアCは、支持板Sと、支持板Sの両面に形成されたキャリア金属層と、キャリア金属層に形成された極薄金属層CFとを含むことができる。図4には、本実施例に適用するキャリアCの構造として、支持板Sと支持板Sの両面に形成された極薄金属層CFのみを示したが、支持板Sと極薄金属層CFとの間に上述のキャリア金属層を形成することができる。または、支持板Sと極薄金属層CFとの間に離型層を介在してもよい。
第10導体パターン層10は、極薄金属層CF上に第10導体パターン層の形成位置に開口を形成したメッキレジストを形成し、極薄金属層CFを給電層とする電解メッキを行って形成することができる。以後、メッキレジストを剥離すれば図4の構造を形成することができる。
その後、図5から図8を参照すると、第10導体パターン層10に第9ビルドアップフィラー29及び第9ビルドアップ絶縁層19を形成する。
図5を参照すると、第9ビルドアップフィラーの形成位置に開口を形成したメッキレジストDFを第10導体パターン層10上に形成する。
図6を参照すると、第10導体パターン層10を給電層とする電解メッキを行って第9ビルドアップフィラー29を形成し、メッキレジストDFを除去する。
図7を参照すると、第10導体パターン層10及び第9ビルドアップフィラー29をカバーするように、第9ビルドアップ絶縁層19をキャリアC上に形成する。例示的には、ABFフィルム等をラミネーション装備を用いてキャリアC上に積層することにより第9ビルドアップ絶縁層19を形成することができる。
ラミネーション工程においては、ABFフィルム等に圧力及び熱が加えられるので、ABFフィルム等はラミネーション工程後に完全硬化状態(C-stage)となる。第9ビルドアップ絶縁層19の厚さは、第10導体パターン層10及び第9ビルドアップフィラー29のそれぞれの厚さの合より大きく形成されることができる。
図8を参照すると、第9ビルドアップフィラー29の上面が露出するように、第9ビルドアップ絶縁層19を研磨する。研磨は、CMP(Chemical Mechanical Polishing)またはサンドブラスト等により行われることができる。
上述した製造過程によれば、第10導体パターン層10と第9ビルドアップフィラー29との間には無電解メッキ層が形成されない。すなわち、第10導体パターン層10を給電層として、第9ビルドアップフィラー29はボトムアップ(bottim-up)方式により形成される。このため、本実施例の場合は、第10導体パターン層10と第9ビルドアップフィラー29との間の結合力が向上する。すなわち、無電解メッキ層を形成しないので、無電解メッキ層の気孔により導体パターン層とビルドアップフィラーとの間の結合力が弱くなることを防止することができる。
第1積層体51は、上述の図5から図8の工程を繰り返すことにより形成できる。
次に、図9を参照すると、第1積層体51上に接合フィラー41、接合層42、及び接合絶縁層30を形成する。
一方、以上では、キャリアの一面を基準にして第1積層体51を形成することを説明したが、図4から図9に示すように、キャリアの他面にも第1積層体51を形成する工程を行うことができる。また、図4から図9とは異なって、キャリアの一面には第1積層体51を形成する工程を行い、キャリアの他面には第2積層体52を形成する工程を行うこともできる。
接合フィラー41は、第1積層体51の第6導体パターン層6に形成される。接合フィラー41を形成する方法は上述した第9ビルドアップフィラー29を形成する方法と同様に形成することができる。接合フィラー41及び接合層42は、1つのメッキレジストを用いて形成してもよく、それぞれをメッキにより形成するために複数のメッキレジストを用いて形成してもよい。
次に、図10を参照すると、接合層42及び接合絶縁層30の形成された第1積層体51をキャリアCから分離する。極薄金属層CFと支持板Sとの間の界面で分離が生じるので、極薄金属層CFは、第1積層体51に付着された状態で支持板Sから分離される。
(接合工程)
図11及び図12は、第1積層体と第2積層体とを接合することを示す図である。
図11を参照すると、第1積層体51と第2積層体52とを配置する。
第2積層体52は、本実施例に適用する第1積層体51の製造方法と同様に、または変更適用して形成することができる。
第1積層体51及び第2積層体52はそれぞれ最終的に形成された導体パターン層5、6が互いに対向するように配置される。よって、第1積層体51に付着された極薄金属層CF及び第2積層体52に付着された極薄金属層CFは、最下部及び最上部に配置されることになる。
第1積層体51と第2積層体52とは、位置合わせマーク等を用いて配置することができる。
図12を参照すると、第1積層体51及び第2積層体52に熱及び圧力を加えて両者を互いに接合する。
本工程において、ビルドアップ絶縁層11、12、13、14、15、16、17、18、19とは異なって、接合絶縁層30が半硬化状態にあるので、第1積層体51と第2積層体52とを互いに接合することができる。本工程での熱及び圧力により接合絶縁層30は完全硬化状態となることができる。また、本工程での熱及び圧力により接合層42を構成する低融点金属が溶融する。これにより、接合層42と第5ビルドアップフィラー25との間及び/または接合層42と接合フィラー41との間にIMC(Inter-Metallic Compound)を形成できる。
一方、前述では、本実施例に適用する接合フィラー41、接合層42及び接合絶縁層30が、第1積層体51に形成されたが、これとは異なって、接合フィラー41、接合層42及び接合絶縁層30は、第2積層体52に形成されることも可能である。または、接合フィラー41及び接合層42は第1積層体51に形成され、接合絶縁層30は第2積層体52に形成されることも可能である。
接合工程以後の工程を、図13及び図14を参照して説明する。
図13を参照すると、接合工程の後に第1導体パターン層1及び第10導体パターン層10上にそれぞれ形成されている極薄金属層CFを除去する。極薄金属層CFは、エッチングにより除去できる。極薄金属層CFと第1導体パターン層1とが互いに同一の物質で形成された場合は、極薄金属層CFをエッチングにより除去する際に第1導体パターン層1の一部がともに除去される。これにより第1導体パターン層1の上面には溝部Rが形成される。
図14を参照すると、第1導体パターン層1をカバーするように、第1ビルドアップ絶縁層11上にソルダーレジスト層SRを形成する。第10導体パターン層10をカバーするように、第9ビルドアップ絶縁層19上にソルダーレジスト層SRを形成する。このとき、ソルダーレジスト層SRには、第1導体パターン層1及び第10導体パターン層10のそれぞれの一部を露出させる開口部Oが形成される。開口部Oは、フォトリソグラフィ工程により形成されてもよく、レーザドリリングにより形成されてもよい。
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更または削除等により本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
1から10 第1から第10導体パターン層
11から19 第1から第9ビルドアップ絶縁層
21から29 第1から第9ビルドアップフィラー
30 接合絶縁層
40 金属接合部
41 接合フィラー
41' コア
42 接合層
51 第1積層体
52 第2積層体
R 溝部
SR ソルダーレジスト層
C キャリア
CF 極薄金属層
S 支持板
1000、2000 多層プリント回路基板

Claims (16)

  1. 第1積層体と、
    前記第1積層体上に配置される第2積層体と、
    前記第1積層体と前記第2積層体とを互いに結合する接合絶縁層と、
    高融点金属及び前記高融点金属の溶融点よりも低い溶融点を有する低融点金属を含み、前記第1積層体と前記第2積層体とを互いに電気的に接続するために前記接合絶縁層に形成される金属接合部と、
    を含み、
    前記第1積層体及び前記第2積層体のそれぞれは、複数の導体パターン層と、隣接した前記複数の導体パターン層の間に介在されるか、又は前記接合絶縁層と接するように配置される複数のビルドアップ絶縁層と、前記複数の導体パターン層と接続されるように前記複数のビルドアップ絶縁層に形成される複数のビルドアップフィラーを含み、
    前記低融点金属の少なくとも一部が前記接合絶縁層の上面に露出され、
    前記第2積層体の複数のビルドアップフィラーのうち最下層に配置されたフィラーは前記露出された低融点金属の少なくとも一部と接合される多層プリント回路基板。
  2. 前記金属接合部は、
    前記高融点金属で形成される接合フィラーと、
    前記低融点金属で形成され、前記接合フィラー上に形成される接合層と、を含む請求項1に記載の多層プリント回路基板。
  3. 前記金属接合部は、
    前記高融点金属で形成されるコアと、
    前記低融点金属で形成され、前記コアを取り囲む接合層と、を含む請求項1に記載の多層プリント回路基板。
  4. 前記低融点金属は、錫(Sn)を含む請求項1から請求項3のいずれか1項に記載の多層プリント回路基板。
  5. 前記複数の導体パターン層、前記複数のビルドアップフィラー及び前記高融点金属のそれぞれは、銅(Cu)を含む請求項1から請求項4のいずれか1項に記載の多層プリント回路基板。
  6. 前記多層プリント回路基板の最上層及び最下層に配置された前記導体パターン層のそれぞれは、前記多層プリント回路基板の最上層及び最下層に配置された前記ビルドアップ絶縁層のそれぞれに埋め込まれ、
    前記最上層の導体パターン層及び前記最下層の導体パターン層のそれぞれの一面は、前記最上層のビルドアップ絶縁層及び前記最下層のビルドアップ絶縁層のそれぞれの一面から露出する請求項1から請求項4のいずれか1項に記載の多層プリント回路基板。
  7. 前記最上層の導体パターン層及び前記最下層の導体パターン層のそれぞれの一面に溝部が形成される請求項6に記載の多層プリント回路基板。
  8. 前記最上層のビルドアップ絶縁層及び前記最下層のビルドアップ絶縁層上にそれぞれ形成され、前記最上層の導体パターン層及び前記最下層の導体パターン層の少なくとも一部を露出させる開口部が形成されたソルダーレジスト層をさらに含む請求項6または請求項7に記載の多層プリント回路基板。
  9. 導体パターン層、隣接する前記導体パターン層を互いに電気的に絶縁する絶縁層、及び隣接する前記導体パターン層を互いに層間接続させる層間接続部がそれぞれ複数の層形成された多層プリント回路基板において、
    複数層の前記層間接続部のうちのいずれか1つは
    高融点金属と、前記高融点金属の溶融点より低い溶融点の低融点金属とを含む金属接合部であり、
    複数層の前記層間接続部のうちの残りは、前記絶縁層を貫通するビルドアップフィラーであり、
    前記ビルドアップフィラーは実質的に垂直な側面を有し、
    前記ビルドアップフィラーのうち前記金属接合部と接続する前記ビルドアップフィラーは前記低融点金属の少なくとも一部と接合される、多層プリント回路基板。
  10. 前記金属接合部は、
    前記高融点金属で形成される接合フィラーと、
    前記低融点金属で形成され、前記接合フィラー上に形成される接合層と、を含む請求項9に記載の多層プリント回路基板。
  11. 前記金属接合部は、
    前記高融点金属で形成されるコアと、
    前記低融点金属で形成され、前記コアを取り囲む接合層と、を含む請求項9に記載の多層プリント回路基板。
  12. 前記低融点金属は、錫(Sn)を含む請求項9から請求項11のいずれか1項に記載の多層プリント回路基板。
  13. 前記導体パターン層、前記ビルドアップフィラー及び前記高融点金属のそれぞれは、銅(Cu)を含む請求項9から請求項12のいずれか1項に記載の多層プリント回路基板。
  14. 前記多層プリント回路基板の最上層及び最下層に配置された前記導体パターン層のそれぞれは、前記多層プリント回路基板の最上層及び最下層に配置された前記絶縁層のそれぞれに埋め込まれ、
    前記最上層の導体パターン層及び前記最下層の導体パターン層のそれぞれの一面は、前記最上層の絶縁層及び前記最下層の絶縁層のそれぞれの一面から露出される請求項9から請求項13のいずれか1項に記載の多層プリント回路基板。
  15. 前記最上層の導体パターン層及び前記最下層の導体パターン層のそれぞれの一面に溝部が形成される請求項14に記載の多層プリント回路基板。
  16. 前記最上層の絶縁層及び前記最下層の絶縁層上にそれぞれ形成され、前記最上層の導体パターン層及び前記最下層の導体パターン層の少なくとも一部を露出させる開口部が形成されたソルダーレジスト層をさらに含む請求項14または請求項15に記載の多層プリント回路基板。
JP2017225889A 2017-07-03 2017-11-24 多層プリント回路基板 Active JP7423887B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0084397 2017-07-03
KR1020170084397A KR102393219B1 (ko) 2017-07-03 2017-07-03 다층 인쇄회로기판

Publications (2)

Publication Number Publication Date
JP2019016768A JP2019016768A (ja) 2019-01-31
JP7423887B2 true JP7423887B2 (ja) 2024-01-30

Family

ID=64991943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017225889A Active JP7423887B2 (ja) 2017-07-03 2017-11-24 多層プリント回路基板

Country Status (3)

Country Link
JP (1) JP7423887B2 (ja)
KR (1) KR102393219B1 (ja)
CN (1) CN109219230B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111031727B (zh) * 2019-12-26 2021-07-06 中国电子科技集团公司第四十四研究所 一种平行缝焊封装点频源组件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217201A (ja) 2004-01-29 2005-08-11 Ngk Spark Plug Co Ltd 中継基板、中継基板付き基板
JP2005333006A (ja) 2004-05-20 2005-12-02 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体装置
WO2006051945A1 (ja) 2004-11-12 2006-05-18 Matsushita Electric Industrial Co., Ltd. デジタルテレビジョン受信機用回路モジュール
JP2013138169A (ja) 2011-11-29 2013-07-11 Hitachi Ltd 貼り合せ基板およびその製造方法
JP2014146761A (ja) 2013-01-30 2014-08-14 Toppan Printing Co Ltd 積層基板およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275271A (ja) * 1996-04-02 1997-10-21 Toshiba Corp プリント配線板、その製造方法、およびプリント回路基板
JPH10173006A (ja) * 1996-12-09 1998-06-26 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP3219022B2 (ja) * 1997-06-20 2001-10-15 住友金属工業株式会社 電子部品搭載用セラミックス多層配線基板の電極構造
JP2005038918A (ja) * 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 多層フレキシブルプリント配線板及びその製造方法
JP4501752B2 (ja) * 2005-03-30 2010-07-14 ブラザー工業株式会社 基板接合構造の製造方法及びインクジェットヘッドの製造方法
KR100897650B1 (ko) * 2007-08-31 2009-05-14 삼성전기주식회사 다층 인쇄회로기판의 제조방법
KR101103301B1 (ko) 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP6570924B2 (ja) * 2015-08-31 2019-09-04 新光電気工業株式会社 電子部品装置及びその製造方法
JP2017088943A (ja) * 2015-11-06 2017-05-25 Jx金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法、及び、電子機器の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217201A (ja) 2004-01-29 2005-08-11 Ngk Spark Plug Co Ltd 中継基板、中継基板付き基板
JP2005333006A (ja) 2004-05-20 2005-12-02 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体装置
WO2006051945A1 (ja) 2004-11-12 2006-05-18 Matsushita Electric Industrial Co., Ltd. デジタルテレビジョン受信機用回路モジュール
JP2013138169A (ja) 2011-11-29 2013-07-11 Hitachi Ltd 貼り合せ基板およびその製造方法
JP2014146761A (ja) 2013-01-30 2014-08-14 Toppan Printing Co Ltd 積層基板およびその製造方法

Also Published As

Publication number Publication date
KR20190004155A (ko) 2019-01-11
CN109219230A (zh) 2019-01-15
KR102393219B1 (ko) 2022-05-02
CN109219230B (zh) 2023-11-28
JP2019016768A (ja) 2019-01-31

Similar Documents

Publication Publication Date Title
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5727521B2 (ja) 印刷回路基板及びその製造方法
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP4073945B1 (ja) 多層配線基板の製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
CN102293071A (zh) 线路板及其制造方法
JP2019080032A (ja) 多層プリント回路基板
JP7472412B2 (ja) 多層プリント回路基板
JP2014082441A (ja) 多層型コアレス基板及びその製造方法
US9338883B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP7423887B2 (ja) 多層プリント回路基板
KR102356808B1 (ko) 리지드 플렉서블 인쇄회로기판 및 그 제조방법
US8026448B2 (en) Multilayer wiring board and method of manufacturing the same
JP7163549B2 (ja) プリント回路基板及びプリント回路基板の製造方法
JP6562483B2 (ja) プリント回路基板
JP7131740B2 (ja) プリント回路基板及びパッケージ
JP6880432B2 (ja) 多層プリント回路基板
JP7087236B2 (ja) プリント回路基板
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
KR20170079542A (ko) 인쇄회로기판
JP2015142090A (ja) 配線基板
JP2009302581A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220801

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220801

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220808

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220809

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20221028

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231225

R150 Certificate of patent or registration of utility model

Ref document number: 7423887

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150